JPH10209464A - Composite circuit and electronic device incorporating composite circuit - Google Patents
Composite circuit and electronic device incorporating composite circuitInfo
- Publication number
- JPH10209464A JPH10209464A JP1980297A JP1980297A JPH10209464A JP H10209464 A JPH10209464 A JP H10209464A JP 1980297 A JP1980297 A JP 1980297A JP 1980297 A JP1980297 A JP 1980297A JP H10209464 A JPH10209464 A JP H10209464A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- film transistor
- composite circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本明細書で開示する発明は、
薄膜トランジスタとセラミックス素子やフェライト素子
とを集積化した構成に関する。本明細書で開示する発明
は、例えば、携帯電話で代表されるような小型軽量な情
報端末に利用することができる。TECHNICAL FIELD [0001] The invention disclosed in the present specification is:
The present invention relates to a configuration in which a thin film transistor and a ceramic element or a ferrite element are integrated. The invention disclosed in this specification can be used, for example, for small and lightweight information terminals represented by mobile phones.
【0002】[0002]
【従来の技術】近年、石英基板やガラス基板上に成膜さ
れた珪素薄膜を利用してトランジスタを作製する技術が
研究されている。それらは、一部で商品化されている。
このトランジスタは、薄膜トランジスタやTFTと称さ
れている。2. Description of the Related Art In recent years, a technique for manufacturing a transistor using a silicon thin film formed on a quartz substrate or a glass substrate has been studied. They are partially commercialized.
This transistor is called a thin film transistor or a TFT.
【0003】TFTが研究されている主な目的は、液晶
表示装置に利用することにある。これは、マトリクス状
に配置された多数の画素の一つ一つにTFTをスイッチ
ング素子として配置し、画素電極に保持させる電荷をT
FTにより制御する構成を有している。The main purpose of research on TFTs is to use them for liquid crystal display devices. This is because a TFT is arranged as a switching element in each of a large number of pixels arranged in a matrix, and the electric charge to be held in the pixel electrode is T
It has a configuration controlled by FT.
【0004】また、さらに進んだ構成として、アクティ
ブマトリクス回路以外に該回路を駆動するための周辺駆
動回路をもTFTで構成し、さらに集積度を高めた構成
も知られている。Further, as a further advanced configuration, a configuration in which a peripheral driving circuit for driving the circuit other than the active matrix circuit is also configured by a TFT to further increase the integration degree is known.
【0005】また、周辺駆動回路以外に、画像情報取り
扱う回路や外部との情報をやり取りするための回路を薄
膜トランジスタで構成し、全体の構成をシステム化する
ことも考えられている。[0005] In addition to the peripheral driving circuit, a circuit for handling image information and a circuit for exchanging information with the outside are configured by thin film transistors, and it is considered that the entire configuration is systematized.
【0006】近年、いろいろな情報処理機能を有した情
報処理端末が注目されている。この情報処理端末は、モ
バイルコンピュータと称されている。その機能として
は、FAX機能や電話機能等の通信機能、各種情報の記
憶や演算処理機能がある。In recent years, information processing terminals having various information processing functions have been receiving attention. This information processing terminal is called a mobile computer. The functions include a communication function such as a facsimile function and a telephone function, a storage of various information, and an arithmetic processing function.
【0007】この情報処理端末は、携帯できるような小
型軽量であることが要求される。また、画像情報を取り
扱うための薄膜ディスプレイ(フラットパネルディスプ
レイとも称される)を搭載することが要求される。[0007] This information processing terminal is required to be small and light enough to be portable. Further, it is required to mount a thin film display (also called a flat panel display) for handling image information.
【0008】また、情報処理端末には、当然のことなが
ら、外部との情報のやり取りをするための回路が必要に
なる。Further, the information processing terminal naturally requires a circuit for exchanging information with the outside.
【0009】今後情報伝達手段としてコードレス化が進
行するのは必至である。具体的には、高密度な情報をや
り取りできるGHz帯以上の電波を利用して、情報のや
り取うを行う機能が要求される。It is inevitable that cordless information transmission means will be developed in the future. Specifically, a function of exchanging information using a radio wave of a GHz band or higher capable of exchanging high-density information is required.
【0010】従って、上述したような情報処理端末に
は、軽量小型化された装置内にGHz帯の電波を発振及
び受信できる機能を有する高周波回路が要求される。Therefore, the information processing terminal as described above requires a high-frequency circuit having a function of oscillating and receiving a radio wave in the GHz band in a lightweight and compact device.
【0011】一般に上記の高周波回路は、単結晶シリコ
ンウエハーを利用したトランジスタや化合物半導体を利
用したトランジスタと、チップ型のインダクタやコンデ
ンサ、さらにSAW素子のようなフィルター素子とを集
積化して構成されている。In general, the above high-frequency circuit is configured by integrating a transistor using a single crystal silicon wafer or a transistor using a compound semiconductor, a chip type inductor or capacitor, and a filter element such as a SAW element. I have.
【0012】しかし、今後ますます多機能化が要求さ
れ、さらに小型軽量化、薄型化、低コスト化が要求され
る技術傾向においては、その集積化をさらに高めること
は困難であるのが現状である。However, it is difficult to further increase the degree of integration in a technology trend that requires more and more functions in the future, and further requires a reduction in size, weight, thickness, and cost. is there.
【0013】[0013]
【発明が解決しようとする課題】本明細書で開示する発
明は、GHz帯といような高い周波数を扱うことのでき
る高周波回路を集積化できる新規な構成を提供すること
を課題とする。SUMMARY OF THE INVENTION An object of the invention disclosed in this specification is to provide a novel structure which can integrate a high-frequency circuit capable of handling a high frequency such as a GHz band.
【0014】[0014]
【課題を解決するための手段】本明細書で開示する発明
の一つは、絶縁表面上に薄膜トランジスタが形成された
基板と、前記薄膜トランジスタに接続され、前記基板を
貫通して形成された端子と、前記端子に接続された積層
素子と、を有することを特徴とする。Means for Solving the Problems One of the inventions disclosed in the present specification includes a substrate having a thin film transistor formed on an insulating surface, and a terminal connected to the thin film transistor and formed through the substrate. , And a laminated element connected to the terminal.
【0015】他の発明の構成は、絶縁表面上に薄膜トラ
ンジスタが形成された第1の基板と、積層素子が形成さ
れた第2の基板と、が張り合わされた構造を有し、前記
第1の基板を貫通して形成された端子により前記薄膜ト
ランジスタと前記積層素子とが接続されていることを特
徴とする。According to another aspect of the present invention, there is provided a structure in which a first substrate having a thin film transistor formed on an insulating surface and a second substrate having a laminated element formed thereon are bonded to each other. The thin film transistor and the stacked element are connected by a terminal formed through the substrate.
【0016】積層素子としては、磁性材料または誘電体
材料を積層したものを用いることができる。磁性材料と
しては、セラミックス材料の一種であるフェライトを利
用した構成のものを挙げることができる。As the laminated element, an element obtained by laminating a magnetic material or a dielectric material can be used. Examples of the magnetic material include those having a configuration using ferrite, which is a kind of ceramic material.
【0017】上記発明の実施態様としては、薄膜トラン
ジスタでもって高周波回路が構成され、積層素子でもっ
てフィルター回路が構成されている構成を挙げることが
できる。As an embodiment of the present invention, there can be mentioned a configuration in which a high-frequency circuit is constituted by a thin film transistor and a filter circuit is constituted by a laminated element.
【0018】また、薄膜トランジスタが発する熱を放熱
するために第1の基板上に放熱層を形成することは有効
である。放熱層としては、窒化アルミニウム等の熱伝導
性の高い材料を用いることが望ましい。It is effective to form a heat radiation layer on the first substrate in order to radiate the heat generated by the thin film transistor. It is desirable to use a material having high thermal conductivity such as aluminum nitride for the heat radiation layer.
【0019】他の発明の構成は、絶縁表面上に薄膜トラ
ンジスタが形成された第1の基板と、受動素子が形成さ
れた第2の基板と、が張り合わされた構造を有し、前記
第1の基板を貫通して形成された端子により前記薄膜ト
ランジスタと前記受動素子とが接続されていることを特
徴とする。Another aspect of the invention has a structure in which a first substrate having a thin film transistor formed on an insulating surface and a second substrate having a passive element formed thereon are bonded to each other. The thin film transistor and the passive element are connected by terminals formed through the substrate.
【0020】放熱層を構成する材料としては、窒化アル
ミニウム(AlN)以外に、窒化アルミニウムに酸素を
添加した材料(AlONと表記される)、サイアロンと
総称されるSi、Al、O、Nの元素からなる結晶質化
合物、AlONCで示される材料を利用することもでき
る。As a material constituting the heat radiation layer, in addition to aluminum nitride (AlN), a material obtained by adding oxygen to aluminum nitride (denoted as AlON), an element of Si, Al, O, and N collectively called sialon A crystalline compound consisting of, or a material represented by AlONC, can also be used.
【0021】これらの材料は、基板との間や素子との間
の応力緩和、熱伝導性の制御といった点で有用なものと
なる。These materials are useful in terms of stress relaxation between the substrate and the element and control of thermal conductivity.
【0022】また、これらの材料は、電気絶縁性、高熱
伝導性、耐熱性、透光性等の特徴を有している。These materials have characteristics such as electrical insulation, high thermal conductivity, heat resistance, and light transmission.
【0023】[0023]
【発明の実施の形態】図3(A)に示すように、石英基
板301上に薄膜トランジスタを集積化し、他の基板3
01上にセラミックス素子(例えば、SAWフィルター
等)を集積化し、この2つの基板を貼り合わせた構造と
する。DESCRIPTION OF THE PREFERRED EMBODIMENTS As shown in FIG. 3A, a thin film transistor is integrated on a quartz
A ceramic element (for example, a SAW filter or the like) is integrated on the substrate 01, and the two substrates are bonded to each other.
【0024】そして、石英基板301に形成された開口
を介して、コンタクト配線206を形成し、薄膜トラン
ジスタとセラミックス素子とを連結した構成とする。Then, a contact wiring 206 is formed through an opening formed in the quartz substrate 301, and the thin film transistor and the ceramic element are connected.
【0025】こうすることで、図3(B)に示すような
薄膜トランジスタとセラミックスフィルタのような受動
素子とを集積化したモジュールを構成することができ
る。By doing so, a module in which the thin film transistor and the passive element such as the ceramics filter as shown in FIG. 3B are integrated can be constructed.
【0026】受動素子としては、インダクタやキャパシ
タ、さらに抵抗等を採用することができる。また、発振
素子等を集積化することもできる。As the passive element, an inductor, a capacitor, a resistor and the like can be adopted. Further, an oscillation element or the like can be integrated.
【0027】石英基板上に薄膜トランジスタを集積化し
た構成を採用することは以下の有用性がある。 (1)基板の形状の選択性が高い。 (2)大面積化することができる。 (3)アクティブマトリクス型のディスプレイ等を同一
基板上に集積化することができる。 (4)集積度を高めた場合における応力の発生の問題を
緩和することができる。The use of a structure in which thin film transistors are integrated on a quartz substrate has the following utility. (1) The selectivity of the shape of the substrate is high. (2) The area can be increased. (3) Active matrix displays and the like can be integrated on the same substrate. (4) The problem of generation of stress when the degree of integration is increased can be mitigated.
【0028】[0028]
〔実施例1〕図1〜図3に本実施例の作製工程を示す。
本実施例に示すのは、薄膜トランジスタ回路とSAWフ
ィルタ(表面弾性波フィルタ)とを集積化した構成であ
る。SAWフィルタは、BPF(バンドパスフィルタ
ー)機能を有している。[Embodiment 1] FIGS. 1 to 3 show the manufacturing steps of this embodiment.
This embodiment shows a configuration in which a thin film transistor circuit and a SAW filter (surface acoustic wave filter) are integrated. The SAW filter has a BPF (Band Pass Filter) function.
【0029】ここでは、CMOS回路とその出力に接続
されたSAWフィルタとでなる構成を示す。Here, a configuration comprising a CMOS circuit and a SAW filter connected to its output is shown.
【0030】まず、図1(A)に示すように石英基板1
01上に結晶性珪素膜でなる薄膜トランジスタの活性層
103と106を形成する。活性層の形成方法は後述す
る。First, as shown in FIG.
The active layers 103 and 106 of the thin film transistor formed of a crystalline silicon film are formed on the substrate 01. The method for forming the active layer will be described later.
【0031】活性層103と106を形成したら、ゲイ
ト絶縁膜108を形成する。ゲイト絶縁膜は、プラズマ
CVD法で成膜された酸化珪素膜とその後に成膜された
熱酸化膜との積層膜とでなる。After forming the active layers 103 and 106, a gate insulating film 108 is formed. The gate insulating film is a laminated film of a silicon oxide film formed by a plasma CVD method and a thermal oxide film formed thereafter.
【0032】ゲイト絶縁膜108を形成したら、アルミ
ニウムでなるゲイト電極のもととなるパターンを形成す
る。そして、陽極酸化法により多孔質状の陽極酸化膜1
09、112をまず成膜する。さらに陽極酸化法により
緻密なバリア型の膜質を有する陽極酸化膜111、11
3を成膜する。After the formation of the gate insulating film 108, a pattern serving as a base of a gate electrode made of aluminum is formed. Then, a porous anodic oxide film 1 is formed by anodic oxidation.
First, 09 and 112 are formed. Further, anodic oxide films 111 and 11 having dense barrier type film quality by anodizing method.
3 is formed.
【0033】この2種類の陽極酸化膜の膜質は、陽極酸
化時に利用する電解溶液の種類を選択することによって
決めることができる。The film quality of the two types of anodic oxide films can be determined by selecting the type of electrolytic solution used during anodic oxidation.
【0034】こうして図1(A)に示す状態を得たる。
次にソース及びドレイン領域を形成するための条件で不
純物元素のドーピングを行う。Thus, the state shown in FIG. 1A is obtained.
Next, doping of an impurity element is performed under conditions for forming source and drain regions.
【0035】ここでは、左側にPチャネル型のTFTを
形成し、右側にNチャネル型のTFTを形成する。Here, a P-channel TFT is formed on the left side, and an N-channel TFT is formed on the right side.
【0036】この工程は、プラズマドーピング法を用い
て、レジストマスクでそれぞれのTFTが形成される領
域を選択的にマスクし、P及びN型を付与するためのド
ーパント元素を選択的にドーピングすることによって行
われる。In this step, a region where each TFT is to be formed is selectively masked with a resist mask using a plasma doping method, and a dopant element for imparting P and N types is selectively doped. Done by
【0037】この工程において、Pチャネル型のTFT
のソース領域102、ドレイン領域104が自己整合適
に形成される。また、Nチャネル型のTFTのソース領
域107、ドレイン領域105が自己整合適に形成され
る。In this step, a P-channel type TFT is used.
The source region 102 and the drain region 104 are formed in a self-aligned manner. Further, the source region 107 and the drain region 105 of the N-channel TFT are formed in a self-aligning manner.
【0038】次に多孔質状の陽極酸化膜109と112
を選択的に除去する。こうして、図1(B)に示す状態
を得る。Next, the porous anodic oxide films 109 and 112
Is selectively removed. Thus, the state shown in FIG. 1B is obtained.
【0039】図1(B)に示す状態で再度のドーピング
を行う。ここでは、先のドーピングよりも低ドーズ量で
もって(即ちライトドーピングの条件でもって)ドーピ
ングを行う。The doping is performed again in the state shown in FIG. Here, doping is performed with a lower dose than the previous doping (that is, under the condition of light doping).
【0040】この工程では、115、119、122、
126の領域にライトドーピングが行われる。そして1
15と119の領域がPチャネル型のTFTの低濃度不
純物領域となる。また、122と126の領域がNチャ
ネル型のTFTの低濃度不純物領域となる。In this step, 115, 119, 122,
Light doping is performed on the region 126. And one
Regions 15 and 119 are low-concentration impurity regions of the P-channel TFT. The regions 122 and 126 are low-concentration impurity regions of the N-channel TFT.
【0041】こうして図1(B)に示す状態を得る。次
に層間絶縁膜として窒化珪素膜128をプラズマCVD
法でもって成膜する。さらにポリイミド樹脂膜129を
スピンコート法でもって成膜する。Thus, the state shown in FIG. 1B is obtained. Next, a silicon nitride film 128 is formed as an interlayer insulating film by plasma CVD.
The film is formed by the method. Further, a polyimide resin film 129 is formed by a spin coating method.
【0042】層間絶縁膜に樹脂材料を用いた場合、その
表面を平坦にすることができ、後に配線等を形成する場
合に有利となる。樹脂材料としては、ポリイミドの他に
ポリアミド、ポリイミドアミド、アクリル、エポキシ等
を利用することができる。When a resin material is used for the interlayer insulating film, its surface can be flattened, which is advantageous when wiring and the like are formed later. As the resin material, besides polyimide, polyamide, polyimide amide, acrylic, epoxy, or the like can be used.
【0043】こうして図1(C)に示す状態を得る。次
にコンタクトホールの形成を行い、Pチャネル型のTF
Tのソース電極(及びそこから延在したソース配線)1
30、Nチャネル型のTFTのソース電極(及びそこか
ら延在したソース配線)132、両TFTにおいて共通
のドレイン電極(およびそこから延在したドレイン配
線)31を形成する。Thus, the state shown in FIG. 1C is obtained. Next, a contact hole is formed, and a P-channel type TF is formed.
T source electrode (and source wiring extending therefrom) 1
30, a source electrode (and a source wiring extending therefrom) 132 of the N-channel type TFT, and a common drain electrode (and a drain wiring extending therefrom) 31 for both TFTs are formed.
【0044】こうして図1(D)に示す状態を得る。次
に図2(A)に示すように石英基板101の裏面側を研
磨し、石英基板を薄くする。Thus, the state shown in FIG. 1D is obtained. Next, as shown in FIG. 2A, the back side of the quartz substrate 101 is polished to thin the quartz substrate.
【0045】次に図2(B)に示すように、開口201
を形成する。この開口は、ドレイン電極(及びドレイン
配線)203に達するものとして形成される。Next, as shown in FIG.
To form This opening is formed so as to reach the drain electrode (and the drain wiring) 203.
【0046】図2(B)に示す状態を得たら、開口20
1を介して基板101の裏面側に貫通する電極端子20
6を形成する。(図2(C))When the state shown in FIG.
Electrode terminal 20 penetrating to the back side of substrate 101 through
6 is formed. (Fig. 2 (C))
【0047】次に図2(C)に示すように窒化アルミニ
ウム膜205を成膜する。この窒化アルミニウム膜は、
TFTが発する熱を放熱させる機能を有している。Next, as shown in FIG. 2C, an aluminum nitride film 205 is formed. This aluminum nitride film
It has a function to dissipate the heat generated by the TFT.
【0048】図2(C)に示す状態を得たら、図3
(A)に示すように石英基板306とSAWフィルター
を形成した石英基板301とを接着層306を介して接
着する。Once the state shown in FIG. 2C is obtained, FIG.
As shown in FIG. 1A, a quartz substrate 306 and a quartz substrate 301 on which a SAW filter is formed are bonded via an adhesive layer 306.
【0049】この接着層306としては、接着バインダ
中に導電性を有する微粒子を分散させ、厚さ方向に導電
性を有せしめたものを用いてもよい。As the adhesive layer 306, a material in which conductive fine particles are dispersed in an adhesive binder to have conductivity in the thickness direction may be used.
【0050】SAWフィルターは、石英基板301上に
チタン酸バリウム膜302が成膜され、その上に上面か
ら見ると図3(C)に示すパターンを有する櫛型の電極
303と304とが形成された構造を有している。ま
た、304で示すのは樹脂材料でなる層間絶縁膜であ
る。In the SAW filter, a barium titanate film 302 is formed on a quartz substrate 301, and comb-shaped electrodes 303 and 304 having a pattern shown in FIG. It has a structure. Reference numeral 304 denotes an interlayer insulating film made of a resin material.
【0051】そしてSAWフィルタを構成する一方の電
極303には、コンタクト用の電極305が設けられ、
この電極はTFTが形成された石英基板306を貫通し
て設けられた電極端子206と接触するようになってい
る。One electrode 303 constituting the SAW filter is provided with an electrode 305 for contact.
This electrode comes into contact with the electrode terminal 206 provided through the quartz substrate 306 on which the TFT is formed.
【0052】図3(A)に示す構成は、図3(B)の等
価回路で示される。この回路は、CMOS回路の出力に
SAWフィルターでなるバンドパスフィルターが配置さ
れた構成となる。The configuration shown in FIG. 3A is shown by an equivalent circuit in FIG. This circuit has a configuration in which a band-pass filter including a SAW filter is arranged at the output of a CMOS circuit.
【0053】本実施例に示すような構成を採用すること
により、トランジスタで構成される各種回路とフィルタ
素子とを集積化しモジュールとすることができる。By employing the configuration as shown in this embodiment, various circuits composed of transistors and the filter element can be integrated to form a module.
【0054】このような構成とすることで、携帯電話や
携帯型の情報処理端末に利用できる高周波モジュールを
得ることができる。With such a configuration, a high-frequency module that can be used for a mobile phone or a portable information processing terminal can be obtained.
【0055】そしてこのようなモジュール化された部品
を利用することにより、携帯電話や携帯型の情報処理端
末をより小型化し、また低コスト化することができる。By using such modularized components, it is possible to further reduce the size and cost of a portable telephone or a portable information processing terminal.
【0056】〔薄膜トランジスタの作製工程〕図1
(A)に示す状態が得られるまでの薄膜トランジスタの
作製工程を以下に示す。[Manufacturing Process of Thin Film Transistor] FIG.
The steps for manufacturing a thin film transistor until the state shown in FIG.
【0057】まず図4(A)に示すように石英ガラス基
板101上に減圧熱CVD法により、非晶質珪素膜40
2を500Åの厚さに成膜する。なお、石英基板の表面
は十分に平坦性を有していることが重要となる。First, as shown in FIG. 4A, an amorphous silicon film 40 is formed on a quartz glass substrate 101 by low pressure thermal CVD.
2 is formed to a thickness of 500 °. It is important that the surface of the quartz substrate has sufficient flatness.
【0058】非晶質珪素膜を成膜したら、酸化珪素膜で
なるマスク403を形成する。このマスク403は、4
04で示される部分に開口が形成されている。この開口
404の部分において、非晶質珪素膜402が露呈する
構造となっている。After the formation of the amorphous silicon film, a mask 403 made of a silicon oxide film is formed. This mask 403 is 4
An opening is formed in a portion indicated by reference numeral 04. In this opening 404, the amorphous silicon film 402 is exposed.
【0059】この開口は、図面手前側から奥行き方向に
長手状を有したものとして形成される。This opening is formed to have a longitudinal shape from the near side of the drawing to the depth direction.
【0060】次にスピンコート法により、100ppm
(重量換算)のニッケル元素を含んだ酢酸ニッケル塩溶
液を塗布する。こうして、405で示されるようにニッ
ケル元素が表面に接して保持された状態が得られる。
(図4(A))Next, 100 ppm was applied by spin coating.
A nickel acetate solution containing (by weight) nickel element is applied. Thus, a state in which the nickel element is held in contact with the surface as indicated by 405 is obtained.
(FIG. 4 (A))
【0061】ニッケル元素の導入方法としては、CVD
法、スパッタ法、プラズマ処理、イオン注入法等の方法
を用いることができる。As a method for introducing the nickel element, CVD is used.
Method, a sputtering method, a plasma treatment, an ion implantation method, or the like can be used.
【0062】またニッケル元素以外に、Fe、Co、R
u、Rh、Pd、Os、Ir、Pt、Cu、Auから選
ばれたものを用いることができる。In addition to the nickel element, Fe, Co, R
One selected from u, Rh, Pd, Os, Ir, Pt, Cu, and Au can be used.
【0063】次に常圧の窒素雰囲気中において600
℃、8時間の加熱処理を施す。この工程では、405で
示されるように基板に平行な方向への結晶成長が進行す
る。(図4(B))Next, in a nitrogen atmosphere at normal pressure,
Heat treatment at 8 ° C. for 8 hours. In this step, as indicated by 405, crystal growth proceeds in a direction parallel to the substrate. (FIG. 4 (B))
【0064】この加熱処理は電気炉において行う。この
加熱処理を行うことによって、数十nm〜数百nm程度
の径を有する円柱状の結晶構造体が多数平行に配列した
状態が得られる。この結晶構造体の長手方向は、405
で示される結晶成長方向に一致する。この結晶構造体は
その延在する方向に延在する結晶粒界によって仕切られ
ている。また、この結晶粒界は不活性なものであること
が確かめられている。This heat treatment is performed in an electric furnace. By performing this heat treatment, a state in which a large number of columnar crystal structures having a diameter of about several tens to several hundreds of nm are arranged in parallel can be obtained. The longitudinal direction of this crystal structure is 405
Coincides with the crystal growth direction indicated by. This crystal structure is partitioned by crystal grain boundaries extending in the direction in which the crystal structure extends. Further, it has been confirmed that the crystal grain boundaries are inert.
【0065】上記の加熱処理は、その温度を450℃〜
1100℃程度の間から選択することができる。In the above heat treatment, the temperature is raised to 450 ° C.
It can be selected from the range of about 1100 ° C.
【0066】結晶化を行うための加熱処理が終了した
ら、酸化珪素膜でなるマスク403を除去する。そし
て、HClを3体積%含んだ酸素雰囲気中において、9
50℃、20分の加熱処理を行う。この工程において
は、熱酸化膜が200Åの厚さに成膜れる。そして、珪
素膜の厚さは、500Åから400Åへと減少する。When the heat treatment for crystallization is completed, the mask 403 made of a silicon oxide film is removed. Then, in an oxygen atmosphere containing 3% by volume of HCl, 9%
A heat treatment is performed at 50 ° C. for 20 minutes. In this step, a thermal oxide film is formed to a thickness of 200 °. Then, the thickness of the silicon film decreases from 500 ° to 400 °.
【0067】この工程においては、熱酸化膜の形成に伴
って、珪素原子の不対結合手が減少し、膜中の欠陥が大
きく減少する。この熱酸化膜の形成工程は重要であり、
この工程を経ることによって、最終的に得られる薄膜ト
ランジスタの高い特性が保証される。In this step, dangling bonds of silicon atoms are reduced with the formation of the thermal oxide film, and defects in the film are greatly reduced. The process of forming this thermal oxide film is important,
Through this step, high characteristics of the finally obtained thin film transistor are guaranteed.
【0068】この熱酸化膜中には、珪素膜中に比較し
て、含まれているニッケル元素が比較的高濃度なものと
なる。The nickel element contained in the thermal oxide film has a relatively high concentration as compared with the silicon film.
【0069】この熱酸化膜の形成を行うことによって、
円柱状の結晶構造体が顕著な形で得られるようになる。
このことは、電子顕微鏡による観察で確認されている。By forming this thermal oxide film,
A columnar crystal structure is obtained in a remarkable form.
This has been confirmed by observation with an electron microscope.
【0070】上記熱酸化膜の成膜が終了したら、その熱
酸化膜を除去する。こうすることにより、ニッケル元素
を排除することができる。After the formation of the thermal oxide film, the thermal oxide film is removed. By doing so, the nickel element can be eliminated.
【0071】次に得られた結晶性珪素膜に対してパター
ニングを行うことにより、図4(C)の103と106
とで示されるパターンを得る。Next, by patterning the obtained crystalline silicon film, 103 and 106 in FIG.
To obtain the pattern indicated by.
【0072】ここで、パターン103はPチャネル型の
薄膜トランジスタの活性層となるパターンである。ま
た、106はPチャネル型の薄膜トランジスタの活性層
となるパターンである。Here, the pattern 103 is a pattern to be an active layer of a P-channel type thin film transistor. Reference numeral 106 denotes a pattern to be an active layer of a P-channel thin film transistor.
【0073】活性層を形成したら、ゲイト絶縁膜409
を形成するためにまずプラズマCVD法により酸化珪素
膜(CVD酸化膜)を200Åの厚さに成膜する。CV
D酸化膜を成膜したら、再度の熱酸化を行い熱酸化膜を
成膜する。After forming the active layer, the gate insulating film 409
First, a silicon oxide film (CVD oxide film) is formed to a thickness of 200 ° by a plasma CVD method. CV
After forming the D oxide film, thermal oxidation is performed again to form a thermal oxide film.
【0074】この熱酸化膜を成膜する工程では、HCl
を3体積%含有した酸素雰囲気中において、950℃、
20分の加熱処理を行う。この工程において、200Å
の厚さに熱酸化膜を成膜する。In the step of forming this thermal oxide film, HCl
950 ° C. in an oxygen atmosphere containing 3% by volume of
A heat treatment for 20 minutes is performed. In this process, 200Å
A thermal oxide film is formed to a thickness of.
【0075】この熱酸化膜は、先に成膜したCVD酸化
膜の内側、即ち活性層との界面付近に成膜される。こう
して、内側から順に積層された熱酸化膜とCVD酸化膜
とでなるゲイト絶縁膜409が形成される。そして、最
終的な活性層の厚さは300Åとなる。(図4(C))This thermal oxide film is formed inside the previously formed CVD oxide film, that is, near the interface with the active layer. Thus, a gate insulating film 409 composed of a thermal oxide film and a CVD oxide film sequentially stacked from the inside is formed. Then, the final thickness of the active layer is 300 °. (FIG. 4 (C))
【0076】図4(C)に示す状態を得たら、スカンジ
ウムを微量に含有させたアルミニウム膜をスパッタ法に
よって400nm(4000Å)の厚さに成膜する。そ
してこれをパターニングすることにより、図4(D)の
410、411で示されるアルミニウムパターンを形成
する。このアルミニウムパターンがゲイト電極のもとと
なるパターンとなる。こうして図4(D)に示す状態を
得る。After obtaining the state shown in FIG. 4C, an aluminum film containing a trace amount of scandium is formed to a thickness of 400 nm (4000 °) by a sputtering method. By patterning this, an aluminum pattern indicated by 410 and 411 in FIG. 4D is formed. This aluminum pattern becomes a pattern that becomes the basis of the gate electrode. Thus, the state shown in FIG. 4D is obtained.
【0077】ここで示すような薄膜トランジスタは、単
結晶シリコンウエハーを利用したMOS型トランジスタ
と同等以上の特性を示す。The thin film transistor as shown here exhibits characteristics equal to or higher than those of a MOS transistor using a single crystal silicon wafer.
【0078】図8の実線で示されるのは、ここで示す作
製方法に従って得た、ゲイト絶縁膜の厚さが30nm
(300Å)、チャネル長が0.6 μmの薄膜トランジス
タの特性の一例を示すものである。The solid line in FIG. 8 indicates that the thickness of the gate insulating film obtained by the manufacturing method shown here is 30 nm.
(300 °), showing an example of characteristics of a thin film transistor having a channel length of 0.6 μm.
【0079】この薄膜トランジスタは、2μmルールの
作製工程でもって、作製したものである。また、チャネ
ル長を短くする方法として、ゲイト電極の側面を陽極酸
化する技術を利用している。This thin film transistor was manufactured by a manufacturing process according to the 2 μm rule. As a method of shortening the channel length, a technique of anodizing the side surface of the gate electrode is used.
【0080】図の横軸は電源電圧であり、縦軸はDelay
Time(遅延時間)である。Delay Timeは、動作速度の逆
数に対応するものであり、その値が小さい程、高速動作
が可能であることを示すものである。The horizontal axis of the figure is the power supply voltage, and the vertical axis is the delay.
Time (delay time). The Delay Time corresponds to the reciprocal of the operation speed, and indicates that the smaller the value, the faster the operation is possible.
【0081】図8において点線で示される他のデータ
は、単結晶シリコンウエハーを利用したMOS型トラン
ジスタのものを示す比較データである。The other data indicated by the dotted line in FIG. 8 is comparison data indicating that of a MOS transistor using a single crystal silicon wafer.
【0082】図8に示す比較データは、スケーリング則
と呼ばれるMOS型トランジスタの寸法(チャネル長と
ゲイト絶縁膜の厚さ)とDelay Time(遅延時間)との関
係を示すものである。The comparison data shown in FIG. 8 shows the relationship between the dimension of the MOS transistor (the channel length and the thickness of the gate insulating film) called the scaling rule and the Delay Time (delay time).
【0083】スケーリング則は、MOS型トランジスタ
の寸法を小さくしていくと、特定の法則に従って、その
高周波特性が高くなるという考え方である。(勿論厳密
なものではない)The scaling rule is an idea that as the size of a MOS transistor is reduced, its high-frequency characteristics are increased in accordance with a specific rule. (Of course not exactly)
【0084】図8の点線で示すプロット点は、概略では
あるがスケーリング則に従ったものとなっている。The plotted points shown by the dotted lines in FIG. 8 are in accordance with the scaling rule, although they are schematic.
【0085】その中で、本明細書で開示する作製方法で
得られた薄膜トランジスタは、従来のスケーリング則か
ら予測される高周波特性よりも数ランク高いものとなっ
ていることが見て取れる。It can be seen that the thin film transistor obtained by the manufacturing method disclosed in the present specification is several ranks higher than the high frequency characteristics predicted from the conventional scaling law.
【0086】単結晶シリコンウエハーを利用したMOS
型トランジスタのスケーリング則に従うならば、実線で
示されるTFTのプロット点は、もっとDelay Time(遅
延時間)が大きな値となる。MOS using single crystal silicon wafer
If the scaling rule of the type transistor is followed, the plot point of the TFT indicated by the solid line has a larger Delay Time (delay time).
【0087】例えば、従来のスケーリング則に従うなら
ば、チャネル長が0.6 μmでゲイト絶縁膜の厚さ(tox)
が30nmのMOS型トランジスタのDelay Time(遅延時
間)は、少なくともチャネル長が0.5 μm、ゲイト絶縁
膜の厚さ(tox)が11nmのプロット点よりも大きなものと
なるはずである。For example, if the conventional scaling rule is followed, the channel length is 0.6 μm and the thickness of the gate insulating film (tox)
The delay time (delay time) of a MOS transistor having a thickness of 30 nm should be at least larger than the plot point where the channel length is 0.5 μm and the thickness (tox) of the gate insulating film is 11 nm.
【0088】このように、本明細書で開示する薄膜トラ
ンジスタは、従来のMOS型トランジスタを凌駕する特
性を示す。As described above, the thin film transistor disclosed in the present specification exhibits characteristics exceeding those of the conventional MOS transistor.
【0089】〔実施例2〕本実施例は、図3(A)に示
すような構成において、基板としてセラッミクス基板を
利用する場合の例である。[Embodiment 2] This embodiment is an example in which a ceramics substrate is used as a substrate in the configuration shown in FIG.
【0090】この場合、 (1)基板の全てをセラミックス基板とする。 (2)TFT基板あるいはSAW素子が形成された基板
をセラミックス基板とする。 という選択肢がある。In this case, (1) All of the substrates are ceramic substrates. (2) A TFT substrate or a substrate on which a SAW element is formed is used as a ceramic substrate. There is an option.
【0091】セラミックス基板を利用する場合、材料の
選択の自由度が高くなり、生産性やコスト点で有利とな
る。When a ceramic substrate is used, the degree of freedom in selecting a material is increased, which is advantageous in terms of productivity and cost.
【0092】なお、基板としてセラミックス基板を利用
する場合には、表面の平坦性の優れたものを選択するこ
とが重要となる。特に、TFTが形成される基板(TF
T基板)は、表面の平坦性が優れていることに加えて、
ピンホールのないものを選択することが重要となる。When a ceramic substrate is used as the substrate, it is important to select a substrate having excellent surface flatness. In particular, the substrate on which the TFT is formed (TF
T substrate) has excellent surface flatness,
It is important to choose one without pinholes.
【0093】〔実施例3〕本実施例は、図3に示す構成
において、SAWフィルターでなるBPF(バンドパス
フィルター)の代わりにインダクダを配置する場合の例
である。[Embodiment 3] This embodiment is an example in which an inductor is arranged instead of a BPF (bandpass filter) formed of a SAW filter in the configuration shown in FIG.
【0094】図5に本実施例の概略の構成を示す。図3
と同じ部分は、図3に示すのと同じ構造を有している。FIG. 5 shows a schematic configuration of this embodiment. FIG.
Have the same structure as shown in FIG.
【0095】図5において、502がインダクタを構成
する導電パターンである。501が導電パターン間に存
在する誘電体である。504は、インダクタの一方の端
子パターンであり、Pチャネル型のTFTとNチャネル
型のTFTとでなるインバータの出力に接続されてい
る。503は、インダクタの他方の端子パターンであ
り、図示しない他の素子や配線に延在している。500
はセラミックス材料でなる基板である。In FIG. 5, reference numeral 502 denotes a conductive pattern forming an inductor. Reference numeral 501 denotes a dielectric existing between the conductive patterns. Reference numeral 504 denotes one terminal pattern of the inductor, which is connected to an output of an inverter including a P-channel TFT and an N-channel TFT. Reference numeral 503 denotes the other terminal pattern of the inductor, which extends to another element or wiring (not shown). 500
Is a substrate made of a ceramic material.
【0096】ここではインダクタを配置する例を示した
が、他に、 (1)チップコンデンサー (2)圧電材料を利用した素子。(例えば電圧制御発振
器(VCO)) (3)フェライトを利用した素子。 等の素子を配置することができる。Here, the example in which the inductor is arranged has been described, but in addition, (1) a chip capacitor, and (2) an element using a piezoelectric material. (For example, a voltage controlled oscillator (VCO)) (3) An element using ferrite. And the like can be arranged.
【0097】〔実施例4〕本実施例は、図3に示す構成
の変形例である。図6に本実施例の概略の構成を示す。
本実施例で特徴とするのは、窒化アルミニウム膜601
上にさらにアルミニウム膜を成膜したことである。[Embodiment 4] This embodiment is a modification of the configuration shown in FIG. FIG. 6 shows a schematic configuration of the present embodiment.
The feature of this embodiment is that the aluminum nitride film 601 is used.
That is, an aluminum film was further formed thereon.
【0098】こうすることで、TFTが発する熱をさら
に高い効率でもって放熱させることができる。これは、
TFTを高速動作させる場合に有用な構成となる。In this way, the heat generated by the TFT can be radiated with higher efficiency. this is,
This is a useful configuration when the TFT is operated at high speed.
【0099】〔実施例5〕本実施例は、実施例4に示す
構成をさらに改良した例である。本実施例の概略の構成
を図7に示す。[Embodiment 5] This embodiment is an example in which the configuration shown in Embodiment 4 is further improved. FIG. 7 shows a schematic configuration of this embodiment.
【0100】本実施例に示す構成が特徴とするのは、石
英基板601上に窒化アルミニウム膜602を設けたこ
とである。こうすることで、TFTの活性層で発生する
熱を効果的に放熱することができる。The feature of this embodiment is that an aluminum nitride film 602 is provided on a quartz substrate 601. This makes it possible to effectively radiate the heat generated in the active layer of the TFT.
【0101】〔実施例6〕本実施例は、図3(A)に示
すような構成におけるモジュール端部の構成に関する。
即ち、本実施例は、図3(A)に示すようなモジュール
を装置に利用する場合におけるモジュールの装着方法に
関する。[Embodiment 6] The present embodiment relates to the structure of the module end in the structure as shown in FIG.
That is, the present embodiment relates to a module mounting method in a case where a module as shown in FIG.
【0102】図9に図3(A)に示すようなモジュール
の端部の様子を示す。図9に示される構成では、TFT
のソース(またはドレイン)から延在した配線130が
外部への引き出し電極(引き出し端子)901に接続さ
れている。FIG. 9 shows the state of the end of the module as shown in FIG. In the configuration shown in FIG.
The wiring 130 extending from the source (or drain) is connected to an extraction electrode (extraction terminal) 901 to the outside.
【0103】また、セラミックス素子等が形成された基
板301上に形成された配線903が外部への引き出し
電極(引き出し端子)902に接続されている。A wiring 903 formed on a substrate 301 on which a ceramic element or the like is formed is connected to an extraction electrode (extraction terminal) 902 to the outside.
【0104】配線903は、基板301上に形成された
SAW素子やインダクタに接続されている。The wiring 903 is connected to a SAW element and an inductor formed on the substrate 301.
【0105】このような構成とすることにより、モジュ
ール化された基板を装置に設けられた接続端子に直接差
し込むことができる。With this configuration, the modularized substrate can be directly inserted into the connection terminals provided in the device.
【0106】このような構成とすることにより、装置の
汎用性を高めることができ、また生産コストを低減する
ことができる。By adopting such a configuration, the versatility of the apparatus can be enhanced, and the production cost can be reduced.
【0107】〔実施例7〕本実施例は、図7に示す構成
において、石英基板601の研摩を完全に行い、窒化ア
ルミニウム膜602をTFT基板とした場合の例を示
す。この場合、窒化アルミニウム膜602に単体として
基板となりうる強度(少なくとも基板301と貼り合わ
せる段階まで)が要求される。[Embodiment 7] This embodiment shows an example in which the quartz substrate 601 is completely polished and the aluminum nitride film 602 is used as a TFT substrate in the configuration shown in FIG. In this case, the aluminum nitride film 602 is required to have a strength (at least up to the stage of bonding to the substrate 301) that can be used as a substrate alone.
【0108】このような構成とした場合、TFTが発す
る熱の放熱効果を高めることができる。With such a configuration, the effect of radiating the heat generated by the TFT can be enhanced.
【0109】〔実施例8〕本実施例は、図3(A)に示
すような構成を採用した場合において、図示しない他の
部分にアクティブマトリクス型の液晶表示装置を集積化
した場合の例を示す。[Embodiment 8] This embodiment is an example in which the configuration as shown in FIG. 3A is employed and an active matrix type liquid crystal display device is integrated in another portion (not shown). Show.
【0110】この場合、図3(A)の石英基板101上
にの他部に図示しないアクティブマトリクス回路を形成
し、さらにこの石英基板をTFT側基板とし、図示しな
い他の透光性基板を対向基板とする。そして、この2つ
の基板を液晶層を介して貼り合わせることにより、アク
ティブマトリクス型の液晶表示装置を構成することがで
きる。In this case, an active matrix circuit (not shown) is formed on the other part of the quartz substrate 101 shown in FIG. 3A, and the quartz substrate is used as a TFT side substrate, and another light transmitting substrate (not shown) is opposed to the TFT substrate. Substrate. Then, by bonding these two substrates through a liquid crystal layer, an active matrix liquid crystal display device can be formed.
【0111】このような構成を採用することにより、高
周波回路に加えて、ディスプレイをもモジュール化した
構成を得ることができる。By employing such a configuration, it is possible to obtain a configuration in which the display is modularized in addition to the high-frequency circuit.
【0112】〔実施例9〕本実施例では、図3に示すよ
うな薄膜トランジスタ回路と受動素子やセラミックス素
子とを複合化した複合化回路を利用した電子装置の例を
示す。[Embodiment 9] This embodiment shows an example of an electronic device using a composite circuit in which a thin film transistor circuit and a passive element or a ceramic element as shown in FIG. 3 are combined.
【0113】(A)に示すのは、携帯型の情報処理端末
であり、電話回線を利用した通信機能を有している。(A) shows a portable information processing terminal, which has a communication function using a telephone line.
【0114】この電子装置は、本明細書で開示する複合
化回路でなる集積化回路2006を本体2001の内部
に備えている。そして、アクティブマトリクス型の液晶
ディスプレイ2005、画像を取り込むカメラ部200
2、さらに操作スイッチ2004を備えている。This electronic device includes an integrated circuit 2006, which is a composite circuit disclosed in this specification, inside a main body 2001. An active matrix type liquid crystal display 2005 and a camera unit 200 for capturing an image
2, further comprising an operation switch 2004.
【0115】図10(B)に示すのは、ヘッドマウント
ディスプレイと呼ばれる電子装置である。この装置は、
頭に装着して、疑似的に目の前に画像を表示する機能を
有している。この電子装置は、バンド2103によっ
て、本体2101を頭に装着する。画像は、左右の目に
対応した液晶表示装置2102によって作成される。FIG. 10B shows an electronic device called a head mounted display. This device is
It has a function of being attached to the head and displaying an image in front of the eyes. In this electronic device, a main body 2101 is mounted on a head by a band 2103. The image is created by the liquid crystal display device 2102 corresponding to the left and right eyes.
【0116】このような電子装置は、小型軽量なものと
しなければならので、本明細書で開示する複合化回路を
利用するのに好適なものとなる。Since such an electronic device must be small and lightweight, it is suitable for using the composite circuit disclosed in this specification.
【0117】図10(C)に示すのは、人工衛星からの
信号を基に地図情報や各種情報を表示する機能を有して
いる。アンテナ2204で捉えた衛星からの情報は、本
体2201内部に備えた電子回路で処理され、液晶表示
装置2202に必要な情報が表示される。FIG. 10C has a function of displaying map information and various types of information based on signals from artificial satellites. Information from the satellite captured by the antenna 2204 is processed by an electronic circuit provided inside the main body 2201, and necessary information is displayed on the liquid crystal display device 2202.
【0118】装置の操作は、操作スイッチ2203によ
って行われる。このような装置においても全体の構成を
小型化するための工夫が必要とされる。そして、そのた
めに本明細書で開示する複合化回路を利用することが有
用となる。The operation of the apparatus is performed by operating switches 2203. Even in such an apparatus, a device for miniaturizing the entire configuration is required. Then, it is useful to use the composite circuit disclosed in this specification.
【0119】図10(D)に示すのは、携帯電話であ
る。この電子装置は、本体2301にアンテナ230
6、音声出力部2302、液晶表示装置2304、操作
スイッチ2305、音声入力部2303を備えている。FIG. 10D shows a mobile phone. This electronic device includes an antenna 230
6, an audio output unit 2302, a liquid crystal display device 2304, operation switches 2305, and an audio input unit 2303.
【0120】このような電子装置においても全体の構成
を小型化するために本明細書で開示する複合化回路を利
用することが有用となる。In such an electronic device, it is useful to use the composite circuit disclosed in this specification in order to reduce the overall configuration.
【0121】図11に図10(D)に示すような電子装
置のブロック構成図を示す。例えば、受信状態において
は、アンテナ2002で受けた電波は、無線入出力部2
003に送られる。そして、無線制御部2007及びC
PU2008で制御される辺復調部2004及びチャン
ネルコーデック部2005を通って、音声処理部200
6に送られる。そして、音声処理部2006で駆動され
るスピーカ2010から音声情報として出力される。FIG. 11 is a block diagram of an electronic device as shown in FIG. For example, in the reception state, radio waves received by the antenna 2002 are transmitted to the radio input / output unit 2.
003. Then, the wireless control unit 2007 and C
Through the edge demodulation unit 2004 and the channel codec unit 2005 controlled by the PU 2008, the audio processing unit 200
Sent to 6. Then, the information is output as audio information from a speaker 2010 driven by the audio processing unit 2006.
【0122】発振状態においては、マイク2009から
音声情報が入力され、上記とは逆の経路を経て、アンテ
ナ2002から電波として出力される。In the oscillating state, audio information is input from the microphone 2009, and output as radio waves from the antenna 2002 via a path reverse to the above.
【0123】図10(E)に示す電子装置は、ビデオカ
メラと称される携帯型の撮像装置である。この電子装置
は、本体2401に開閉部材に取り付けられた液晶ディ
スプレイ2402、開閉部材に取り付けられた操作スイ
ッチ2404を備えている。The electronic device shown in FIG. 10E is a portable imaging device called a video camera. This electronic device includes a liquid crystal display 2402 attached to an opening / closing member on a main body 2401, and an operation switch 2404 attached to the opening / closing member.
【0124】さらにまた、本体2401には、画像の受
像部2406、集積化回路2407、音声入力部240
3、操作スイッチ2404、バッテリー2405が備え
られている。Further, the main body 2401 includes an image receiving section 2406, an integrated circuit 2407, and an audio input section 240.
3, an operation switch 2404, and a battery 2405 are provided.
【0125】このような電子装置においても全体の構成
を小型化するために本明細書で開示する複合化回路を利
用することが有用となる。In such an electronic device, it is useful to use the composite circuit disclosed in this specification in order to reduce the overall configuration.
【0126】特に通信機能等の負荷機能が追加されたも
のとなると、そのための高周波回路を組み込むこと、即
ち集積化することが必要となる。In particular, when a load function such as a communication function is added, it is necessary to incorporate a high-frequency circuit therefor, that is, to integrate it.
【0127】このためには、本明細書で開示する発明を
利用することは有用である。For this purpose, it is useful to utilize the invention disclosed in this specification.
【0128】図10(F)に示す電子装置は、投射型の
液晶表示装置である。この装置は、本体2501に光源
2502、液晶表示装置2503、光学系2504備
え、スクリンー2505に画像を投影する機能を有して
いる。The electronic device shown in FIG. 10F is a projection type liquid crystal display device. This device includes a light source 2502, a liquid crystal display device 2503, and an optical system 2504 in a main body 2501, and has a function of projecting an image on a screen 2505.
【0129】投影型の表示装置も小型軽量化が求められ
ている。従って、そのために本明細書で開示する発明を
利用することは有用である。The projection type display device is also required to be reduced in size and weight. Therefore, it is useful to utilize the invention disclosed in this specification for that purpose.
【0130】また、以上示した電子装置における液晶表
示装置としては、透過型または反射型のいずれでも利用
することができる。表示特性の面では透過型が有利であ
り、低消費電力や小型軽量化を追求する場合には、反射
型が有利である。As the liquid crystal display device in the electronic device described above, either a transmission type or a reflection type can be used. The transmission type is advantageous in terms of display characteristics, and the reflection type is advantageous in pursuit of low power consumption and reduction in size and weight.
【0131】また、表示装置として、アクティブマトリ
クス型のELディスプレイやプラズマディスプレイ等の
フラットパネルディスプレイを利用することができる。As the display device, a flat panel display such as an active matrix type EL display or a plasma display can be used.
【0132】〔実施例10〕本実施例は、実施例1に示
す構成において、基板として多結晶シリコンウエハーを
利用する場合の例を示す。[Embodiment 10] This embodiment shows an example in which a polycrystalline silicon wafer is used as a substrate in the structure shown in Embodiment 1.
【0133】多結晶シリコンウエハーは、石英基板に比
較して数分の1以下のコストで入手することができる。
従って、回路および装置のコストを低減することに大き
な寄与をすることができる。Polycrystalline silicon wafers can be obtained at a fraction of the cost of quartz substrates.
Therefore, it is possible to make a great contribution to reducing the cost of the circuit and the device.
【0134】本実施例においては、まず多結晶シリコン
ウエハー上にプラズマCVD法により、酸化珪素膜を1
μmの厚さに成膜する。次に熱酸化を行い熱酸化膜を5
0nm(500Å)の厚さに成膜する。In this embodiment, first, a silicon oxide film is formed on a polycrystalline silicon wafer by plasma CVD.
A film is formed to a thickness of μm. Next, thermal oxidation is performed to form a thermal oxide film 5.
A film is formed to a thickness of 0 nm (500 °).
【0135】こうすることで、表面が平坦でまた界面特
性の優れた酸化珪素膜を多結晶シリコンウエハー上に形
成することができる。Thus, a silicon oxide film having a flat surface and excellent interface characteristics can be formed on a polycrystalline silicon wafer.
【0136】そしてこの酸化珪素膜を下地膜(基体)と
して、その上にTFTを作製する。Using this silicon oxide film as a base film (substrate), a TFT is formed thereon.
【0137】なお、多結晶シリコンウエハー上に直接熱
酸化膜を成膜し、この熱酸化膜を下地膜として用いるこ
とは好ましくない。この場合、基板の多結晶構造を反映
して、熱酸化膜の表面が凹凸状になり、TFTの作製、
さらにはその特性に悪影響を与えてしまう。It is not preferable to form a thermal oxide film directly on a polycrystalline silicon wafer and use this thermal oxide film as a base film. In this case, the surface of the thermal oxide film becomes uneven, reflecting the polycrystalline structure of the substrate, and the fabrication of the TFT,
Further, the characteristics are adversely affected.
【0138】また、多結晶シリコンウエハーの代わりに
単結晶シリコンウエハーを利用することもできるが、そ
の場合には、低コスト性という利点は小さくなる。Although a single crystal silicon wafer can be used instead of a polycrystalline silicon wafer, the advantage of low cost is reduced in that case.
【0139】[0139]
【発明の効果】本明細書で開示する発明を利用すること
により、GHz帯というような高い周波数を扱うことの
できる高周波回路を集積化できる新規な構成を提供する
ことができる。By using the invention disclosed in this specification, it is possible to provide a novel structure capable of integrating a high-frequency circuit capable of handling a high frequency such as a GHz band.
【0140】即ち、TFTが形成された基板を貫通して
接続端子(接続配線)を設け、他の基板上に形成された
積層素子とこの接続端子を連結することにより、小型に
集積化された高周波用モジュールを得ることができる。That is, a connection terminal (connection wiring) is provided through the substrate on which the TFT is formed, and the connection terminal is connected to a laminated element formed on another substrate, whereby the device is miniaturized and integrated. A high-frequency module can be obtained.
【0141】本明細書で開示する発明を利用したモジュ
ールを利用することで、携帯型の情報端末をより小型軽
量化することができる。さらにまた、低コスト化するこ
とができる。By using a module utilizing the invention disclosed in this specification, a portable information terminal can be made smaller and lighter. Furthermore, the cost can be reduced.
【図1】 薄膜トランジスタの作製工程を示す図。FIG. 1 illustrates a manufacturing process of a thin film transistor.
【図2】 薄膜トランジスタの作製工程を示す図。FIG. 2 illustrates a manufacturing process of a thin film transistor.
【図3】 薄膜トランジスタとSAWフォルタとを複合
化した構成、及びその細部、及びその等価回路を示す
図。FIG. 3 is a diagram showing a configuration in which a thin film transistor and a SAW filter are combined, details thereof, and an equivalent circuit thereof.
【図4】 薄膜トランジスタの作製工程を示す図。FIG. 4 illustrates a manufacturing process of a thin film transistor.
【図5】 薄膜トランジスタとインダクタとを複合化し
た構成を示す図。FIG. 5 is a diagram showing a configuration in which a thin film transistor and an inductor are combined.
【図6】 薄膜トランジスタとSAWフォルタとを複合
化した構成を示す図。FIG. 6 is a diagram showing a configuration in which a thin film transistor and a SAW filter are combined.
【図7】 薄膜トランジスタとSAWフォルタとを複合
化した構成を示す図。FIG. 7 is a diagram showing a configuration in which a thin film transistor and a SAW filter are combined.
【図8】 MOS型トランジスタの寸法と特性との関係
を示す図。FIG. 8 is a diagram showing a relationship between dimensions and characteristics of a MOS transistor.
【図9】 複合化されたモジュールの端部の構成を示す
図。FIG. 9 is a diagram showing a configuration of an end portion of a combined module.
【図10】薄膜トランジスタの複合化回路を内蔵した電
子装置。FIG. 10 illustrates an electronic device including a thin film transistor composite circuit.
【図11】携帯電話の構成を示すブロック図。FIG. 11 is a block diagram illustrating a configuration of a mobile phone.
101 石英基板 102 ソース領域 103 活性層 104 ドレイン領域 105 ドレイン領域 106 活性層 107 ソース領域 108 ゲイト絶縁膜 109 多孔質状の陽極酸化膜(酸化アル
ミニウム膜) 110 アルミニウムでなるゲイト電極 111 緻密な膜質を有する陽極酸化膜
(酸化アルミニウム膜) 112 多孔質状の陽極酸化膜(酸化アル
ミニウム膜) 113 緻密な膜質を有する陽極酸化膜
(酸化アルミニウム膜) 114 アルミニウムでなるゲイト電極 115 低濃度不純物領域 116 オフセットゲイト領域 117 チャンネル形成領域 118 オフセットゲイト領域 119 低濃度不純物領域 122 低濃度不純物領域 123 オフセットゲイト領域 124 チャネル形成領域 125 オフセットゲイト領域 126 低濃度不純物領域 128 窒化珪素膜 129 ポリイミド樹脂膜 130 ソース電極(ソース配線) 131 ドレイン電極(ドレイン配線) 132 ソース電極(ソース配線) 201 コンタクト用の開口 205 窒化アルミニウム膜 206 コンタクト用の電極 301 石英基板 302 誘電物 303 SAWフィルターを構成する電極 304 SAWフィルターを構成する電極 305 コンタクト用の電極 306 接着層 402 非晶質珪素膜 403 酸化珪素膜でなるマスク 404 開口 400 表面に接して保持されたニッケル
元素 405 結晶成長方向 406 結晶性珪素膜 409 ゲイト絶縁膜 410 ゲイト電極の基となるアルミニウ
ムパターン 411 ゲイト電極の基となるアルミニウ
ムパターン 500 基板 501 誘電体 502 インダクタを構成する導電パター
ン 503 インダクタの他方の配線 504 インダクタの一方の配線Reference Signs List 101 quartz substrate 102 source region 103 active layer 104 drain region 105 drain region 106 active layer 107 source region 108 gate insulating film 109 porous anodic oxide film (aluminum oxide film) 110 gate electrode made of aluminum 111 having dense film quality Anodized film (aluminum oxide film) 112 Porous anodized film (aluminum oxide film) 113 Anodized film (aluminum oxide film) having dense film quality 114 Gate electrode made of aluminum 115 Low-concentration impurity region 116 Offset gate region 117 Channel formation region 118 Offset gate region 119 Low concentration impurity region 122 Low concentration impurity region 123 Offset gate region 124 Channel formation region 125 Offset gate region 126 Low concentration impurity Region 128 silicon nitride film 129 polyimide resin film 130 source electrode (source wiring) 131 drain electrode (drain wiring) 132 source electrode (source wiring) 201 opening for contact 205 aluminum nitride film 206 electrode for contact 301 quartz substrate 302 dielectric 303 Electrode constituting SAW filter 304 Electrode constituting SAW filter 305 Electrode for contact 306 Adhesive layer 402 Amorphous silicon film 403 Mask made of silicon oxide film 404 Opening 400 Nickel element held in contact with surface 405 Crystal growth Direction 406 Crystalline silicon film 409 Gate insulating film 410 Aluminum pattern serving as gate electrode base 411 Aluminum pattern serving as gate electrode base 500 Substrate 501 Dielectric 502 Constituting inductor Conductive patterns 503 inductor of the other wiring 504 one wire of the inductor
Claims (13)
た基板と、 前記薄膜トランジスタに接続され、前記基板を貫通して
形成された端子と、 前記端子に接続された積層素子と、 を有することを特徴とする複合化回路。1. A substrate having a thin film transistor formed on an insulating surface, a terminal connected to the thin film transistor and formed through the substrate, and a stacked element connected to the terminal. And a composite circuit.
れた絶縁表面を有する第1の基板と、 積層素子が形成された第2の基板と、 が張り合わされた構造を有し、 前記第1の基板を貫通して形成された端子により前記薄
膜トランジスタと前記積層素子とが接続されていること
を特徴とする複合化回路。2. A structure in which a first substrate having an insulating surface on which a thin film transistor is formed on one surface and a second substrate having a laminated element formed thereon are bonded to each other, A composite circuit, wherein the thin film transistor and the multilayer element are connected by terminals formed through the substrate.
を有していることを特徴とする複合化回路。3. The composite circuit according to claim 1, wherein the laminated element has a configuration using a magnetic material or a dielectric material.
は誘電体材料でもって構成されていることを特徴とする
複合化回路。4. The composite circuit according to claim 1, wherein the laminated element is formed of a magnetic material or a dielectric material in which ceramic materials are laminated.
を特徴とする複合化回路。5. The composite circuit according to claim 1, wherein a high-frequency circuit is constituted by a thin film transistor, and a filter circuit is constituted by a laminated element.
トランジスタからの熱を放熱させるための放熱層が形成
されていることを特徴とする複合化回路。6. The composite circuit according to claim 2, wherein a heat radiation layer for radiating heat from the thin film transistor is formed on the first substrate.
た第1の基板と、 受動素子が形成された第2の基板と、 が張り合わされた構造を有し、 前記第1の基板を貫通して形成された端子により前記薄
膜トランジスタと前記受動素子とが接続されていること
を特徴とする複合化回路。7. A structure in which a first substrate on which a thin film transistor is formed on an insulating surface and a second substrate on which a passive element is formed are bonded to each other, wherein the first substrate penetrates through the first substrate. A composite circuit, wherein the formed thin film transistor is connected to the passive element.
た基板と、 前記薄膜トランジスタに接続され、前記基板を貫通して
形成された端子と、 前記端子に接続された積層素子と、 を有する複合化回路を内蔵した電子装置。8. A composite circuit comprising: a substrate having a thin film transistor formed on an insulating surface; a terminal connected to the thin film transistor and formed through the substrate; and a stacked element connected to the terminal. Electronic devices with built-in.
た第1の基板と、 積層素子が形成された第2の基板と、 が張り合わされた構造を有し、 前記第1の基板を貫通して形成された端子により前記薄
膜トランジスタと前記積層素子とが接続されている構造
を有する複合化回路を内蔵した電子装置。9. A structure in which a first substrate on which a thin film transistor is formed on an insulating surface and a second substrate on which a stacked element is formed are bonded to each other, wherein the first substrate is penetrated through the first substrate. An electronic device having a built-in composite circuit having a structure in which the thin film transistor and the laminated element are connected by formed terminals.
いることを特徴とする電子装置。10. An electronic device according to claim 8, wherein the laminated element has a configuration in which ceramic materials are laminated.
化回路を内蔵した電子装置。11. An electronic device according to claim 8, wherein a high-frequency circuit is constituted by a thin film transistor, and a composite circuit in which a filter circuit is constituted by a laminated element.
膜トランジスタからの熱を放熱させるための放熱層が形
成されていることを特徴とする電子装置。12. The electronic device according to claim 9, wherein a heat radiation layer for radiating heat from the thin film transistor is formed on the first substrate.
れた第1の基板と、 受動素子が形成された第2の基板と、 が張り合わされた構造を有し、 前記第1の基板を貫通して形成された端子により前記薄
膜トランジスタと前記受動素子とが接続されている複合
化回路を内蔵した電子装置。13. A structure in which a first substrate on which a thin film transistor is formed on an insulating surface and a second substrate on which a passive element is formed are bonded to each other, wherein the first substrate penetrates through the first substrate. An electronic device having a built-in composite circuit in which the thin film transistor and the passive element are connected by formed terminals.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1980297A JP3868567B2 (en) | 1997-01-18 | 1997-01-18 | Manufacturing method of composite circuit |
US09/008,098 US6331722B1 (en) | 1997-01-18 | 1998-01-16 | Hybrid circuit and electronic device using same |
US09/916,916 US6515334B2 (en) | 1997-01-18 | 2001-07-26 | Hybrid circuit and electronic device using same |
US10/353,164 US6710410B2 (en) | 1997-01-18 | 2003-01-27 | Hybrid circuit and electronic device using same |
US10/799,722 US7154148B2 (en) | 1997-01-18 | 2004-03-15 | Hybrid circuit and electronic device using same |
US11/276,439 US7619282B2 (en) | 1997-01-18 | 2006-02-28 | Hybrid circuit and electronic device using same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1980297A JP3868567B2 (en) | 1997-01-18 | 1997-01-18 | Manufacturing method of composite circuit |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005298617A Division JP4368840B2 (en) | 2005-10-13 | 2005-10-13 | Semiconductor device, electronic device incorporating the semiconductor device, and method for manufacturing the semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10209464A true JPH10209464A (en) | 1998-08-07 |
JP3868567B2 JP3868567B2 (en) | 2007-01-17 |
Family
ID=12009485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1980297A Expired - Lifetime JP3868567B2 (en) | 1997-01-18 | 1997-01-18 | Manufacturing method of composite circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3868567B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002164354A (en) * | 2000-09-14 | 2002-06-07 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacturing method |
US7230316B2 (en) | 2002-12-27 | 2007-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having transferred integrated circuit |
JP2015046606A (en) * | 2000-09-14 | 2015-03-12 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
JP5735099B2 (en) * | 2011-04-01 | 2015-06-17 | ルネサスエレクトロニクス株式会社 | Semiconductor device, method of manufacturing the same, and mobile phone |
JP2020532091A (en) * | 2017-08-23 | 2020-11-05 | 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. | Flexible substrate and its manufacturing method, bending detection method and flexible display device |
CN115332290A (en) * | 2022-07-18 | 2022-11-11 | 之江实验室 | A sensor integrating acoustofluidic SAW device and thin film transistor device and its preparation method and application |
-
1997
- 1997-01-18 JP JP1980297A patent/JP3868567B2/en not_active Expired - Lifetime
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002164354A (en) * | 2000-09-14 | 2002-06-07 | Semiconductor Energy Lab Co Ltd | Semiconductor device and its manufacturing method |
JP2015046606A (en) * | 2000-09-14 | 2015-03-12 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
US7230316B2 (en) | 2002-12-27 | 2007-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having transferred integrated circuit |
US8026152B2 (en) | 2002-12-27 | 2011-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Separation method of semiconductor device |
US8441102B2 (en) | 2002-12-27 | 2013-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a capacitor |
JP5735099B2 (en) * | 2011-04-01 | 2015-06-17 | ルネサスエレクトロニクス株式会社 | Semiconductor device, method of manufacturing the same, and mobile phone |
US9299914B2 (en) | 2011-04-01 | 2016-03-29 | Renesas Electronics Corporation | Semiconductor device, manufacturing method of the same, and mobile phone |
US9906205B2 (en) | 2011-04-01 | 2018-02-27 | Renesas Electronics Corporation | Semiconductor device, manufacturing method of the same, and mobile phone |
JP2020532091A (en) * | 2017-08-23 | 2020-11-05 | 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. | Flexible substrate and its manufacturing method, bending detection method and flexible display device |
CN115332290A (en) * | 2022-07-18 | 2022-11-11 | 之江实验室 | A sensor integrating acoustofluidic SAW device and thin film transistor device and its preparation method and application |
CN115332290B (en) * | 2022-07-18 | 2024-05-28 | 之江实验室 | Sensor integrating acoustic-fluid control SAW device and thin film transistor device, and preparation method and application thereof |
Also Published As
Publication number | Publication date |
---|---|
JP3868567B2 (en) | 2007-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6331722B1 (en) | Hybrid circuit and electronic device using same | |
US8026152B2 (en) | Separation method of semiconductor device | |
US7666719B2 (en) | Peeling method | |
KR100549353B1 (en) | Active Matrix Display and Semiconductor Devices | |
US7888242B2 (en) | Formation method of single crystal semiconductor layer, formation method of crystalline semiconductor layer, formation method of polycrystalline layer, and method for manufacturing semiconductor device | |
US6740938B2 (en) | Transistor provided with first and second gate electrodes with channel region therebetween | |
TW517260B (en) | Semiconductor device and method for its fabrication | |
CN100530576C (en) | Semiconductor device and its manufacturing method | |
US20010038127A1 (en) | Semiconductor device and a method of manufacturing the same | |
JP5119020B2 (en) | Switch element, manufacturing method thereof, and display device having the switch element | |
US6756683B2 (en) | High-frequency semiconductor device including a semiconductor chip | |
JP5409033B2 (en) | Method for manufacturing semiconductor device | |
JP4836445B2 (en) | Method for manufacturing semiconductor device | |
JPS61276484A (en) | Liquid crystal television receiver | |
JP3868567B2 (en) | Manufacturing method of composite circuit | |
JP4368840B2 (en) | Semiconductor device, electronic device incorporating the semiconductor device, and method for manufacturing the semiconductor device | |
JP5089652B2 (en) | COMPOSITE CIRCUIT AND ELECTRONIC DEVICE HAVING COMPOSITE CIRCUIT | |
JPH10209466A (en) | Composite circuit and electronic device incorporating composite circuit | |
JP2007073996A (en) | Compounding circuit and method of manufacturing same | |
EP1469490B1 (en) | Audio signal processing circuit, display device and electronic equipment incorporating the circuit | |
CN114975479B (en) | Driving backplane and display panel | |
JP2003229448A (en) | Electrode structure of semiconductor device and piezoelectric oscillator using the same | |
JP2003318272A (en) | High frequency module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051013 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060711 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060726 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061010 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061011 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |