[go: up one dir, main page]

JPH10200147A - Photovoltaic element - Google Patents

Photovoltaic element

Info

Publication number
JPH10200147A
JPH10200147A JP9013365A JP1336597A JPH10200147A JP H10200147 A JPH10200147 A JP H10200147A JP 9013365 A JP9013365 A JP 9013365A JP 1336597 A JP1336597 A JP 1336597A JP H10200147 A JPH10200147 A JP H10200147A
Authority
JP
Japan
Prior art keywords
thin film
layer
substrate
polycrystalline
photovoltaic element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP9013365A
Other languages
Japanese (ja)
Inventor
Koichi Matsuda
高一 松田
Fukateru Matsuyama
深照 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP9013365A priority Critical patent/JPH10200147A/en
Priority to US08/985,312 priority patent/US6184456B1/en
Publication of JPH10200147A publication Critical patent/JPH10200147A/en
Abandoned legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To enhance machinability and reliability wile increasing light absorption of a semiconductor layer by employing polycrystalline thin film, where polycrystalline grains having an irregular surface are mixed with polycrystalline grains having a flat surface, on the surface of a polycrystalline thin film. SOLUTION: A transparent conductive layer 103 is disposed between a polycrystalline thin film 102 and a semiconductor layer 104 in the case of a photovoltaic element where the light impinges on the side opposite to a substrate 101 but disposed between a rear metal reflection layer 102 and the semiconductor layer 104 in the case of a photovolaic element where the light impinges on the substrate 101 side. The transparent conductive layer 103 may have a flat surface but when level differences, protrusions or recesses are formed depending on the polycrystalline grain boundary of the polycrystalline thin film 102, adhesion between the transparent conductive layer 103 and the semiconductor layer 104 is enhanced and the degree of freedom and the controllability of the fabrication process of photovoltaic element are enhanced furthermore. Since scattering of light is accelerated on the interface between the transparent conductive layer 103 and the semiconductor layer 104, short circuit current is increased furthermore.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、光起電力素子に係る。
より詳細には、光閉じ込め効果により、光電変換効率を
向上させつつ、製造工程における歩留まり、耐候性およ
び耐久性等の信頼性を向上させた光起電力素子に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photovoltaic device.
More specifically, the present invention relates to a photovoltaic element having improved reliability such as yield, weather resistance and durability in a manufacturing process while improving photoelectric conversion efficiency by a light confinement effect.

【0002】[0002]

【従来技術】太陽光を電気エネルギーに変換する光電変
換素子である光起電力素子は、電卓、腕時計など民生用
の小電力用電源として広く応用されており、また、将
来、石油、石炭などのいわゆる化石燃料の代替用電力と
して実用化可能な技術として注目されている。光起電力
素子は半導体のpn接合の光起電力を利用した技術であ
り、シリコンなどの半導体が太陽光を吸収し電子と正孔
の光キャリヤーが生成し、該光キャリヤーをpn接合部
の内部電界に依りドリフトさせ、外部に取り出すもので
ある。
2. Description of the Related Art A photovoltaic element, which is a photoelectric conversion element for converting sunlight into electric energy, is widely applied as a small power source for consumer use such as a calculator and a wristwatch. It is attracting attention as a technology that can be put to practical use as so-called fossil fuel alternative power. A photovoltaic element is a technology that uses the photovoltaic power of a pn junction of a semiconductor. A semiconductor such as silicon absorbs sunlight to generate photocarriers of electrons and holes, and the photocarriers are formed inside the pn junction. It drifts due to the electric field and is taken out.

【0003】従来、最も一般的に用いられてきた光起電
力素子は、単結晶シリコンを材料に用いたものであっ
た。この様な光起電力素子の作製方法は、通常、半導体
プロセスを用いることにより行われる。具体的には、C
Z法などの結晶成長法によりp型、あるいはn型に価電
子制御したシリコンの単結晶を作製し、該単結晶をスラ
イスして約300μmの厚みのシリコンウエハーを作
る。さらに前記ウエハーの導電型と反対の導電型となる
ように価電子制御剤を拡散などの適当な手段により、異
種の導電型の層を形成することでpn接合を作るもので
ある。
Heretofore, the most commonly used photovoltaic elements have used single crystal silicon as a material. Such a method of manufacturing a photovoltaic element is usually performed by using a semiconductor process. Specifically, C
A single crystal of silicon whose valence is controlled to be p-type or n-type is produced by a crystal growth method such as the Z method, and the single crystal is sliced to produce a silicon wafer having a thickness of about 300 μm. Further, a pn junction is formed by forming a layer of a different conductivity type by an appropriate means such as diffusion of a valence electron controlling agent so as to have a conductivity type opposite to the conductivity type of the wafer.

【0004】ところで、このような単結晶シリコンを用
いた光起電力素子は、シリコンウエハーを作るコストが
高くつくこと、また半導体プロセスを用いるため製造プ
ロセスのコストも高いことから、生産コストは高いもの
となっており、単位発電量に対する生産コストが既存の
発電方法に比べて割高になってしまい、これを電力用に
使用できるレベルに下げることは困難であると考えられ
ている。
[0004] By the way, such photovoltaic devices using single crystal silicon have high production costs due to the high cost of manufacturing a silicon wafer and the high cost of a manufacturing process due to the use of a semiconductor process. Therefore, the production cost per unit power generation is higher than the existing power generation method, and it is considered that it is difficult to reduce this to a level that can be used for electric power.

【0005】そこで、光起電力素子の電力用としての実
用化を進めるに当たって、低コスト化及び大面積化が重
要な技術的課題であると認識され、コストの安い材料、
変換効率の高い材料などの材料の探求が行なわれてき
た。
Therefore, in promoting the practical use of photovoltaic elements as power, it has been recognized that cost reduction and large area are important technical issues.
There has been a search for materials with high conversion efficiencies.

【0006】このような光起電力素子の材料としては、
非晶質シリコン、非晶質シリコンゲルマニウム、非晶質
炭化珪素などのテトラヘドラル系の非晶質半導体あるい
は多結晶半導体、あるいはCdS,Cu2SなどのII
−VI族やGaAs,GaAlAsなどのIII−V族
の化合物半導体等が挙げられる。とりわけ、非晶質半導
体や多結晶半導体を光起電力発生層に用いた薄膜光起電
力素子は、単結晶シリコンを用いた光起電力素子に比較
して大面積の膜が作製できることや、膜厚が薄くて済む
こと、任意の基板材料に堆積できることなどの長所があ
り有望視されている。
[0006] Materials for such a photovoltaic element include:
A tetrahedral amorphous semiconductor or polycrystalline semiconductor such as amorphous silicon, amorphous silicon germanium or amorphous silicon carbide, or II such as CdS or Cu 2 S
-VI and III-V compound semiconductors such as GaAs and GaAlAs. In particular, a thin-film photovoltaic element using an amorphous semiconductor or a polycrystalline semiconductor for the photovoltaic generation layer can produce a film having a larger area than a photovoltaic element using single-crystal silicon. It has advantages such as being thin and being able to be deposited on an arbitrary substrate material, and is considered promising.

【0007】しかしながら、上記薄膜光起電力素子は、
単結晶シリコンを用いた光起電力素子なみの光電変換効
率は得られておらず、電力用素子として実用化するため
には、光電変換効率の向上と信頼性の向上が検討課題と
なっていた。
However, the above thin-film photovoltaic device has
The photoelectric conversion efficiency of a photovoltaic device using single-crystal silicon has not been obtained, and improvement of the photoelectric conversion efficiency and reliability have been issues to be studied for practical use as a power device. .

【0008】そこで、薄膜光起電力素子の光電変換効率
の向上の手段として、さまざまな方法が検討されてき
た。
Accordingly, various methods have been studied as means for improving the photoelectric conversion efficiency of the thin-film photovoltaic device.

【0009】薄膜光起電力素子の光電変換効率を向上さ
せる重要な課題の一つとして、薄膜の半導体層での光吸
収を増大させ、短絡電流(Jsc)を向上させるというこ
とがある。低コスト化のために半導体層を薄膜化すれ
ば、バルクの半導体に比べて光吸収が減少するからであ
る。薄膜半導体層での光吸収を増大させる技術として、
以下に示す5つの技術が挙げられる。
One of the important issues for improving the photoelectric conversion efficiency of a thin-film photovoltaic element is to increase light absorption in a thin-film semiconductor layer and to improve short-circuit current (Jsc). This is because if the semiconductor layer is thinned for cost reduction, light absorption is reduced as compared with a bulk semiconductor. As a technology to increase light absorption in the thin film semiconductor layer,
There are the following five techniques.

【0010】(1)光起電力素子の光入射側と反対に、
Ag,Al,Cu,Auなどの、高い反射率を有する金
属膜による反射層を形成する技術が知られている。この
技術は、キャリアを生成する半導体層を透過した光を、
反射層で反射してやることによって、再び半導体層で吸
収させて、薄膜半導体層での光吸収を増大させ、出力電
流を増大させて光電変換効率を向上させようとしたもの
である。
(1) Opposite to the light incident side of the photovoltaic element,
There is known a technique for forming a reflective layer using a metal film having a high reflectivity, such as Ag, Al, Cu, and Au. This technology uses light transmitted through a semiconductor layer to generate carriers,
By reflecting the light on the reflection layer, the light is absorbed again in the semiconductor layer, the light absorption in the thin film semiconductor layer is increased, the output current is increased, and the photoelectric conversion efficiency is improved.

【0011】(2)裏面電極と半導体層の間に透明導電
層を介在させることにより基板表面性を向上させる方法
が、特公昭59−43101号公報(富士電機製造)及
び特公昭60−41878号公報(シャープ)において
開示されている。これらの公報では、裏面電極と半導体
層の間に透明導電層を介在させる効果として、裏面電極
の平坦性の向上、あるいは半導体層の密着性の向上、あ
るいは裏面電極の金属と半導体層の合金化の防止などが
あげられている。
(2) Methods of improving the surface properties of a substrate by interposing a transparent conductive layer between a back electrode and a semiconductor layer are disclosed in JP-B-59-43101 (manufactured by Fuji Electric) and JP-B-60-41878. It is disclosed in the gazette (Sharp). In these publications, the effect of interposing a transparent conductive layer between the back electrode and the semiconductor layer is to improve the flatness of the back electrode, improve the adhesion of the semiconductor layer, or alloy the metal of the back electrode with the semiconductor layer. Prevention and so on.

【0012】(3)特開昭60−84888号公報(エ
ナジー・コンバージョン・デバイセス)には、裏面電極
と半導体層の間にバリヤー層として透明導電層を介在さ
せることによって、半導体層の欠陥領域中を流れる電流
を減少させる技術が開示されている。
(3) Japanese Patent Application Laid-Open No. 60-84888 (Energy Conversion Device) discloses that a transparent conductive layer is interposed as a barrier layer between a back electrode and a semiconductor layer, so that a defect region of a semiconductor layer can be formed. There is disclosed a technique for reducing a current flowing through a device.

【0013】(4)Agの裏面電極とアモルファスシリ
コンの半導体層の間にTiO2の透明導電層を介在させ
ることによって、太陽電池のスペクトル感度において、
長波長領域の感度が増大する事が、Y.Hamakawa, et.al,
Appl. Phys. Lett., 43 (1983) p644に報告されてい
る。
(4) By interposing a transparent conductive layer of TiO 2 between the back electrode of Ag and the semiconductor layer of amorphous silicon, the spectral sensitivity of the solar cell is improved.
The increase in the sensitivity in the long wavelength region is explained by Y. Hamakawa, et.al,
Appl. Phys. Lett., 43 (1983) p644.

【0014】(5)裏面電極の形状を光を散乱する光の
波長程度の大きさの凹凸形状(テクスチャー構造)にす
る事によって、半導体層で吸収しきれなかった長波長光
を散乱させて半導体層内での光路長を延ばし、光起電力
素子の長波長感度を向上させて短絡電流を増大させ、光
電変換効率を向上させる技術が、T.Tiedje, et.al, Pro
c. 16th IEEE Photovoltaic Specialist Conf.(1982) p
1423および、H.Deckman, et.al, Proc. 16th IEEE Phot
ovoltaic Specialist Conf. (1982) p1425に開示されて
いる。
(5) By forming the back electrode into a concavo-convex shape (texture structure) having a size approximately equal to the wavelength of light that scatters light, long-wavelength light that cannot be completely absorbed by the semiconductor layer is scattered. T. Tiedje, et.al, Pro has developed a technology to extend the optical path length in the layer, improve the long-wavelength sensitivity of the photovoltaic element, increase the short-circuit current, and improve the photoelectric conversion efficiency.
c. 16th IEEE Photovoltaic Specialist Conf. (1982) p
1423 and H. Deckman, et.al, Proc. 16th IEEE Phot
ovoltaic Specialist Conf. (1982) p1425.

【0015】以上の技術を総合すれば、裏面電極を兼ね
る裏面反射層として、光を散乱する光の波長程度の大き
さの凹凸形状を有し、かつ高い反射率を有する金属膜を
形成し、裏面反射層と半導体層の間に透明導電層を介在
させた構成が、最も適していると考えられる。
By synthesizing the above techniques, a metal film having a concave-convex shape having a size approximately equal to the wavelength of light that scatters light and having a high reflectance is formed as a back surface reflection layer also serving as a back surface electrode. A configuration in which a transparent conductive layer is interposed between the back reflection layer and the semiconductor layer is considered to be most suitable.

【0016】しかしながら、このような構成の裏面電極
を採用して、実際に光起電力素子を製造しようとすると
加工性や耐久性の観点で、以下に示す4つの問題点が出
てきた。
However, when the photovoltaic element is actually manufactured by employing the back electrode having such a configuration, the following four problems are raised from the viewpoint of workability and durability.

【0017】(イ)従来のいわゆるテクスチャー構造と
呼ばれる典型的な凹凸形状は、T.Tiedje, et.al,Proc.
16th IEEE Photovoltaic Specialist Conf. (1982) p14
23に図示されているような、ピラミッド形の凹凸を有す
るものが、光閉じ込め効果が優れていると考えられてき
た。しかし、このような表面形状の基板上に電極と半導
体層を形成すると、半導体層の欠陥部分等を通して光起
電力素子のリーク電流が増加し、光起電力素子の製造の
歩留まりが低下することがあった。また、ピラミッド形
の凹凸を有する表面に形成された半導体層は、フラット
な表面に形成された半導体層に比べて実効的な膜厚が薄
くなるため、もともと薄く設計されたドーピング層等が
さらに薄くなり、フラットな基板表面に形成された光起
電力素子に比べて、光起電力素子の開放電圧(Voc)と
フィルファクター(FF)が低下する場合があった。
(A) A typical typical uneven structure called a conventional so-called texture structure is described in T. Tiedje, et.al, Proc.
16th IEEE Photovoltaic Specialist Conf. (1982) p14
It has been considered that a material having pyramid-shaped irregularities as shown in FIG. 23 has an excellent light confinement effect. However, when an electrode and a semiconductor layer are formed on a substrate having such a surface shape, the leak current of the photovoltaic element increases through a defective portion of the semiconductor layer and the like, and the production yield of the photovoltaic element may decrease. there were. In addition, since the semiconductor layer formed on the surface having pyramid-shaped irregularities has a smaller effective film thickness than the semiconductor layer formed on the flat surface, the originally designed thin doping layer is further thinned. In some cases, the open-circuit voltage (Voc) and the fill factor (FF) of the photovoltaic element are lower than those of the photovoltaic element formed on the flat substrate surface.

【0018】(ロ)例えばAgやCuを裏面金属反射層
として用いた場合、湿度が高く、かつ裏面金属反射層に
正のバイアス電圧がかかった場合、AgやCuがマイグ
レーションを起こして、光入射側の電極を導通し、光起
電力素子がシャント(短絡)することがわかった。この
現象は、裏面金属反射層が光の波長程度の大きさの凹凸
形状(テクスチャー構造)を有する場合に顕著であっ
た。
(B) For example, when Ag or Cu is used as the back metal reflection layer, when the humidity is high and a positive bias voltage is applied to the back metal reflection layer, Ag or Cu migrates, and light incidence occurs. It turned out that the electrode on the side was conducting, and the photovoltaic element was shunted (short-circuited). This phenomenon was remarkable when the back metal reflective layer had an uneven shape (texture structure) having a size of about the wavelength of light.

【0019】(ハ)Alを裏面金属反射層として用いた
場合、AgやCuのようなマイグレーションは起こさな
いが、テクスチャー構造を形成すると、反射率が低下す
ることがある。さらに、テクスチャー構造のAlに透明
導電層を積層すると著しく反射率が低下する場合があっ
た。
(C) When Al is used as the back metal reflection layer, migration such as Ag or Cu does not occur, but when a texture structure is formed, the reflectance may decrease. Furthermore, when a transparent conductive layer is laminated on Al having a texture structure, the reflectance may be significantly reduced.

【0020】(ニ)基板および裏面反射層を凹凸形状で
はなく、フラットに形成した場合は、裏面での光の散乱
が少ないので、半導体層での光吸収が十分でないという
問題と、基板および裏面電極の材質の組み合わせによっ
ては、基板と裏面反射層の密着性が不十分で、光起電力
素子の加工工程で、基板と裏面反射層の間ではがれを生
じることがあるという問題があった。
(D) When the substrate and the back surface reflection layer are formed not flat but uneven, the light scattering on the back surface is small, so that the light absorption in the semiconductor layer is not sufficient. Depending on the combination of the materials of the electrodes, the adhesion between the substrate and the backside reflective layer is insufficient, and there has been a problem that peeling may occur between the substrate and the backside reflective layer in the photovoltaic element processing step.

【0021】以上のような問題点は、樹脂フィルムやス
テンレス等の低コストな基板を用いたり、半導体層の形
成速度を上げて生産速度を上げる等して、実用化に適し
た低コストな製造工程を採用した場合には、特に顕著で
あり、光起電力素子の製造の歩留まりを下げる要因にな
っていた。
The above problems are caused by using low-cost substrates such as resin films and stainless steel, and increasing the production speed by increasing the formation speed of semiconductor layers. This is particularly noticeable when the process is employed, and has been a factor in lowering the production yield of the photovoltaic element.

【0022】[0022]

【発明が解決しようとする課題】本発明は、基板を新し
い構造にすることによって、上述したような、加工性や
歩留まりや耐久性の問題点を解決して、なおかつ半導体
層の光吸収を増大させ、実用に適した低いコストであり
ながら、高い歩留まりで生産でき、信頼性が高くかつ光
電変換効率の高い薄膜光起電力素子を提供することを目
的とする。
SUMMARY OF THE INVENTION The present invention solves the problems of workability, yield, and durability as described above by making the substrate a new structure, and further increases the light absorption of the semiconductor layer. It is another object of the present invention to provide a thin-film photovoltaic element which can be produced at a high yield, has high reliability, and has a high photoelectric conversion efficiency, at a low cost suitable for practical use.

【0023】[0023]

【課題を解決するための手段】本発明者らは、上述した
加工性や信頼性の問題点を克服し、半導体層の光吸収を
増大させつつ、なおかつ加工性や信頼性に優れた光起電
力素子を得るために、多結晶質薄膜の新しい構造および
形成方法を鋭意検討した結果、以下のような構成の多結
晶質薄膜を備えた本発明の光起電力素子によって達成で
きた。
Means for Solving the Problems The present inventors have overcome the above-mentioned problems of processability and reliability, and have increased the light absorption of the semiconductor layer and at the same time have a photovoltaic device excellent in processability and reliability. As a result of intensive studies on a new structure and a method for forming a polycrystalline thin film in order to obtain a power device, the photovoltaic device of the present invention provided with a polycrystalline thin film having the following configuration has been achieved.

【0024】すなわち、第1には、基板上に多結晶質薄
膜と非単結晶半導体を有する光起電力素子において、前
記多結晶質薄膜は前記多結晶質薄膜の個々の結晶粒の表
面の平坦性に差があり、前記多結晶質薄膜の表面に、凹
凸の形成された表面を有する多結晶粒と平坦な表面を有
する多結晶粒が混在することを特徴とする光起電力素子
である。
That is, first, in a photovoltaic device having a polycrystalline thin film and a non-single-crystal semiconductor on a substrate, the polycrystalline thin film has a flat surface of individual crystal grains of the polycrystalline thin film. The photovoltaic device is characterized in that the polycrystalline thin film has a difference in properties, and the surface of the polycrystalline thin film includes a mixture of polycrystalline grains having a surface with irregularities and polycrystalline grains having a flat surface.

【0025】第2には、前記基板の表面が、凹凸を有す
ることを特徴とする請求項1に記載の光起電力素子であ
る。
Second, the photovoltaic device according to claim 1, wherein the surface of the substrate has irregularities.

【0026】第3には、前記多結晶質薄膜を構成する主
たる材料が、金属又は合金であることを特徴とする請求
項1又は2に記載の光起電力素子である。
Thirdly, the photovoltaic device according to claim 1 or 2, wherein a main material constituting the polycrystalline thin film is a metal or an alloy.

【0027】第4には、前記多結晶質薄膜を構成する主
たる材料が、金、銀、銅、アルミニウム、マグネシウム
等の可視から赤外光の反射率の高い金属であることを特
徴とする請求項1乃至3のいずれか1項に記載の光起電
力素子である。
Fourth, the main material constituting the polycrystalline thin film is a metal having a high reflectance from visible to infrared light, such as gold, silver, copper, aluminum, and magnesium. Item 4. The photovoltaic element according to any one of Items 1 to 3.

【0028】第5には、前記多結晶質薄膜と前記非単結
晶半導体の間に、透明導電層を形成したことを特徴とす
る請求項1乃至4のいずれか1項に記載の光起電力素子
である。
Fifth, a photovoltaic device according to any one of claims 1 to 4, wherein a transparent conductive layer is formed between the polycrystalline thin film and the non-single-crystal semiconductor. Element.

【0029】第6には、前記透明導電層の表面が、前記
多結晶質薄膜の多結晶の粒界に応じて平坦性に差がある
ことを特徴とする請求項1乃至5のいずれか1項に記載
の光起電力素子である。
Sixth, the surface of the transparent conductive layer has a difference in flatness according to a polycrystalline grain boundary of the polycrystalline thin film, wherein: It is a photovoltaic element of item.

【0030】第7には、前記多結晶質薄膜が、透明導電
層であることを特徴とする請求項1乃至6のいずれか1
項に記載の光起電力素子である。
Seventh, the polycrystalline thin film is a transparent conductive layer.
It is a photovoltaic element of item.

【0031】第8には、前記光起電力素子の表面が、前
記多結晶質薄膜の多結晶の粒界に応じて平坦性に差があ
ることを特徴とする請求項1乃至7のいずれか1項に記
載の光起電力素子である。
Eighth, the surface of the photovoltaic element has a difference in flatness according to a polycrystalline grain boundary of the polycrystalline thin film. 2. The photovoltaic element according to item 1.

【0032】第9には、前記多結晶質薄膜の表面に、前
記多結晶の粒界に沿った段差、又は、前記多結晶の粒界
部分に隆起若しくは凹みを設けることを特徴とする請求
項1乃至8のいずれか1項に記載の光起電力素子であ
る。
Ninth, the surface of the polycrystalline thin film is provided with a step along the grain boundary of the polycrystal or a ridge or depression at the grain boundary portion of the polycrystal. 9. The photovoltaic element according to any one of 1 to 8.

【0033】第10には、前記多結晶質薄膜の個々の結
晶粒の表面の平坦性の差が、Rmaxの差で0.01μm
から1.5μmであることを特徴とする請求項1乃至9
のいずれか1項に記載の光起電力素子である。
Tenth, the difference in flatness of the surface of each crystal grain of the polycrystalline thin film is 0.01 μm as the difference of Rmax.
10 to 1.5 μm.
The photovoltaic device according to any one of the above items.

【0034】第11には、前記多結晶質薄膜の多結晶の
平均粒径が、0.1μmから2mmであることを特徴と
する請求項1乃至10のいずれか1項に記載の光起電力
素子である。
Eleventh, the photovoltaic device according to any one of claims 1 to 10, wherein the polycrystalline thin film has a polycrystalline average particle diameter of 0.1 μm to 2 mm. Element.

【0035】第12には、前記基板の表面に設けた凹凸
が、Rmaxで0.01μmから1μmであることを特徴
とする請求項1乃至11のいずれか1項に記載の光起電
力素子である。
In a twelfth aspect, the photovoltaic device according to any one of claims 1 to 11, wherein the irregularities provided on the surface of the substrate have a Rmax of 0.01 μm to 1 μm. is there.

【0036】第13には、前記多結晶質薄膜の表面にお
いて、前記多結晶の粒界に沿った段差、隆起、又は凹み
における高さ又は深さが、0.01μmから2μmであ
ることを特徴とする請求項1乃至12のいずれか1項に
記載の光起電力素子である。
A thirteenth feature is that a height or a depth of a step, a bulge, or a depression along a grain boundary of the polycrystalline thin film is 0.01 μm to 2 μm on the surface of the polycrystalline thin film. The photovoltaic device according to any one of claims 1 to 12, wherein

【0037】[0037]

【発明の実施の形態】以下では、本発明に係る各請求項
の作用に関して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The operation of each claim according to the present invention will be described below.

【0038】請求項1に係る発明によれば、基板の上に
多結晶質薄膜を形成し、前記多結晶質薄膜の上に非単結
晶半導体を形成した光起電力素子において、前記多結晶
質薄膜の個々の結晶粒の表面の平坦性に差があり、前記
多結晶質薄膜の表面に、凹凸の形成された表面を有する
多結晶粒と平坦な表面を有する多結晶粒が混在する多結
晶質薄膜を用いたことによって、次のような作用があ
る。
According to the first aspect of the present invention, in the photovoltaic device in which a polycrystalline thin film is formed on a substrate and a non-single-crystal semiconductor is formed on the polycrystalline thin film, There is a difference in the flatness of the surfaces of the individual crystal grains of the thin film, and the polycrystalline thin film has a mixture of polycrystal grains having a surface with irregularities and polycrystal grains having a flat surface. The use of the high quality thin film has the following effects.

【0039】まず、表面が平坦な従来の多結晶薄膜を用
いた場合に比べて、多結晶質薄膜の上に積層する薄膜と
多結晶薄膜との密着性が向上し、光起電力素子の製造工
程において、多結晶薄膜と上に積層する薄膜との間で剥
離することがなくなり、製造工程の制御性と自由度が向
上すると同時に、光起電力素子の製造の歩留まりが向上
した。また、高温高湿サイクルテスト、塩水試験等の耐
候性加速試験の結果、耐候性が向上した。さらに、スク
ラッチテスト、曲げ試験等の機械的強度の試験の結果、
耐久性が向上した。また、多結晶質薄膜表面の凹凸によ
って、光起電力素子の裏面における乱反射が増大して、
半導体層で吸収しきれなかった長波長光が散乱されて半
導体層内での光路長が延び、光起電力素子の短絡電流
(Jsc)が増大して、光電変換効率が向上した。また、
光起電力素子のシリーズ抵抗が減少して、フィルファク
ター(FF)が向上し、光電変換効率が向上した。シリ
ーズ抵抗が減少する原理については、明確になっていな
いが、多結晶質薄膜の上に積層する薄膜と多結晶質薄膜
との密着性が向上したこと、さらには、多結晶質薄膜の
表面を本発明のように加工する場合には、物理的または
化学的に、気相または液相でエッチングするので、多結
晶質薄膜表面の不純物が除去されること、また多結晶質
薄膜表面の酸化層が除去されることが考えられる。
First, the adhesion between the thin film laminated on the polycrystalline thin film and the polycrystalline thin film is improved as compared with the case where a conventional polycrystalline thin film having a flat surface is used. In the process, peeling between the polycrystalline thin film and the thin film laminated thereon is eliminated, and the controllability and the degree of freedom of the manufacturing process are improved, and the production yield of the photovoltaic element is improved. In addition, as a result of accelerated weather resistance tests such as a high-temperature and high-humidity cycle test and a salt water test, weather resistance was improved. Furthermore, as a result of mechanical strength tests such as a scratch test and a bending test,
Durability improved. In addition, irregular reflection on the back surface of the photovoltaic element increases due to unevenness of the surface of the polycrystalline thin film,
The long-wavelength light that could not be absorbed by the semiconductor layer was scattered, the optical path length in the semiconductor layer was extended, the short-circuit current (Jsc) of the photovoltaic element was increased, and the photoelectric conversion efficiency was improved. Also,
The series resistance of the photovoltaic element was reduced, the fill factor (FF) was improved, and the photoelectric conversion efficiency was improved. It is not clear how the series resistance is reduced, but the improved adhesion between the thin film laminated on the polycrystalline thin film and the polycrystalline thin film, and furthermore, the surface of the polycrystalline thin film In the case of processing as in the present invention, since etching is performed physically or chemically in a gas phase or a liquid phase, impurities on the surface of the polycrystalline thin film are removed, and an oxide layer on the surface of the polycrystalline thin film is removed. May be removed.

【0040】また、表面に一様に凹凸を形成した従来の
多結晶質薄膜を用いた場合に比べて、光起電力素子のリ
ーク電流が減少し、光起電力素子の製造の歩留まりが向
上した。また、光起電力素子の短絡電流(Jsc)を高い
値に維持しつつ、開放電圧(Voc)とフィルファクター
(FF)が向上して、光電変換効率が向上した。この作
用については、以下のように考えられる。すなわち、従
来のいわゆるテクスチャー構造は、前述したようにピラ
ミッド形の凹凸あるいはそれに近いものであったので、
光の散乱効果を高めようとして凹凸を大きくすると、ピ
ラミッドの山の部分に半導体層の欠陥部分を生じ易かっ
たが、本発明の光起電力素子の場合は、凹凸が形成され
ているのは一部の多結晶粒であり、他の多結晶粒の表面
は比較的平坦であるので、半導体層の欠陥部分を生じに
くくなったと考えられる。また、ピラミッド形の凹凸を
有する表面に形成された半導体層は、フラットな表面に
形成された半導体層に比べて実効的な膜厚が薄くなるた
め、もともと薄く設計されたドーピング層等がさらに薄
くなり、フラットな基板表面に形成された光起電力素子
に比べて、光起電力素子の開放電圧(Voc)とフィルフ
ァクター(FF)が低下する場合があったが、本発明の
光起電力素子では、凹凸が形成された多結晶粒と平坦な
多結晶粒が混在するので、半導体層が薄くなる部分が少
なくなって、凹凸による光散乱で高い短絡電流(Jsc)
を維持しつつ、開放電圧(Voc)とフィルファクター
(FF)が向上したと考えられる。
Further, as compared with the case of using a conventional polycrystalline thin film having uniformly formed irregularities on the surface, the leak current of the photovoltaic element is reduced, and the production yield of the photovoltaic element is improved. . Further, the open-circuit voltage (Voc) and the fill factor (FF) were improved while the short-circuit current (Jsc) of the photovoltaic element was maintained at a high value, and the photoelectric conversion efficiency was improved. This effect is considered as follows. That is, the conventional so-called texture structure was a pyramid-shaped unevenness or similar to that as described above.
If the unevenness is increased to enhance the light scattering effect, a defective portion of the semiconductor layer is likely to occur at the peak of the pyramid. However, in the case of the photovoltaic device of the present invention, the unevenness is formed only at one time. It is considered that the defect portion of the semiconductor layer is less likely to occur because the polycrystalline grain of the portion is relatively flat and the surface of the other polycrystalline grain is relatively flat. In addition, since the semiconductor layer formed on the surface having pyramid-shaped irregularities has a smaller effective film thickness than the semiconductor layer formed on the flat surface, the originally designed thin doping layer is further thinned. In some cases, the open-circuit voltage (Voc) and the fill factor (FF) of the photovoltaic element are lower than those of the photovoltaic element formed on the flat substrate surface. In this case, since the polycrystalline grains having the irregularities and the flat polycrystalline grains are mixed, the portion where the semiconductor layer is thinned is reduced, and the short-circuit current (Jsc) is high due to the light scattering due to the irregularities.
It is considered that the open-circuit voltage (Voc) and the fill factor (FF) were improved while maintaining the above.

【0041】さらに、多結晶質薄膜の上に積層する薄膜
も、多結晶質である場合、上に積層する多結晶質薄膜の
配向性が向上し、多結晶の平均粒径が増大し、多結晶の
粒径のばらつきが小さくなった。その結果、光起電力素
子のシリーズ抵抗が減少し、フィルファクター(FF)
が向上すると同時に、光の散乱がさらに促進されて、短
絡電流(Jsc)が増大した。この作用に関しては、以下
のように考えられる。まず、配向性については、基板の
多結晶の粒界に応じて凹凸が異なり、面方位も明確に区
切られるので、その上に成長する薄膜の面方位が揃い易
くなったと考えられる。また、上に積層する薄膜の多結
晶の平均粒径については、フラットな表面あるいはピラ
ミッド形の凹凸を有する表面に比べて、凹凸が形成され
た多結晶粒と平坦な多結晶粒が混在することによって成
長する多結晶薄膜の核形成密度が減少し、また核形成が
一様になったためと考えられる。
Further, when the thin film laminated on the polycrystalline thin film is also polycrystalline, the orientation of the polycrystalline thin film laminated thereon is improved, the average grain size of the polycrystal is increased, and The variation in crystal grain size was reduced. As a result, the series resistance of the photovoltaic element decreases, and the fill factor (FF)
At the same time, light scattering was further promoted and the short-circuit current (Jsc) increased. This effect is considered as follows. First, regarding the orientation, it is considered that the unevenness differs according to the grain boundaries of the polycrystal of the substrate, and the plane orientation is clearly separated, so that the plane orientation of the thin film grown thereon becomes easier to be uniform. Regarding the average grain size of the polycrystal of the thin film laminated thereon, compared to a flat surface or a surface having pyramid-shaped irregularities, polycrystalline grains having irregularities and flat polycrystalline grains are mixed. This is considered to be because the nucleation density of the polycrystalline thin film grown thereby decreased and the nucleation became uniform.

【0042】また請求項2の発明によれば、前記基板の
表面が凹凸を有することによって基板と前記多結晶質薄
膜の密着性が向上し、光起電力素子の製造工程の制御性
と自由度が向上すると同時に、光起電力素子の製造の歩
留まりが向上し、また、光起電力素子の耐候性、耐久性
が向上した。
According to the second aspect of the present invention, since the surface of the substrate has irregularities, the adhesion between the substrate and the polycrystalline thin film is improved, and the controllability and the degree of freedom in the manufacturing process of the photovoltaic element are improved. At the same time, the production yield of the photovoltaic element was improved, and the weather resistance and durability of the photovoltaic element were also improved.

【0043】また請求項3の発明によれば、前記多結晶
質薄膜を構成する主たる材料が、金属又は合金であるこ
とによって、光起電力素子の裏面電極としての機能を備
える。また、多結晶質薄膜の個々の結晶粒の表面の平坦
性に差をつけることが容易になった。また、本発明の用
途に適した粒径の多結晶を形成し易くなる。また、基板
が金属あるいは合金である場合には、基板と前記多結晶
質薄膜の密着性が向上する。
According to the third aspect of the present invention, since the main material constituting the polycrystalline thin film is a metal or an alloy, it functions as a back electrode of the photovoltaic element. Further, it is easy to make a difference in the flatness of the surface of each crystal grain of the polycrystalline thin film. Further, it becomes easy to form polycrystals having a particle size suitable for the use of the present invention. When the substrate is a metal or an alloy, the adhesion between the substrate and the polycrystalline thin film is improved.

【0044】また請求項4の発明によれば、前記多結晶
質薄膜を構成する主たる材料が、金、銀、銅、アルミニ
ウム、マグネシウム等の可視から赤外光の反射率の高い
金属であることによって、以下のような作用がある。
According to the fourth aspect of the present invention, the main material constituting the polycrystalline thin film is a metal having high reflectance from visible to infrared light, such as gold, silver, copper, aluminum, and magnesium. Has the following effects.

【0045】すなわち、光起電力素子の裏面の反射率が
さらに向上し、半導体層の光吸収が増大して、光起電力
素子の短絡電流(Jsc)がさらに向上した。
That is, the reflectivity of the back surface of the photovoltaic element was further improved, the light absorption of the semiconductor layer was increased, and the short-circuit current (Jsc) of the photovoltaic element was further improved.

【0046】また、反射率の高い金属による多結晶質薄
膜が、従来のピラミッド形の凹凸のテクスチャー構造を
有する場合、上述の反射率の高い金属が、半導体層に拡
散したり、マイグレーションを起こして、光起電力素子
のシャントを生じ易かったが、本発明の多結晶質薄膜の
場合、多結晶の個々の結晶粒の表面の平坦性に差があ
り、表面に凹凸の形成された多結晶粒と表面が平坦な多
結晶粒が混在することによって、高い乱反射と高い短絡
電流(Jsc)を維持しながらも、上述の反射率の高い金
属が、半導体層に拡散したり、マイグレーションを起こ
すことがほとんど無くなり、光起電力素子の製造の歩留
まりが顕著に向上した。また、光起電力素子のリーク電
流が減少し、開放電圧(Voc)とフィルファクター(F
F)が向上した。
When the polycrystalline thin film made of a metal having a high reflectance has a conventional pyramid-shaped uneven texture structure, the metal having a high reflectance diffuses into the semiconductor layer or causes migration. However, in the case of the polycrystalline thin film of the present invention, there is a difference in the flatness of the surface of individual crystal grains of the polycrystal, and polycrystal grains having irregularities formed on the surface. And high polycrystalline grains having a flat surface, the above-mentioned metal with high reflectivity may diffuse into the semiconductor layer or cause migration while maintaining high diffuse reflection and high short-circuit current (Jsc). Almost disappeared, and the production yield of the photovoltaic element was significantly improved. Also, the leakage current of the photovoltaic element decreases, and the open circuit voltage (Voc) and the fill factor (F
F) improved.

【0047】また、前記多結晶質薄膜の主たる材料に、
アルミニウムを用いることは、製造コストが低いことか
ら、また銀や銅に比べてマイグレーションが起こりにく
いことから、最も望ましいが、アルミニウムの多結晶質
薄膜が、従来のピラミッド形の凹凸のテクスチャー構造
を有すると、アルミニウム表面の全反射率が低下してし
まうことが多かった。また、前述のアルミニウムの多結
晶薄膜の上に透明導電層を積層した場合さらに全反射率
が低下してしまうことが多く、光起電力素子の裏面反射
層としては、不適当であることが多かった。一方、フラ
ットな表面のアルミニウムの多結晶質薄膜を形成した場
合には、半導体層裏面での光の散乱が少なくなって、光
起電力素子の短絡電流(Jsc)が低下するという問題
と、アルミニウムとその上に積層する薄膜の間ではがれ
を生じ易いという問題があった。これらに対し、本発明
のごとく、アルミニウムの表面を結晶粒の表面の平坦性
に差があり、表面に凹凸の形成された多結晶粒と表面が
平坦な多結晶粒が混在するようにすることによって、裏
面で光を散乱させつつ、透明導電層を積層した場合も含
めてアルミニウム表面の全反射率が低下してしまうこと
がなくなり、アルミニウム表面の高い全反射率によって
半導体層の光吸収が向上し、光起電力素子の短絡電流
(Jsc)が向上した。また、アルミニウムとその上に積
層する薄膜の間の密着性も向上し、製造工程の自由度と
制御性が向上し、製造の歩留まりが向上し、光起電力素
子の耐候性、耐久性が向上した。
Further, the main materials of the polycrystalline thin film include:
The use of aluminum is most preferable because of its low manufacturing cost and the fact that migration is less likely to occur than silver and copper.However, a polycrystalline thin film of aluminum has a conventional pyramid-shaped uneven texture structure. Then, the total reflectance of the aluminum surface often decreases. Further, when a transparent conductive layer is laminated on the above-mentioned polycrystalline thin film of aluminum, the total reflectance is often further reduced, and is often unsuitable as a back reflection layer of a photovoltaic element. Was. On the other hand, when a polycrystalline thin film of aluminum having a flat surface is formed, scattering of light on the back surface of the semiconductor layer is reduced and the short-circuit current (Jsc) of the photovoltaic element is reduced. There is a problem that peeling easily occurs between the thin film and the thin film laminated thereon. On the other hand, as in the present invention, the surface of aluminum has a difference in the flatness of the surface of the crystal grains, and the polycrystal grains having irregularities on the surface and the polycrystal grains having the flat surface are mixed. As a result, the light is scattered on the back surface, and the total reflectance on the aluminum surface is not reduced even when the transparent conductive layer is laminated. The high total reflectance on the aluminum surface improves the light absorption of the semiconductor layer. However, the short-circuit current (Jsc) of the photovoltaic element was improved. In addition, the adhesion between aluminum and the thin film laminated on it is also improved, the flexibility and controllability of the manufacturing process are improved, the manufacturing yield is improved, and the weather resistance and durability of the photovoltaic element are improved. did.

【0048】全面にピラミッド形の凹凸のテクスチャー
構造を有するアルミニウム表面の全反射率が低下してし
まう理由は、明らかになっていないが、光の波長程度の
微小なピラミッド形の凹凸によって、アルミニウムの表
面積が増大し、透明導電層との界面で反応が起こりやす
くなって、界面に化合物が形成されて反射率が低下する
と考えられる。本発明の構成では、アルミニウムの個々
の結晶粒の表面の平坦性に差があり、表面に凹凸の形成
された多結晶粒と表面が平坦な多結晶粒が混在するよう
にすることによって、アルミニウムの表面積の増大が抑
えられて、透明導電層との界面での反応が抑えられ、全
反射率が大幅に向上したと考えられる。
The reason why the total reflectance of the aluminum surface having a pyramid-shaped irregular texture structure over the entire surface is lowered is not clear, but the minute pyramid-shaped irregularities on the order of the wavelength of light cause the aluminum to have a low reflectance. It is considered that the surface area increases, a reaction easily occurs at the interface with the transparent conductive layer, and a compound is formed at the interface, thereby lowering the reflectance. In the configuration of the present invention, there is a difference in the flatness of the surface of individual crystal grains of aluminum, and polycrystalline grains having irregularities formed on the surface and polycrystal grains having a flat surface are mixed, so that aluminum It is considered that the increase in the surface area was suppressed, the reaction at the interface with the transparent conductive layer was suppressed, and the total reflectance was greatly improved.

【0049】また請求項5の発明によれば、前記多結晶
質薄膜と前記非単結晶半導体の間に、透明導電層を形成
したことによって、以下のような作用がある。
According to the fifth aspect of the present invention, the following effects are obtained by forming a transparent conductive layer between the polycrystalline thin film and the non-single-crystal semiconductor.

【0050】すなわち、裏面反射層を兼ねる前記多結晶
質薄膜と透明導電層の組み合わせによって、特に長波長
光に於いて光起電力素子の裏面の反射率が向上すること
と、請求項1の特徴を有する多結晶質薄膜によって乱反
射が向上することとの相乗効果によって、半導体層内の
光路長が延びて、光吸収が増大し、光起電力素子の短絡
電流(Jsc)がさらに増大し、光電変換効率がさらに向
上した。なおかつ、前記多結晶質薄膜と透明導電層との
密着性が向上することによって、また、透明導電層が適
度な抵抗値を持つことで、半導体層の欠陥領域中を流れ
る電流が減少することによって、光起電力素子の製造工
程の自由度と制御性が向上し、製造の歩留まりが向上
し、光起電力素子の耐候性、耐久性が向上した。また、
多結晶薄膜が請求項1の特徴を有することによって、透
明導電層の配向性が向上し、透明導電層の多結晶の平均
粒径が増大し、粒径のばらつきが小さくなった。その結
果、光起電力素子のシリーズ抵抗が減少し、フィルファ
クター(FF)が向上すると同時に、光の散乱がさらに
促進されて、短絡電流(Jsc)が増大した。
That is, the combination of the polycrystalline thin film also serving as the backside reflection layer and the transparent conductive layer improves the reflectance of the backside of the photovoltaic element, especially for long-wavelength light. The optical path length in the semiconductor layer is extended, the light absorption is increased, and the short-circuit current (Jsc) of the photovoltaic element is further increased by the synergistic effect that the irregular reflection is improved by the polycrystalline thin film having Conversion efficiency was further improved. In addition, by improving the adhesion between the polycrystalline thin film and the transparent conductive layer, and by reducing the current flowing in the defect region of the semiconductor layer by the transparent conductive layer having an appropriate resistance value. Thus, the degree of freedom and controllability of the manufacturing process of the photovoltaic element were improved, the production yield was improved, and the weather resistance and durability of the photovoltaic element were improved. Also,
When the polycrystalline thin film has the features of claim 1, the orientation of the transparent conductive layer is improved, the average grain size of the polycrystal of the transparent conductive layer is increased, and the variation of the grain size is reduced. As a result, the series resistance of the photovoltaic element was reduced, and the fill factor (FF) was improved. At the same time, light scattering was further promoted, and the short-circuit current (Jsc) was increased.

【0051】また請求項6の発明によれば、前記透明導
電層の表面が、前記多結晶質薄膜の多結晶の粒界に応じ
て平坦性に差があり、表面に凹凸の形成された領域と表
面が平坦な領域が混在することによって、以下のような
作用がある。
According to the sixth aspect of the present invention, the surface of the transparent conductive layer has a difference in flatness according to a polycrystalline grain boundary of the polycrystalline thin film, and the surface of the polycrystalline thin film has irregularities. And a region having a flat surface coexist with the following effects.

【0052】すなわち、透明導電層と半導体層の密着性
が向上することによって、光起電力素子の製造工程の自
由度と制御性がさらに向上し、製造の歩留まりがさらに
向上し、光起電力素子の耐候性、耐久性がさらに向上し
た。また、透明導電層の表面に全面にわたってピラミッ
ド形の凹凸が形成されている場合には、ピラミッドの山
の部分に半導体層の欠陥部分を生じ易く、光起電力素子
がシャントしたり、開放電圧(Voc)やフィルファクタ
ー(FF)が低下したりすることがあったが、本発明の
ごとく、透明導電層の表面が、前記多結晶質薄膜の多結
晶粒界に応じて平坦性に差があり、表面に凹凸の形成さ
れた領域と表面が平坦な領域が混在することによって、
光起電力素子の高い歩留まりを維持しつつ、また、高い
開放電圧(Voc)とフィルファクター(FF)を維持し
つつ、透明導電層と半導体層の界面での光の散乱が促進
されて、短絡電流(Jsc)がさらに増大した。
That is, by improving the adhesion between the transparent conductive layer and the semiconductor layer, the degree of freedom and controllability of the manufacturing process of the photovoltaic device are further improved, and the production yield is further improved, and the photovoltaic device is improved. The weather resistance and durability were further improved. In the case where pyramid-shaped irregularities are formed on the entire surface of the transparent conductive layer, a defective portion of the semiconductor layer is likely to be formed on a mountain portion of the pyramid, and the photovoltaic element shunts or an open voltage ( Voc) and fill factor (FF) may be reduced, but as in the present invention, the surface of the transparent conductive layer has a difference in flatness according to the polycrystalline grain boundaries of the polycrystalline thin film. , By mixing the area where the surface is uneven and the area where the surface is flat,
Light scattering at the interface between the transparent conductive layer and the semiconductor layer is promoted while maintaining a high yield of the photovoltaic element and a high open circuit voltage (Voc) and a fill factor (FF), thereby causing a short circuit. The current (Jsc) further increased.

【0053】また請求項7の発明によれば、前記多結晶
質薄膜が透明導電層であることによって、以下のような
作用がある。
According to the seventh aspect of the present invention, the following effects are obtained by the fact that the polycrystalline thin film is a transparent conductive layer.

【0054】すなわち、基板が透光性で、基板側から光
入射する構成の光起電力素子である場合であっても、光
起電力素子の光入射側での光散乱によって、高い短絡電
流(Jsc)を維持しつつ、光起電力素子の製造工程の制
御性と自由度が向上し、製造の歩留まりが向上し、ま
た、光起電力素子の耐光性、耐久性が向上した。また、
透明導電膜の表面に全面にわたってピラミッド形の凹凸
が形成されている場合には、ピラミッドの山の部分に半
導体層の欠陥部分を生じ易く、光起電力素子がシャント
したり、開放電圧(Voc)やフィルファクター(FF)
が低下したりすることがあったが、本発明のごとく、透
明導電層膜の表面が、多結晶粒界に応じて平坦性に差が
あり、表面に凹凸の形成された多結晶粒と表面が平坦な
多結晶粒がが混在することによって、光起電力素子の高
い歩留まりを維持しつつ、また、高い開放電圧(Voc)
とフィルファクター(FF)を維持しつつ、透明導電層
と半導体層の界面での光の散乱が促進されて、短絡電流
(Jsc)がさらに増大した。
In other words, even when the substrate is a photovoltaic element configured to transmit light and receive light from the substrate side, light scattering on the light incident side of the photovoltaic element causes a high short-circuit current ( While maintaining Jsc), the controllability and flexibility of the manufacturing process of the photovoltaic element were improved, the production yield was improved, and the light resistance and durability of the photovoltaic element were improved. Also,
In the case where pyramid-shaped irregularities are formed on the entire surface of the transparent conductive film, defects in the semiconductor layer are apt to occur at the peaks of the pyramid, and the photovoltaic element shunts and the open-circuit voltage (Voc) And fill factor (FF)
However, as in the present invention, the surface of the transparent conductive layer film has a difference in flatness according to the polycrystalline grain boundary, and the surface of the polycrystalline grain having irregularities formed on the surface is different from the surface of the transparent conductive layer film. A high open-circuit voltage (Voc) is maintained while maintaining a high yield of the photovoltaic element due to the mixture of flat polycrystalline grains.
While maintaining the fill factor (FF), light scattering at the interface between the transparent conductive layer and the semiconductor layer was promoted, and the short-circuit current (Jsc) was further increased.

【0055】また請求項8の発明によれば、前記光起電
力素子の表面が、前記多結晶質薄膜の多結晶の粒界に応
じて平坦性に差があり、表面に凹凸の形成された領域と
表面が平坦な領域が混在することによって、光起電力素
子の光入射側、特に半導体層と上部の透明電極の界面で
の光の散乱が促進されて、半導体層の光入射側と裏面側
の両方で光が散乱されることになり、半導体層内の光路
長がさらに延びて、光吸収が増大し、短絡電流(Jsc)
がさらに増大した。
According to the invention of claim 8, the surface of the photovoltaic element has a difference in flatness according to a polycrystalline grain boundary of the polycrystalline thin film, and irregularities are formed on the surface. The mixture of the region and the flat surface promotes the scattering of light at the light incident side of the photovoltaic element, particularly at the interface between the semiconductor layer and the upper transparent electrode. The light will be scattered on both sides, further increasing the optical path length in the semiconductor layer, increasing light absorption and short circuit current (Jsc)
Increased further.

【0056】また請求項9の発明によれば、前記多結晶
質薄膜の表面に、前記多結晶の粒界に沿った段差、又
は、前記多結晶の粒界部分に隆起若しくは凹みを設ける
ことによって、前記多結晶質薄膜の上に積層する薄膜と
前記多結晶薄膜との密着性がさらに向上し、光起電力素
子の製造工程の自由度と制御性がさらに向上し、製造の
歩留まりがさらに向上し、光起電力素子の耐候性、耐久
性がさらに向上した。また、前記多結晶質薄膜表面の結
晶粒界における段差あるいは凹凸によって、光起電力素
子の裏面における乱反射が増大して、半導体層で吸収し
きれなかった長波長光が散乱されて半導体層内での光路
長が延び、光起電力素子の短絡電流(Jsc)がさらに増
大して、光電変換効率がさらに向上した。さらに、前記
多結晶質薄膜の上に積層する薄膜の配向性がさらに向上
し、薄膜の多結晶の平均粒径がさらに増大した。その結
果、光起電力素子のシリーズ抵抗が減少し、フィルファ
クター(FF)が向上すると同時に、光の散乱がさらに
促進されて、短絡電流(Jsc)が増大した。
According to the ninth aspect of the present invention, the surface of the polycrystalline thin film is provided with a step along the grain boundary of the polycrystal or a bulge or a depression at the grain boundary portion of the polycrystal. The adhesion between the thin film laminated on the polycrystalline thin film and the polycrystalline thin film is further improved, the degree of freedom and controllability of the manufacturing process of the photovoltaic element are further improved, and the production yield is further improved. However, the weather resistance and durability of the photovoltaic element were further improved. In addition, due to steps or irregularities in the crystal grain boundaries on the surface of the polycrystalline thin film, irregular reflection on the back surface of the photovoltaic element increases, and long-wavelength light that could not be absorbed by the semiconductor layer is scattered in the semiconductor layer. , The short-circuit current (Jsc) of the photovoltaic element further increased, and the photoelectric conversion efficiency was further improved. Further, the orientation of the thin film laminated on the polycrystalline thin film was further improved, and the average grain size of the polycrystal of the thin film was further increased. As a result, the series resistance of the photovoltaic element was reduced, and the fill factor (FF) was improved. At the same time, light scattering was further promoted, and the short-circuit current (Jsc) was increased.

【0057】以下では、本発明に係る実施態様例を説明
する。
Hereinafter, embodiments of the present invention will be described.

【0058】(光起電力素子)本発明に係る光起電力素
子としては、例えば図1及び図2に示すものが挙げられ
る。以下、図面を参照しながら、本発明の光起電力素子
の構成とその製造方法をさらに詳しく説明する。
(Photovoltaic Element) Examples of the photovoltaic element according to the present invention include those shown in FIGS. Hereinafter, the configuration of the photovoltaic element of the present invention and the method of manufacturing the same will be described in more detail with reference to the drawings.

【0059】図1は、本発明の概念を詳しく説明するた
めの、光起電力素子の断面図の一例である。ただし、本
発明は図1の構成の光起電力素子に限られるものではな
い。図1において、101は基板、102は裏面金属反
射層、103は透明導電層、104はn型半導体層、1
05はi型半導体層、106はp型半導体層、107は
透明電極、108は集電電極である。また、図1はp型
半導体層側から光入射する構成であるが、n型半導体層
側から光入射する構成の光起電力素子の場合は、104
がp型半導体層、106がn型半導体層となる。
FIG. 1 is an example of a sectional view of a photovoltaic element for explaining the concept of the present invention in detail. However, the present invention is not limited to the photovoltaic element having the configuration shown in FIG. In FIG. 1, 101 is a substrate, 102 is a back metal reflective layer, 103 is a transparent conductive layer, 104 is an n-type semiconductor layer, 1
05 is an i-type semiconductor layer, 106 is a p-type semiconductor layer, 107 is a transparent electrode, and 108 is a current collecting electrode. FIG. 1 shows a configuration in which light enters from the p-type semiconductor layer side. In the case of a photovoltaic element having a configuration in which light enters from the n-type semiconductor layer side,
Is a p-type semiconductor layer, and 106 is an n-type semiconductor layer.

【0060】さらに、図1は基板と逆側から光を入射す
る構成であるが、基板側から光を入射する構成の光起電
力素子では、基板を除いて図1とは逆の順番に各層が積
層されることもある。
FIG. 1 shows a configuration in which light is incident from the side opposite to the substrate. However, in a photovoltaic element having a configuration in which light is incident from the substrate side, the layers are arranged in the reverse order to FIG. 1 except for the substrate. May be laminated.

【0061】また図2は、本発明の概念を詳しく説明す
るための、スタック型の光起電力素子の断面図の一例で
ある。図2の本発明のスタック型の光起電力素子は、3
つのpin接合が積層された構造をしており、215は
光入射側から数えて第一のpin接合、216は第二の
pin接合、217は第三のpin接合である。これら
3つのpin接合は、基板201上に裏面金属反射層2
02と透明導電層203を形成し、その上に積層された
ものであり、3つのpin接合の最上部に、透明電極2
13と集電電極214が形成されて、スタック型の光起
電力素子を形成している。そして、それぞれのpin接
合は、n型半導体層204、207、210、i型半導
体層205、208、211、p型半導体層206、2
09、212から成る。また、図1の光起電力素子と同
様に光の入射方向によって、ドーピング層や電極の配置
が入れ替わることもある。
FIG. 2 is an example of a sectional view of a stack type photovoltaic device for explaining the concept of the present invention in detail. The stack type photovoltaic device of the present invention shown in FIG.
215 is a first pin junction counted from the light incident side, 216 is a second pin junction, and 217 is a third pin junction. These three pin junctions are formed on the substrate 201 on the backside metal reflection layer 2.
02 and a transparent conductive layer 203 are formed and laminated thereon. The transparent electrode 2 is formed on the top of the three pin junctions.
13 and the collecting electrode 214 are formed to form a stacked photovoltaic element. The respective pin junctions are formed by n-type semiconductor layers 204, 207, 210, i-type semiconductor layers 205, 208, 211, p-type semiconductor layers 206,
09, 212. Further, as in the photovoltaic element of FIG. 1, the arrangement of the doping layers and the electrodes may be switched depending on the incident direction of light.

【0062】以下、本発明の光起電力素子の各層につい
て形成する順に詳しく説明する。
Hereinafter, the respective layers of the photovoltaic element of the present invention will be described in detail in the order of formation.

【0063】(基板)本発明では、半導体層104〜1
06、204〜212は高々1μm程度の薄膜であるた
め、適当な基板上に堆積される。このような基板10
1、201としては、単結晶質もしくは非単結晶質のも
のであってもよく、さらにそれらは導電性のものであっ
ても、また電気絶縁性のものであってもよい。さらに
は、それらは透光性のものであっても、また非透光性の
ものであってもよいが、変形、歪みが少なく、所望の強
度を有するものであることが好ましい。具体的にはF
e,Ni,Cr,Al,Mo,Au,Nb,Ta,V,
Ti,Pt,Pb等の金属またはこれらの合金、例えば
真鍮、ステンレス鋼等の薄板及びその複合体、及びポリ
エステル、ポリエチレン、ポリカーボネート、セルロー
スアセテート、ポリプロピレン、ポリ塩化ビニル、ポリ
塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミ
ド、エポキシ等の耐熱性合成樹脂のフィルムまたはシー
ト又はこれらとガラスファイバー、カーボンファイバ
ー、ホウ素ファイバー、金属繊維等との複合体、及びこ
れらの金属の薄板、樹脂シート等の表面に異種材質の金
属薄膜及び/またはSiO2,Si34,Al23,A
lN等の絶縁性薄膜をスパッタ法、蒸着法、鍍金法等に
より表面コーティング処理を行ったものおよび、ガラ
ス、セラミックスなどが挙げられる。
(Substrate) In the present invention, the semiconductor layers 104-1
Since 06 and 204 to 212 are thin films having a thickness of at most about 1 μm, they are deposited on an appropriate substrate. Such a substrate 10
1, 201 may be a single crystalline or non-single crystalline one, and furthermore, they may be conductive or electrically insulating. Further, they may be light-transmitting or non-light-transmitting, but preferably have a small amount of deformation and distortion and a desired strength. Specifically, F
e, Ni, Cr, Al, Mo, Au, Nb, Ta, V,
Metals such as Ti, Pt, Pb or alloys thereof, for example, brass, thin plates such as stainless steel and composites thereof, and polyester, polyethylene, polycarbonate, cellulose acetate, polypropylene, polyvinyl chloride, polyvinylidene chloride, polystyrene, polyamide, Films or sheets of heat-resistant synthetic resin such as polyimide or epoxy, or composites of these with glass fiber, carbon fiber, boron fiber, metal fiber, etc., and metals of different materials on the surface of thin plates of these metals, resin sheets, etc. Thin film and / or SiO 2 , Si 3 N 4 , Al 2 O 3 , A
Examples thereof include those obtained by subjecting an insulating thin film such as 1N to a surface coating treatment by a sputtering method, an evaporation method, a plating method, or the like, glass, ceramics, and the like.

【0064】基板が金属等の電気導電性である場合には
直接電流取り出し用の電極としても良いし、合成樹脂等
の電気絶縁性である場合には堆積膜の形成される側の表
面にAl,Ag,Pt,Au,Ni,Ti,Mo,W,
Fe,V,Cr,Cu,ステンレス,真ちゅう,ニクロ
ム,SnO2,In23,ZnO,ITO等のいわゆる
金属単体又は合金、及び透明導電性酸化物(TCO)を
鍍金、蒸着、スパッタ等の方法で、あらかじめ表面処理
を行って電流取り出し用の電極を形成しておくことが望
ましい。
When the substrate is electrically conductive such as a metal, it may be used as an electrode for direct current extraction. When the substrate is electrically insulating such as a synthetic resin, the surface on the side on which the deposited film is formed may be made of Al. , Ag, Pt, Au, Ni, Ti, Mo, W,
Fe, V, Cr, Cu, stainless steel, brass, nichrome, so-called simple metals or alloys such as SnO 2 , In 2 O 3 , ZnO, ITO, etc., and transparent conductive oxide (TCO) by plating, vapor deposition, sputtering, etc. It is desirable to form a current extraction electrode by performing a surface treatment in advance by a method.

【0065】勿論、基板が金属等の電気導電性のもので
あっても、長波長光の基板表面上での反射率を向上させ
たり、基板材質と堆積膜との間での構成元素の相互拡散
を防止する等の目的で異種の金属層等を前記基板上の堆
積膜が形成される側に設けても良い。又、前記基板が比
較的透明であって、該基板の側から光入射を行う層構成
の光起電力素子とする場合には前記透明導電性酸化物や
金属薄膜等の導電性薄膜をあらかじめ堆積形成しておく
ことが望ましい。
Of course, even if the substrate is made of an electrically conductive material such as metal, the reflectance of long-wavelength light on the substrate surface can be improved, and the mutual interaction of constituent elements between the substrate material and the deposited film can be improved. A different kind of metal layer or the like may be provided on the side of the substrate on which the deposited film is formed for the purpose of preventing diffusion or the like. When the substrate is relatively transparent and a photovoltaic element having a layer structure in which light enters from the side of the substrate is used, a conductive thin film such as the transparent conductive oxide or a metal thin film is previously deposited. It is desirable to form it.

【0066】また、前記基板の表面性としてはいわゆる
平滑面であっても良いが、微小の凹凸面を有することが
より望ましい。
The surface of the substrate may be a so-called smooth surface, but it is more preferable to have a fine uneven surface.

【0067】従来は基板表面の凹凸によって、基板表面
で光を散乱させることを目的としていた為、Rmaxは光
の波長オーダーより大きいことが望ましかったが、基板
表面のRmaxが大きいと、基板上に形成する多結晶質薄
膜も従来のいわゆるテクスチャー構造に近付いてしまう
ので、リーク電流の増加や光起電力素子のシャントある
いは開放電圧(Voc)またはフィルファクター(FF)
の低下といった従来のテクスチャー構造の問題点が出て
きてしまう。また、基板表面のRmaxが小さ過ぎて鏡
面に近い場合は、基板とその上に形成する多結晶質薄膜
の材料の組み合わせによっては、密着性が低下し、剥れ
の問題が生じることがある。
Conventionally, the purpose was to scatter light on the substrate surface due to the unevenness of the substrate surface. Therefore, it was desired that Rmax be larger than the wavelength of light. Since the polycrystalline thin film formed on the substrate approaches the conventional so-called textured structure, the leakage current increases and the shunt or open circuit voltage (Voc) or fill factor (FF) of the photovoltaic element is increased.
The problem of the conventional texture structure, such as the decrease of the texture, appears. Further, when the Rmax of the substrate surface is too small and close to a mirror surface, the adhesion may be reduced depending on the combination of the material of the substrate and the material of the polycrystalline thin film formed thereon, which may cause a problem of peeling.

【0068】そこで、微小の凹凸面とする場合にはその
凹凸形状は球状、円錐状、角錘状等であって、且つその
最大高さ(Rmax)が光の波長オーダー以下にすること
が望ましい。すなわち、好ましくは0.01μm〜1μ
m、より好ましくは0.02μm〜0.5μmとなるよ
うに形成することが望ましい。これによって、従来のテ
クスチャー構造の問題点を生ずることなく、基板と多結
晶質薄膜の密着性を向上させることができた。それによ
って、基板と多結晶質薄膜の材料の選択性が向上し、光
起電力素子の製造工程の制御性と自由度が向上し、製造
の歩留まりが向上し、また、光起電力素子の耐候性、耐
久性が向上した。
Therefore, in the case of forming a fine uneven surface, it is desirable that the uneven shape is spherical, conical, pyramidal, or the like, and that the maximum height (Rmax) is equal to or less than the wavelength of light. . That is, preferably 0.01 μm to 1 μm
m, more preferably 0.02 μm to 0.5 μm. As a result, the adhesion between the substrate and the polycrystalline thin film could be improved without causing the problem of the conventional texture structure. As a result, the selectivity of materials for the substrate and the polycrystalline thin film is improved, the controllability and flexibility of the manufacturing process of the photovoltaic element are improved, the production yield is improved, and the weather resistance of the photovoltaic element is improved. And durability have been improved.

【0069】基板の形状は、用途により平滑表面或は凸
凹表面の板状、長尺ベルト状、円筒状等であることがで
き、その厚さは、所望通りの光起電力素子を形成し得る
ように適宜決定するが、光起電力素子として可撓性が要
求される場合、または基板の側より光入射がなされる場
合には、基板としての機能が充分発揮される範囲内で可
能な限り薄くすることが出来る。しかしながら、基板の
製造上及び取扱い上、機械的強度等の点から、通常は、
10μm以上とされる。
The shape of the substrate may be a plate having a smooth surface or an uneven surface, a long belt shape, a cylindrical shape, or the like, depending on the application, and the thickness thereof may form a desired photovoltaic element. However, when flexibility is required as the photovoltaic element, or when light is incident from the side of the substrate, as much as possible within the range where the function as the substrate is sufficiently exhibited. It can be thin. However, from the viewpoints of mechanical strength and the like in manufacturing and handling the substrate,
It is 10 μm or more.

【0070】(多結晶質薄膜)本発明に係る多結晶質薄
膜は、本発明の特徴であり、特にその結晶形態と表面形
状に特徴がある。
(Polycrystalline Thin Film) The polycrystalline thin film according to the present invention is a feature of the present invention, and is particularly characterized by its crystal form and surface shape.

【0071】結晶形態としては、多結晶のものが用いら
れ、前記基板の上に形成される。
As a crystal form, a polycrystalline form is used and is formed on the substrate.

【0072】本発明者らは、検討の結果、多結晶質薄膜
の表面形状は、多結晶質薄膜の個々の結晶粒の表面の平
坦性に差があり、多結晶質薄膜の表面に、凹凸の形成さ
れた表面を有する多結晶粒と平坦な表面を有する多結晶
粒が混在する形状が好ましいことを見いだした。
As a result of the study, the present inventors have found that the surface shape of the polycrystalline thin film has a difference in the flatness of the surface of each crystal grain of the polycrystalline thin film, and that the surface of the polycrystalline thin film has irregularities. It has been found that a shape in which a polycrystalline grain having a surface with a surface and a polycrystalline grain having a flat surface are mixed is preferable.

【0073】さらに、多結晶の個々の結晶粒の表面の平
坦性の差が、小さすぎる場合は、すなわち基板表面全面
にわたって平坦であるか、全面にわたってテクスチャー
構造であるかを意味するので、どちらの場合も、光の散
乱の減少あるいは光起電力素子のリーク電流の増加とい
った従来の問題点が出てきてしまうことが分かった。ま
た、多結晶の個々の結晶粒の表面の平坦性の差が、大き
すぎる場合は、表面に大きな凹凸が形成された多結晶粒
があるので、従来のテクスチャー構造が形成された基板
と同様に光起電力素子のシャントあるいはリーク電流の
増加あるいは開放電圧(Voc)あるいはフィルファクタ
ー(FF)の低下といった問題点が出てきてしまうこと
が分かった。
Further, if the difference in the flatness of the surface of each crystal grain of the polycrystal is too small, that is, it means that the surface is flat over the entire surface of the substrate or a texture structure is formed over the entire surface. In this case as well, it has been found that conventional problems such as a decrease in light scattering or an increase in leak current of the photovoltaic element appear. In addition, if the difference in flatness of the surfaces of the individual crystal grains of the polycrystal is too large, there are polycrystal grains having large irregularities on the surface. It has been found that problems such as an increase in the shunt or leak current of the photovoltaic element and a decrease in the open circuit voltage (Voc) or the fill factor (FF) appear.

【0074】したがって、多結晶の個々の結晶粒の表面
の平坦性の差は、Rmaxの差で、好ましくは、0.01
μmから1.5μm、より好ましくは、0.02μmか
ら1μm、最適には、0.05μmから0.7μmが望
ましいことが分かった。
Therefore, the difference in the flatness of the surface of each individual crystal grain of the polycrystal is the difference in Rmax, preferably 0.01%.
It has been found that a thickness of from μm to 1.5 μm, more preferably from 0.02 μm to 1 μm, optimally from 0.05 μm to 0.7 μm is desirable.

【0075】また、多結晶の平均粒径が、小さすぎる
(0.05μm未満)場合は、基板表面全面にわたって
平坦であるか、全面にわたってテクスチャー構造である
かの状態に近付いてしまうので、どちらの場合も、光の
散乱の減少あるいは光起電力素子のリーク電流の増加や
光起電力素子のシャントあるいは開放電圧(Voc)また
はフィルファクター(FF)の低下といった従来の問題
点が出てきてしまうことが分かった。また、多結晶の平
均粒径が、大きすぎる(2mmを越える)場合は、光起
電力素子の裏面における乱反射が減少して、短絡電流
(Jsc)が減少してしまうことがわかった。
If the average grain size of the polycrystal is too small (less than 0.05 μm), it tends to be either flat over the entire surface of the substrate or a textured structure over the entire surface. In this case as well, conventional problems such as a decrease in light scattering, an increase in leak current of the photovoltaic element, and a decrease in shunt or open-circuit voltage (Voc) or fill factor (FF) of the photovoltaic element appear. I understood. It was also found that when the average grain size of the polycrystal was too large (exceeding 2 mm), irregular reflection on the back surface of the photovoltaic element was reduced, and the short-circuit current (Jsc) was reduced.

【0076】したがって、多結晶の平均粒径は、好まし
くは、0.1μmから2mm、より好ましくは、0.2
μmから1mm、最適には、0.5μmから100μm
が望ましい。
Therefore, the average particle size of the polycrystal is preferably 0.1 μm to 2 mm, more preferably 0.2 μm to 2 mm.
μm to 1 mm, optimally 0.5 μm to 100 μm
Is desirable.

【0077】さらに、多結晶質薄膜表面に、多結晶の粒
界に沿って段差を設けるか、あるいは、多結晶の粒界の
部分に隆起あるいは凹みを設けた光起電力素子において
は、多結晶の粒界に沿った段差あるいは凹凸の高さが小
さすぎる場合は、光の散乱が減少し、光起電力素子の短
絡電流(Jsc)が減少してしまい、また、大きすぎる場
合は、光起電力素子のリーク電流が増加して製造の歩留
まりを低下させることがあることが分かった。
Further, in a photovoltaic element in which a step is provided along the polycrystalline grain boundary on the surface of the polycrystalline thin film, or a protrusion or a depression is provided in the polycrystalline grain boundary, the polycrystalline thin film is polycrystalline. If the height of the steps or irregularities along the grain boundaries is too small, the scattering of light will decrease, and the short-circuit current (Jsc) of the photovoltaic device will decrease. It has been found that the leakage current of the power element may increase and lower the manufacturing yield.

【0078】そこで、多結晶の粒界に沿った多結晶質薄
膜表面の段差の高さ、あるいは多結晶の粒界の部分に隆
起あるいは凹みの高さあるいは深さは、好ましくは、
0.01μmから2μm、より好ましくは、0.02μ
mから1.5μm、最適には、0.03μmから1μm
が望ましいことが分かった。また、個々の結晶粒内の表
面の平坦さは、Rmaxが、多結晶の粒界に沿った段差あ
るいは凹凸の高さより小さいことが好ましい。個々の結
晶粒内の表面のRmaxが大きいと、従来のいわゆるテク
スチャー構造に近付いてしまうので、リーク電流の増加
や光起電力素子のシャントあるいは開放電圧(Voc)あ
るいはフィルファクター(FF)の低下といった従来の
テクスチャー構造の問題点が出てきてしまう。したがっ
て、個々の結晶粒内の表面の平坦さは、多結晶の粒界に
沿った段差あるいは凹凸の高さによって、好適な範囲が
異なるが、好ましくは、Rmaxで2μm以下、より好ま
しくは、Rmaxで1.5μm以下、最適には、Rmaxで1
μm以下が望ましい。
Therefore, the height of the step on the surface of the polycrystalline thin film along the polycrystalline grain boundary, or the height or depth of the protrusion or dent at the polycrystalline grain boundary is preferably
0.01 μm to 2 μm, more preferably 0.02 μm
m to 1.5 μm, optimally 0.03 μm to 1 μm
Turned out to be desirable. Further, it is preferable that the flatness of the surface within each crystal grain is smaller than the height of the step or the unevenness along the grain boundary of the polycrystal. If the Rmax of the surface in each crystal grain is large, it approaches a conventional so-called texture structure, so that the leakage current increases, the shunt or open circuit voltage (Voc) or the fill factor (FF) of the photovoltaic element decreases. The problem of the conventional texture structure comes out. Therefore, the preferable range of the flatness of the surface within each crystal grain varies depending on the height of the steps or irregularities along the grain boundaries of the polycrystal, but is preferably 2 μm or less in Rmax, more preferably Rmax. 1.5 μm or less, optimally Rmax 1
μm or less is desirable.

【0079】また、多結晶質薄膜の材質としては、導電
性のものであっても、また電気絶縁性のものであっても
よい。さらには、それらは透光性のものであっても、ま
た非透光性のものであってもよいが、光起電力素子の製
造プロセスに耐えうる耐熱性、耐久性を必要とする。具
体的にはFe,Ni,Cr,Al,Mg,Mo,Au,
Nb,Ta,V,Ti,Pt,Pb等の金属またはこれ
らの合金、例えば真鍮、ステンレス鋼等及びその複合体
の多結晶材料、あるいは、SiO2,Si34,Al2
3,AlN等を含むの絶縁性の多結晶材料、あるいは、
後述する透明導電膜と同様にIn23,SnO2,IT
O(In23+SnO2),ZnO,CdO,Cd2Sn
4,TiO2,Ta25,Bi23,MoO3,Nax
3等の導電性酸化物あるいはこれらを混合したものあ
るいはこれらの化合物にドーパントを添加したものを用
いることができる。
The material of the polycrystalline thin film may be a conductive material or an electrically insulating material. Further, they may be translucent or non-translucent, but need heat resistance and durability that can withstand the manufacturing process of the photovoltaic element. Specifically, Fe, Ni, Cr, Al, Mg, Mo, Au,
Metals such as Nb, Ta, V, Ti, Pt, Pb or alloys thereof, for example, polycrystalline materials of brass, stainless steel, etc. and composites thereof, or SiO 2 , Si 3 N 4 , Al 2 O
3 , insulating polycrystalline material containing AlN, etc., or
In 2 O 3 , SnO 2 , IT
O (In 2 O 3 + SnO 2 ), ZnO, CdO, Cd 2 Sn
O 4 , TiO 2 , Ta 2 O 5 , Bi 2 O 3 , MoO 3 , Na x W
A conductive oxide such as O 3 , a mixture thereof, or a compound obtained by adding a dopant to these compounds can be used.

【0080】多結晶質薄膜が金属等の電気導電性である
場合には直接電流取り出し用の電極としても良い。また
多結晶質薄膜が絶縁性である場合には、導電性の薄膜を
積層して電流取り出し用の電極とする。
When the polycrystalline thin film is an electrically conductive material such as a metal, it may be used as an electrode for direct current extraction. When the polycrystalline thin film is insulative, a conductive thin film is laminated to form an electrode for extracting current.

【0081】勿論、多結晶質薄膜が金属等の電気導電性
のものであっても、長波長光の基板表面上での反射率を
向上させたり、多結晶質薄膜と半導体層との間での構成
元素の相互拡散を防止する等の目的で、前記多結晶質薄
膜を2層以上の積層膜からなる構成に形成しても良い。
Of course, even if the polycrystalline thin film is made of an electrically conductive material such as a metal, the reflectance of long wavelength light on the substrate surface can be improved, or the distance between the polycrystalline thin film and the semiconductor layer can be increased. The polycrystalline thin film may be formed of a laminated film composed of two or more layers for the purpose of preventing mutual diffusion of the constituent elements described above.

【0082】半導体層に対して基板と逆側から光を入射
する光起電力素子の場合、本発明の特徴である多結晶質
薄膜102、202は光入射方向に対し半導体層の裏面
に配され、半導体層で吸収しきれなかった光を再び半導
体層に反射する光反射層の役割、および光起電力素子の
裏面電極の役割を兼ねる。この場合、前述した材料の中
でもアルミニウム、マグネシウム、銅、銀、金などの反
射率の高い金属が特に好ましい。反射率の高い金属を用
いることによって、半導体層で吸収しきれなかった光が
高い反射率で再び半導体層に反射され、半導体層内の光
路長が廷び、半導体層の光吸収が増大して、光起電力素
子の短絡電流(Jsc)が増大する。
In the case of a photovoltaic element in which light enters the semiconductor layer from the side opposite to the substrate, the polycrystalline thin films 102 and 202 which are the feature of the present invention are arranged on the back surface of the semiconductor layer in the light incident direction. In addition, it also functions as a light reflection layer that reflects light that could not be absorbed by the semiconductor layer back to the semiconductor layer, and also as a back electrode of the photovoltaic element. In this case, among the aforementioned materials, metals having high reflectivity, such as aluminum, magnesium, copper, silver, and gold, are particularly preferable. By using a metal having a high reflectivity, light that could not be absorbed by the semiconductor layer is reflected again by the semiconductor layer with a high reflectivity, the optical path length in the semiconductor layer is determined, and light absorption of the semiconductor layer increases. As a result, the short-circuit current (Jsc) of the photovoltaic element increases.

【0083】多結晶質薄膜の成膜方法としては、マイク
ロ波プラズマCVD法、RFプラズマCVD法、光CV
D法、熱CVD法、MOCVD法などの各種CVD法、
あるいはEB蒸着、スパッタ蒸着、MBE、イオンプレ
ーティング、イオンビーム等の各種蒸着法、あるいはメ
ッキ法、印刷法などが用いられる。また、多結晶質薄膜
の表面を本発明の特徴を有するように加工するには、以
下のような方法を用いることができる。
As a method of forming a polycrystalline thin film, microwave plasma CVD, RF plasma CVD, light CV
Various CVD methods such as D method, thermal CVD method, MOCVD method,
Alternatively, various evaporation methods such as EB evaporation, sputter evaporation, MBE, ion plating, and ion beam, or a plating method, a printing method, and the like are used. In order to process the surface of the polycrystalline thin film so as to have the features of the present invention, the following method can be used.

【0084】(多結晶質薄膜の表面処理の方法)上述し
た本発明の特徴である多結晶質薄膜を形成する方法は、
多結晶質薄膜の材質によって異なるが、以下のような方
法が採用できる。
(Method of Surface Treatment of Polycrystalline Thin Film) The method of forming a polycrystalline thin film, which is a feature of the present invention, is as follows.
Depending on the material of the polycrystalline thin film, the following method can be employed.

【0085】すなわち、多結晶質薄膜の個々の結晶粒の
表面の平坦性に差があり、多結晶質薄膜の表面に、凹凸
の形成された表面を有する多結晶粒と平坦な表面を有す
る多結晶粒を混在させるためには、多結晶質薄膜表面に
露出した多結晶の面方位に応じてエッチングレートが異
なるような異方性エッチングを、物理的または化学的
に、気相または液相で行うことによって得られる。
That is, there is a difference in the flatness of the surface of each crystal grain of the polycrystalline thin film, and the polycrystalline thin film has a polycrystalline thin film having an uneven surface and a polycrystalline thin film having a flat surface. In order to mix crystal grains, anisotropic etching in which the etching rate differs depending on the plane orientation of the polycrystal exposed on the surface of the polycrystalline thin film is physically or chemically performed in the gas phase or the liquid phase. It is obtained by doing.

【0086】より具体的には、気相で行う場合、ガスエ
ッチング、プラズマエッチング、イオンエッチング等を
用いることができ、エッチングガスとしては、CF4
26,C38,C410,CHF3,CH22,C
2,ClF3,CCl4,CCl22,CClF3,CH
ClF2,C2Cl24,BCl3,PCl3,CBr
3,SF6,SiF4,SiCl4,HF,O2,N2,H
2,He,Ne,Ar,Xe等あるいはこれらの混合ガ
スが挙げられる。プラズマエッチングの場合のガス圧力
は、10-3Torr〜1Torr、プラズマを生起させ
るエネルギーとしては、DCあるいはACあるいは、1
〜100MHzのRF波、0.1〜10GHzのマイク
ロ波等の高周波を用いることができる。
More specifically, when the etching is performed in the gas phase, gas etching, plasma etching, ion etching, or the like can be used. As the etching gas, CF 4 ,
C 2 F 6 , C 3 F 8 , C 4 F 10 , CHF 3 , CH 2 F 2 , C
l 2 , ClF 3 , CCl 4 , CCl 2 F 2 , CCIF 3 , CH
ClF 2 , C 2 Cl 2 F 4 , BCl 3 , PCl 3 , CBr
F 3 , SF 6 , SiF 4 , SiCl 4 , HF, O 2 , N 2 , H
2 , He, Ne, Ar, Xe and the like or a mixed gas thereof. The gas pressure in the case of plasma etching is 10 −3 Torr to 1 Torr, and DC or AC or 1
A high frequency such as an RF wave of 100 MHz or a microwave of 0.1 to 10 GHz can be used.

【0087】また、液相で行う場合、酸の例としては、
硫酸、塩酸、硝酸、リン酸、フッ酸、クロム酸、スルフ
ァミン酸、シュウ酸、酒石酸、クエン酸、ギ酸、乳酸、
グリコール酸、酢酸、グルコン酸、コハク酸、リンゴ酸
等、あるいはこれらを水で希釈したもの、あるいはこれ
らの混合液を用いることができる。また、アルカリの例
としては、カセイソーダ、水酸化アンモニウム、水酸化
カリウム、炭酸ソーダ、重炭酸ソーダ、セスキ炭酸ソー
ダ、第1リン酸ソーダ、第2リン酸ソーダ、第3リン酸
ソーダ、ピロリン酸ソーダ、トリポリリン酸ソーダ、テ
トラポリリン酸ソーダ、卜リメタリン酸ソーダ、テトラ
メタリン酸ソーダ、ヘキサメタリン酸ソーダ、オルソケ
イ酸塩ソーダ、メタケイ酸塩ソーダ等、あるいはこれら
を水で希釈したもの、あるいはこれらの混合液を用いる
ことができる。また、液相でエッチングを行う場合エッ
チング液を加熱したり、超音波等のエネルギーを加えて
も良い。
When the reaction is carried out in a liquid phase, examples of the acid include
Sulfuric acid, hydrochloric acid, nitric acid, phosphoric acid, hydrofluoric acid, chromic acid, sulfamic acid, oxalic acid, tartaric acid, citric acid, formic acid, lactic acid,
Glycolic acid, acetic acid, gluconic acid, succinic acid, malic acid, etc., or those diluted with water, or a mixture thereof can be used. Examples of the alkali include sodium hydroxide, ammonium hydroxide, potassium hydroxide, sodium carbonate, sodium bicarbonate, sodium sesquicarbonate, sodium first phosphate, sodium second phosphate, sodium third tertiary phosphate, sodium pyrophosphate, and sodium tripolyphosphate. Sodium acid, sodium tetrapolyphosphate, sodium trimetaphosphate, sodium tetrametaphosphate, sodium hexametaphosphate, sodium orthosilicate, sodium metasilicate, etc., or those obtained by diluting them with water or using a mixture thereof Can be. When etching is performed in a liquid phase, the etching liquid may be heated or energy such as ultrasonic waves may be applied.

【0088】さらに、好適なエッチング条件は、多結晶
質薄膜の材料あるいは表面形状によって大きく異なるの
で、一概に規定することはできないが、一例として、厚
さ0.5μmのアルミニウム薄膜は、以下のような条件
が好ましい。
Further, the preferable etching conditions cannot be specified unconditionally because they vary greatly depending on the material or surface shape of the polycrystalline thin film. However, as an example, an aluminum thin film having a thickness of 0.5 μm is as follows. Conditions are preferred.

【0089】例えば、気相でエッチングする場合、47
mm角にカットしたステンレス(SUS430−BA)
基板の上にアルミニウム薄膜を0.4μm形成したもの
をスパッタ装置の基板ホルダーに10枚セットした状態
で、Arを20〜150sccm流入し、ガス圧力を4
〜100mTorrに保持して、基板側に100W〜4
00Wの13.56MHzのRF高周波を印加してAr
プラズマを生起させ、2分〜20分のArプラズマ処理
によって、基板表面をエッチングすることが望ましい。
もちろん、他のエッチングガスを用いることもできる
し、DC電力あるいはマイクロ波といった他のエネルギ
ーによってプラズマを生起させても良い。その場合は当
然、ガスやエネルギーによって好適な条件が異なる。
For example, when etching is performed in a gas phase, 47
Stainless steel cut into mm square (SUS430-BA)
Ar was introduced at a flow rate of 20 to 150 sccm and a gas pressure of 4 was set in a state in which an aluminum thin film having a thickness of 0.4 μm was formed on a substrate and set in a substrate holder of a sputtering apparatus.
100100 mTorr and 100WW4 on the substrate side
Applying a RF high frequency of 13.56 MHz of 00W to Ar
It is desirable to generate plasma and etch the substrate surface by Ar plasma treatment for 2 to 20 minutes.
Of course, other etching gas may be used, and plasma may be generated by other energy such as DC power or microwave. In that case, naturally, suitable conditions differ depending on the gas and energy.

【0090】また、液相で前述のアルミニウム薄膜をエ
ッチングする場合は、例えば、リン酸と硝酸と水を3:
1:20の割合で混合したエッチング液を用いて、攪拌
させながら、0.2分〜5分のエッチングを行うことが
望ましい。もちろん、フッ酸と硝酸と酢酸と水の混合液
といった、他のエッチング液を用いることもできる。エ
ッチング時間は、エッチング液の種類あるいは混合比に
よって、好適な時間が異なる。ある多結晶質薄膜材料に
対して、強いエッチング作用のある酸あるいはアルカリ
の場合、希釈率を高める方が望ましく、エッチング時間
を短くする方が望ましい。
When the above-mentioned aluminum thin film is etched in a liquid phase, for example, phosphoric acid, nitric acid and water are mixed in a ratio of 3:
It is desirable to perform etching for 0.2 to 5 minutes while stirring with an etching solution mixed at a ratio of 1:20. Of course, other etchants such as a mixture of hydrofluoric acid, nitric acid, acetic acid, and water can be used. The preferred etching time varies depending on the type of etching solution or the mixing ratio. In the case of an acid or alkali having a strong etching effect on a certain polycrystalline thin film material, it is desirable to increase the dilution rate and to shorten the etching time.

【0091】また、気相のエッチングにおいても液相の
エッチングにおいても、成膜した多結質薄膜の表面状態
が鏡面に近いほど強めのエッチング条件が好ましい。ま
た、多結晶質薄膜の組成の変化、あるいは多結晶質薄膜
に混入している不純物の量によっても、好適なエッチン
グ条件が異なってくる。さらに、多結晶質薄膜の膜厚に
よっても、好適なエッチング条件が異なってくる。多結
晶質薄膜の組成と表面性が同じならば、多結晶質薄膜の
膜厚が厚い場合の方が、薄い場合よりもおおむね強めの
エッチング条件が好ましい。
In both the gas phase etching and the liquid phase etching, it is preferable that the etching condition be stronger as the surface state of the formed polycrystalline thin film is closer to the mirror surface. Further, the preferred etching conditions also differ depending on the change in the composition of the polycrystalline thin film or the amount of impurities mixed in the polycrystalline thin film. Further, suitable etching conditions also differ depending on the thickness of the polycrystalline thin film. If the composition and surface properties of the polycrystalline thin film are the same, etching conditions that are generally stronger are preferred when the polycrystalline thin film is thicker than when it is thin.

【0092】(裏面金属反射層)本発明では、基板が透
光性で基板側から光入射するタイプの光起電力素子の場
合、半導体層を形成した後、裏面電極を兼ねた裏面金属
反射層を積層する場合がある。
(Back Metal Reflective Layer) In the present invention, in the case of a photovoltaic element in which the substrate is translucent and light enters from the substrate side, after forming the semiconductor layer, the back metal reflective layer also serving as the back electrode is formed. May be laminated.

【0093】裏面金属反射層は、半導体層で吸収しきれ
なかった長波長光を再び半導体層に反射して、半導体層
内の光路長を延ばして半導体層の光吸収を増大させ、光
起電力素子の短絡電流(Jsc)を増大させる。
The back metal reflection layer reflects the long-wavelength light that could not be absorbed by the semiconductor layer again to the semiconductor layer, extends the optical path length in the semiconductor layer, increases the light absorption of the semiconductor layer, and increases the photovoltaic power. Increase the short-circuit current (Jsc) of the device.

【0094】裏面金属反射層の材料としては、金、銀、
銅、アルミニウム、マグネシウム、ニッケル、鉄、クロ
ム、モリブデン、タングステン、チタン、コバルト、タ
ンタル、ニオブ、ジルコニウム等の金属またはステンレ
ス等の合金が挙げられる。なかでもアルミニウム、マグ
ネシウム、銅、銀、金などの反射率の高い金属が特に好
ましい。
As the material of the back metal reflection layer, gold, silver,
Examples thereof include metals such as copper, aluminum, magnesium, nickel, iron, chromium, molybdenum, tungsten, titanium, cobalt, tantalum, niobium, and zirconium, and alloys such as stainless steel. Among them, metals having high reflectivity such as aluminum, magnesium, copper, silver, and gold are particularly preferable.

【0095】裏面金属反射層の形成には、EB蒸着、ス
パッタ蒸着などの各種蒸着法、各種CVD法、メッキ
法、印刷法などが用いられる。
For the formation of the back metal reflection layer, various vapor deposition methods such as EB vapor deposition and sputter vapor deposition, various CVD methods, plating methods, printing methods and the like are used.

【0096】(透明導電層)本発明に係る透明導電層1
03は、主に以下のような目的で、基板と逆側から光入
射する光起電力素子の場合は、多結晶質薄膜102と半
導体層104の間に、基板側から光入射する光起電力素
子の場合は、裏面金属反射層と半導体層の間に配置され
る。
(Transparent Conductive Layer) The transparent conductive layer 1 according to the present invention
Numeral 03 denotes a photovoltaic element which receives light from the substrate side between the polycrystalline thin film 102 and the semiconductor layer 104 in the case of a photovoltaic element which receives light from the opposite side to the substrate mainly for the following purposes. In the case of an element, it is arranged between the back metal reflection layer and the semiconductor layer.

【0097】まず、光起電力素子の裏面での乱反射を向
上させ、薄膜による多重干渉によって光を光起電力素子
内に閉じ込めて、半導体層内の光路長を延ばし、光起電
力素子の短絡電流(Jsc)を増大させること。次に、裏
面電極を兼ねる多結晶質薄膜102あるいは裏面金属反
射層の金属が、半導体層に拡散するか、あるいはマイグ
レーションを起こして、光起電力素子がシャントするこ
とを防止すること。また、透明導電層に若干の抵抗値を
もたせることで、半導体層を挟んで設けられた多結晶質
薄膜102あるいは裏面金属反射層と透明電極107と
の間に半導体層のピンホール等の欠陥で発生するショー
トを防止することである。
First, irregular reflection on the back surface of the photovoltaic element is improved, light is confined in the photovoltaic element by multiple interference by the thin film, the optical path length in the semiconductor layer is extended, and the short-circuit current of the photovoltaic element is reduced. (Jsc). Next, it is necessary to prevent the polycrystalline thin film 102 also serving as the back electrode or the metal of the back metal reflection layer from diffusing into the semiconductor layer or causing migration, thereby preventing the photovoltaic element from shunting. In addition, by providing the transparent conductive layer with a slight resistance value, a defect such as a pinhole of the semiconductor layer can be caused between the transparent electrode 107 and the polycrystalline thin film 102 or the back metal reflection layer provided with the semiconductor layer interposed therebetween. The purpose is to prevent a short circuit from occurring.

【0098】透明導電層103は半導体層の吸収可能な
波長領域において高い透過率を有することと、適度の抵
抗率が要求される。好ましくは、650nm以上の透過
率が、80%以上、より好ましくは、85%以上、最適
には90%以上であることが望ましい。また、抵抗率は
好ましくは、1×10-4Ωcm以上、1×106Ωcm
以下、より好ましくは、1×10-2Ωcm以上、5×1
4Ωcm以下であることが望ましい。
The transparent conductive layer 103 is required to have a high transmittance in a wavelength region where the semiconductor layer can absorb light and to have an appropriate resistivity. Preferably, the transmittance at 650 nm or more is 80% or more, more preferably 85% or more, and optimally 90% or more. Further, the resistivity is preferably 1 × 10 −4 Ωcm or more and 1 × 10 6 Ωcm.
Or less, more preferably 1 × 10 −2 Ωcm or more, and 5 × 1
0 is desirably 4 [Omega] cm or less.

【0099】透明導電層103の材料としては、In2
3,SnO2,ITO(In23+SnO2),Zn
O,CdO,Cd2SnO4,TiO2,Ta25,Bi2
3,MoO3,NaxWO3等の導電性酸化物あるいはこ
れらを混合したものが好適に用いられる。また、これら
の化合物に、導電率を変化させる元素(ドーパント)を
添加しても良い。
The material of the transparent conductive layer 103 is In 2
O 3 , SnO 2 , ITO (In 2 O 3 + SnO 2 ), Zn
O, CdO, Cd 2 SnO 4 , TiO 2 , Ta 2 O 5 , Bi 2
A conductive oxide such as O 3 , MoO 3 , and Na x WO 3 or a mixture thereof is preferably used. Further, an element (dopant) that changes the conductivity may be added to these compounds.

【0100】導電率を変化させる元素(ドーパント)と
しては、例えば透明導電層103がZnOの場合には、
Al,In,B,Ga,Si,F等が、またIn23
場合には、Sn,F,Te,Ti,Sb,Pb等が、ま
たSnO2の場合には、F,Sb,P,As,In,T
l,Te,W,Cl,Br,I等が好適に用いられる。
As the element (dopant) that changes the conductivity, for example, when the transparent conductive layer 103 is ZnO,
Al, In, B, Ga, Si, F, etc., In the case of In 2 O 3 , Sn, F, Te, Ti, Sb, Pb, etc., and in the case of SnO 2 , F, Sb, P, As, In, T
1, Te, W, Cl, Br, I, etc. are preferably used.

【0101】透明導電層103の形成方法としては、E
B蒸着、スパッタ蒸着などの各種蒸着法、各種CVD
法、スプレー法、スピンオン法、デップ法等が好適に用
いられる。
As a method for forming the transparent conductive layer 103, E
Various deposition methods such as B deposition and sputter deposition, various CVD
Method, spray method, spin-on method, dipping method and the like are preferably used.

【0102】また、透明導電層103の表面は、平坦で
あっても良いが、多結晶質薄膜の多結晶粒界に応じた、
段差あるいは、隆起あるいは、凹みを形成することによ
って、透明導電層と半導体層の密着性が向上し、光起電
力素子の製造工程の自由度と制御性がさらに向上し、製
造の歩留まりがさらに向上し、光起電力素子の耐候性、
耐久性がさらに向上した。また、透明導電層と半導体層
の界面での光の散乱が促進されて、短絡電流(Jsc)が
さらに増大した。多結晶の粒界に応じた透明導電層10
3の段差の高さ、あるいは多結晶の粒界の部分に隆起あ
るいは凹みの高さあるいは深さは、好ましくは、0.0
1μmから2μm、より好ましくは、0.02μmから
1.5μm、最適には、0.03μmから1μmが望ま
しい。
Although the surface of the transparent conductive layer 103 may be flat, the surface corresponding to the polycrystalline grain boundary of the polycrystalline thin film may be used.
By forming steps, bumps, or depressions, the adhesion between the transparent conductive layer and the semiconductor layer is improved, the degree of freedom and controllability of the photovoltaic element manufacturing process is further improved, and the manufacturing yield is further improved. And the weather resistance of the photovoltaic element,
Durability has been further improved. In addition, light scattering at the interface between the transparent conductive layer and the semiconductor layer was promoted, and the short-circuit current (Jsc) was further increased. Transparent conductive layer 10 corresponding to polycrystalline grain boundaries
The height of the step 3 or the height or depth of the bulge or dent at the polycrystalline grain boundary is preferably 0.0
1 μm to 2 μm, more preferably 0.02 μm to 1.5 μm, and most preferably 0.03 μm to 1 μm.

【0103】さらに、透明導電層の多結晶の成長によっ
て、表面に成長面に応じた凹凸が形成されることがあ
る。また、多結晶質薄膜が、多結晶粒界に応じた、段差
あるいは、隆起あるいは、凹みを有することによって、
透明導電層の多結晶の平均粒径が拡大し、光の散乱が増
大して、光起電力素子の短絡電流(Jsc)がさらに向上
した。
Further, due to the polycrystalline growth of the transparent conductive layer, irregularities corresponding to the growth surface may be formed on the surface. Also, the polycrystalline thin film has a step, a bump, or a dent corresponding to the polycrystalline grain boundary,
The average grain size of the polycrystal in the transparent conductive layer was increased, light scattering was increased, and the short-circuit current (Jsc) of the photovoltaic device was further improved.

【0104】(半導体層)本発明に係る半導体層の材料
としては、Si,C,Ge等のIV族元素を用いたも
の、あるいはSiGe,SiC,SiSn等のIV族合
金を用いたもの、あるいはCdS,CdTe等のII−
VI族元素を用いたもの、あるいはCuInSe2,C
u(InGa)Se2,CuInS2等のI−III−V
2族元素を用いたものが用いられる。
(Semiconductor Layer) As a material of the semiconductor layer according to the present invention, a material using a group IV element such as Si, C, Ge, or the like, or a material using a group IV alloy such as SiGe, SiC, SiSn, or II- such as CdS and CdTe
Using a group VI element, or CuInSe 2 , C
I-III-V such as u (InGa) Se 2 , CuInS 2
Those using an I 2 group element are used.

【0105】また、以上の半導体材料の中で、本発明の
光起電力装置に特に好適に用いられる半導体材料として
は、a−Si:H(水素化非晶質シリコンの略記),a
−Si:F,a−Si:H:F,a−SiGe:H,a
−SiGe:F,a−SiGe:H:F,a−SiC:
H,a−SiC:F,a−SiC:H:F等のIV族及
びIV族合金系非晶質半導体材料、あるいは微結晶半導
体材料、あるいは多結晶半導体材料が挙げられる。
Among the above semiconductor materials, semiconductor materials particularly preferably used for the photovoltaic device of the present invention include a-Si: H (abbreviation for hydrogenated amorphous silicon), a
-Si: F, a-Si: H: F, a-SiGe: H, a
-SiGe: F, a-SiGe: H: F, a-SiC:
Group IV and group IV alloy-based amorphous semiconductor materials such as H, a-SiC: F and a-SiC: H: F, microcrystalline semiconductor materials, and polycrystalline semiconductor materials are given.

【0106】また、半導体層は価電子制御及び禁制帯幅
制御を行うことができる。具体的には半導体層を形成す
る際に価電子制御剤又は禁制帯幅制御剤となる元素を含
む原料化合物を単独で、又は前記堆積膜形成用原料ガス
又は前記希釈ガスに混合して成膜空間内に導入してやれ
ば良い。
The semiconductor layer can perform valence electron control and forbidden band width control. Specifically, a raw material compound containing an element serving as a valence electron controlling agent or a forbidden band width controlling agent when forming a semiconductor layer is used alone, or mixed with the deposited film forming raw material gas or the diluent gas to form a film. You only have to introduce it in the space.

【0107】また、半導体層は、価電子制御によって、
少なくともその一部が、p型およびn型にドーピングさ
れ、少なくとも一組のpin接合を形成する。そして、
pin接合を複数積層することにより、いわゆるスタッ
クセルの構成になる。
The semiconductor layer is controlled by valence electrons.
At least a portion is doped p-type and n-type to form at least one set of pin junctions. And
By stacking a plurality of pin junctions, a so-called stack cell configuration is obtained.

【0108】また、半導体層の形成方法としては、マイ
クロ波プラズマCVD法、RFプラズマCVD法、光C
VD法、熱CVD法、MOCVD法などの各種CVD法
によって、あるいはEB蒸着、MBE、イオンプレーテ
ィング、イオンビーム法等の各種蒸着法、スパッタ法、
スプレー法、印刷法などによって、形成される。工業的
に採用されている方法としては、原料ガスをプラズマで
分解し、基板状に堆積させるプラズマCVD法が好んで
用いられる。また、反応装置としては、バッチ式の装置
や連続成膜装置などが所望に応じて使用できる。
As a method of forming a semiconductor layer, a microwave plasma CVD method, an RF plasma CVD method,
VD method, thermal CVD method, various CVD methods such as MOCVD method, or various evaporation methods such as EB evaporation, MBE, ion plating, ion beam method, sputtering method,
It is formed by a spray method, a printing method, or the like. As a method adopted industrially, a plasma CVD method in which a raw material gas is decomposed by plasma and deposited on a substrate is preferably used. In addition, as the reaction device, a batch type device, a continuous film forming device, or the like can be used as desired.

【0109】以下、本発明の光起電力装置に特に好適な
IV族及びIV族合金系非晶質半導体材料を用いた半導
体層について、さらに詳しく述べる。
Hereinafter, a semiconductor layer using a group IV and group IV alloy-based amorphous semiconductor material particularly suitable for the photovoltaic device of the present invention will be described in more detail.

【0110】(1)i型半導体層(真性半導体層) 特にIV族及びIV族合金系非晶質半導体材料を用いた
光起電力素子に於いて、pin接合に用いるi型層は照
射光に対してキャリアを発生輸送する重要な層である。
(1) i-type semiconductor layer (intrinsic semiconductor layer) Particularly in a photovoltaic device using a group IV or group IV alloy-based amorphous semiconductor material, an i-type layer used for a pin junction is exposed to irradiation light. It is an important layer for generating and transporting carriers.

【0111】i型層としては、僅かp型、僅かn型の層
も使用できるものである。
As the i-type layer, a slightly p-type or slightly n-type layer can be used.

【0112】IV族及びIV族合金系非単結晶半導体材
料には、上述のごとく、水素原子(H,D)またはハロ
ゲン原子(X)が含有され、これが重要な働きを持つ。
As described above, the group IV and group IV alloy non-single-crystal semiconductor materials contain a hydrogen atom (H, D) or a halogen atom (X), which has an important function.

【0113】i型層に含有される水素原子(H,D)ま
たはハロゲン原子(X)は、i型層の未結合手(ダング
リングボンド)を補償する働きをし、i型層でのキァリ
アの移動度と寿命の積を向上させるものである。またp
型層/i型層、n型層/i型層の各界面の界面準位を補
償する働きをし、光起電力素子の光起電力、光電流そし
て光応答性を向上させる効果のあるものである。i型層
に含有される水素原子または/及びハロゲン原子は1〜
40at%が最適な含有量として挙げられる。特に、p
型層/i型層、n型層/i型層の各界面側で水素原子ま
たは/及びハロゲン原子の含有量が多く分布しているも
のが好ましい分布形態として挙げられ、該界面近傍での
水素原子または/及びハロゲン原子の含有量はバルク内
の含有量の1.1〜2倍の範囲が好ましい範囲として挙
げられる。更にシリコン原子の含有量に対応して水素原
子または/及びハロゲン原子の含有量が変化しているこ
とが好ましいものである。
The hydrogen atoms (H, D) or the halogen atoms (X) contained in the i-type layer work to compensate for dangling bonds in the i-type layer, and the carrier in the i-type layer. To improve the product of the mobility and the lifetime. Also p
It has a function of compensating the interface state of each interface of the mold layer / i-type layer and the n-type layer / i-type layer, and has an effect of improving the photovoltaic power, the photocurrent, and the photoresponsiveness of the photovoltaic element. It is. The number of hydrogen atoms and / or halogen atoms contained in the i-type layer is 1 to
40 at% is mentioned as the optimum content. In particular, p
A preferable distribution form is one in which a large amount of hydrogen atoms and / or halogen atoms is distributed on each interface side of the n-type layer / i-type layer and the n-type layer / i-type layer. The preferred range of the content of atoms and / or halogen atoms is 1.1 to 2 times the content in the bulk. Further, it is preferable that the content of hydrogen atoms and / or halogen atoms is changed in accordance with the content of silicon atoms.

【0114】また、スタック型の光起電力素子において
は、光入射側に近いpin接合のi型半導体層の材料と
しては、バンドギャップの広い材料、光入射側に遠いp
in接合のi型半導体層の材料としては、バンドギャッ
プの狭い材料を用いることが望ましい。
In the stack type photovoltaic element, the material of the pin junction i-type semiconductor layer close to the light incident side may be a material having a wide band gap, or a material far away from the light incident side.
As a material for the in-junction i-type semiconductor layer, a material having a narrow band gap is preferably used.

【0115】非晶質シリコン、非晶質シリコンゲルマニ
ウムは、ダングリングボンドを補償する元素によって、
a−Si:H,a−Si:F,a−Si:H:F,a−
SiGe:H,a−SiGe:F,a−SiGe:H:
F等と表記される。
Amorphous silicon and amorphous silicon germanium are formed by an element for compensating for dangling bonds.
a-Si: H, a-Si: F, a-Si: H: F, a-
SiGe: H, a-SiGe: F, a-SiGe: H:
It is written as F or the like.

【0116】さらに、本発明の光起電力素子のに好適な
i型半導体層の特性としては、水素原子の含有量
(CH)が、1.0〜25.0%、AM1.5、100
mW/cm2の疑似太陽光照射下の光電導度(σp)が、
1.0×10-7S/cm以上、暗電導度(σd)が、
1.0×10-9S/cm以下、コンスタントフォトカレ
ントメソッド(CPM)によるアーバックエナジーが、
55meV以下、局在準位密度は1017/cm3以下の
ものが好適に用いられる。
Further, as the characteristics of the i-type semiconductor layer suitable for the photovoltaic device of the present invention, the hydrogen atom content (C H ) is 1.0-25.0%, AM 1.5, 100
The photoelectric conductivity (σ p ) under mW / cm 2 simulated sunlight irradiation is
1.0 × 10 −7 S / cm or more, the dark conductivity (σ d )
1.0 × 10 −9 S / cm or less, Urbach Energy by Constant Photocurrent Method (CPM)
Those having a local state density of 10 17 / cm 3 or less are preferably used.

【0117】(2)p型半導体層またはn型半導体層 p型半導体層またはn型半導体層の非晶質材料(a−と
表示する)あるいは微結晶材料(μc−と表示する)と
しては、例えばa−Si:H,a−Si:HX,a−S
iC:H,a−SiC:HX,a−SiGe:H,a−
SiGe:HX,a−SiGeC:H,a−SiGe
C:HX,a−SiO:H,a−SiO:HX,a−S
iN:H,a−SiN:HX,a−SiON:H,a−
SiON:HX,a−SiOCN:H,a−SiOC
N:HX,μc−Si:H,μc−Si:HX,μc−
SiC:H,μc−SiC:HX,μc−SiO:H,
μc−SiO:HX,μc−SiN:H,μc−Si
N:HX,μc−SiGeC:H,μc−SiGeC:
HX,μc−SiON:H,μc−SiON:HX,μ
c−SiOCN:H,μc−SiOCN:HX,等にp
型の価電子制御剤(周期率表第III族原子B,Al,
Ga,In,Tl)やn型の価電子制御剤(周期率表第
V族原子P,As,Sb,Bi)を高濃度に添加した材
料が挙げられ、多結晶材料(poly−と表示する)と
しては、例えばpoly−Si:H,poly−Si:
HX,poly−SiC:H,poly−SiC:H
X,poly−SiO:H,poly−SiO:HX,
poly−SiN:H,poly−SiN:HX,po
ly−SiGeC:H,poly−SiGeC:HX,
poly−SiON:H,poly−SiON:HX,
poly−SiOCN:H,poly−SiOCN:H
X,poly−Si,poly−SiC,poly−S
iO,poly−SiN,等にp型の価電子制御剤(周
期率表第III族原子B,Al,Ga,In,Tl)や
n型の価電子制御剤(周期率表第V族原子P,As,S
b,Bi)を高濃度に添加した材料が挙げられる。
(2) P-type semiconductor layer or n-type semiconductor layer As an amorphous material (denoted as a-) or a microcrystalline material (denoted as μc-) of a p-type semiconductor layer or an n-type semiconductor layer, For example, a-Si: H, a-Si: HX, a-S
iC: H, a-SiC: HX, a-SiGe: H, a-
SiGe: HX, a-SiGeC: H, a-SiGe
C: HX, a-SiO: H, a-SiO: HX, a-S
iN: H, a-SiN: HX, a-SiON: H, a-
SiON: HX, a-SiOCN: H, a-SiOC
N: HX, μc-Si: H, μc-Si: HX, μc −
SiC: H, μc-SiC: HX, μc-SiO: H,
μc-SiO: HX, μc-SiN: H, μc-Si
N: HX, μc-SiGeC: H, μc-SiGeC:
HX, μc-SiON: H, μc-SiON: HX, μ
c-SiOCN: H, μc-SiOCN: HX, etc.
Type valence electron controlling agents (Group III atoms B, Al,
Ga, In, Tl) or a material in which an n-type valence electron controlling agent (group V atom P, As, Sb, Bi) in the periodic table is added at a high concentration, and is referred to as a polycrystalline material (poly-). ) Is, for example, poly-Si: H, poly-Si:
HX, poly-SiC: H, poly-SiC: H
X, poly-SiO: H, poly-SiO: HX,
poly-SiN: H, poly-SiN: HX, po
ly-SiGeC: H, poly-SiGeC: HX,
poly-SiON: H, poly-SiON: HX,
poly-SiOCN: H, poly-SiOCN: H
X, poly-Si, poly-SiC, poly-S
p-type valence electron control agents (Group III atoms B, Al, Ga, In, Tl) and n-type valence electron control agents (Group V atoms P in the periodic table) for iO, poly-SiN, etc. , As, S
b, Bi) at a high concentration.

【0118】特に光入射側のp型層またはn型層には、
光吸収の少ない結晶性の半導体層かバンドギャップの広
い非晶質半導体層が適している。
In particular, the p-type layer or the n-type layer on the light incident side includes:
A crystalline semiconductor layer with little light absorption or an amorphous semiconductor layer with a wide band gap is suitable.

【0119】p型層への周期率表第III族原子の添加
量およびn型層への周期率表第V族原子の添加量は0.
1〜50at%が最適量として挙げられる。
The addition amount of Group III atoms of the periodic table to the p-type layer and the addition amount of Group V atoms of the periodic table to the n-type layer are 0.
The optimal amount is 1 to 50 at%.

【0120】またp型層またはn型層に含有される水素
原子(H,D)またはハロゲン原子はp型層またはn型
層の未結合手を補償する働きをしp型層またはn型層の
ドーピング効率を向上させるものである。p型層または
n型層へ添加される水素原子またはハロゲン原子は0.
1〜40at%が最適量として挙げられる。特にp型層
またはn型層が結晶性の場合、水素原子またはハロゲン
原子は0.1〜8at%が最適量として挙げられる。更
にp型層/i型層、n型層/i型層の各界面側で水素原
子または/及びハロゲン原子の含有量が多く分布してい
るものが好ましい分布形態として挙げられ、該界面近傍
での水素原子または/及びハロゲン原子の含有量はバル
ク内の含有量の1.1〜2倍の範囲が好ましい範囲とし
て挙げられる。このようにp型層/i型層、n型層/i
型層の各界面近傍で水素原子またはハロゲン原子の含有
量を多くすることによって該界面近傍の欠陥準位や機械
的歪を減少させることができ本発明の光起電力素子の光
起電力や光電流を増加させることができる。
Further, hydrogen atoms (H, D) or halogen atoms contained in the p-type layer or the n-type layer work to compensate for dangling bonds of the p-type layer or the n-type layer, and To improve the doping efficiency. The number of hydrogen atoms or halogen atoms added to the p-type layer or the n-type layer is 0.
The optimum amount is 1 to 40 at%. In particular, when the p-type layer or the n-type layer is crystalline, the optimum amount of hydrogen atoms or halogen atoms is 0.1 to 8 at%. Further, a preferred distribution form is one in which a large content of hydrogen atoms and / or halogen atoms is distributed on each interface side of the p-type layer / i-type layer and the n-type layer / i-type layer. The content of the hydrogen atom and / or the halogen atom is preferably in a range of 1.1 to 2 times the content in the bulk. Thus, the p-type layer / i-type layer and the n-type layer / i
By increasing the content of hydrogen atoms or halogen atoms near each interface of the mold layer, the defect level and mechanical strain near the interface can be reduced, and the photovoltaic power and light of the photovoltaic device of the present invention can be reduced. The current can be increased.

【0121】光起電力素子のp型層及びn型層の電気特
性としては活性化エネルギーが0.2eV以下のものが
好ましく、0.1eV以下のものが最適である。また非
抵抗としては100Ωcm以下が好ましく、1Ωcm以
下が最適である。さらにp型層及びn型層の層厚は1〜
50nmが好ましく、3〜10nmが最適である。
The electric characteristics of the p-type layer and the n-type layer of the photovoltaic element are preferably those having an activation energy of 0.2 eV or less, and those having an activation energy of 0.1 eV or less are optimal. The non-resistance is preferably 100 Ωcm or less, and most preferably 1 Ωcm or less. Further, the layer thickness of the p-type layer and the n-type layer is 1 to
50 nm is preferred, and 3 to 10 nm is optimal.

【0122】また、II−VI族元素を用いたp型半導
体層またはn型半導体層の例としては、CdS,CdT
e,ZnO,ZnSe等が挙げられ、I−III−VI
2族元素を用いた例としては、CuInSe2,Cu(I
nGa)Se2,CuInS2,CuIn(Se,
S)2,CuInGaSeTe等が挙げられる。
Examples of a p-type semiconductor layer or an n-type semiconductor layer using II-VI group elements include CdS and CdT.
e, ZnO, ZnSe, etc., and I-III-VI
Examples of using Group 2 elements include CuInSe 2 , Cu (I
nGa) Se 2 , CuInS 2 , CuIn (Se,
S) 2 , CuInGaSeTe and the like.

【0123】(3)半導体層の形成方法 本発明の光起電力装置の半導体層として、好適なIV族
及びIV族合金系非晶質半導体層を形成するために、好
適な製造方法は、RFプラズマCVD法あるいはマイク
ロ波プラズマCVD法等の交流あるいは高周波を用いた
プラズマCVD法である。
(3) Method of Forming Semiconductor Layer In order to form a suitable group IV and group IV alloy-based amorphous semiconductor layer as a semiconductor layer of the photovoltaic device of the present invention, a preferable manufacturing method is RF This is a plasma CVD method using an alternating current or a high frequency such as a plasma CVD method or a microwave plasma CVD method.

【0124】マイクロ波プラズマCVD法は、減圧状態
にできる堆積室(真空チャンバー)に原料ガス、希釈ガ
スなどの材料ガスを導入し、真空ポンプによって排気し
つつ、堆積室の内圧を一定にして、マイクロ波電源によ
って発振されたマイクロ波を、導波管によって導き、誘
電体窓(アルミナセラミックス等)を介して前記堆積室
に導入して、材料ガスのプラズマを生起させて分解し、
堆積室内に配置された基板上に、所望の堆積膜を形成す
る方法であり、広い堆積条件で光起電力装置に適用可能
な堆積膜を形成することができる。
In the microwave plasma CVD method, a material gas such as a source gas or a diluent gas is introduced into a deposition chamber (vacuum chamber) which can be decompressed, and the inside pressure of the deposition chamber is kept constant while being evacuated by a vacuum pump. The microwave oscillated by the microwave power supply is guided by a waveguide, introduced into the deposition chamber through a dielectric window (alumina ceramics or the like), and generated by decomposing a material gas plasma,
This is a method for forming a desired deposited film on a substrate placed in a deposition chamber, and can form a deposited film applicable to a photovoltaic device under a wide range of deposition conditions.

【0125】本発明の光起電力装置用の半導体層を、マ
イクロ波プラズマCVD法で、堆積する場合、堆積室内
の基板温度は100〜450℃、内圧は0.5〜30m
Torr、マイクロ波パワーは0.01〜1W/c
3、マイクロ波の周波数は0.1〜10GHzが好ま
しい範囲として挙げられる。
When the semiconductor layer for a photovoltaic device of the present invention is deposited by microwave plasma CVD, the substrate temperature in the deposition chamber is 100 to 450 ° C., and the internal pressure is 0.5 to 30 m.
Torr, microwave power is 0.01 to 1 W / c
m 3 and the frequency of the microwave are preferably in the range of 0.1 to 10 GHz.

【0126】また、RFプラズマCVD法で堆積する場
合、堆積室内の基板温度は100〜350℃、内圧は
0.1〜10Torr、RFパワーは0.001〜5.
0W/cm3、堆積速度は0.1〜30Å/secが好
適な条件として挙げられる。
When the deposition is performed by the RF plasma CVD method, the substrate temperature in the deposition chamber is 100 to 350 ° C., the internal pressure is 0.1 to 10 Torr, and the RF power is 0.001 to 5.
Suitable conditions are 0 W / cm 3 and a deposition rate of 0.1 to 30 ° / sec.

【0127】本発明の光起電力装置に好適なIV族及び
IV族合金系非晶質半導体層の堆積に適した原料ガスと
しては、シリコン原子を含有したガス化し得る化合物、
ゲルマニウム原子を含有したガス化し得る化合物、炭素
原子を含有したガス化し得る化合物等、及び該化合物の
混合ガスを挙げることができる。
The source gas suitable for depositing the group IV and group IV alloy-based amorphous semiconductor layer suitable for the photovoltaic device of the present invention includes a gasizable compound containing silicon atoms,
Examples include a gasizable compound containing a germanium atom, a gasizable compound containing a carbon atom, and a mixed gas of the compound.

【0128】具体的にシリコン原子を含有するガス化し
得る化合物としては、鎖状または環状シラン化合物が用
いられ、具体的には例えば、SiH4,Si26,Si
4,SiFH3,SiF22,SiF3H,Si38
SiD4,SiHD3,SiH22,SiH3D,SiF
3,SiF22,Si233,(SiF25,(Si
26,(SiF24,Si26,Si38,Si22
4,Si233,SiCl4,(SiCl25,Si
Br4,(SiBr25,Si2Cl6,SiHCl3,S
iH2Br2,SiH2Cl2,Si2Cl33などのガス
状態のまたは容易にガス化し得るものが挙げられる。
As a gaseous compound containing a silicon atom, a chain or cyclic silane compound is used. Specifically, for example, SiH 4 , Si 2 H 6 , Si
F 4 , SiFH 3 , SiF 2 H 2 , SiF 3 H, Si 3 H 8 ,
SiD 4 , SiHD 3 , SiH 2 D 2 , SiH 3 D, SiF
D 3 , SiF 2 D 2 , Si 2 D 3 H 3 , (SiF 2 ) 5 , (Si
F 2 ) 6 , (SiF 2 ) 4 , Si 2 F 6 , Si 3 F 8 , Si 2 H 2
F 4 , Si 2 H 3 F 3 , SiCl 4 , (SiCl 2 ) 5 , Si
Br 4 , (SiBr 2 ) 5 , Si 2 Cl 6 , SiHCl 3 , S
Examples thereof include those in a gas state or those which can be easily gasified, such as iH 2 Br 2 , SiH 2 Cl 2 , and Si 2 Cl 3 F 3 .

【0129】具体的にゲルマニウム原子を含有するガス
化し得る化合物としてはGeH4,GeD4,GeF4
GeFH3,GeF22,GeF3H,GeHD3,Ge
22,GeH3D,Ge26,Ge26等が挙げられ
る。
Specific examples of the gasifiable compound containing a germanium atom include GeH 4 , GeD 4 , GeF 4 ,
GeFH 3 , GeF 2 H 2 , GeF 3 H, GeHD 3 , Ge
H 2 D 2 , GeH 3 D, Ge 2 H 6 , Ge 2 D 6 and the like.

【0130】また、本発明の光起電力素子の第1のp型
半導体層の形成に用いられるi型半導体層のバンドギャ
ップを拡大する元素としては、炭素、酸素、窒素等が挙
げられる。
[0130] Examples of the element for expanding the band gap of the i-type semiconductor layer used for forming the first p-type semiconductor layer of the photovoltaic device of the present invention include carbon, oxygen, nitrogen and the like.

【0131】具体的に炭素原子を含有するガス化し得る
化合物としてはCH4,CD4,Cn2n+2(nは整数)
n2n(nは整数),C22,C66,CO2,CO等
が挙げられる。
Specific examples of the gasizable compound containing a carbon atom include CH 4 , CD 4 , and C n H 2n + 2 (n is an integer).
C n H 2n (n is an integer), C 2 H 2, C 6 H 6, CO 2, CO , and the like.

【0132】窒素含有ガスとしてはN2,NH3,N
3,NO,NO2,N2Oが挙げられる。
As the nitrogen-containing gas, N 2 , NH 3 , N
D 3 , NO, NO 2 , and N 2 O.

【0133】酸素含有ガスとしてはO2,CO,CO2
NO,NO2,N2O,CH3CH2OH,CH3OH等が
挙げられる。
As the oxygen-containing gas, O 2 , CO, CO 2 ,
NO, NO 2 , N 2 O, CH 3 CH 2 OH, CH 3 OH and the like.

【0134】また、価電子制御するためにp型層または
n型層に導入される物質としては周期率表第III族原
子及び第III族原子が挙げられる。
Examples of the substance introduced into the p-type layer or the n-type layer for controlling valence electrons include Group III atoms and Group III atoms in the periodic table.

【0135】第III族原子導入用の出発物質として有
効に使用されるものとしては、具体的にはホウソ原子導
入用としては、B26,B410,B59,B511,B
610,B612,B614等の水素化ホウソ、BF3,B
Cl3,等のハロゲン化ホウソ等を挙げることができ
る。このほかにAlCl3,GaCl3,InCl3,T
lCl3等も挙げることができる。特にB26,BF3
適している。
Examples of the material effectively used as a starting material for introducing a group III atom include B 2 H 6 , B 4 H 10 , B 5 H 9 , and B 5 for introducing a boron atom. H 11 , B
6 H 10, B 6 H 12 , B 6 H 14 hydride such as boron, BF 3, B
Halogenated boron, such as Cl 3 , may be mentioned. In addition, AlCl 3 , GaCl 3 , InCl 3 , T
1Cl 3 and the like can also be mentioned. Particularly, B 2 H 6 and BF 3 are suitable.

【0136】第V族原子導入用の出発物質として有効に
使用されるのは、具体的には燐原子導入用としてはPH
3,P24等の水素化燐、PH4I,PF3,PF5,PC
3,PCl5,PBr3,PBr5,PI3等のハロゲン
化燐が挙げられる。このほかAsH3,AsF3,AsC
3,AsBr3,AsF5,SbH3,SbF3,Sb
5,SbCl3,SbCl5,BiH3,BiCl3,B
iBr3等も挙げることができる。特にPH3,PF3
適している。
Effectively used as a starting material for introducing a group V atom is, specifically, PH for introducing a phosphorus atom.
3 , hydrogenated phosphorus such as P 2 H 4 , PH 4 I, PF 3 , PF 5 , PC
and phosphorus halides such as l 3 , PCl 5 , PBr 3 , PBr 5 and PI 3 . In addition, AsH 3 , AsF 3 , AsC
l 3 , AsBr 3 , AsF 5 , SbH 3 , SbF 3 , Sb
F 5, SbCl 3, SbCl 5 , BiH 3, BiCl 3, B
iBr 3 and the like can also be mentioned. Particularly, PH 3 and PF 3 are suitable.

【0137】また前記ガス化し得る化合物をH2,H
e,Ne,Ar,Xe,Kr等のガスで適宜希釈して堆
積室に導入しても良い。
The compounds capable of being gasified are H 2 , H
The gas may be appropriately diluted with a gas such as e, Ne, Ar, Xe, or Kr and introduced into the deposition chamber.

【0138】特に微結晶あるいは多結晶半導体やa−S
iC:H等の光吸収の少ないかバンドギャップの広い層
を堆積する場合は水素ガスで2〜100倍に原料ガスを
希釈し、マイクロ波パワー、あるいはRFパワーは比較
的高いパワーを導入するのが好ましいものである。
In particular, a microcrystalline or polycrystalline semiconductor or a-S
When depositing a layer having a small light absorption or a wide band gap such as iC: H, the source gas is diluted 2 to 100 times with hydrogen gas, and a relatively high microwave power or RF power is introduced. Is preferred.

【0139】(透明電極)本発明に係る透明電極107
は、光を透過する光入射側の電極であるとともに、その
膜厚を最適化する事によって反射防止膜としての役割も
兼ねる。透明電極107は半導体層の吸収可能な波長領
域において高い透過率を有することと、抵抗率が低いこ
とが要求される。好ましくは、550nm以上の波長に
おける透過率が、80%以上、より好ましくは、85%
以上であることが望ましい。また、抵抗率は好ましく
は、5×10-3Ωcm以下、より好ましくは、1×10
-3Ωcm以下であることが望ましい。その材料として
は、In23,SnO2,ITO(In23+Sn
2),ZnO,CdO,Cd2SnO4,TiO2,Ta
25,Bi23,MoO3,NaxWO3等の導電性酸化
物あるいはこれらを混合したものが好適に用いられる。
また、これらの化合物に、導電率を変化させる元素(ド
ーパント)を添加しても良い。
(Transparent electrode) The transparent electrode 107 according to the present invention
Is an electrode on the light incident side that transmits light, and also functions as an anti-reflection film by optimizing the film thickness. The transparent electrode 107 is required to have a high transmittance in a wavelength region where the semiconductor layer can absorb light and to have a low resistivity. Preferably, the transmittance at a wavelength of 550 nm or more is 80% or more, more preferably 85%.
It is desirable that this is the case. The resistivity is preferably 5 × 10 −3 Ωcm or less, more preferably 1 × 10 −3 Ωcm.
It is desirable that the resistivity be −3 Ωcm or less. The materials include In 2 O 3 , SnO 2 , and ITO (In 2 O 3 + Sn).
O 2 ), ZnO, CdO, Cd 2 SnO 4 , TiO 2 , Ta
A conductive oxide such as 2 O 5 , Bi 2 O 3 , MoO 3 , Na x WO 3 or a mixture thereof is preferably used.
Further, an element (dopant) that changes the conductivity may be added to these compounds.

【0140】導電率を変化させる元素(ドーパント)と
しては、例えば透明電極107がZnOの場合には、A
l,In,B,Ga,Si,F等が、またIn23の場
合には、Sn,F,Te,Ti,Sb,Pb等が、また
SnO2の場合には、F,Sb,P,As,In,T
l,Te,W,Cl,Br,I等が好適に用いられる。
As an element (dopant) that changes the conductivity, for example, when the transparent electrode 107 is ZnO,
l, In, B, Ga, Si, F, etc .; In the case of In 2 O 3 , Sn, F, Te, Ti, Sb, Pb, etc .; and in the case of SnO 2 , F, Sb, P, As, In, T
1, Te, W, Cl, Br, I, etc. are preferably used.

【0141】また、透明電極107の形成方法として
は、EB蒸着、スパッタ蒸着などの各種蒸着法、各種C
VD法、スプレー法、スピンオン法、デップ法等が好適
に用いられる。
As the method for forming the transparent electrode 107, various vapor deposition methods such as EB vapor deposition and sputter vapor deposition, various C
A VD method, a spray method, a spin-on method, a dipping method and the like are preferably used.

【0142】(集電電極)本発明に係る集電電極108
は、透明電極107の抵抗率が充分低くできない場合に
必要に応じて透明電極107上の一部分に形成され、電
極の抵抗率を下げ光起電力素子の直列抵抗を下げる働き
をする。その材料としては、金、銀、銅、アルミニウ
ム、ニッケル、鉄、クロム、モリブデン、タングステ
ン、チタン、コバルト、タンタル、ニオブ、ジルコニウ
ム等の金属、またはステンレス等の合金、あるいは粉末
状金属を用いた導電ペーストなどが挙げられる。そして
その形状は、できるだけ半導体層への入射光を遮らない
ように、例えば図4のように枝状に形成される。
(Current Collector) The current collector 108 according to the present invention.
Is formed on a part of the transparent electrode 107 as necessary when the resistivity of the transparent electrode 107 cannot be sufficiently reduced, and serves to reduce the resistivity of the electrode and reduce the series resistance of the photovoltaic element. Examples of the material include metals such as gold, silver, copper, aluminum, nickel, iron, chromium, molybdenum, tungsten, titanium, cobalt, tantalum, niobium, and zirconium; alloys such as stainless steel; and conductive materials using powdered metals. Paste and the like. Then, the shape is formed in a branch shape as shown in FIG. 4, for example, so as not to block incident light on the semiconductor layer as much as possible.

【0143】また、光起電力装置の全体の面積の中で、
集電電極の占める面積は、好ましくは15%以下、より
好ましくは10%以下、最適には5%以下が望ましい。
Further, in the entire area of the photovoltaic device,
The area occupied by the collecting electrode is preferably 15% or less, more preferably 10% or less, and most preferably 5% or less.

【0144】また、集電電極のパターンの形成には、マ
スクを用い、形成方法としては、蒸着法、スパッタ法、
メッキ法、印刷法などが用いられる。
Further, a pattern of the collecting electrode is formed by using a mask, and the forming method includes a vapor deposition method, a sputtering method,
A plating method, a printing method, or the like is used.

【0145】なお、本発明の光起電力素子を用いて、所
望の出力電圧、出力電流の光起電力装置(モジュールあ
るいはパネル)を製造する場合には、本発明の光起電力
素子を直列あるいは並列に接続し、表面と裏面に保護層
を形成し、出力の取り出し電極等が取り付けられる。こ
のとき、光起電力素子を形成した基板を、別の支持基板
の上に配置することもある。また、本発明の光起電力素
子を直列接続する場合、逆流防止用のダイオードを組み
込むことがある。
When a photovoltaic device (module or panel) having a desired output voltage and output current is manufactured using the photovoltaic device of the present invention, the photovoltaic devices of the present invention are connected in series or in series. They are connected in parallel, protective layers are formed on the front and back surfaces, and output output electrodes and the like are attached. At this time, the substrate on which the photovoltaic element is formed may be arranged on another supporting substrate. When the photovoltaic elements of the present invention are connected in series, a diode for preventing backflow may be incorporated.

【0146】[0146]

【実施例】以下、非単結晶シリコン系半導体材料からな
る光起電力素子およびフォトダイオードの作製によって
本発明の光起電力素子を詳細に説明するが、本発明はこ
れらに限定されるものではない。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the photovoltaic element of the present invention will be described in detail by manufacturing a photovoltaic element and a photodiode made of a non-single-crystal silicon-based semiconductor material, but the present invention is not limited to these. .

【0147】(実施例1)本例では、反射層表面のエッ
チング処理としては酸処理法を、反射層材料としてはA
lを用いて、図1の構成を有する光起電力素子を作製し
た。
(Example 1) In this example, an acid treatment method was used for etching the surface of the reflective layer, and A was used for the material of the reflective layer.
Using l, a photovoltaic device having the configuration of FIG. 1 was produced.

【0148】以下では、作製手順にしたがって説明す
る。
Hereinafter, description will be made in accordance with the manufacturing procedure.

【0149】(1)基板の作製から行った。厚さ0.2
mm、50×50mm2のSUS430BA板をアセト
ンとイソプロパノールで超音波洗浄し温風乾燥させ、基
板表面上に残っている油脂成分を完全に除去した。
(1) It was carried out from the preparation of the substrate. Thickness 0.2
A 50 mm × 50 mm 2 SUS430BA plate was ultrasonically cleaned with acetone and isopropanol and dried with hot air to completely remove the oil and fat components remaining on the substrate surface.

【0150】(2)スパッタリング装置により反射層の
形成を行った。まず、図5に示すDCマグネトロンスパ
ッタリング装置を用いてAl反射層を形成した。図5の
ヒーター503にこの酸処理されたSUS430BA板
502を密着させ、油拡散ポンプが接続された排気口か
ら堆積室501を真空排気した。圧力が1×10-6にな
ったところでバルブ514を開け、マスフローコントロ
ーラー516を調整してArガスを50sccm導入
し、圧力が7mTorrになるようにコンダクタンスバ
ルブ513で調整した。トロイダルコイルに電流を流
し、スパッタ電源506から−380VのDC電力をA
lターゲット504に印加し、Arプラズマを生起し
た。ターゲットシャッター507を開けてステンレス板
表面上に層厚2.5μmのAlの光反射層を形成したと
ころでシャッターを閉じ、プラズマを消滅させ、Al反
射層の作製を終えた。
(2) A reflection layer was formed by a sputtering apparatus. First, an Al reflective layer was formed using a DC magnetron sputtering apparatus shown in FIG. The SUS430BA plate 502 subjected to the acid treatment was brought into close contact with the heater 503 in FIG. 5, and the deposition chamber 501 was evacuated from an exhaust port connected to an oil diffusion pump. When the pressure reached 1 × 10 −6 , the valve 514 was opened, the mass flow controller 516 was adjusted, Ar gas was introduced at 50 sccm, and the conductance valve 513 was adjusted so that the pressure became 7 mTorr. A current is passed through the toroidal coil, and -380 V DC power is
1 was applied to the target 504 to generate Ar plasma. The target shutter 507 was opened to form a 2.5 μm-thick Al light reflecting layer on the surface of the stainless steel plate, and then the shutter was closed to extinguish the plasma and complete the production of the Al reflecting layer.

【0151】(3)酸処理による基板表面のエッチング
を行った。Al反射層が堆積したステンレス板をテフロ
ン製基板ホルダ(不図示)にセットし、表1に示すよう
に室温に温度制御されているりん硝酸(モル比H3
4:HNO3:H2O=3:1:20)から成る酸の入
った容器(不図示)に基板が十分に浸される様基板ホル
ダを配置した。次に、酸の入った容器を超音波洗浄器
(不図示)にセットし、30秒間超音波を印加し表面処
理を行った。
(3) The substrate surface was etched by acid treatment. The stainless steel plate on which the Al reflective layer was deposited was set on a Teflon substrate holder (not shown), and as shown in Table 1, phosphoric nitric acid (molar ratio H 3 P
The substrate holder was arranged so that the substrate was sufficiently immersed in a container (not shown) containing acid composed of O 4 : HNO 3 : H 2 O = 3: 1: 20). Next, the container containing the acid was set in an ultrasonic cleaner (not shown), and ultrasonic treatment was applied for 30 seconds to perform surface treatment.

【0152】(4)エッチング処理を行った反射層を持
つ基板の一部は評価用に残し(サンプル実1−1)、そ
の他の基板については透明導電層の形成を行った。
(4) A part of the substrate having the reflective layer subjected to the etching treatment was left for evaluation (Sample 1-1), and a transparent conductive layer was formed on the other substrates.

【0153】(5)反射層と同様の形成方法でZnO薄
膜層を形成した。堆積室にArガスを40sccm導入
し、基板温度を200℃、圧力5mTorrとし、スパ
ッタ電源510から−480VのDC電力をZnOター
ゲット508に印加し、Arプラズマを生起した。
(5) A ZnO thin film layer was formed by the same method as that for forming the reflection layer. Ar gas was introduced into the deposition chamber at 40 sccm, the substrate temperature was set to 200 ° C., the pressure was set to 5 mTorr, and a DC power of −480 V was applied from the sputtering power supply 510 to the ZnO target 508 to generate Ar plasma.

【0154】(6)ターゲットシャッター511を開
け、反射層表面上に層厚1.0μmのZnO薄膜層を形
成したところでシャッターを閉じ、プラズマを消滅させ
た。
(6) The target shutter 511 was opened, and when a ZnO thin film layer having a thickness of 1.0 μm was formed on the reflective layer surface, the shutter was closed to extinguish the plasma.

【0155】(7)透明導電層を作製した段階で基板の
一部は評価用に残し(サンプル実1−2)、その他の基
板は以下の方法で半導体層の形成を行った。
(7) At the stage when the transparent conductive layer was formed, a part of the substrate was left for evaluation (Sample 1-2), and the other substrate was formed with a semiconductor layer by the following method.

【0156】(8)ZnO薄膜層上にn層、i層、p層
を図6に示す多室分離型の堆積装置で順次形成した。a
−Siからなるn層及びμc−Siからなるp層はRF
PCVD法で形成し、a−Siからなるi層はRFPC
VD法及びMWPCVD法で形成した。作製手順は、以
下の様にして行った。
(8) On the ZnO thin film layer, an n-layer, an i-layer, and a p-layer were sequentially formed by a multi-chamber separation type deposition apparatus shown in FIG. a
-Si layer and μc-Si p layer are RF
The i-layer formed by PCVD and made of a-Si is RFPC
It was formed by the VD method and the MWPCVD method. The production procedure was performed as follows.

【0157】(8−1)全ての搬送系及び堆積室を10
-6Torr台に真空引きした。基板ホルダー690に基
板をセットしロードロック室601に入れた。ロードロ
ック室を不図示のメカニカルブースターポンプ/ロータ
リーポンプで10-3Torr台の真空度まで真空引き
し、ターボ分子ポンプに切り替えて10-6Torr台ま
で真空引きした。ゲートバルブ606を開け、基板ホル
ダー690をn型層搬送室602に搬送した。ゲートバ
ルブ606を閉じる。基板加熱用ヒーター610下に基
板を移動させ、水素ガスを流し、成膜時の圧力とほぼ同
じ圧力にし、基板加熱用ヒーター610で表1に示す温
度に加熱し安定化させた。マスフローコントロラー63
6〜639、ストップバルブ630〜634、641〜
644でn型層堆積用の表1に示す原料ガスを堆積室に
供給した。RF導入用カップ620へRF電源622か
ら表1に示すRF電力を投入した。所望の堆積時間堆積
して表1に示す層厚のn型層を堆積した。
(8-1) All transport systems and deposition chambers
A vacuum was drawn on a -6 Torr table. The substrate was set on the substrate holder 690 and placed in the load lock chamber 601. The load lock chamber was evacuated to a vacuum of the order of 10 -3 Torr with a mechanical booster pump / rotary pump (not shown), and switched to a turbo molecular pump to evacuate the pressure to the order of 10 -6 Torr. The gate valve 606 was opened, and the substrate holder 690 was transferred to the n-type layer transfer chamber 602. The gate valve 606 is closed. The substrate was moved under the heater 610 for substrate heating, and hydrogen gas was flowed to make the pressure substantially the same as the pressure at the time of film formation. The substrate was heated to the temperature shown in Table 1 by the heater 610 for substrate heating and stabilized. Mass flow controller 63
6-639, stop valves 630-634, 641-
At 644, the source gases shown in Table 1 for n-type layer deposition were supplied to the deposition chamber. The RF power shown in Table 1 was supplied from the RF power supply 622 to the RF introduction cup 620. An n-type layer having a thickness shown in Table 1 was deposited for a desired deposition time.

【0158】(8−2)n型層堆積用の原料ガスの供給
を停止して、ターボ分子ポンプで10-6Torr台の真
空度まで排気した。基板加熱用ヒーター610を上に上
げゲートバルブ607を開け、基板ホルダーをMW−i
またはRF−i搬送室603に移動した。ゲートバルブ
607を閉じた。基板加熱用ヒーター611の下に基板
を搬送して、基板加熱用ヒーター611を下げて基板を
表1に示す基板温度に加熱し、安定化させた。RF−i
層を堆積した。RF−i層は、堆積室618にMW−i
またはRF−i層堆積用ガス供給設備(ガス供給管64
9、ストップバルブ650〜655、661〜665、
マスフローコントローラー656〜660)からRF−
i層堆積用の表1に示す原料ガスを供給した。RF−i
層堆積用の表1に示す真空度になる様に排気ポンプで調
整した。バイアス印加用電極628に不図示のRF電源
から所望のRF電力を導入し、RFプラズマCVD法に
よりRF−i層を表1に示す層厚で前記n型層上に堆積
した。
(8-2) The supply of the source gas for n-type layer deposition was stopped, and the gas was evacuated to a degree of vacuum of the order of 10 -6 Torr by a turbo molecular pump. The substrate heating heater 610 is raised, the gate valve 607 is opened, and the substrate holder is set to the MW-i.
Alternatively, it has moved to the RF-i transfer chamber 603. Gate valve 607 was closed. The substrate was conveyed under the heater 611 for substrate heating, the heater 611 for substrate heating was lowered, and the substrate was heated to the substrate temperature shown in Table 1 and stabilized. RF-i
Layers were deposited. The RF-i layer is deposited in the deposition chamber 618 by MW-i.
Alternatively, a gas supply facility for RF-i layer deposition (gas supply pipe 64
9, stop valves 650-655, 661-665,
Mass flow controllers 656-660) to RF-
Source gases shown in Table 1 for i-layer deposition were supplied. RF-i
It was adjusted with an exhaust pump so that the degree of vacuum shown in Table 1 for layer deposition was obtained. A desired RF power was introduced from an RF power supply (not shown) to the bias application electrode 628, and an RF-i layer was deposited on the n-type layer to a thickness shown in Table 1 by an RF plasma CVD method.

【0159】(8−3)原料ガスの供給を停止し、堆積
室内をターボ分子ポンプで10-6Torr台に排気し
た。同時に基板温度をMW−i層の堆積に適した表1に
示す温度に設定し保持した。MW−i層の堆積に適した
表1に示す原料ガスをMW−iまたはRF−i層堆積用
ガス供給設備から堆積室618へ供給した。不図示の拡
散ポンプ等の排気装置によって、堆積室内の真空度を表
1に示す真空度に保持した。不図示のMW電源から表1
に示すMW電力を堆積室618へ導入した。同時に不図
示のRF電源からバイアス電極628へ表1に示すバイ
アス電力を導入した。シャッター627を開け基板上に
本発明のマイクロ波プラズマCVD法でMW−i層を堆
積した。
(8-3) The supply of the raw material gas was stopped, and the inside of the deposition chamber was evacuated to a level of 10 -6 Torr by a turbo molecular pump. At the same time, the substrate temperature was set and maintained at a temperature shown in Table 1 suitable for the deposition of the MW-i layer. The source gas shown in Table 1 suitable for the deposition of the MW-i layer was supplied to the deposition chamber 618 from a gas supply facility for MW-i or RF-i layer deposition. The degree of vacuum in the deposition chamber was maintained at the degree shown in Table 1 by an exhaust device such as a diffusion pump (not shown). Table 1 from MW power supply not shown
Is introduced into the deposition chamber 618. At the same time, a bias power shown in Table 1 was introduced from a not-shown RF power supply to the bias electrode 628. The shutter 627 was opened and an MW-i layer was deposited on the substrate by the microwave plasma CVD method of the present invention.

【0160】(8−4)その後MW−i層の堆積に適し
た表1に示す原料ガスをMW−iまたはRF−i層堆積
用ガス供給設備から堆積室618へ供給し所定の層厚の
MW−i層を形成した後シャッターを閉じMW電力等を
停止し原料ガスの供給を停止した。堆積室618内を、
ターボ分子ポンプで10-6Torr台に排気した。前記
RF−i層の堆積と同様にして、MW−i層上にRF−
i層を表1に示す条件で堆積した。
(8-4) After that, the source gas shown in Table 1 suitable for the deposition of the MW-i layer is supplied from the gas supply equipment for MW-i or RF-i layer deposition to the deposition chamber 618, and the gas having a predetermined thickness is supplied. After forming the MW-i layer, the shutter was closed, the MW power and the like were stopped, and the supply of the source gas was stopped. In the deposition chamber 618,
The gas was evacuated to a level of 10 -6 Torr by a turbo molecular pump. In the same manner as the deposition of the RF-i layer, the RF-i
An i-layer was deposited under the conditions shown in Table 1.

【0161】(8−5)RF−i層の堆積後も10-6
orr台に堆積室内を排気した。基板加熱用ヒーター6
11を基板から離し、ゲートバルブ608を開けて基板
ホルダー690をp型層搬送室604に移動させた。ゲ
ートバルブ608を閉じ、基板加熱用ヒーター612下
に基板を移動させて、基板温度を表1に示す基板温度に
設定し、安定化させた。p型層堆積用ガス供給設備(ス
トップバルブ670〜674、681〜684、マスフ
ローコントローラー676〜679)からp型層堆積用
ガスを堆積室619に供給した。不図示の排気ポンプで
堆積室内の真空度を表1に示す真空度になる様に調整し
た。RF導入用カップ621にRF電源623から表1
に示す電力を導入し、RFプラズマCVD法によりp型
層を表1に示す層厚に堆積した。以上の様にしてpin
構造が基板上に形成されるものである。
(8-5) 10 −6 T after Deposition of RF-i Layer
The deposition chamber was evacuated to the orr level. Substrate heating heater 6
11 was separated from the substrate, the gate valve 608 was opened, and the substrate holder 690 was moved to the p-type layer transfer chamber 604. The gate valve 608 was closed, the substrate was moved under the heater 612 for substrate heating, and the substrate temperature was set to the substrate temperature shown in Table 1 and stabilized. The p-type layer deposition gas was supplied to the deposition chamber 619 from the p-type layer deposition gas supply equipment (stop valves 670 to 674, 681 to 684, mass flow controllers 676 to 679). The degree of vacuum in the deposition chamber was adjusted to a degree shown in Table 1 by an exhaust pump (not shown). Table 1 from RF power supply 623 to RF introduction cup 621
Was applied, and a p-type layer was deposited to a thickness shown in Table 1 by an RF plasma CVD method. Pin as above
The structure is formed on a substrate.

【0162】(9)次に、ガスの流入を止め、5分間、
2ガスを流し続けた後、H2ガスの流入も止め、堆積室
内およびガス配管内を1×10-5Torrまで真空排気
し、基板をアンロード室605に移動した。基板を十分
冷却した後、取り出した。
(9) Next, the flow of gas is stopped, and for 5 minutes,
After continuing the flow of the H 2 gas, the flow of the H 2 gas was stopped, the inside of the deposition chamber and the inside of the gas pipe were evacuated to 1 × 10 −5 Torr, and the substrate was moved to the unload chamber 605. After sufficiently cooling the substrate, it was taken out.

【0163】(10)次に、p層上に、透明電極とし
て、表1に示すITOを抵抗加熱真空蒸着法で真空蒸着
した。そして次に透明電極上に櫛型の穴が開いたマスク
を乗せ、表1に示すようにCr/Ag/Crからなる櫛
形の集電電極を電子ビーム真空蒸着法で真空蒸着した。
(10) Next, ITO shown in Table 1 was vacuum-deposited on the p-layer as a transparent electrode by resistance heating vacuum deposition. Then, a mask having a comb-shaped hole was placed on the transparent electrode, and as shown in Table 1, a comb-shaped current collecting electrode made of Cr / Ag / Cr was vacuum-deposited by an electron beam vacuum deposition method.

【0164】以上で図1の構成を有する光起電力素子の
作製を終えた。この光起電力素子を(実1)と呼ぶこと
にした。
The fabrication of the photovoltaic device having the structure shown in FIG. 1 has been completed. This photovoltaic element was called (actual 1).

【0165】[0165]

【表1】 [Table 1]

【0166】(比較例1−1)本例では、反射層の表面
処理を行う際に、超音波による酸処理時間を1秒とした
点が実施例1と異なる。
(Comparative Example 1-1) The present example is different from Example 1 in that the time of the acid treatment with ultrasonic waves was 1 second when the surface treatment of the reflective layer was performed.

【0167】他の点は実施例1と同じ条件で、サンプル
(サンプル比1−1)、(サンプル比1−4)及び光起
電力素子(比1−1)を作製した。
The other conditions were the same as in Example 1, and samples (sample ratio 1-1), (sample ratio 1-4) and a photovoltaic element (ratio 1-1) were produced.

【0168】(比較例1−2)本例では、反射層の表面
処理を行う際に、超音波による酸処理温度を80℃とし
た点が実施例1と異なる。
(Comparative Example 1-2) This example is different from Example 1 in that the temperature of the acid treatment by ultrasonic waves was set to 80 ° C. when the surface treatment of the reflective layer was performed.

【0169】他の点は実施例1と同じ条件で、サンプル
(サンプル比1−2)、(サンプル比1−5)及び光起
電力素子(比1−1)を作製した。
The other conditions were the same as in Example 1, and samples (sample ratio 1-2), (sample ratio 1-5) and photovoltaic elements (ratio 1-1) were produced.

【0170】(比較例1−3)本例では、反射層の表面
処理を行う際に、超音波による酸処理時間を20分とし
た点が実施例1と異なる。
(Comparative Example 1-3) This example is different from Example 1 in that the time of the acid treatment with ultrasonic waves was set to 20 minutes when the surface treatment of the reflective layer was performed.

【0171】他の点は実施例1と同じ条件で、サンプル
(サンプル比1−3)、(サンプル比1−6)及び光起
電力素子(比1−1)を作製した。
The other conditions were the same as in Example 1, and samples (sample ratio 1-3), (sample ratio 1-6) and photovoltaic elements (ratio 1-1) were produced.

【0172】以下では、上述した実施例1、比較例1−
1、比較例1−2、及び比較例1−3で表面処理まで行
った反射層、すなわち(サンプル実1−1)、(サンプ
ル比1−1)、(サンプル比1−2)、(サンプル比1
−3)について評価した結果について述べる。まず、そ
れぞれ電子顕微鏡(SEM)による表面形状観察を行
い、結晶粒径を調べた。また、針ステップにより基板表
面の粗さ(最大ピークトウピーク値、以下「Rmax」)
を調べ、テクスチャー構造を持つ多結晶粒のRmaxと平
坦な多結晶粒のRmaxの差(Rmax(差)と記す)を求め
た。また、これらの結果から反射層断面の概略形を調べ
た。
Hereinafter, Example 1 and Comparative Example 1 described above will be described.
1, the reflective layers subjected to the surface treatment in Comparative Examples 1-2 and 1-3, that is, (Sample 1-1), (Sample ratio 1-1), (Sample ratio 1-2), (Sample Ratio 1
The results of the evaluation of (-3) will be described. First, the surface shape was observed with an electron microscope (SEM), and the crystal grain size was examined. In addition, the roughness of the substrate surface (maximum peak-to-peak value, hereinafter referred to as “Rmax”)
And the difference between the Rmax of the polycrystalline grains having the texture structure and the Rmax of the flat polycrystalline grains (referred to as Rmax (difference)) was determined. From these results, the schematic shape of the cross section of the reflective layer was examined.

【0173】これらの結果を表2に示した。Table 2 shows the results.

【0174】[0174]

【表2】 [Table 2]

【0175】(サンプル実1−1)のSEM像は図3に
示す通りであり、表面が結晶粒毎に凸凹を有する部分と
平坦な部分に分かれており、凸凹を有する部分と平坦な
部分のRmaxには差があるのに対し、(サンプル比1−
1)では全体的に結晶粒は平坦でありRmaxに差はな
く、(サンプル比1−2)、(サンプル比1−3)にお
いては全体的にピラミッド型の凸凹構造となっておりR
maxも差がないものとなった。
An SEM image of (Sample 1-1) is as shown in FIG. 3, and the surface is divided into a portion having irregularities and a flat portion for each crystal grain. While there is a difference in Rmax, (sample ratio 1−
In (1), the crystal grains are flat as a whole and there is no difference in Rmax. In (sample ratio 1-2) and (sample ratio 1-3), a pyramid-shaped uneven structure is obtained as a whole.
There was no difference in max.

【0176】以下では、上述した実施例1、比較例1−
1、比較例1−2、及び比較例1−3で透明導電層まで
作製した基板、すなわち(サンプル実1−2)、(サン
プル比1−4)、(サンプル比1−5)、(サンプル比
1−6)について評価した結果について述べる。まず、
それぞれ電子顕微鏡(SEM)による表面形状観察を行
い、ZnO結晶粒径を調べた。また、積分球を備えた分
光光度計を用いてそれぞれのサンプルについて全反射率
及び乱反射率を求めた。
In the following, the above-mentioned Example 1 and Comparative Example 1-
1, the substrates prepared up to the transparent conductive layer in Comparative Examples 1-2 and 1-3, that is, (Sample Actual 1-2), (Sample Ratio 1-4), (Sample Ratio 1-5), (Sample Ratio) The result of evaluating the ratio 1-6) will be described. First,
The surface shape was observed with an electron microscope (SEM), and the ZnO crystal grain size was examined. Further, the total reflectance and the irregular reflectance were obtained for each sample using a spectrophotometer equipped with an integrating sphere.

【0177】これらの結果を表3に示した。The results are shown in Table 3.

【0178】[0178]

【表3】 [Table 3]

【0179】(サンプル実1−1)では表3のように透
明導電層を形成するZnOの結晶粒径が大きく、全反射
率/乱反射率、共に優れているのに対し、(サンプル比
1−4)では結晶粒径が小さく乱反射率が低く、(サン
プル比1−5)、(サンプル比1−6)においては全反
射率/乱反射率共に非常に低いものとなった。
In (Sample 1-1), as shown in Table 3, the crystal grain size of ZnO forming the transparent conductive layer was large and both total reflectance / diffuse reflectance were excellent. In 4), the crystal grain size was small and the diffuse reflectance was low, and in (sample ratio 1-5) and (sample ratio 1-6), both the total reflectance and the diffuse reflectance were extremely low.

【0180】以下では、上述した実施例1、比較例1−
1、比較例1−2、及び比較例1−3で作製した光起電
力素子、すなわち(実−1)、(比1−1)、(比1−
2)及び(比1−3)について評価した結果について述
べる。まず、それぞれ3個づつ作製し、全ての光起電力
素子について更に25個づつのサブセルに分けた後、暗
所で−1.0Vの逆バイアス電圧をかけた状態でシャン
ト抵抗を測定した。シャント抵抗の基準値を4×104
Ωcm2とし、歩留りを調べた。更に続いて、密着性試
験、初期光電変換効率(光起電力/入射光電力)、光劣
化、高温高湿度逆バイアス(HHRB)劣化、及び温湿
度劣化の測定を行なった。
Hereinafter, Example 1 and Comparative Example 1 will be described.
1, the photovoltaic elements manufactured in Comparative Examples 1-2 and 1-3, ie, (actual-1), (ratio 1-1), (ratio 1-
The results evaluated for (2) and (ratio 1-3) will be described. First, three photovoltaic elements were manufactured, and all the photovoltaic elements were further divided into 25 subcells. Then, the shunt resistance was measured in a dark place with a reverse bias voltage of -1.0 V applied. The reference value of the shunt resistor is 4 × 10 4
Ωcm 2 and the yield was examined. Subsequently, an adhesion test, initial photoelectric conversion efficiency (photovoltaic power / incident optical power), photodegradation, high-temperature high-humidity reverse bias (HHRB) degradation, and temperature-humidity degradation were measured.

【0181】密着性試験については、碁盤目テープ法に
より作製された光起電力素子に格子状に1mm間隔で1
0本づつの切り傷を付け、100個のます目をつける。
セロハン粘着テープをはりつけ、十分に付着した後に瞬
間的に引きはがし、はがれた部分の面積で評価を行っ
た。
In the adhesion test, the photovoltaic elements produced by the cross-cut tape method were laid out in a grid at intervals of 1 mm.
Make 0 incisions and 100 squares.
The cellophane adhesive tape was adhered, and after sufficiently adhered, it was instantaneously peeled off, and the area of the peeled portion was evaluated.

【0182】初期光電変換効率の測定は、作製した光起
電力素子を、AM−1.5(100mW/cm2)光照
射下に設置して、V−I特性を測定することにより得ら
れる。
The measurement of the initial photoelectric conversion efficiency can be obtained by installing the produced photovoltaic element under irradiation of AM-1.5 (100 mW / cm 2 ) light and measuring the VI characteristics.

【0183】光劣化の測定は、予め初期光電変換効率を
測定しておいた光起電力素子を、湿度50%、温度25
℃の環境に設置し、AM−1.5光を500時間照射後
の、AM1.5光照射下での光電変換効率の低下率(光
劣化試験後の光電変換効率/初期光電変換効率)により
行った。
The photodeterioration was measured by measuring the initial photoelectric conversion efficiency of a photovoltaic element at a humidity of 50% and a temperature of 25%.
C. environment, and the rate of decrease in photoelectric conversion efficiency under AM1.5 light irradiation (photoelectric conversion efficiency after light degradation test / initial photoelectric conversion efficiency) after 500 hours of AM-1.5 light irradiation. went.

【0184】高温高湿度逆バイアス(HHRB)劣化の
測定は、予め初期光電変換効率を測定しておいた光起電
力素子を温度85℃、湿度85%の暗所に設置し光起電
力素子に逆バイアスを0.7V印加し100時間保持、
その後のAM1.5光照射下での光電変換効率の低下率
(振動劣化試験後の光電変換効率/初期光電変換効率)
により行った。
The measurement of the reverse bias (HHRB) at high temperature and high humidity was performed by installing a photovoltaic element whose initial photoelectric conversion efficiency was measured in advance in a dark place at a temperature of 85 ° C. and a humidity of 85%, and applying the photovoltaic element to the photovoltaic element. Apply a reverse bias of 0.7 V and hold for 100 hours,
Reduction rate of photoelectric conversion efficiency under subsequent AM1.5 light irradiation (photoelectric conversion efficiency after vibration degradation test / initial photoelectric conversion efficiency)
Was performed.

【0185】温湿度劣化の測定は、予め初期光電変換効
率を測定しておいた光起電力素子を温度85℃、湿度8
5%の暗所に設置し30分間保持、その後約70分間か
けて温度−20℃まで下げ30分間保持、再び70分間
かけて温度85℃、湿度85%まで戻す、このサイクル
を100回繰り返した後の、AM1.5光照射下での光
電変換効率の低下率(振動劣化試験後の光電変換効率/
初期光電変換効率)により行った。
The measurement of the temperature / humidity deterioration was performed by measuring the initial photoelectric conversion efficiency of a photovoltaic element at a temperature of 85 ° C. and a humidity of 8 ° C.
This cycle was repeated 100 times in a dark place of 5% and maintained for 30 minutes, then lowered to a temperature of −20 ° C. for about 70 minutes and maintained for 30 minutes, and returned to 85 ° C. and 85% humidity again for 70 minutes. Rate of decrease in photoelectric conversion efficiency under AM1.5 light irradiation (photoelectric conversion efficiency after vibration degradation test /
(Initial photoelectric conversion efficiency).

【0186】これらの結果を表4に示した。The results are shown in Table 4.

【0187】[0187]

【表4】 [Table 4]

【0188】測定の結果、(実−1)に対して(比1−
1)は歩留り、密着性において低い値となった。また各
劣化試験後の光電変換効率も劣っているが、これらの差
は主に密着性に起因するシリーズ抵抗の低下によるFF
の低下が原因である。(実−1)に対して(比1−
2)、(比1−3)は、初期光電変換効率、及び各劣化
後の光電変換効率が全て低い値となった。初期光電変換
効率については、全反射率及び乱反射率の低下により短
絡電流(Jsc)が減少したためであり、各劣化後の光電
変換効率については主に開放電圧(Voc)の低下による
ものであった。
As a result of the measurement, the ratio (1-
1) was low in yield and adhesion. Although the photoelectric conversion efficiency after each deterioration test is also inferior, these differences are mainly due to the FF due to the decrease in series resistance caused by adhesion.
Is the cause. For (actual-1), (ratio 1-
2) and (ratio 1-3), the initial photoelectric conversion efficiency and the photoelectric conversion efficiency after each deterioration were all low values. The initial photoelectric conversion efficiency was due to a decrease in short-circuit current (Jsc) due to a decrease in total reflectance and irregular reflectance, and the photoelectric conversion efficiency after each deterioration was mainly due to a decrease in open-circuit voltage (Voc). .

【0189】以上のように本発明の光起電力素子(実−
1)は、従来の光起電力素子(比1−1)、(比1−
2)、(比1−3)よりも優れた特性を有することが分
かった。
As described above, the photovoltaic device of the present invention (actual
1) is a conventional photovoltaic element (ratio 1-1), (ratio 1-
2) It was found to have characteristics superior to (ratio 1-3).

【0190】(実施例2)本例では、反射層表面のエッ
チング処理としてはRFスパッタリング法を、反射層材
料としてはAlSiを用いて、図1の構成を有する光起
電力素子を作製した。
Example 2 In this example, a photovoltaic element having the structure shown in FIG. 1 was manufactured by using RF sputtering as an etching treatment on the surface of a reflective layer and using AlSi as a material for the reflective layer.

【0191】以下では、作製手順にしたがって説明す
る。
Hereinafter, description will be made in accordance with the manufacturing procedure.

【0192】(1)実施例1と同様にSUS430−2
B板上の油脂成分を完全除去した後、図5(a)に示す
スパッタリング装置を用いて表5に示す条件でAlSi
反射層の形成を行った。
(1) SUS430-2 as in the first embodiment
After the oil and fat components on the B plate were completely removed, AlSi was removed under the conditions shown in Table 5 using the sputtering apparatus shown in FIG.
A reflection layer was formed.

【0193】(2)次に、反射層表面のエッチング処理
を行うために図5(a)のヒーター503にこの基板5
02を密着させ、排気口から処理室501を真空排気し
た。圧力が1×10-6になったところでバルブ514を
開け、マスフローコントローラー516を調整してAr
ガスを100sccm導入し、圧力が10mTorrに
なるようにコンダクタンスバルブ513で調節した。ス
パッタ電源506から150WのRF電力を基板に印加
し、Arプラズマを生起した。15分間Arプラズマを
維持した後、プラズマを消滅させ、エッチング処理を終
えた。
(2) Next, in order to perform an etching process on the surface of the reflection layer, the substrate 5 is supplied to the heater 503 shown in FIG.
02, and the processing chamber 501 was evacuated from the exhaust port. When the pressure became 1 × 10 −6 , the valve 514 was opened, and the mass flow controller 516 was adjusted to adjust Ar
Gas was introduced at 100 sccm, and the pressure was adjusted with a conductance valve 513 so as to be 10 mTorr. RF power of 150 W was applied to the substrate from a sputtering power supply 506 to generate Ar plasma. After maintaining the Ar plasma for 15 minutes, the plasma was extinguished, and the etching process was completed.

【0194】(3)エッチング処理を行った基板の一部
は評価用に残し(サンプル実2−1)、その他の基板に
ついては実施例1と同様に表5に示す条件でZnO透明
電極層を形成し、基板の一部は評価用に残し(サンプル
実2−2)、その他の基板はCVD装置により表5に示
す条件でpin型半導体層、In23透明電極、集電電
極を形成し光起電力素子を作製した(実−2)。
(3) A part of the substrate subjected to the etching treatment was left for evaluation (Sample 2-1), and the other substrates were coated with the ZnO transparent electrode layer under the conditions shown in Table 5 in the same manner as in Example 1. Then, a part of the substrate was left for evaluation (Sample 2-2), and the other substrate was formed with a CVD apparatus under the conditions shown in Table 5 to form a pin-type semiconductor layer, an In 2 O 3 transparent electrode, and a current collecting electrode. Thus, a photovoltaic element was manufactured (Example-2).

【0195】[0195]

【表5】 [Table 5]

【0196】(比較例2−1)本例では、基板の表面処
理を行う際に、RFスパッタリングによる処理時間を5
秒とした点が実施例2と異なる。
(Comparative Example 2-1) In this example, when performing the surface treatment of the substrate, the processing time by RF sputtering was set to 5 hours.
The second example is different from the second example.

【0197】他の点は実施例2と同様で、サンプル(サ
ンプル比2−1)、(サンプル比2−4)及び光起電力
素子(比2−1)を作製した。
The other points were the same as in Example 2, and samples (sample ratio 2-1), (sample ratio 2-4) and photovoltaic elements (ratio 2-1) were produced.

【0198】(比較例2−2)本例では、基板の表面処
理を行う際に、基板温度を250℃とした点が実施例2
と異なる。
(Comparative Example 2-2) In the present example, the point that the substrate temperature was set to 250 ° C. when performing the surface treatment of the substrate was obtained in Example 2.
And different.

【0199】他の点は実施例2と同じ条件で、サンプル
(サンプル比2−2)、(サンプル比2−5)及び光起
電力素子(比2−2)を作製した。
The other conditions were the same as in Example 2, and samples (sample ratio 2-2), (sample ratio 2-5) and photovoltaic elements (ratio 2-2) were produced.

【0200】(比較例2−3)本例では、基板の表面処
理を行う際に、RFスパッタリングによる処理時間を6
0分とした点が実施例2と異なる。
(Comparative Example 2-3) In this example, when performing the surface treatment of the substrate, the processing time by RF sputtering was set to 6 hours.
The difference from Example 2 is that the time is set to 0 minutes.

【0201】他の点は実施例2と同じ条件で、サンプル
(サンプル比2−3)、(サンプル比2−6)及び光起
電力素子(比2−3)を作製した。
The other conditions were the same as in Example 2, and samples (sample ratio 2-3), (sample ratio 2-6) and photovoltaic elements (ratio 2-3) were produced.

【0202】以下では、実施例1と同様に表面処理まで
行った反射層、すなわち(サンプル実2−1)、(サン
プル比2−1)、(サンプル比2−2)、(サンプル比
2−3)について評価した結果について述べる。実施例
1と同様に、表面形状観察を行い、結晶粒径、基板表面
の粗さ(最大ピークトウピーク値、以下「Rmax」)か
らRmaxの差(Rmax(差)と記す)、及び反射層断面の
概略形を調べた。
In the following, the reflective layer subjected to the surface treatment in the same manner as in Example 1, ie, (Sample 2-1), (Sample ratio 2-1), (Sample ratio 2-2), (Sample ratio 2- The result of evaluating 3) will be described. In the same manner as in Example 1, the surface shape was observed, and the difference between the crystal grain size, the roughness of the substrate surface (maximum peak to peak value, hereinafter “Rmax”) and Rmax (referred to as Rmax (difference)), and the reflection layer The schematic shape of the cross section was examined.

【0203】これらの結果を表6に示した。The results are shown in Table 6.

【0204】[0204]

【表6】 [Table 6]

【0205】実施例1と同様に(サンプル実2−1)で
は表6のように表面が結晶粒毎に凸凹を有する部分と平
坦な部分に分かれており、凸凹を有する部分と平坦な部
分のRmaxには差があるのに対し、(サンプル比1−
1)では全体的に結晶粒は平坦でありRmaxに差はな
く、(サンプル比1−2)、(サンプル比1−3)にお
いては全体的にピラミッド型の凸凹構造となっておりR
maxも差がないものとなった。
In the same manner as in Example 1 (Sample Sample 2-1), the surface is divided into irregular portions and flat portions for each crystal grain as shown in Table 6; While there is a difference in Rmax, (sample ratio 1−
In (1), the crystal grains are flat as a whole and there is no difference in Rmax. In (sample ratio 1-2) and (sample ratio 1-3), a pyramid-shaped uneven structure is obtained as a whole.
There was no difference in max.

【0206】以下では、上述した実施例2、比較例2−
1、比較例2−2、及び比較例2−3で透明導電層まで
作製した基板、すなわち(サンプル実2−2)、(サン
プル比2−4)、(サンプル比2−5)、(サンプル比
2−6)について評価した結果について述べる。それぞ
れ表面形状観察を行い、ZnO結晶粒径を調べ積分球を
備えた分光光度計を用いてそれぞれの全反射率及び乱反
射率を求めた。
Hereinafter, the second embodiment and the second comparative example will be described.
1, the substrates prepared up to the transparent conductive layer in Comparative Examples 2-2 and 2-3, that is, (Sample Actual 2-2), (Sample Ratio 2-4), (Sample Ratio 2-5), (Sample Ratio) The result of evaluating the ratio 2-6) will be described. Each surface shape was observed, the ZnO crystal grain size was examined, and the total reflectance and diffuse reflectance were determined using a spectrophotometer equipped with an integrating sphere.

【0207】これらの結果を表7に示した。The results are shown in Table 7.

【0208】[0208]

【表7】 [Table 7]

【0209】実施例1と同様に(サンプル実2−2)で
は表7のように透明導電層を形成するZnOの結晶粒径
が大きく、全反射率/乱反射率、共に優れているのに対
し、(サンプル比2−4)では結晶粒径が小さく乱反射
率が低く、(サンプル比2−5)、(サンプル比2−
6)においては下地が露出しているものは特に、全反射
率/乱反射率共に非常に低いものとなった。
In the same manner as in Example 1 (Sample Sample 2-2), as shown in Table 7, the crystal grain size of ZnO forming the transparent conductive layer is large, and both the total reflectance / diffuse reflectance are excellent. , (Sample ratio 2-4), the crystal grain size was small and the irregular reflectance was low, (sample ratio 2-5), (sample ratio 2
In the case of 6), those having an exposed base were particularly low in both the total reflectance and the irregular reflectance.

【0210】以下では、上述した実施例2、比較例2−
1、比較例2−2、及び比較例2−3で作製した光起電
力素子、すなわち(実−2)、(比2−1)、(比2−
2)及び(比2−3)について評価した結果について述
べる。まず、それぞれ3個づつ作製し、更に25個づつ
のサブセルに分けた後、暗所で−1.0Vの逆バイアス
電圧をかけた状態でシャント抵抗を測定した。シャント
抵抗の基準値を4×104Ωcm2とし、歩留りを調べ
た。更に実施例1と同様に密着性試験、初期光電変換効
率(光起電力/入射光電力)、光劣化、高温高湿度逆バ
イアス(HHRB)劣化、及び温湿度劣化の測定を行な
った。
Hereinafter, Example 2 and Comparative Example 2 will be described.
1, the photovoltaic elements produced in Comparative Examples 2-2 and 2-3, ie, (actual-2), (ratio 2-1), (ratio 2-
The results evaluated for (2) and (ratio 2-3) will be described. First, three shunt resistors were manufactured, and the shunt resistance was measured while a reverse bias voltage of -1.0 V was applied in a dark place after subdividing into 25 subcells. The reference value of the shunt resistance was set to 4 × 10 4 Ωcm 2 , and the yield was examined. Further, in the same manner as in Example 1, an adhesion test, measurement of initial photoelectric conversion efficiency (photovoltaic power / incident light power), photodegradation, high-temperature high-humidity reverse bias (HHRB) degradation, and temperature-humidity degradation were performed.

【0211】これらの結果を表8に示した。The results are shown in Table 8.

【0212】[0212]

【表8】 [Table 8]

【0213】測定の結果、(実−2)に対して(比2−
1)は歩留り、密着性において低い値となった。また各
劣化試験後の光電変換効率も劣っているが、これらの差
は主に密着性に起因するシリーズ抵抗の低下によるFF
の低下が原因である。(実−2)に対して(比2−
2)、(比2−3)は、初期光電変換効率、及び各劣化
後の光電変換効率が全て低い値となった。初期光電変換
効率については、全反射率及び乱反射率の低下により短
絡電流(Jsc)が減少したためであり、各劣化後の光電
変換効率については主に開放電圧(Voc)の低下による
ものであった。
As a result of the measurement, the ratio (2-
1) was low in yield and adhesion. Although the photoelectric conversion efficiency after each deterioration test is also inferior, these differences are mainly due to the FF due to the decrease in series resistance caused by adhesion.
Is the cause. (Comparative 2)
In 2) and (ratio 2-3), the initial photoelectric conversion efficiency and the photoelectric conversion efficiency after each deterioration were all low values. The initial photoelectric conversion efficiency was due to a decrease in short-circuit current (Jsc) due to a decrease in total reflectance and irregular reflectance, and the photoelectric conversion efficiency after each deterioration was mainly due to a decrease in open-circuit voltage (Voc). .

【0214】以上のように本発明の光起電力素子(実−
2)は、従来の光起電力素子(比2−1)、(比2−
2)、(比2−3)よりも優れた特性を有することが分
かった。
As described above, the photovoltaic device of the present invention (actual-
2) are conventional photovoltaic elements (ratio 2-1), (ratio 2-
2) and (ratio 2-3) were found to have better characteristics.

【0215】(実施例3)本例では、反射層表面のエッ
チング処理としてはエッチングガスを用いたドライエッ
チング法を、反射層材料としてはAlSiを用いて、図
1の構成を有する光起電力素子を表9に示す条件で作製
した。
Example 3 In this example, a photovoltaic element having the structure shown in FIG. 1 was formed by using a dry etching method using an etching gas as an etching treatment on the surface of a reflective layer and using AlSi as a material for the reflective layer. Was produced under the conditions shown in Table 9.

【0216】以下では、作製手順にしたがって説明す
る。
Hereinafter, description will be made in accordance with the manufacturing procedure.

【0217】(1)実施例1と同様にUS430−2D
板上の油脂成分を完全除去した後、図5(b)に示すス
パッタリング装置を用いて表9に示す条件でAlSi反
射層の形成を行った。
(1) US430-2D as in Example 1
After the oil and fat components on the plate were completely removed, an AlSi reflection layer was formed under the conditions shown in Table 9 using a sputtering apparatus shown in FIG.

【0218】(2)次に、反射層表面のエッチング処理
を行うために図5(b)の基板ホルダ521にこの基板
522を密着させ、排気口から処理室520を真空排気
した。十分に真空排気されたところでバルブ527、5
28を開け、マスフローコントローラー532、533
を調整してCCl4,Cl2ガスを20sccm導入し、
圧力が0.3Torrになるようにコンダクタンスバル
ブ523で調整した。スパッタ電源526から200W
のRF電力を電極525に印加し、プラズマを生起し
た。5分間プラズマを維持した後、プラズマを消滅さ
せ、エッチング処理を終えた。
(2) Next, the substrate 522 was brought into close contact with the substrate holder 521 shown in FIG. 5B in order to perform an etching process on the surface of the reflection layer, and the processing chamber 520 was evacuated from the exhaust port. When the air has been sufficiently evacuated, valves 527, 5
28, open the mass flow controllers 532, 533
Was adjusted to introduce CCl 4 and Cl 2 gas at 20 sccm,
The pressure was adjusted by the conductance valve 523 so that the pressure became 0.3 Torr. 200W from sputtering power supply 526
Was applied to the electrode 525 to generate plasma. After maintaining the plasma for 5 minutes, the plasma was extinguished and the etching process was completed.

【0219】(3)エッチング処理を行った基板の一部
は評価用に残し(サンプル実3−1)、その他の基板に
ついては実施例1と同様に表9に示す条件でZnO透明
電極層を形成し、基板の一部は評価用に残し(サンプル
実3−2)、その他の基板はCVD装置により表9に示
す条件でpin型半導体層、In23透明電極、集電電
極を形成し光起電力素子を作成した(実−3)。
(3) A part of the substrate subjected to the etching treatment was left for evaluation (Sample 3-1), and the other substrates were coated with the ZnO transparent electrode layer under the conditions shown in Table 9 in the same manner as in Example 1. Then, a part of the substrate is left for evaluation (Sample 3-2), and the other substrate is formed with a CVD device under the conditions shown in Table 9 to form a pin-type semiconductor layer, an In 2 O 3 transparent electrode, and a current collecting electrode. Then, a photovoltaic element was prepared (actual-3).

【0220】[0220]

【表9】 [Table 9]

【0221】(比較例3−1)本例では、反射層の表面
処理を行う際に、エッチングガスによる処理時間を3秒
とした点が実施例3と異なる。
(Comparative Example 3-1) The present example is different from Example 3 in that the surface treatment of the reflective layer was performed with an etching gas of 3 seconds.

【0222】他の点は実施例3と同じ条件で、サンプル
(サンプル比3−1)、(サンプル比3−5)、(サン
プル比3−9)及び光起電力素子(比3−1)を作製し
た。
The other conditions were the same as in Example 3, except that the samples (sample ratio 3-1), (sample ratio 3-5), (sample ratio 3-9) and the photovoltaic element (ratio 3-1) were used. Was prepared.

【0223】(比較例3−2)本例では、反射層の表面
処理を行う際に基板温度を150℃とした点が実施例3
と異なる。
(Comparative Example 3-2) This example is different from Example 3 in that the substrate temperature was set to 150 ° C. during the surface treatment of the reflective layer.
And different.

【0224】他の点は実施例3と同じ条件で、サンプル
(サンプル比3−2)、(サンプル比3−6)、(サン
プル比3−10)及び光起電力素子(比3−2)を作製
した。
The other conditions were the same as in Example 3, except that the samples (sample ratio 3-2), (sample ratio 3-6), (sample ratio 3-10) and the photovoltaic element (ratio 3-2) Was prepared.

【0225】(比較例3−3)本例では、反射層の表面
処理を行う際に、エッチングガスによる処理時間を15
分とした点が実施例3と異なる。
(Comparative Example 3-3) In this example, when the surface treatment of the reflective layer was performed, the processing time with the etching gas was reduced by 15 hours.
The third embodiment is different from the third embodiment.

【0226】他の点は実施例3と同じ条件で、サンプル
(サンプル比3−3)、(サンプル比3−7)、(サン
プル比3−11)及び光起電力素子(比3−3)を作製
した。
The other conditions were the same as in Example 3, except that the samples (sample ratio 3-3), (sample ratio 3-7), (sample ratio 3-11) and the photovoltaic element (ratio 3-3) Was prepared.

【0227】以下では、実施例1と同様に表面処理まで
行った反射層、すなわち(サンプル実3−1)、(サン
プル比3−1)、(サンプル比3−2)、(サンプル比
3−3)について評価した結果について述べる。それぞ
れ表面形状観察を行い、結晶粒径、反射層表面の粗さ
(最大ピークトウピーク値、以下「Rmax」)からRmax
の差(Rmax(差)と記す)、及び反射層断面の概略形
を調べた。
In the following, the reflective layer subjected to the surface treatment in the same manner as in Example 1, ie, (Sample ratio 3-1), (Sample ratio 3-1), (Sample ratio 3-2), (Sample ratio 3-2) The result of evaluating 3) will be described. Each surface shape was observed, and the crystal grain size and the roughness of the reflective layer surface (maximum peak-to-peak value, hereinafter "Rmax") were used to determine
(Referred to as Rmax (difference)), and the schematic shape of the cross section of the reflective layer.

【0228】これらの結果を表10に示した。The results are shown in Table 10.

【0229】[0229]

【表10】 [Table 10]

【0230】実施例1と同様に(サンプル実3−1)で
は表10のように表面が結晶粒毎に凸凹を有する部分と
平坦な部分に分かれており、凸凹を有する部分と平坦な
部分のRmaxには差があるのに対し、(サンプル比3−
1)では全体的に結晶粒は平坦でありRmaxに差はな
く、(サンプル比3−2)、(サンプル比3−3)にお
いては全体的にピラミッド型の凸凹構造となっておりR
maxも差がないものとなった。
In the same manner as in Example 1 (Sample Sample 3-1), the surface is divided into uneven portions and flat portions for each crystal grain as shown in Table 10, and the surface is divided into uneven portions and flat portions. While there is a difference in Rmax, (sample ratio 3-
In (1), the crystal grains are generally flat and there is no difference in Rmax. In (sample ratio 3-2) and (sample ratio 3-3), the entire structure has a pyramid-shaped uneven structure.
There was no difference in max.

【0231】以下では、上述した実施例3、比較例3−
1、比較例3−2、及び比較例3−3で透明導電層まで
作製した基板、すなわち(サンプル実3−2)、(サン
プル比3−4)、(サンプル比3−5)、(サンプル比
3−6)について評価した結果について述べる。まず、
それぞれ表面形状観察を行い、ZnO結晶粒径、全反射
率及び乱反射率を求めた。
Hereinafter, Example 3 and Comparative Example 3 will be described.
1, the substrates prepared up to the transparent conductive layer in Comparative Examples 3-2 and 3-3, that is, (Sample 3-2), (Sample ratio 3-4), (Sample ratio 3-5), (Sample The result of evaluating the ratio 3-6) will be described. First,
Each surface shape was observed, and the ZnO crystal grain size, total reflectance, and irregular reflectance were determined.

【0232】これらの結果を表11に示した。The results are shown in Table 11.

【0233】[0233]

【表11】 [Table 11]

【0234】実施例1と同様に(サンプル実3−2)で
は表11のように透明導電層を形成するZnOの結晶粒
径が大きく、全反射率/乱反射率、共に優れているのに
対し、(サンプル比3−4)では結晶粒径が小さく、乱
反射率が低く、(サンプル比3−5)、(サンプル比3
−6)ではピラミッド型の反射層と透明導電層が界面で
反応し全反射率/乱反射率共に非常に低いものとなっ
た。
In the same manner as in Example 1 (Sample Sample 3-2), as shown in Table 11, the crystal grain size of ZnO forming the transparent conductive layer was large, and both total reflectance / diffuse reflectance were excellent. , (Sample ratio 3-4), the crystal grain size was small, the diffuse reflectance was low, (sample ratio 3-5), (sample ratio 3
In the case of -6), the pyramid-shaped reflection layer and the transparent conductive layer reacted at the interface, and both the total reflectance and the irregular reflectance were extremely low.

【0235】以下では、上述した実施例3、比較例3−
1、比較例3−2、及び比較例3−3で作製した光起電
力素子、すなわち(実−3)、(比3−1)、(比3−
2)及び(比3−3)について評価した結果について述
べる。まず、それぞれ3個づつ作製し、更に25個づつ
のサブセルに分けた後、歩留りを調べた。更に実施例1
と同様に密着性試験、初期光電変換効率(光起電力/入
射光電力)、光劣化、高温高湿度逆バイアス(HHR
B)劣化、及び温湿度劣化の測定を行なった。
Hereinafter, Example 3 and Comparative Example 3 will be described.
1, the photovoltaic elements produced in Comparative Examples 3-2 and 3-3, ie, (actual-3), (ratio 3-1), (ratio 3-
The results evaluated for (2) and (ratio 3-3) will be described. First, three cells were manufactured, and the cells were further divided into 25 subcells, and the yield was examined. Example 1
In the same manner as described above, adhesion test, initial photoelectric conversion efficiency (photovoltaic power / incident optical power), photodegradation, high temperature and high humidity reverse bias (HHR)
B) Deterioration and temperature / humidity deterioration were measured.

【0236】これらの結果を表12に示した。The results are shown in Table 12.

【0237】[0237]

【表12】 [Table 12]

【0238】測定の結果、(実−3)に対して(比3−
1)、(比3−2)は歩留り、密着性において低い値と
なった。また各劣化試験後の光電変換変換効率も劣って
いるが、これらの差は主に密着性に起因するシリーズ抵
抗の低下によるFFの低下が原因である。(実−3)に
対して(比3−3)、(比3−4)は、初期光電変換効
率、及び各劣化後の光電変換効率が全て低い値となっ
た。初期光電変換効率については、全反射率及び乱反射
率の低下により短絡電流(Jsc)が減少したためであ
り、各劣化後の光電変換効率については主に開放電圧
(Voc)の低下によるものであった。
As a result of the measurement, (Comparative 3-
1) and (Comparative 3-2) were low in yield and adhesion. Although the photoelectric conversion conversion efficiencies after each deterioration test are also inferior, these differences are mainly due to a decrease in FF due to a decrease in series resistance due to adhesion. In (Comparative 3-3) and (Comparative 3-4), the initial photoelectric conversion efficiency and the photoelectric conversion efficiency after each deterioration were all lower values than (Result-3). The initial photoelectric conversion efficiency was due to a decrease in short-circuit current (Jsc) due to a decrease in total reflectance and irregular reflectance, and the photoelectric conversion efficiency after each deterioration was mainly due to a decrease in open-circuit voltage (Voc). .

【0239】以上のように本発明の光起電力素子(実−
3)は、従来の光起電力素子(比3−1)、(比3−
2)、(比3−3)よりも優れた特性を有することが分
かった。
As described above, the photovoltaic device of the present invention (actual
3) is a conventional photovoltaic element (Comparative 3-1), (Comparative 3-
2) It was found to have characteristics superior to (comparative 3-3).

【0240】(実施例4)本例では、実施例3と同様
に、反射層表面のエッチング処理としては酸処理法を、
反射層材料としてはAgを用い、図1の構成を有する光
起電力素子を作製した。
(Example 4) In this example, as in Example 3, an acid treatment method was used for etching the surface of the reflective layer.
A photovoltaic device having the configuration shown in FIG. 1 was manufactured using Ag as the material of the reflective layer.

【0241】以下では、作製手順にしたがって説明す
る。
Hereinafter, description will be made in accordance with the manufacturing procedure.

【0242】(1)実施例3と同様にSUS430−2
B板上に、表13に示す条件でAg反射層を作製した
後、酸を用いて反射層表面のエッチング処理を行った。
(1) SUS430-2 as in the third embodiment
After forming an Ag reflective layer on the B plate under the conditions shown in Table 13, the surface of the reflective layer was etched using an acid.

【0243】(2)エッチング処理を行った基板の一部
は評価し(サンプル実4−1)、その後実施例3と同様
に表13に示す条件でZnO透明電極層を形成し、基板
の一部は評価用に残した(サンプル実4−2)。
(2) A part of the substrate subjected to the etching treatment was evaluated (Sample 4-1), and then a ZnO transparent electrode layer was formed under the conditions shown in Table 13 in the same manner as in Example 3 to obtain a substrate. The part was left for evaluation (Sample 4-2).

【0244】(3)その他の基板は実施例3と同様に表
9に示す条件でpin型半導体層、In23透明電極、
集電電極を形成し光起電力素子を作製した(実−4)。
(3) Other substrates were the same as in Example 3 except that the pin type semiconductor layer, the In 2 O 3 transparent electrode,
A current collecting electrode was formed to produce a photovoltaic element (actual-4).

【0245】[0245]

【表13】 [Table 13]

【0246】(比較例4−1)本例では、透明導電層を
堆積する際に、基板温度を室温、かつ堆積膜厚を10μ
mとした点が実施例4と異なる。
(Comparative Example 4-1) In this example, when depositing the transparent conductive layer, the substrate temperature was set to room temperature and the deposited film thickness was set to 10 μm.
m is different from that of the fourth embodiment.

【0247】他の点は実施例4と同じ条件で、サンプル
(サンプル比4−1)、(サンプル比4−4)及び光起
電力素子(比4−1)を作製した。
The other conditions were the same as in Example 4, and samples (sample ratio 4-1), (sample ratio 4-4) and a photovoltaic element (ratio 4-1) were produced.

【0248】(比較例4−2)本例では、透明導電層を
堆積する際に、基板温度を500℃、かつ堆積膜厚を5
μmとした点が実施例4と異なる。
(Comparative Example 4-2) In this example, when depositing a transparent conductive layer, the substrate temperature was set to 500 ° C. and the deposited film thickness was set to 5
μm is different from the fourth embodiment.

【0249】他の点は実施例4と同じ条件で、サンプル
(サンプル比4−2)、(サンプル比4−5)及び光起
電力素子(比4−2)を作製した。
The other conditions were the same as in Example 4, and samples (sample ratio 4-2), (sample ratio 4-5) and photovoltaic elements (ratio 4-2) were produced.

【0250】(比較例4−3)本例では、RFスパッタ
リングにより反射層の表面処理を行う際に、処理時間を
60分とした点が実施例4と異なる。
(Comparative Example 4-3) This example is different from Example 4 in that the surface treatment of the reflective layer by RF sputtering was performed for 60 minutes.

【0251】他の点は実施例4と同じ条件で、サンプル
(サンプル比4−3)、(サンプル比4−6)及び光起
電力素子(比4−3)を作製した。
The other conditions were the same as in Example 4, and samples (sample ratio 4-3), (sample ratio 4-6) and photovoltaic elements (ratio 4-3) were produced.

【0252】以下では、実施例3と同様に表面処理まで
行った基板、すなわち(サンプル実4−1)、(サンプ
ル比4−1)、(サンプル比4−2)、(サンプル比4
−3)について評価した結果について述べる。それぞれ
表面形状観察を行い、結晶粒径、基板表面の粗さ(Rma
x)からRmaxの差(Rmax(差))を求め、基板断面の
概略形(概略形表面形状(基)と記す)を調べた。ま
た、それぞれのサンプルについて電子顕微鏡で基板表面
上を観察したものと全く同じ場所について、透明導電層
を形成した後の基板断面の概略形(概略形表面形状
(透)と記す)を観察した。
In the following, the substrates subjected to the surface treatment in the same manner as in Example 3, ie, (sample actual 4-1), (sample ratio 4-1), (sample ratio 4-2), (sample ratio 4
The results of the evaluation of (-3) will be described. Observation of the surface shape was performed, and the crystal grain size and substrate surface roughness (Rma
x), the difference of Rmax (Rmax (difference)) was determined, and the schematic shape of the substrate cross section (referred to as a schematic surface shape (base)) was examined. In each sample, the outline of the cross section of the substrate after formation of the transparent conductive layer (referred to as the outline surface shape (transparent)) was observed at exactly the same place where the surface of the substrate was observed with an electron microscope.

【0253】これらの結果を表14に示した。The results are shown in Table 14.

【0254】[0254]

【表14】 [Table 14]

【0255】実施例1と同様に(サンプル実4−1)で
は表14のように表面が結晶粒毎に凸凹を有する部分と
平坦な部分に分かれており、透明導電層の形状はエッチ
ング処理を行った基板表面の段差をそのまま反映し、凸
凹を有する部分と平坦な部分のRmaxの差を受け継いで
いるのに対し、(サンプル比4−1)、(サンプル比4
−2)では基板は結晶粒毎に凸凹を有する部分と平坦な
部分に分かれているものの透明導電層にその形状は反映
されておらず、(サンプル比4−3)においては全体的
にピラミッド型の凸凹構造となっておりRmaxも差がな
いものとなった。
In the same manner as in Example 1 (Sample 4-1), the surface is divided into a portion having irregularities and a flat portion for each crystal grain as shown in Table 14, and the shape of the transparent conductive layer is determined by etching. The difference in Rmax between the uneven portion and the flat portion is reflected by reflecting the step difference on the substrate surface that has been performed as it is (sample ratio 4-1), (sample ratio 4
In -2), the substrate is divided into a portion having irregularities and a flat portion for each crystal grain, but the shape is not reflected on the transparent conductive layer. , And there was no difference in Rmax.

【0256】以下では、上述した実施例4、比較例4−
1、比較例4−2、及び比較例4−3で透明導電層まで
作製した基板、すなわち(サンプル実4−2)、(サン
プル比4−4)、(サンプル比4−5)、(サンプル比
4−6)について評価した結果について述べる。まず、
それぞれ表面形状観察を行い、ZnO結晶粒径、全反射
率及び乱反射率を求めた。
In the following, the above-described Example 4 and Comparative Example 4-
1. Substrates manufactured up to the transparent conductive layer in Comparative Examples 4-2 and 4-3, that is, (Sample Actual 4-2), (Sample Ratio 4-4), (Sample Ratio 4-5), (Sample Ratio) The result of evaluating the ratio 4-6) will be described. First,
Each surface shape was observed, and the ZnO crystal grain size, total reflectance, and irregular reflectance were determined.

【0257】これらの結果を表15に示した。The results are shown in Table 15.

【0258】[0258]

【表15】 [Table 15]

【0259】実施例3と同様に(サンプル実4−2)で
は透明導電層を形成するZnOの結晶粒径が大きく、全
反射率/乱反射率、共に優れているのに対し、(サンプ
ル比4−4)では結晶粒径が小さく乱反射率が低く、
(サンプル比4−5)、(サンプル比4−6)において
は全反射率/乱反射率共に非常に低いものとなった。
In the same manner as in Example 3 (Sample Sample 4-2), the crystal grain size of ZnO forming the transparent conductive layer was large and both total reflectance / diffuse reflectance were excellent. In -4), the crystal grain size was small and the irregular reflectance was low,
In (sample ratio 4-5) and (sample ratio 4-6), both the total reflectance and the irregular reflectance were very low.

【0260】以下では、上述した実施例4、比較例4−
1、比較例4−2、及び比較例4−3で作製した光起電
力素子、すなわち(実−4)、(比4−1)、(比4−
2)及び(比4−3)について評価した結果について述
べる。まず、それぞれ3個づつ作製し、更に25個づつ
のサブセルに分けた後、歩留りを調べ、更に実施例3と
同様に密着性試験、初期光電変換効率(光起電力/入射
光電力)、光劣化、高温高湿度逆バイアス(HHRB)
劣化、及び温湿度劣化の測定を行なった。
In the following, the above-described Example 4 and Comparative Example 4-
1, the photovoltaic elements manufactured in Comparative Examples 4-2 and 4-3, ie, (actual-4), (ratio 4-1), (ratio-4)
The results evaluated for (2) and (ratio 4-3) will be described. First, three cells were manufactured, and the cells were further divided into 25 subcells. The yield was examined, and the adhesion test, initial photoelectric conversion efficiency (photovoltaic power / incident optical power), light Degradation, high temperature and high humidity reverse bias (HHRB)
The deterioration and the temperature / humidity deterioration were measured.

【0261】これらの結果を表16に示した。The results are shown in Table 16.

【0262】[0262]

【表16】 [Table 16]

【0263】測定の結果、(実−4)に対して(比4−
1)は歩留り、密着性において低い値となった。また各
劣化試験後の光電変換変換効率も劣っているが、これら
の差は主に密着性に起因するシリーズ抵抗の低下による
FFの低下が原因である。(実−4)に対して(比4−
2)、(比4−3)は、初期光電変換効率、及び各劣化
後の光電変換効率が全て低い値となった。初期光電変換
効率については、全反射率及び乱反射率の低下により短
絡電流(Jsc)が減少したためであり、各劣化後の光電
変換効率については主に開放電圧(Voc)の低下による
ものであった。
As a result of the measurement, (comparative 4-
1) was low in yield and adhesion. Although the photoelectric conversion conversion efficiencies after each deterioration test are also inferior, these differences are mainly due to a decrease in FF due to a decrease in series resistance due to adhesion. (Actual-4)
In 2) and (comparison 4-3), the initial photoelectric conversion efficiency and the photoelectric conversion efficiency after each deterioration were all low values. The initial photoelectric conversion efficiency was due to a decrease in short-circuit current (Jsc) due to a decrease in total reflectance and irregular reflectance, and the photoelectric conversion efficiency after each deterioration was mainly due to a decrease in open-circuit voltage (Voc). .

【0264】以上のように本発明の光起電力素子(実−
4)は、従来の光起電力素子(比4−1)、(比4−
2)、(比4−3)よりも優れた特性を有することが分
かった。
As described above, the photovoltaic device of the present invention (actual
4) is a conventional photovoltaic element (ratio 4-1),
2) It was found to have characteristics superior to (comparative 4-3).

【0265】(実施例5)本例では、実施例4と同様
に、反射層表面のエッチング処理としてはRFスパッタ
リング法を、反射層材料としてはCuを用いて、図1の
構成を有する光起電力素子を作製した。
Example 5 In this example, as in Example 4, an RF sputtering method was used for etching the surface of the reflective layer, and Cu was used for the material of the reflective layer. A power element was manufactured.

【0266】以下では、作製手順にしたがって説明す
る。
Hereinafter, description will be made in accordance with the manufacturing procedure.

【0267】(1)実施例4と同様にUS430−2B
板上に、表17に示す酸を用いて基板表面のエッチング
処理を行った。エッチング処理を行った基板の一部は評
価した(サンプル実5−1)。
(1) US430-2B as in Example 4
An etching treatment of the substrate surface was performed on the plate using an acid shown in Table 17. A part of the substrate subjected to the etching treatment was evaluated (Sample 5-1).

【0268】(2)その後実施例4と同様に表17に示
す条件でCu反射層の形成を行った。Cu反射層を作成
した後、表17に示す条件でZnO透明電極層を形成
し、基板の一部は評価用に残した(サンプル実5−
2)。
(2) Thereafter, a Cu reflection layer was formed under the conditions shown in Table 17 in the same manner as in Example 4. After forming the Cu reflection layer, a ZnO transparent electrode layer was formed under the conditions shown in Table 17, and a part of the substrate was left for evaluation (sample 5).
2).

【0269】(3)その他の基板は表9に示す条件で実
施例4と同様にpin型半導体層、In23透明電極、
集電電極を形成し光起電力素子を作成した(実−5)。
(3) The other substrates were the same as in Example 4 under the conditions shown in Table 9, except that the pin type semiconductor layer, the In 2 O 3 transparent electrode,
A current collecting electrode was formed to produce a photovoltaic element (actual-5).

【0270】光起電力素子の一部はサンプル評価用に残
した。
A part of the photovoltaic element was left for sample evaluation.

【0271】[0271]

【表17】 [Table 17]

【0272】(比較例5−1)本例では、透明導電層を
堆積する際に、堆積膜厚を10μmとした点が実施例5
と異なる。
(Comparative Example 5-1) In this example, the point that the thickness of the deposited film was set to 10 μm when depositing the transparent conductive layer was described in Example 5.
And different.

【0273】他の点は実施例5と同じ条件で、サンプル
(サンプル比5−1)、(サンプル比5−4)、及び光
起電力素子(比5−1)を作製した。
The other conditions were the same as in Example 5, and samples (sample ratio 5-1), (sample ratio 5-4), and a photovoltaic element (ratio 5-1) were produced.

【0274】(比較例5−2)本例では、透明導電層を
堆積する際に、基板温度を500℃、かつ堆積膜厚を5
μmとしたとした点が実施例5と異なる。
(Comparative Example 5-2) In this example, when depositing the transparent conductive layer, the substrate temperature was set to 500 ° C. and the deposited film thickness was set to 5
The difference from Example 5 is that it was set to μm.

【0275】他の点は実施例5と同じ条件で、サンプル
(サンプル比5−2)、(サンプル比5−5)及び光起
電力素子(比5−2)を作製した。
The other conditions were the same as in Example 5, and samples (sample ratio 5-2), (sample ratio 5-5) and a photovoltaic element (ratio 5-2) were produced.

【0276】(比較例5−3)本例では、酸を用いた表
面処理を行う際に、処理時間を20分とした点が実施例
5と異なる。
(Comparative Example 5-3) This example is different from Example 5 in that the surface treatment using an acid was performed for 20 minutes.

【0277】他の点は実施例5と同じ条件で、サンプル
(サンプル比5−3)、(サンプル比5−6)及び光起
電力素子(比5−2)を作製した。
The other conditions were the same as in Example 5, and samples (sample ratio 5-3), (sample ratio 5-6) and a photovoltaic element (ratio 5-2) were produced.

【0278】以下では、実施例4と同様に表面処理まで
行った反射層を持つ基板、すなわち(サンプル実5−
1)、(サンプル比5−1)、(サンプル比5−2)、
(サンプル比5−3)について評価した結果について述
べる。それぞれ表面形状観察を行い、結晶粒径、基板表
面の粗さ(Rmax)からRmaxの差(Rmax(差))を求
め、基板断面の概略形(概略形表面形状(反)と記す)
を調べた。また、それぞれのサンプルについて電子顕微
鏡で基板表面上を観察したものと全く同じ場所につい
て、光起電力素子を形成した後の基板断面の概略形(概
略形表面形状(素)と記す)を観察した。
In the following, a substrate having a reflective layer subjected to surface treatment in the same manner as in Example 4, namely,
1), (sample ratio 5-1), (sample ratio 5-2),
The result of evaluating (sample ratio 5-3) will be described. Each surface shape is observed, and the difference of Rmax (Rmax (difference)) is determined from the crystal grain size and the roughness (Rmax) of the substrate surface, and the schematic shape of the substrate cross section (referred to as the approximate surface shape (anti))
Was examined. In addition, for each sample, at the exact same place where the surface of the substrate was observed with an electron microscope, the schematic shape of the substrate cross section after forming the photovoltaic element (referred to as a schematic surface shape (primary)) was observed. .

【0279】これらの結果を表18に示した。The results are shown in Table 18.

【0280】[0280]

【表18】 [Table 18]

【0281】実施例1と同様に(サンプル実5−1)で
は表18のように表面が結晶粒毎に凸凹を有する部分と
平坦な部分に分かれており、光起電力素子上の形状はエ
ッチング処理を行った反射層表面の形状をそのまま反映
し、半導体層表面は凸凹を有する部分と平坦な部分のR
maxの差を受け継いでいるのに対し、(サンプル比5−
1)、(サンプル比5−2)、(サンプル比5−3)で
は全て光起電力素子に基板の表面形状は反映されておら
ず、(サンプル比5−1)では光起電力素子表面形状は
比較的平坦でありRmax(差)も小さく、(サンプル比
5−2)、(サンプル比5−3)においてはピラミッド
型の凸凹構造でRmax(差)も小さいものとなった。
In the same manner as in Example 1 (Sample 5-1), the surface is divided into a portion having irregularities and a flat portion for each crystal grain as shown in Table 18, and the shape on the photovoltaic element is etched. The surface of the semiconductor layer reflects the shape of the treated reflective layer as it is, and the R
While the difference of max is inherited, (sample ratio 5-
In 1), (sample ratio 5-2), and (sample ratio 5-3), the surface shape of the substrate was not reflected on the photovoltaic element, and in (sample ratio 5-1), the surface shape of the photovoltaic element was not reflected. Is relatively flat and the Rmax (difference) is small, and in (sample ratio 5-2) and (sample ratio 5-3), the Rmax (difference) is small due to the pyramid-shaped uneven structure.

【0282】以下では、上述した実施例5、比較例5−
1、比較例5−2、及び比較例5−3で透明導電層まで
作製した基板、すなわち(サンプル実5−2)、(サン
プル比5−4)、(サンプル比5−5)、(サンプル比
5−6)について評価した結果について述べる。まず、
それぞれ表面形状観察を行い、ZnO結晶粒径、全反射
率及び乱反射率を求めた。
In the following, Example 5 and Comparative Example 5-
1. Substrates fabricated up to the transparent conductive layer in Comparative Examples 5-2 and 5-3, that is, (Sample Actual 5-2), (Sample Ratio 5-4), (Sample Ratio 5-5), (Sample Ratio) The result of evaluating the ratio 5-6) will be described. First,
Each surface shape was observed, and the ZnO crystal grain size, total reflectance, and irregular reflectance were determined.

【0283】これらの結果を表19に示した。The results are shown in Table 19.

【0284】[0284]

【表19】 [Table 19]

【0285】実施例4と同様に(サンプル実5−2)で
は透明導電層を形成するZnOの結晶粒径が大きく、全
反射率/乱反射率、共に優れているのに対し、(サンプ
ル比5−4)では結晶粒径が小さく(サンプル比5−
5)、(サンプル比5−6)においては全反射率/乱反
射率共に非常に低いものとなった。
In the same manner as in Example 4 (Sample Sample 5-2), the crystal grain size of ZnO forming the transparent conductive layer was large and both total reflectance / diffuse reflectance were excellent. -4), the crystal grain size is small (sample ratio 5-
In 5) and (sample ratio 5-6), both the total reflectance and the irregular reflectance were very low.

【0286】以下では、上述した実施例5、比較例5−
1、比較例5−2、及び比較例5−3で作製した光起電
力素子、すなわち(実−5)、(比5−1)、(比5−
2)及び(比5−3)について評価した結果について述
べる。まず、それぞれ3個づつ作製し、更に25個づつ
のサブセルに分けた後、歩留りを調べ、更に実施例4と
同様に密着性試験、初期光電変換効率(光起電力/入射
光電力)、光劣化、高温高湿度逆バイアス(HHRB)
劣化、及び温湿度劣化の測定を行なった。
The following describes Example 5 and Comparative Example 5-
1, the photovoltaic elements produced in Comparative Examples 5-2 and 5-3, ie, (actual-5), (ratio 5-1), (ratio-5)
The results evaluated for (2) and (ratio 5-3) will be described. First, three cells were manufactured each, and the cells were further divided into 25 subcells. The yield was examined, and the adhesion test, the initial photoelectric conversion efficiency (photovoltaic power / incident optical power), and the light were performed in the same manner as in Example 4. Degradation, high temperature and high humidity reverse bias (HHRB)
The deterioration and the temperature / humidity deterioration were measured.

【0287】これらの結果を表20に示した。The results are shown in Table 20.

【0288】[0288]

【表20】 [Table 20]

【0289】測定の結果、(実−5)に対して(比5−
1)、(比5−3)は歩留り、密着性において低い値と
なった。また各劣化試験後の光電変換変換効率も劣って
いるが、これらの差は主に密着性に起因するシリーズ抵
抗の低下によるFFの低下が原因である。(実−5)に
対して(比5−2)は、初期光電変換効率、及び各劣化
後の光電変換効率が全て低い値となった。初期光電変換
効率については、全反射率及び乱反射率の低下により短
絡電流(Jsc)が減少したためであり、各劣化後の光電
変換効率については主に開放電圧(Voc)の低下による
ものであった。
As a result of the measurement, the ratio (5-
1) and (ratio 5-3) were low in yield and adhesion. Although the photoelectric conversion conversion efficiencies after each deterioration test are also inferior, these differences are mainly due to a decrease in FF due to a decrease in series resistance due to adhesion. In (Comparative 5-2), the initial photoelectric conversion efficiency and the photoelectric conversion efficiency after each deterioration were all lower values than (Result-5). The initial photoelectric conversion efficiency was due to a decrease in short-circuit current (Jsc) due to a decrease in total reflectance and irregular reflectance, and the photoelectric conversion efficiency after each deterioration was mainly due to a decrease in open-circuit voltage (Voc). .

【0290】以上のように本発明の光起電力素子(実−
5)は、従来の光起電力素子(比5−1)、(比5−
2)、(比5−3)よりも優れた特性を有することが分
かった。
As described above, the photovoltaic device of the present invention (actual
5) is a conventional photovoltaic element (ratio 5-1), (ratio 5-
2) It was found to have better characteristics than (ratio 5-3).

【0291】(実施例6)本例では、図7のロール・ツ
ー・ロール法を用いた堆積装置を使用して、図2のpi
npinpin型の太陽電池を作製した。
(Embodiment 6) In this embodiment, the deposition apparatus using the roll-to-roll method shown in FIG.
An npinpin type solar cell was manufactured.

【0292】基板は長さ100m、幅30cm、厚さ
0.125mmの帯状SUS430BAシートを用い
た。まず、SUS430BAシートは真空容器(不図
示)中の送りボビン(不図示)に巻き、一方の端を接続
した巻き取りボビンを回転させSUS430BAシート
を送り込みながらロール・ツー・ロール法により表21
に示す条件でAlSi反射層を形成した。
The substrate used was a band-shaped SUS430BA sheet having a length of 100 m, a width of 30 cm and a thickness of 0.125 mm. First, the SUS430BA sheet is wound around a feeding bobbin (not shown) in a vacuum container (not shown), and a winding bobbin connected to one end is rotated to feed the SUS430BA sheet while a roll-to-roll method is used.
An AlSi reflection layer was formed under the conditions shown in (1).

【0293】次に、Arプラズマにより反射層表面のR
Fプラズマエッチング処理を行った。
Next, the R plasma on the surface of the reflection layer was irradiated with Ar plasma.
An F plasma etching process was performed.

【0294】エッチングを行った反射層については一部
を評価し(サンプル実6−1)、断面形状を調べ(概略
表面形状(反)と記す)、その後ロール・ツー・ロール
法により表21に示す条件でAlSi反射層およびZn
O透明電極層を形成し、基板の一部は評価用に残し(サ
ンプル実6−2)、断面形状を調べ(概略表面形状
(反)と記す)、その他の基板はロール・ツー・ロール
法によるCVD装置により表21に示す条件で光起電力
素子を作製した(実−6)。
A part of the etched reflective layer was evaluated (Sample 6-1), and the cross-sectional shape was examined (denoted as the approximate surface shape (anti)). Under the conditions shown, the AlSi reflective layer and Zn
An O transparent electrode layer is formed, a part of the substrate is left for evaluation (Sample 6-2), the cross-sectional shape is examined (generally described as surface shape (anti)), and other substrates are roll-to-roll method. The photovoltaic element was produced under the conditions shown in Table 21 by the CVD apparatus according to (Example-6).

【0295】以下では、図7の堆積装置について説明す
る。
Hereinafter, the deposition apparatus of FIG. 7 will be described.

【0296】図7(a)は、ロール・ツー・ロール法を
用いた光起電力素子の連続形成装置の概略図である。こ
の装置は基板送り出し室729と、複数の堆積室701
〜713と、基板巻き取り室730を順次配置し、それ
らの間を分離通路714で接続してなり、各堆積室には
排気口があり、内部を真空にすることができる。
FIG. 7A is a schematic view of a continuous photovoltaic device forming apparatus using a roll-to-roll method. This apparatus includes a substrate delivery chamber 729 and a plurality of deposition chambers 701.
713 and a substrate take-up chamber 730 are sequentially arranged, and connected between them by a separation passage 714. Each deposition chamber has an exhaust port, and the inside can be evacuated.

【0297】帯状の基板740はこれらの堆積室、分離
通路を通って、基板送り出し室から基板巻き取り室に巻
き取られていく。同時に各堆積室、分離通路のガス入り
口からガスを導入し、それぞれの排気口からガスを排気
し、それぞれの層を形成することができるようになって
いる。各堆積室には基板を裏から加熱するハロゲンラン
プヒーター718が内部に設置され、各堆積室で所定の
温度に加熱される。
The belt-like substrate 740 passes through the deposition chamber and the separation passage, and is wound from the substrate delivery chamber to the substrate winding chamber. At the same time, gas can be introduced from the gas inlets of the respective deposition chambers and separation passages, and the gas can be exhausted from the respective exhaust ports to form respective layers. A halogen lamp heater 718 for heating the substrate from behind is installed in each deposition chamber, and is heated to a predetermined temperature in each deposition chamber.

【0298】図7(b)は、堆積室701〜713を上
から見た図で、各堆積室には原料ガスの入り口715と
排気口716があり、RF電極717あるいはマイクロ
波アプリケーター718が取り付けられ、原料ガスの入
り口715には原料ガス供給装置(不図示)が接続され
ている。各堆積室の排気口には油拡散ポンプ、メカニカ
ルブースターポンプなどの真空排気ポンプ(不図示)が
接続され、堆積室に接続された分離通路714には掃気
ガスを流入させる入り口719があり、掃気ガスを導入
する。
FIG. 7B is a top view of the deposition chambers 701 to 713. Each deposition chamber has an inlet 715 and an exhaust port 716 for a source gas, and an RF electrode 717 or a microwave applicator 718 is attached. The source gas inlet 715 is connected to a source gas supply device (not shown). A vacuum exhaust pump (not shown) such as an oil diffusion pump or a mechanical booster pump is connected to an exhaust port of each deposition chamber, and an inlet 719 through which scavenging gas flows is provided in a separation passage 714 connected to the deposition chamber. Introduce gas.

【0299】MW−i層の堆積室である堆積室703と
707には、バイアス電極720が配置されており、電
源としてRF電源(不図示)が接続されている。基板送
り出し室には送り出しロール721と基板に適度の張力
を与え、常に水平に保つためのガイドローラー722が
あり、基板巻き取り室には巻き取りロール723とガイ
ドローラー724がある。
In the deposition chambers 703 and 707, which are the deposition chambers for the MW-i layer, bias electrodes 720 are arranged, and an RF power supply (not shown) is connected as a power supply. The substrate delivery chamber has a delivery roll 721 and a guide roller 722 for applying an appropriate tension to the substrate and always keeping the substrate horizontal. The substrate take-up chamber has a take-up roll 723 and a guide roller 724.

【0300】以下では、作製手順にしたがって説明す
る。
In the following, description will be given in accordance with the manufacturing procedure.

【0301】(1)まず、前記のSUS430BAシー
トを送り出しロール721に巻き付け(平均曲率半径3
0cm)、基板送り出し室729にセットし、各堆積室
内を通過させた後に基板の端を基板巻き取りロール72
3に巻き付けた。
(1) First, the SUS430BA sheet was wound around a delivery roll 721 (with an average curvature radius of 3).
0 cm), set in the substrate unloading chamber 729, pass through each deposition chamber, and wrap the end of the substrate on the substrate take-up roll 72.
3 wrapped around.

【0302】(2)装置全体を真空排気ポンプで真空排
気し、各堆積室のランプヒーターを点灯させ、各堆積室
内の基板温度が所定の温度になるように設定した。
(2) The entire apparatus was evacuated by a vacuum pump, the lamp heaters in each deposition chamber were turned on, and the substrate temperature in each deposition chamber was set to a predetermined temperature.

【0303】(3)装置全体の圧力が1mTorr以下
になったら掃気ガスの入り口719から図7(a)示す
ような掃気ガスを流入させ、基板を図の矢印の方向に移
動させながら、巻き取りロールで巻き取った。
(3) When the pressure of the entire apparatus becomes 1 mTorr or less, a scavenging gas as shown in FIG. 7A is introduced from the scavenging gas inlet 719, and the substrate is taken up while moving in the direction of the arrow in the figure. It was rolled up.

【0304】(4)各堆積室にそれぞれの原料ガスを流
入させた。この際、各堆積室に流入させる原料ガスが他
の堆積室に拡散しないように各分離通路に流入させるガ
スの流量、あるいは各堆積室の圧力を調整した。
(4) Each raw material gas was flowed into each deposition chamber. At this time, the flow rate of the gas flowing into each separation passage or the pressure of each deposition chamber was adjusted so that the raw material gas flowing into each deposition chamber did not diffuse into other deposition chambers.

【0305】(5)次にRF電力、またはMW電力およ
びRFバイアス電力を導入してプラズマを生起し、表2
1に示す条件で第1のpin接合として堆積室701で
n1層、堆積室702、703、704でi1層、堆積
室705でp1層を堆積し、第2のpin接合として堆
積室706でn2層、堆積室707、708、709で
i2層、堆積室710でp2層を堆積し、第3のpin
接合として堆積室711でn3層、堆積室712でi3
層、堆積室713でp3層を堆積し3層のpin接合か
らなる光起電力素子を形成した。
(5) Then, RF power or MW power and RF bias power were introduced to generate plasma.
Under the conditions shown in FIG. 1, an n1 layer is deposited as a first pin junction in the deposition chamber 701, an i1 layer is deposited in the deposition chambers 702, 703, and 704, and a p1 layer is deposited in the deposition chamber 705, and n2 is deposited as a second pin junction in the deposition chamber 706. Layer, i2 layer in deposition chambers 707, 708, 709, p2 layer in deposition chamber 710, and third pin
N3 layer in the deposition chamber 711 and i3 in the deposition chamber 712
A p3 layer was deposited in the layer and deposition chamber 713 to form a photovoltaic device consisting of a three-layer pin junction.

【0306】(6)基板の巻き取り終わったところで、
すべてのMW電源、RF電源、プラズマを消滅させ、原
料ガス、掃気ガスの流入を止めた。装置全体をリーク
し、巻き取りロールを取りだした。
(6) When the winding of the substrate is completed,
All the MW power supply, RF power supply, and plasma were extinguished, and the inflow of the raw material gas and the scavenging gas was stopped. The entire device was leaked, and the take-up roll was taken out.

【0307】(7)次に反応性スパッタリング装置を用
いて表21に示す条件で透明電極213を3層のpin
接合上に作製した。
(7) Next, the transparent electrode 213 was formed into a three-layered pin using a reactive sputtering apparatus under the conditions shown in Table 21.
Made on the joint.

【0308】(8)次にスクリーン印刷法で層厚5μ
m、線幅0.5mmのカーボンペーストを印刷し、その
上に層厚10μm、線幅0.5mmの銀ペーストを印刷
し、集電電極を形成し、ロール状の太陽電池を250m
m×100mmの大きさに切断した。
(8) Next, a layer thickness of 5 μm was formed by screen printing.
m, a carbon paste having a line width of 0.5 mm is printed, and a silver paste having a layer thickness of 10 μm and a line width of 0.5 mm is printed thereon to form a current collecting electrode.
It was cut into a size of mx 100 mm.

【0309】以上でロール・ツー・ロール法を用いたn
ipnipnip型太陽電池(実−6)の作製を終え
た。
In the above, n using the roll-to-roll method
The manufacture of the ipnipnip type solar cell (actual-6) was completed.

【0310】[0310]

【表21】 [Table 21]

【0311】(比較例6−1)本例では、反射層の表面
処理を行う際に、RFスパッタリングによる処理時間を
5秒とした点が実施例6と異なる。
(Comparative Example 6-1) This example is different from Example 6 in that the surface treatment of the reflective layer was performed by using RF sputtering for 5 seconds.

【0312】他の点は実施例6と同じ条件で、サンプル
(サンプル比6−1)、(サンプル比6−4)及び光起
電力素子(比6−1)を作製した。
In other respects, samples (sample ratio 6-1), (sample ratio 6-4) and photovoltaic elements (ratio 6-1) were manufactured under the same conditions as in Example 6.

【0313】(比較例6−2)本例では、反射層の表面
処理を行う際に、RFスパッタリングに用いるRF電力
を600Wとした点が実施例6と異なる。
(Comparative Example 6-2) This example is different from Example 6 in that the RF power used for RF sputtering was set to 600 W when performing the surface treatment of the reflective layer.

【0314】他の点は実施例6と同じ条件で、サンプル
(サンプル比6−2)、(サンプル比6−5)及び光起
電力素子(比6−2)を作製した。
In other respects, a sample (sample ratio 6-2), (sample ratio 6-5) and a photovoltaic element (ratio 6-2) were manufactured under the same conditions as in Example 6.

【0315】(比較例6−3)本例では、反射層の表面
処理を行う際に、基板温度を350℃とした点が実施例
6と異なる。
(Comparative Example 6-3) This example is different from Example 6 in that the substrate temperature was set to 350 ° C. when performing the surface treatment of the reflective layer.

【0316】他の点は実施例6と同じ条件で、サンプル
(サンプル比6−3)、(サンプル比6−6)及び光起
電力素子(比6−3)を作製した。
The other conditions were the same as in Example 6, and samples (sample ratio 6-3), (sample ratio 6-6) and photovoltaic devices (ratio 6-3) were produced.

【0317】以下では、実施例1と同様に表面処理まで
行った基板、すなわち(サンプル実6−1)、(サンプ
ル比6−1)、(サンプル比6−2)、(サンプル比6
−3)について評価した結果について述べる。それぞれ
表面形状観察を行い、結晶粒径、基板表面の粗さ(最大
ピークトウピーク−値、以下「Rmax」)からRmaxの差
(Rmax(差)と記す)を求め、基板断面の概略形を調
べた。
In the following, the substrates subjected to the surface treatment in the same manner as in Example 1, namely, (Sample 6-1), (Sample ratio 6-1), (Sample ratio 6-2), (Sample ratio 6-2)
The results of the evaluation of (-3) will be described. Each surface shape was observed, and the difference in Rmax (Rmax (difference)) was determined from the crystal grain size and the substrate surface roughness (maximum peak-to-peak value, hereinafter referred to as “Rmax”). Examined.

【0318】これらの結果を表22に示した。The results are shown in Table 22.

【0319】[0319]

【表22】 [Table 22]

【0320】実施例1と同様に(サンプル実6−2)で
は表22のように表面が結晶粒毎に凸凹を有する部分と
平坦な部分に分かれており、凸凹を有する部分と平坦な
部分のRmaxには差があるのに対し、(サンプル比6−
1)では全体的に結晶粒は平坦でありRmaxに差はな
く、(サンプル比6−2)、(サンプル比6−3)にお
いては全体的にピラミッド型の凸凹構造となっておりR
maxも差がないものとなった。
In the same manner as in Example 1 (Sample Sample 6-2), the surface is divided into irregular portions and flat portions for each crystal grain as shown in Table 22, and the surface is divided into irregular portions and flat portions. While there is a difference in Rmax, (sample ratio 6−
In (1), the crystal grains are entirely flat and there is no difference in Rmax. In (sample ratio 6-2) and (sample ratio 6-3), the entire structure has a pyramid-shaped uneven structure.
There was no difference in max.

【0321】また、実施例1と同様に透明導電層まで作
製した基板、すなわち(サンプル実6−2)、(サンプ
ル比6−4)、(サンプル比6−5)、(サンプル比6
−6)については、それぞれ表面形状観察を行い、Zn
O結晶粒径を調べ全反射率及び乱反射率を求めた。
Further, the substrates prepared up to the transparent conductive layer in the same manner as in Example 1, that is, (Sample ratio 6-2), (Sample ratio 6-4), (Sample ratio 6-5), (Sample ratio 6)
For -6), the surface shape was observed and Zn
The O crystal grain size was examined, and the total reflectance and irregular reflectance were determined.

【0322】これらの結果を表23に示した。The results are shown in Table 23.

【0323】[0323]

【表23】 [Table 23]

【0324】実施例1と同様に(サンプル実−6)では
表23のように透明導電層を形成するZnOの結晶粒径
が大きく、全反射率/乱反射率、共に優れているのに対
し、(サンプル比6−4)では結晶粒径が小さく乱反射
率が低く、(サンプル比6−5)、(サンプル比6−
6)においては全反射率/乱反射率共に非常に低いもの
となった。
In the same manner as in Example 1 (Sample Sample-6), as shown in Table 23, the crystal grain size of ZnO forming the transparent conductive layer was large, and both total reflectance / diffuse reflectance were excellent. In (sample ratio 6-4), the crystal grain size was small and the diffuse reflectance was low, (sample ratio 6-5), (sample ratio 6-6).
In 6), both the total reflectance and the irregular reflectance were very low.

【0325】以下では、実施例5と同様に、上述した実
施例6、比較例6−1、比較例6−2、及び比較例6−
3で作製した光起電力素子、すなわち(実−6)、(比
6−1)、(比6−2)及び(比6−3)について評価
した結果について述べる。まず、それぞれ3個づつ作製
し、暗所で−1.0Vの逆バイアス電圧をかけた状態で
シャント抵抗を測定した。シャント抵抗の基準値を4×
104Ωcm2とし、歩留りを調べた。更に実施例1と同
様に密着性試験、初期光電変換効率(光起電力/入射光
電力)、光劣化、高温高湿度逆バイアス(HHRB)劣
化、及び温湿度劣化の測定を行なった。
In the following, similarly to Example 5, the above-described Example 6, Comparative Example 6-1, Comparative Example 6-2, and Comparative Example 6
The results of evaluating the photovoltaic elements manufactured in No. 3, that is, (Comparative-6), (Comparative 6-1), (Comparative 6-2) and (Comparative 6-3) will be described. First, three shunt resistors were manufactured, and a shunt resistance was measured in a dark place with a reverse bias voltage of -1.0 V applied. 4x shunt resistance reference value
The yield was determined at 10 4 Ωcm 2 . Further, in the same manner as in Example 1, an adhesion test, measurement of initial photoelectric conversion efficiency (photovoltaic power / incident light power), photodegradation, high-temperature high-humidity reverse bias (HHRB) degradation, and temperature-humidity degradation were performed.

【0326】これらの結果を表24に示した。The results are shown in Table 24.

【0327】[0327]

【表24】 [Table 24]

【0328】測定の結果、(実−6)に対して(比6−
1)は歩留り、密着性において低い値となった。また各
劣化試験後の光電変換変換効率も劣っているが、これら
の差は主に密着性に起因するシリーズ抵抗の低下による
FFの低下が原因である。(実−6)に対して(比6−
2)、(比6−3)は、初期光電変換効率、及び各劣化
後の光電変換効率が全て低い値となった。初期光電変換
効率については、全反射率及び乱反射率の低下により短
絡電流(Jsc)が減少したためであり、各劣化後の光電
変換効率については主に開放電圧(Voc)の低下による
ものであった。
As a result of the measurement, the ratio (6-
1) was low in yield and adhesion. Although the photoelectric conversion conversion efficiencies after each deterioration test are also inferior, these differences are mainly due to a decrease in FF due to a decrease in series resistance due to adhesion. (Comparative 6)
2) and (Comparative 6-3), the initial photoelectric conversion efficiency and the photoelectric conversion efficiency after each deterioration were all low values. The initial photoelectric conversion efficiency was due to a decrease in short-circuit current (Jsc) due to a decrease in total reflectance and irregular reflectance, and the photoelectric conversion efficiency after each deterioration was mainly due to a decrease in open-circuit voltage (Voc). .

【0329】以上のように本発明の光起電力素子(実−
6)は、従来の光起電力素子(比6−1)、(比6−
2)、(比6−3)よりも優れた特性を有することが分
かった。
As described above, the photovoltaic device of the present invention (actual
6) are conventional photovoltaic elements (ratio 6-1), (ratio 6-
2) It was found to have better characteristics than (ratio 6-3).

【0330】(実施例7)本例では、実施例1と同様
に、りん硝酢酸を用いて反射層表面のエッチング処理を
行い、反射層材料としてCuAlを用いた図1の構成を
有する光起電力素子を作製した。
(Example 7) In this example, as in Example 1, the surface of the reflective layer was etched using phosphoric acid nitric acetic acid, and the photovoltaic device having the configuration shown in FIG. 1 using CuAl as the material of the reflective layer was used. A power element was manufactured.

【0331】実施例1と同様にSUS304基板上に、
表25に示す条件でCuAl合金反射層の形成を行っ
た。次に表25に示すりん硝酢酸を用いて反射層表面の
エッチング処理を行った。エッチング処理を行った基板
の一部は評価し(サンプル実7−1)、その後実施例1
と同様に表25に示す条件でZnO透明電極層を形成
し、基板の一部は評価用に残し(サンプル実7−2)、
その他の基板は表25に示す条件でpin型半導体層、
In23透明電極、集電電極を形成し光起電力素子を作
製した(実−7)。
In the same manner as in Example 1, on a SUS304 substrate,
The CuAl alloy reflective layer was formed under the conditions shown in Table 25. Next, the surface of the reflective layer was etched using phosphoric acid nitrate shown in Table 25. A part of the substrate subjected to the etching treatment was evaluated (Sample 7-1), and thereafter, Example 1
Similarly, a ZnO transparent electrode layer was formed under the conditions shown in Table 25, and part of the substrate was left for evaluation (Sample 7-2).
Other substrates were pin-type semiconductor layers under the conditions shown in Table 25,
An In 2 O 3 transparent electrode and a current collecting electrode were formed to produce a photovoltaic element (actual-7).

【0332】次にZnO薄膜層上に多室分離型の堆積装
置(不図示)でa−Siからなるn層及びμc−Siか
らなるp層、poly−Siからなるi層を順次形成し
た。
Next, an n-layer made of a-Si, a p-layer made of μc-Si, and an i-layer made of poly-Si were sequentially formed on the ZnO thin film layer by a multi-chamber separation type deposition apparatus (not shown).

【0333】以下では、作製手順にしたがって説明す
る。
Hereinafter, description will be made in accordance with the manufacturing procedure.

【0334】(1)まず、実施例1と同様の装置でZn
O薄膜層上にa−Siからなるn層を堆積した。
(1) First, using the same apparatus as in Example 1, Zn
An n-layer made of a-Si was deposited on the O thin film layer.

【0335】(2)次に、二重管(不図示)を用いたH
RCVD法による堆積装置(不図示)を用いて、表25
に示す条件でpoly−Siからなるi層を堆積した。
(2) Next, H using a double tube (not shown)
Using a deposition apparatus (not shown) by the RCVD method, Table 25 was used.
An i-layer made of poly-Si was deposited under the following conditions.

【0336】(3)そして更に実施例1と同様の装置を
用いてμc−Siからなるp層を堆積した。
(3) Further, using the same apparatus as in Example 1, a p-layer made of μc-Si was deposited.

【0337】(4)その後、実施例1と同様に表25に
示す条件でIn23透明電極、集電電極を形成し光起電
力素子を作製した(実−7)。
(4) Thereafter, an In 2 O 3 transparent electrode and a current collecting electrode were formed under the conditions shown in Table 25 in the same manner as in Example 1 to produce a photovoltaic element (Example-7).

【0338】[0338]

【表25】 [Table 25]

【0339】(比較例7−1)本例では、反射層の表面
処理を行う際に、りん硝酢酸による処理時間を3秒とし
た点が実施例7と異なる。
(Comparative Example 7-1) This example is different from Example 7 in that the surface treatment of the reflection layer was performed with a phosphoric acid acetic acid treatment time of 3 seconds.

【0340】他の点は実施例7と同じ条件で、サンプル
(サンプル比7−1)、(サンプル比7−4)及び光起
電力素子(比7−1)を作製した。
The other conditions were the same as in Example 7, and samples (sample ratio 7-1), (sample ratio 7-4) and a photovoltaic element (ratio 7-1) were produced.

【0341】(比較例7−2)本例では、反射層の表面
処理を行う際に、りん硝酢酸の溶液温度を80℃とした
点が実施例7と異なる。
(Comparative Example 7-2) This example is different from Example 7 in that the surface temperature of the phosphoric acid acetic acid was set to 80 ° C. when performing the surface treatment of the reflection layer.

【0342】他の点は実施例7と同じ条件で、サンプル
(サンプル比7−2)、(サンプル比7−5)及び光起
電力素子(比7−2)を作製した。
The other conditions were the same as in Example 7, and samples (sample ratio 7-2), (sample ratio 7-5) and photovoltaic elements (ratio 7-2) were produced.

【0343】(比較例7−3)本例では、反射層の表面
処理を行う際に、りん硝酢酸による処理時間を20分と
した点が実施例7と異なる。
(Comparative Example 7-3) This example is different from Example 7 in that the surface treatment of the reflective layer was performed with phosphoric acid acetic acid for 20 minutes.

【0344】他の点は実施例7と同じ条件で、サンプル
(サンプル比7−3)、(サンプル比7−6)及び光起
電力素子(比7−3)を作製した。
The other conditions were the same as in Example 7, and samples (sample ratio 7-3), (sample ratio 7-6) and photovoltaic elements (ratio 7-3) were produced.

【0345】以下では、実施例1と同様に表面処理を行
った反射層、すなわち(サンプル実7−1)、(サンプ
ル比7−1)、(サンプル比7−2)、(サンプル比7
−3)について評価した結果について述べる。それぞれ
表面形状観察を行い、結晶粒径、基板表面の粗さ(最大
ピークトウピーク値、以下「Rmax」)からRmaxの差
(Rmax(差)と記す)を求め、基板断面の概略形を調
べた。
In the following, the reflective layer subjected to the surface treatment in the same manner as in Example 1, ie, (Sample 7-1), (Sample ratio 7-1), (Sample ratio 7-2), (Sample ratio 7-2)
The results of the evaluation of (-3) will be described. Observe the surface shape of each, determine the difference in Rmax (Rmax (difference)) from the crystal grain size and the surface roughness of the substrate (maximum peak-to-peak value, hereinafter "Rmax"), and examine the schematic shape of the cross section of the substrate. Was.

【0346】これらの結果を表26に示した。The results are shown in Table 26.

【0347】[0347]

【表26】 [Table 26]

【0348】実施例1と同様に(サンプル実7−2)で
は表26のように表面が結晶粒毎に凸凹を有する部分と
平坦な部分に分かれており、凸凹を有する部分と平坦な
部分のRmaxには差があるのに対し、(サンプル比7−
1)では全体的に結晶粒は平坦でありRmaxに差はな
く、(サンプル比7−2)、(サンプル比7−3)にお
いては全体的にピラミッド型の凸凹構造となっておりR
maxも差がないものとなった。
In the same manner as in Example 1 (Sample 7-2), as shown in Table 26, the surface is divided into irregular portions and flat portions for each crystal grain. While there is a difference in Rmax, (sample ratio 7−
In (1), the crystal grains are entirely flat and there is no difference in Rmax. In (sample ratio 7-2) and (sample ratio 7-3), the entire structure has a pyramid-shaped uneven structure.
There was no difference in max.

【0349】また、実施例1と同様に透明導電層まで作
製した基板、すなわち(サンプル実7−2)、(サンプ
ル比7−4)、(サンプル比7−5)、(サンプル比7
−6)については、それぞれ表面形状観察を行い、Zn
O結晶粒径を調べ全反射率及び乱反射率を求めた。
The substrates prepared up to the transparent conductive layer in the same manner as in Example 1, namely, (Sample 7-2), (Sample ratio 7-4), (Sample ratio 7-5), (Sample ratio 7-7)
For -6), the surface shape was observed and Zn
The O crystal grain size was examined, and the total reflectance and irregular reflectance were determined.

【0350】これらの結果を表27に示した。The results are shown in Table 27.

【0351】[0351]

【表27】 [Table 27]

【0352】実施例1と同様に(サンプル実7−2)で
は表27のように透明導電層を形成するZnOの結晶粒
径が大きく、全反射率/乱反射率、共に優れているのに
対し、(サンプル比7−4)では結晶粒径が小さく乱反
射率が低く、(サンプル比7−5)、(サンプル比7−
6)においては全反射率/乱反射率共に非常に低いもの
となった。
In the same manner as in Example 1 (Sample 7-2), as shown in Table 27, the crystal grain size of ZnO forming the transparent conductive layer was large, and both total reflectance / diffuse reflectance were excellent. , (Sample ratio 7-4), the crystal grain size was small and the diffuse reflectance was low, (sample ratio 7-5), (sample ratio 7-
In 6), both the total reflectance and the irregular reflectance were very low.

【0353】以下では、実施例5と同様に、上述した実
施例7、比較例7−1、比較例7−2、及び比較例7−
3で作製した光起電力素子、すなわち(実−7)、(比
7−1)、(比7−2)及び(比7−3)について評価
した結果について述べる。まず、それぞれ3個づつ作製
し、更に25個づつのサブセルに分けた後、暗所で−
1.0Vの逆バイアス電圧をかけた状態でシャント抵抗
を測定した。シャント抵抗の基準値を4×104Ωcm2
とし、歩留りを調べた。更に実施例1と同様に密着性試
験、初期光電変換効率(光起電力/入射光電力)、光劣
化、高温高湿度逆バイアス(HHRB)劣化、及び温湿
度劣化の測定を行なった。
In the following, similarly to Example 5, the above-described Example 7, Comparative Example 7-1, Comparative Example 7-2, and Comparative Example 7-
The results of evaluating the photovoltaic elements manufactured in No. 3, that is, (real-7), (ratio 7-1), (ratio 7-2) and (ratio 7-3) will be described. First, each of the three cells was fabricated and then divided into 25 subcells.
The shunt resistance was measured with a reverse bias voltage of 1.0 V applied. The reference value of the shunt resistor is 4 × 10 4 Ωcm 2
Then, the yield was checked. Further, in the same manner as in Example 1, an adhesion test, measurement of initial photoelectric conversion efficiency (photovoltaic power / incident light power), photodegradation, high-temperature high-humidity reverse bias (HHRB) degradation, and temperature-humidity degradation were performed.

【0354】これらの結果を表28に示した。The results are shown in Table 28.

【0355】[0355]

【表28】 [Table 28]

【0356】測定の結果、(実−7)に対して(比7−
1)は歩留り、密着性において低い値となった。また各
劣化試験後の光電変換変換効率も劣っているが、これら
の差は主に密着性に起因するシリーズ抵抗の低下による
FFの低下が原因である。(実−7)に対して(比7−
2)、(比7−3)は、初期光電変換効率、及び各劣化
後の光電変換効率が全て低い値となった。初期光電変換
効率については、全反射率及び乱反射率の低下により短
絡電流(Jsc)が減少したためであり、各劣化後の光電
変換効率については主に開放電圧(Voc)の低下による
ものであった。
As a result of the measurement, (comparative 7-
1) was low in yield and adhesion. Although the photoelectric conversion conversion efficiencies after each deterioration test are also inferior, these differences are mainly due to a decrease in FF due to a decrease in series resistance due to adhesion. (Comparative 7-)
In 2) and (ratio 7-3), the initial photoelectric conversion efficiency and the photoelectric conversion efficiency after each deterioration were all low values. The initial photoelectric conversion efficiency was due to a decrease in short-circuit current (Jsc) due to a decrease in total reflectance and irregular reflectance, and the photoelectric conversion efficiency after each deterioration was mainly due to a decrease in open-circuit voltage (Voc). .

【0357】以上のように本発明の光起電力素子(実−
7)は、従来の光起電力素子(比7−1)、(比7−
2)、(比7−3)よりも優れた特性を有することが分
かった。
As described above, the photovoltaic device of the present invention (actual
7) are conventional photovoltaic elements (ratio 7-1), (ratio 7-
2) It was found to have characteristics superior to (Comparative 7-3).

【0358】(実施例8)本例では、反射層の多結晶平
均粒径と、反射層の表面粗さの差(Rmax(差))との
関係を調べた。実施例3と同様に、ドライエッチング装
置を用いて反射層表面のエッチング処理を行い、反射層
材料としてAl,CuAl,AgAl,Ag,Cu,C
uMg,AlSiを用いた図1の構成を有する光起電力
素子を作製した。
Example 8 In this example, the relationship between the average polycrystalline grain size of the reflective layer and the difference (Rmax (difference)) in the surface roughness of the reflective layer was examined. In the same manner as in Example 3, the surface of the reflective layer is etched using a dry etching apparatus, and Al, CuAl, AgAl, Ag, Cu, C
A photovoltaic device using uMg and AlSi and having the configuration shown in FIG. 1 was manufactured.

【0359】実施例3と同様にSUS基板上に、表29
に示す反射層の形成を行った。次に反射層の表面処理と
して表29に示すエッチング処理を行った。エッチング
処理を行った基板の一部は評価し(サンプル実8−1〜
81)、その後実施例3と同様に表29に示す条件でZ
nO透明電極層を形成し、基板の一部は評価用に残し
(サンプル実8−1〜81)、その他の基板は表29に
示す条件で実施例1と全く同様にpin型半導体層、I
23透明電極、集電電極を形成し光起電力素子を作製
した(実−1〜81)。
In the same manner as in Example 3, a SUS
Was formed. Next, an etching treatment shown in Table 29 was performed as a surface treatment of the reflection layer. A part of the substrate subjected to the etching treatment was evaluated (samples 8-1 to 8-1).
81) Then, as in Example 3, Z
An nO transparent electrode layer is formed, a part of the substrate is left for evaluation (Samples 8-1 to 81), and the other substrates are the same as in Example 1 under the conditions shown in Table 29, and the pin type semiconductor layer,
n 2 O 3 transparent electrodes, to form a collecting electrode to fabricate a photovoltaic element (real -1~81).

【0360】[0360]

【表29】 [Table 29]

【0361】実施例1と同様に反射層の表面処理まで行
った基板、(サンプル実8−1〜81)については表面
形状観察を行い、結晶粒径、基板表面の粗さ(Rmax)
の差(Rmax(差))及び基板断面の概略形を調べた。
The surface shape of the substrate (samples 8-1 to 81) which had been subjected to the surface treatment of the reflective layer in the same manner as in Example 1 was observed, and the crystal grain size and the substrate surface roughness (Rmax) were measured.
(Rmax (difference)) and the schematic shape of the cross section of the substrate were examined.

【0362】これらの結果を表30に示した。The results are shown in Table 30.

【0363】[0363]

【表30】 [Table 30]

【0364】表30から、反射層の結晶粒径は0.05
μm〜2500μm、反射層表面粗さの差(Rmax
(差))は0〜2.5μmの範囲にあることが分かっ
た。
According to Table 30, the crystal grain size of the reflection layer was 0.05.
μm to 2500 μm, the difference in the surface roughness of the reflective layer (Rmax
(Difference) was found to be in the range of 0 to 2.5 μm.

【0365】実施例1と同様に透明導電層まで作製した
基板(サンプル実8−1〜81)については、それぞれ
表面形状観察を行い、ZnO結晶粒径を調べ全反射率及
び乱反射率を求めた。その結果、結晶粒径はRmax
(差)が0.01μm以上であれば良好な大きさに成長
することがわかった。一方全反射率及び乱反射率は、R
max(差)が0.01μmより小さければ乱反射率が低
く、1.50μmより大きくなると全反射率が落ちてき
てしまう結果となった。
For the substrates (samples 8-1 to 81-81) fabricated up to the transparent conductive layer in the same manner as in Example 1, the surface shape was observed, the ZnO crystal grain size was checked, and the total reflectance and irregular reflectance were determined. . As a result, the crystal grain size becomes Rmax
It was found that when the (difference) was 0.01 μm or more, the cells grew to a good size. On the other hand, the total reflectance and the irregular reflectance are R
If max (difference) is smaller than 0.01 μm, the diffuse reflectance is low, and if max (difference) is larger than 1.50 μm, the total reflectance is reduced.

【0366】好適なエッチング条件(サンプル実8−2
1〜24、30〜33、39〜42、48〜51)であ
ればZnOの結晶粒径が大きく、全反射率/乱反射率、
共に優れていることがわかった。
Suitable etching conditions (Sample 8-2)
1 to 24, 30 to 33, 39 to 42, and 48 to 51), the crystal grain size of ZnO is large, and the total reflectance / diffuse reflectance;
Both proved to be excellent.

【0367】実施例1と同様に、光起電力素子(実8−
1〜81)については、それぞれ3個づつ作製し、更に
25個づつのサブセルに分けた後、歩留りを調べ、更に
密着性試験、高温高湿度逆バイアス(HHRB)劣化、
及び温湿度劣化の各試験を行なった。
In the same manner as in Example 1, the photovoltaic element (actual 8-
1 to 81), each was manufactured in three pieces, and further divided into 25 subcells, and the yield was examined. Further, the adhesion test, the high-temperature high-humidity reverse bias (HHRB) deterioration,
Each test of temperature and humidity deterioration was performed.

【0368】これらの結果を表31〜34に示した。The results are shown in Tables 31 to 34.

【0369】[0369]

【表31】 [Table 31]

【0370】[0370]

【表32】 [Table 32]

【0371】[0371]

【表33】 [Table 33]

【0372】[0372]

【表34】 [Table 34]

【0373】測定の結果、(実8−21〜24、30〜
33、39〜42、48〜51)に対してその他のもの
は歩留り、密着性において低い値となった。また各結晶
粒径が0.1μmより小さいものまたはRmax(差)が
0.01μmより小さいものについては、劣化試験後の
光電変換変換効率も劣っているが、これらは主に密着性
に起因するシリーズ抵抗の低下によるFFの低下が原因
である。また、結晶粒径が2000μmより大さいもの
またはRmax(差)が1.50μmより大きいものにつ
いては、各劣化後の光電変換効率が全て低い値となった
がこれは主に開放電圧(Voc)の低下によるものであっ
た。
As a result of the measurement, (Examples 8-21 to 24, 30 to
33, 39 to 42, and 48 to 51), the others had low yield and adhesion. When the crystal grain size is smaller than 0.1 μm or Rmax (difference) is smaller than 0.01 μm, the photoelectric conversion efficiency after the deterioration test is inferior, but these are mainly caused by adhesion. This is due to a decrease in FF due to a decrease in series resistance. When the crystal grain size was greater than 2000 μm or the Rmax (difference) was greater than 1.50 μm, the photoelectric conversion efficiencies after each deterioration were all low values, but this was mainly due to the open circuit voltage (Voc). Due to the decrease in

【0374】以上のように本発明の多結晶基板の多結晶
平均粒径が0.1μm〜2mmで、Rmax(差)が0.
01μm〜1.5μmである光起電力素子は、優れた特
性を有することが分かった。
As described above, the polycrystalline substrate of the present invention has an average polycrystalline particle diameter of 0.1 μm to 2 mm and an Rmax (difference) of 0.1 μm.
It was found that the photovoltaic element having a size of from 01 μm to 1.5 μm had excellent characteristics.

【0375】(実施例9)本例では、多結晶基板の段差
に関して調べた。酸を用いて反射層表面のエッチング処
理を行い、反射層材料としてAl,CuAl,AgA
l,Ag,Cu,CuMg,AlSiを用いた図1の構
成を有する光起電力素子を作製した。
(Embodiment 9) In this embodiment, a step of a polycrystalline substrate was examined. The surface of the reflective layer is etched using an acid, and Al, CuAl, AgA
A photovoltaic element having the configuration shown in FIG. 1 using 1, Ag, Cu, CuMg, and AlSi was manufactured.

【0376】実施例8と同様にSUS基板上に、表35
に示す反射層の形成を行った。次に反射層の表面処理と
して表35に示すエッチング処理を行った。エッチング
処理を行った基板の一部は評価し、その後実施例8と同
様に表35に示す条件でZnO透明電極層を形成し、表
35に示す条件で実施例8と全く同様にpin型半導体
層、In23透明電極、集電電極を形成し光起電力素子
を作製した。
In the same manner as in Example 8, on a SUS substrate, Table 35
Was formed. Next, an etching treatment shown in Table 35 was performed as a surface treatment of the reflection layer. A part of the substrate subjected to the etching treatment was evaluated, and then a ZnO transparent electrode layer was formed under the conditions shown in Table 35 in the same manner as in Example 8, and the pin-type semiconductor was completely formed in the same manner as in Example 8 under the conditions shown in Table 35. A layer, an In 2 O 3 transparent electrode and a current collecting electrode were formed to produce a photovoltaic device.

【0377】[0377]

【表35】 [Table 35]

【0378】実施例8と同様に表面処理まで行った基板
については表面形状観察を行い、結晶粒径が6.0μ
m、Rmax(差)が0.2μmである基板を選んだ後、
Rmaxの分布を調べた。その結果、Rmaxは0.005〜
1.5μmの範囲であることが分かった。
With respect to the substrate which had been subjected to the surface treatment in the same manner as in Example 8, the surface shape was observed, and the crystal grain size was 6.0 μm.
After selecting a substrate having m and Rmax (difference) of 0.2 μm,
The distribution of Rmax was examined. As a result, Rmax is 0.005
It was found to be in the range of 1.5 μm.

【0379】これらの基板は実施例8と同様に、光起電
力素子まで作製し、歩留りを調べ、更に密着性試験、高
温高湿度逆バイアス(HHRB)劣化、及び温湿度劣化
の各試験を行なった。
As in Example 8, these substrates were fabricated up to the photovoltaic element, the yield was examined, and the adhesion test, the high temperature / high humidity reverse bias (HHRB) deterioration, and the temperature / humidity deterioration tests were performed. Was.

【0380】これらの結果を表36〜39に示した。The results are shown in Tables 36 to 39.

【0381】[0381]

【表36】 [Table 36]

【0382】[0382]

【表37】 [Table 37]

【0383】[0383]

【表38】 [Table 38]

【0384】[0384]

【表39】 [Table 39]

【0385】測定の結果、Rmaxが0.01〜1.00
μmであるものは全ての試験に対して良好な結果を示し
たが、Rmaxが0.01μm以下のものは歩留り、密着
性試験後の光電変換効率において低い値となった。これ
らは主に密着性に起因するシリーズ抵抗の低下によるF
Fの低下が原因である。Rmaxが1.00μmよりも大
きいものは、歩留り、密着性においてそれほど悪い値で
はないものの、他の劣化試験後の光電変換変換効率は大
幅に劣っている。これらについては、主に開放電圧(V
oc)の低下によるものであった。
As a result of the measurement, Rmax was 0.01 to 1.00.
Those having a thickness of μm showed good results in all the tests, but those having an Rmax of 0.01 μm or less had a low yield and a low value in the photoelectric conversion efficiency after the adhesion test. These are mainly due to a decrease in series resistance caused by adhesion.
This is due to a decrease in F. When Rmax is larger than 1.00 μm, the yield and the adhesion are not so bad values, but the photoelectric conversion efficiency after other deterioration tests is significantly inferior. For these, the open circuit voltage (V
oc).

【0386】以上のように本発明の多結晶基板の段差が
0.01μm〜1μmである光起電力素子は、優れた特
性を有することが分かった。
As described above, it has been found that the photovoltaic device of the present invention in which the step of the polycrystalline substrate is 0.01 μm to 1 μm has excellent characteristics.

【0387】(実施例10)本例では、実施例9と同様
に、Al,CuAl,AgAl,Ag,Cu,CuM
g,AlSiを反射層材料として用い、酸によるエッチ
ング処理を行い、図1の構成を有する光起電力素子を作
製した。
(Embodiment 10) In this embodiment, similarly to Embodiment 9, Al, CuAl, AgAl, Ag, Cu, CuM
g, AlSi was used as a material for the reflective layer, and an etching treatment was performed with an acid to produce a photovoltaic device having the configuration shown in FIG.

【0388】実施例9と同様にSUS基板上に、表40
に示す反射層の形成を行った。次に反射層の表面処理と
して表40に示すエッチング処理を行った。エッチング
処理を行った基板の一部は評価し、その後実施例9と同
様に表40に示す条件でZnO透明電極層を形成し、表
40に示す条件で実施例9と全く同様にpin型半導体
層、In23透明電極、集電電極を形成し光起電力素子
を作製した。
As in the case of the ninth embodiment, on the SUS substrate,
Was formed. Next, an etching treatment shown in Table 40 was performed as a surface treatment of the reflection layer. A part of the substrate subjected to the etching treatment was evaluated, and then a ZnO transparent electrode layer was formed under the conditions shown in Table 40 in the same manner as in Example 9; A layer, an In 2 O 3 transparent electrode and a current collecting electrode were formed to produce a photovoltaic device.

【0389】[0389]

【表40】 [Table 40]

【0390】実施例8と同様に表面処理まで行った基板
については表面形状観察を行い、結晶粒径が6.5μ
m、Rmax(差)が0.3μmである基板を選んだ後、
多結晶粒界に沿った段差あるいは凹凸の高低の分布(略
して「段差」と記す)を調べた。その結果、段差の分布
は0.005〜2.5μmの範囲であることが分かっ
た。
The surface shape of the substrate which had been subjected to the surface treatment in the same manner as in Example 8 was observed, and the crystal grain size was 6.5 μm.
After selecting a substrate having m and Rmax (difference) of 0.3 μm,
The distribution of steps or irregularities along the polycrystalline boundaries (abbreviated as “steps”) was examined. As a result, it was found that the distribution of the steps was in the range of 0.005 to 2.5 μm.

【0391】これらの基板は実施例9と同様に、光起電
力素子まで作製し、歩留りを調べ、更に密着性試験、高
温高湿度逆バイアス(HHRB)劣化、及び温湿度劣化
の各試験を行なった。
These substrates were fabricated up to the photovoltaic element in the same manner as in Example 9, the yield was examined, and an adhesion test, a high-temperature high-humidity reverse bias (HHRB) deterioration test, and a temperature-humidity deterioration test were performed. Was.

【0392】これらの結果を表41〜44に示した。[0392] The results are shown in Tables 41 to 44.

【0393】[0393]

【表41】 [Table 41]

【0394】[0394]

【表42】 [Table 42]

【0395】[0395]

【表43】 [Table 43]

【0396】[0396]

【表44】 [Table 44]

【0397】測定の結果、段差が0.01〜2.00μ
mであるものは全ての試験に対して良好な結果を示した
が、段差が0.01μm以下のものは歩留り、密着性試
験後の光電変換効率において低い値となった。これらは
主に密着性に起因するシリーズ抵抗の低下によるFFの
低下が原因である。段差が2.00μmよりも大きいも
のは、歩留り、密着性においてそれほど悪い値ではない
ものの、他の劣化試験後の光電変換変換効率は大幅に劣
っている。これらについては、主に開放電圧(Voc)の
低下によるものであった。
As a result of the measurement, the step was 0.01 to 2.00 μm.
Those with m showed good results in all the tests, but those with a step difference of 0.01 μm or less yielded low values in the photoelectric conversion efficiency after the adhesion test. These are mainly caused by a decrease in FF due to a decrease in series resistance due to adhesion. When the step is larger than 2.00 μm, the yield and adhesion are not so bad values, but the photoelectric conversion efficiency after other deterioration tests is significantly inferior. These were mainly due to a decrease in open circuit voltage (Voc).

【0398】以上のように本発明の多結晶基板の段差が
0.01μm〜2μmである光起電力素子は、優れた特
性を有することが分かった。
As described above, it was found that the photovoltaic device of the present invention in which the step of the polycrystalline substrate was 0.01 μm to 2 μm had excellent characteristics.

【0399】[0399]

【発明の効果】請求項1の発明によれば、基板の上に多
結晶質薄膜を形成し、前記多結晶質薄膜の上に非単結晶
半導体を形成した光起電力素子において、前記多結晶質
薄膜の個々の結晶粒の表面の平坦性に差があり、前記多
結晶質薄膜の表面に、凹凸の形成された表面を有する多
結晶粒と平坦な表面を有する多結晶粒が混在する多結晶
質薄膜を用いたことによって、以下のような効果があ
る。
According to the first aspect of the present invention, there is provided a photovoltaic device in which a polycrystalline thin film is formed on a substrate and a non-single-crystal semiconductor is formed on the polycrystalline thin film. There is a difference in the flatness of the surfaces of the individual crystal grains of the crystalline thin film, and the polycrystalline thin film has a mixture of polycrystalline grains having a surface with irregularities and polycrystalline grains having a flat surface. The use of a crystalline thin film has the following effects.

【0400】まず、表面が平坦な従来の多結晶薄膜を用
いた場合に比べて、多結晶質薄膜の上に積層する薄膜と
多結晶薄膜との密着性が向上し、光起電力素子の製造工
程において、多結晶薄膜と上に積層する薄膜との間で剥
離することがなくなり、製造工程の制御性と自由度が向
上すると同時に、光起電力素子の製造の歩留まりが向上
した。また、高温高湿サイクルテスト、塩水試験等の耐
候性加速試験の結果、耐候性が向上した。さらに、スク
ラッチテスト、曲げ試験等の機械的強度の試験の結果、
耐久性が向上した。また、多結晶質薄膜表面の凹凸によ
って、光起電力素子の裏面における乱反射が増大して、
半導体層で吸収しきれなかった長波長光が散乱されて半
導体層内での光路長が延び、光起電力素子の短絡電流
(Jsc)が増大して、光電変換効率が向上した。また、
光起電力素子のシリーズ抵抗が減少して、フィルファク
ター(FF)が向上し、光電変換効率が向上した。
First, the adhesion between the thin film laminated on the polycrystalline thin film and the polycrystalline thin film is improved as compared with the case where a conventional polycrystalline thin film having a flat surface is used. In the process, peeling between the polycrystalline thin film and the thin film laminated thereon is eliminated, and the controllability and the degree of freedom of the manufacturing process are improved, and the production yield of the photovoltaic element is improved. In addition, as a result of accelerated weather resistance tests such as a high-temperature and high-humidity cycle test and a salt water test, weather resistance was improved. Furthermore, as a result of mechanical strength tests such as a scratch test and a bending test,
Durability improved. In addition, irregular reflection on the back surface of the photovoltaic element increases due to unevenness of the surface of the polycrystalline thin film,
The long-wavelength light that could not be absorbed by the semiconductor layer was scattered, the optical path length in the semiconductor layer was extended, the short-circuit current (Jsc) of the photovoltaic element was increased, and the photoelectric conversion efficiency was improved. Also,
The series resistance of the photovoltaic element was reduced, the fill factor (FF) was improved, and the photoelectric conversion efficiency was improved.

【0401】また、表面に一様に凹凸を形成した従来の
多結晶質薄膜を用いた場合に比べて、光起電力素子のリ
ーク電流が減少し、光起電力素子の製造の歩留まりが向
上した。また、光起電力素子の短絡電流(Jsc)を高い
値に維持しつつ、開放電圧(Voc)とフィルファクター
(FF)が向上して、光電変換効率が向上した。
Further, compared to the case of using a conventional polycrystalline thin film having a surface with unevenness uniformly, the leakage current of the photovoltaic element was reduced, and the yield of the photovoltaic element was improved. . Further, the open-circuit voltage (Voc) and the fill factor (FF) were improved while the short-circuit current (Jsc) of the photovoltaic element was maintained at a high value, and the photoelectric conversion efficiency was improved.

【0402】さらに、多結晶質薄膜の上に積層する薄膜
も、多結晶質である場合、上に積層する多結晶質薄膜の
配向性が向上し、多結晶の平均粒径が増大し、多結晶の
粒径のばらつきが小さくなった。その結果、光起電力素
子のシリーズ抵抗が減少し、フィルファクター(FF)
が向上すると同時に、光の散乱がさらに促進されて、短
絡電流(Jsc)が増大した。
Further, when the thin film laminated on the polycrystalline thin film is also polycrystalline, the orientation of the polycrystalline thin film laminated thereon is improved, the average grain size of the polycrystal is increased, and The variation in crystal grain size was reduced. As a result, the series resistance of the photovoltaic element decreases, and the fill factor (FF)
At the same time, light scattering was further promoted and the short-circuit current (Jsc) increased.

【0403】また請求項2の発明によれば、前記基板の
表面が凹凸を有することによって、基板と前記多結晶質
薄膜の密着性が向上し、光起電力素子の製造工程の制御
性と自由度が向上すると同時に、光起電力素子の製造の
歩留まりが向上し、また光起電力素子の耐候性、耐久性
が向上した。
According to the second aspect of the present invention, since the surface of the substrate has irregularities, the adhesion between the substrate and the polycrystalline thin film is improved, and the controllability and the freedom of the manufacturing process of the photovoltaic element are improved. At the same time, the production yield of the photovoltaic device was improved, and the weather resistance and durability of the photovoltaic device were improved.

【0404】また請求項3の発明によれば、前記多結晶
質薄膜を構成する主たる材料が、金属又は合金であるこ
とによって、光起電力素子の裏面電極としての機能を備
える。また、多結晶質薄膜の個々の結晶粒の表面の平坦
性に差をつけることが容易になった。また、本発明の用
途に適した粒径の多結晶を形成し易くなる。また、基板
が金属あるいは合金である場合には、基板と前記多結晶
質薄膜の密着性が向上する。
According to the third aspect of the present invention, since the main material constituting the polycrystalline thin film is a metal or an alloy, the polycrystalline thin film has a function as a back electrode of the photovoltaic element. Further, it is easy to make a difference in the flatness of the surface of each crystal grain of the polycrystalline thin film. Further, it becomes easy to form polycrystals having a particle size suitable for the use of the present invention. When the substrate is a metal or an alloy, the adhesion between the substrate and the polycrystalline thin film is improved.

【0405】また請求項4の発明によれば、前記多結晶
質薄膜を構成する主たる材料が、金、銀、銅、アルミニ
ウム、マグネシウム等の可視から赤外光の反射率の高い
金属であることによって、以下のような効果がある。
According to the invention of claim 4, the main material constituting the polycrystalline thin film is a metal having high reflectance from visible to infrared light, such as gold, silver, copper, aluminum and magnesium. Has the following effects.

【0406】すなわち、光起電力素子の裏面の反射率が
さらに向上し、半導体層の光吸収が増大して、光起電力
素子の短絡電流(Jsc)がさらに向上した。
That is, the reflectance of the back surface of the photovoltaic element was further improved, the light absorption of the semiconductor layer was increased, and the short-circuit current (Jsc) of the photovoltaic element was further improved.

【0407】また、反射率の高い金属による多結晶質薄
膜が、多結晶の個々の結晶粒の表面の平坦性に差があ
り、表面に凹凸の形成された多結晶粒と表面が平坦な多
結晶粒が混在することによって、高い乱反射と高い短絡
電流(Jsc)を維持しながらも、上述の反射率の高い金
属が、半導体層に拡散したり、マイグレーションを起こ
すことがほとんど無くなり、光起電力素子の製造の歩留
まりが顕著に向上した。また、光起電力素子のリーク電
流が減少し、開放電圧(Voc)とフィルファクター(F
F)が向上した。
Also, a polycrystalline thin film made of a metal having a high reflectance has a difference in the flatness of the surface of each of the polycrystalline grains, and a polycrystalline thin film having irregularities on the surface and a polycrystalline thin film having a flat surface. Due to the coexistence of crystal grains, the above-mentioned metal having high reflectivity hardly diffuses into the semiconductor layer or causes migration while maintaining high diffuse reflection and high short-circuit current (Jsc), and photovoltaic power The production yield of the device was significantly improved. Also, the leakage current of the photovoltaic element decreases, and the open circuit voltage (Voc) and the fill factor (F
F) improved.

【0408】また、前記多結晶質薄膜の主たる材料に、
アルミニウムを用いた場合であっても、本発明のごとく
アルミニウムの表面を結晶粒の表面の平坦性に差があ
り、表面に凹凸の形成された多結晶粒と表面が平坦な多
結晶粒が混在するようにすることによって、裏面で光を
散乱させつつ、透明導電層を積層した場合も含めてアル
ミニウム表面の全反射率が低下してしまうことがなくな
り、アルミニウム表面の高い全反射率によって半導体層
の光吸収が向上し、光起電力素子の短絡電流(Jsc)が
向上した。また、アルミニウムとその上に積層する薄膜
の間の密着性も向上し、製造工程の自由度と制御性が向
上し、製造の歩留まりが向上し、光起電力素子の耐候
性、耐久性が向上した。
[0408] The main material of the polycrystalline thin film is
Even when aluminum is used, as in the present invention, there is a difference in the flatness of the surface of the crystal grains on the aluminum surface, and polycrystal grains having irregularities on the surface and polycrystal grains having a flat surface are mixed. By doing so, while the light is scattered on the back surface, the total reflectance of the aluminum surface including the case where the transparent conductive layer is laminated does not decrease, and the semiconductor layer is formed by the high total reflectance of the aluminum surface. And the short-circuit current (Jsc) of the photovoltaic element was improved. In addition, the adhesion between aluminum and the thin film laminated on it is also improved, the flexibility and controllability of the manufacturing process are improved, the manufacturing yield is improved, and the weather resistance and durability of the photovoltaic element are improved. did.

【0409】また請求項5の発明によれば、前記多結晶
質薄膜と前記非単結晶半導体の間に、透明導電層を形成
したことによって、以下のような効果がある。
According to the invention of claim 5, the following effects are obtained by forming a transparent conductive layer between the polycrystalline thin film and the non-single-crystal semiconductor.

【0410】すなわち、裏面反射層を兼ねる前記多結晶
質薄膜と透明導電層の組み合わせによって、特に長波長
光に於て光起電力素子の裏面の反射率が向上すること
と、請求項1の特徴を有する多結晶質薄膜によって乱反
射が向上することとの相乗効果によって、半導体層内の
光路長が延びて、光吸収が増大し、光起電力素子の短絡
電流(Jsc)がさらに増大し、光電変換効率がさらに向
上した。なおかつ、前記多結晶質薄膜と透明導電層との
密着性が向上することによって、また、透明導電層が適
度な抵抗値を持つことで、半導体層の欠陥領域中を流れ
る電流が減少することによって、光起電力素子の製造工
程の自由度と制御性が向上し、製造の歩留まりが向上
し、光起電力素子の耐候性、耐久性が向上した。また、
多結晶薄膜が請求項1の特徴を有することによって、透
明導電層の配向性が向上し、透明導電層の多結晶の平均
粒径が増大し、粒径のばらつきが小さくなった。その結
果、光起電力素子のシリーズ抵抗が減少し、フィルファ
クター(FF)が向上すると同時に、光の散乱がさらに
促進されて、短絡電流(Jsc)が増大した。
That is, the combination of the polycrystalline thin film also serving as the backside reflection layer and the transparent conductive layer improves the reflectance of the backside of the photovoltaic element, especially for long-wavelength light. The optical path length in the semiconductor layer is extended, the light absorption is increased, the short-circuit current (Jsc) of the photovoltaic element is further increased, and Conversion efficiency was further improved. In addition, by improving the adhesion between the polycrystalline thin film and the transparent conductive layer, and by reducing the current flowing in the defect region of the semiconductor layer by the transparent conductive layer having an appropriate resistance value. Thus, the degree of freedom and controllability of the manufacturing process of the photovoltaic element were improved, the production yield was improved, and the weather resistance and durability of the photovoltaic element were improved. Also,
When the polycrystalline thin film has the features of claim 1, the orientation of the transparent conductive layer is improved, the average grain size of the polycrystal of the transparent conductive layer is increased, and the variation of the grain size is reduced. As a result, the series resistance of the photovoltaic element was reduced, and the fill factor (FF) was improved. At the same time, light scattering was further promoted, and the short-circuit current (Jsc) was increased.

【0411】また請求項6の発明によれば、前記透明導
電層の表面が、前記多結晶質薄膜の多結晶の粒界に応じ
て平坦性に差があり、表面に凹凸の形成された領域と表
面が平坦な領域が混在することによって、以下のような
効果がある。
According to the invention of claim 6, the surface of the transparent conductive layer has a difference in flatness according to a polycrystalline grain boundary of the polycrystalline thin film, and the surface of the polycrystalline thin film has irregularities. And a region having a flat surface are mixed, the following effects are obtained.

【0412】すなわち、透明導電層と半導体層の密着性
が向上することによって、光起電力素子の製造工程の自
由度と制御性がさらに向上し、製造の歩留まりがさらに
向上し、光起電力素子の耐候性、耐久性がさらに向上し
た。また、透明導電層の表面に全面にわたってピラミッ
ド形の凹凸が形成されている場合には、ピラミッドの山
の部分に半導体層の欠陥部分を生じ易く、光起電力素子
がシャントしたり、開放電圧(Voc)やフィルファクタ
ー(FF)が低下したりすることがあったが、本発明の
ごとく、透明導電層の表面が、前記多結晶質薄膜の多結
晶粒界に応じて平坦性に差があり、表面に凹凸の形成さ
れた領域と表面が平坦な領域が混在することによって、
光起電力素子の高い歩留まりを維持しつつ、また、高い
開放電圧(Voc)とフィルファクター(FF)を維持し
つつ、透明導電層と半導体層の界面での光の散乱が促進
されて、短絡電流(Jsc)がさらに増大した。
That is, by improving the adhesion between the transparent conductive layer and the semiconductor layer, the degree of freedom and controllability of the manufacturing process of the photovoltaic element are further improved, the production yield is further improved, and the The weather resistance and durability were further improved. In the case where pyramid-shaped irregularities are formed on the entire surface of the transparent conductive layer, a defective portion of the semiconductor layer is likely to be formed on a mountain portion of the pyramid, and the photovoltaic element shunts or an open voltage ( Voc) and fill factor (FF) may be reduced, but as in the present invention, the surface of the transparent conductive layer has a difference in flatness according to the polycrystalline grain boundaries of the polycrystalline thin film. , By mixing the area where the surface is uneven and the area where the surface is flat,
Light scattering at the interface between the transparent conductive layer and the semiconductor layer is promoted while maintaining a high yield of the photovoltaic element and a high open circuit voltage (Voc) and a fill factor (FF), thereby causing a short circuit. The current (Jsc) further increased.

【0413】また請求項7の発明によれば、前記多結晶
質薄膜が透明導電層であることによって、以下のような
効果がある。
According to the seventh aspect of the present invention, the following effects can be obtained when the polycrystalline thin film is a transparent conductive layer.

【0414】すなわち、基板が透光性で、基板側から光
入射する構成の光起電力素子である場合であっても、光
起電力素子の光入射側での光散乱によって、高い短絡電
流(Jsc)を維持しつつ、光起電力素子の製造工程の制
御性と自由度が向上し、製造の歩留まりが向上し、ま
た、光起電力素子の耐候性、耐久性が向上した。また、
透明導電膜の表面に全面にわたってピラミッド形の凹凸
が形成されている場合には、ピラミッドの山の部分に半
導体層の欠陥部分を生じ易く、光起電力素子がシャント
したり、開放電圧(Voc)やフィルファクター(FF)
が低下したりすることがあったが、本発明のごとく、透
明導電層膜の表面が、多結晶粒界に応じて平坦性に差が
あり、表面に凹凸の形成された多結晶粒と表面が平坦な
多結晶粒が混在することによって、光起電力素子の高い
歩留まりを維持しつつ、また、高い開放電圧(Voc)と
フィルファクター(FF)を維持しつつ、透明導電層と
半導体層の界面での光の散乱が促進されて、短絡電流
(Jsc)がさらに増大した。
That is, even when the substrate is a translucent photovoltaic element configured to receive light from the substrate side, the light scattering on the light incident side of the photovoltaic element causes a high short-circuit current ( While maintaining Jsc), the controllability and flexibility of the manufacturing process of the photovoltaic element were improved, the production yield was improved, and the weather resistance and durability of the photovoltaic element were improved. Also,
In the case where pyramid-shaped irregularities are formed on the entire surface of the transparent conductive film, defects in the semiconductor layer are apt to occur at the peaks of the pyramid, and the photovoltaic element shunts and the open-circuit voltage (Voc) And fill factor (FF)
However, as in the present invention, the surface of the transparent conductive layer film has a difference in flatness according to the polycrystalline grain boundaries, and the surface of the polycrystalline grains having irregularities formed on the surface has Of the transparent conductive layer and the semiconductor layer while maintaining a high yield of the photovoltaic element, and maintaining a high open voltage (Voc) and a fill factor (FF) by mixing flat polycrystalline grains. Light scattering at the interface was promoted, and the short-circuit current (Jsc) was further increased.

【0415】また請求項8の発明によれば、前記光起電
力素子の表面が、前記多結晶質薄膜の多結晶の粒界に応
じて平坦性に差があり、表面に凹凸の形成された領域と
表面が平坦な領域が混在することによって、光起電力素
子の光入射側、特に半導体層と上部の透明電極の界面で
の光の散乱が促進されて、半導体層の光入射側と裏面側
の両方で光が散乱されることになり、半導体層内の光路
長がさらに延びて、光吸収が増大し、短絡電流(Jsc)
がさらに増大した。
[0415] According to the invention of claim 8, the surface of the photovoltaic element has a difference in flatness according to the polycrystalline grain boundary of the polycrystalline thin film, and irregularities are formed on the surface. The mixture of the region and the flat surface promotes scattering of light at the light incident side of the photovoltaic element, particularly at the interface between the semiconductor layer and the upper transparent electrode, and the light incident side and the back surface of the semiconductor layer. The light will be scattered on both sides, further increasing the optical path length in the semiconductor layer, increasing light absorption and short circuit current (Jsc)
Increased further.

【0416】また請求項9の発明によれば、前記多結晶
質薄膜の表面に、前記多結晶の粒界に沿った段差、又
は、前記多結晶の粒界部分に隆起若しくは凹みを設ける
ことによって、前記多結晶質薄膜の上に積層する薄膜と
前記多結晶薄膜との密着性がさらに向上し、光起電力素
子の製造工程の自由度と制御性がさらに向上し、製造の
歩留まりがさらに向上し、光起電力素子の耐候性、耐久
性がさらに向上した。また、前記多結晶質薄膜表面の結
晶粒界における段差あるいは凹凸によって、光起電力素
子の裏面における乱反射が増大して、半導体層で吸収し
きれなかった長波長光が散乱されて半導体層内での光路
長が延び、光起電力素子の短絡電流(Jsc)がさらに増
大して、光電変換効率がさらに向上した。さらに、前記
多結晶質薄膜の上に積層する薄膜の配向性がさらに向上
し、薄膜の多結晶の平均粒径がさらに増大した。その結
果、光起電力素子のシリーズ抵抗が減少し、フィルファ
クター(FF)が向上すると同時に、光の散乱がさらに
促進されて、短絡電流(Jsc)が増大した。
[0416] According to the ninth aspect of the present invention, the surface of the polycrystalline thin film is provided with a step along the grain boundary of the polycrystal, or a protrusion or a depression at the grain boundary portion of the polycrystal. The adhesion between the thin film laminated on the polycrystalline thin film and the polycrystalline thin film is further improved, the degree of freedom and controllability of the manufacturing process of the photovoltaic element are further improved, and the production yield is further improved. However, the weather resistance and durability of the photovoltaic element were further improved. In addition, due to steps or irregularities in the crystal grain boundaries on the surface of the polycrystalline thin film, irregular reflection on the back surface of the photovoltaic element increases, and long-wavelength light that could not be absorbed by the semiconductor layer is scattered in the semiconductor layer. , The short-circuit current (Jsc) of the photovoltaic element further increased, and the photoelectric conversion efficiency was further improved. Further, the orientation of the thin film laminated on the polycrystalline thin film was further improved, and the average grain size of the polycrystal of the thin film was further increased. As a result, the series resistance of the photovoltaic element was reduced, and the fill factor (FF) was improved. At the same time, light scattering was further promoted, and the short-circuit current (Jsc) was increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る光起電力素子の層構成の―例を示
す模式的な断面図である。
FIG. 1 is a schematic sectional view showing an example of a layer configuration of a photovoltaic device according to the present invention.

【図2】本発明に係る光起電力素子の層構成の他の一例
を示す模式的な断面図である。
FIG. 2 is a schematic sectional view showing another example of the layer configuration of the photovoltaic device according to the present invention.

【図3】本発明に係る光起電力素子の基板の電子顕微鏡
写真の一例である。
FIG. 3 is an example of an electron micrograph of a substrate of a photovoltaic device according to the present invention.

【図4】本発明に係る光起電力素子の集電電極を示す模
式的な平面図である。
FIG. 4 is a schematic plan view showing a collecting electrode of the photovoltaic device according to the present invention.

【図5】本発明に係る光起電力素子の基板を作製するの
に好適なスパッタリング装置及びドライエッチング装置
を示す模式的な断面図である。
FIG. 5 is a schematic sectional view showing a sputtering apparatus and a dry etching apparatus suitable for producing a substrate of a photovoltaic element according to the present invention.

【図6】本発明に係る光起電力素子を作製するのに好適
な堆積膜形成装置を示す模式的な断面図である。
FIG. 6 is a schematic sectional view showing a deposition film forming apparatus suitable for producing a photovoltaic element according to the present invention.

【図7】本発明に係る光起電力素子を作製するのに好適
なロール・ツー・ロール式堆積膜形成装置を示す模式的
な断面図と平面図である。
FIG. 7 is a schematic cross-sectional view and a plan view showing a roll-to-roll type deposited film forming apparatus suitable for producing a photovoltaic element according to the present invention.

【符号の説明】[Explanation of symbols]

101、201 基板、 102、202 裏面金属反射層、 103、203 透明導電層、 104、204、207、210 n型半導体層、 105、205、208、211 i型半導体層、 106、206、209、212 p型半導体層、 107、213 透明電極、 108、214 集電電極、 501、520 処理室、 502、522 基板、 503、521 ヒーター、 504、508 ターゲット、 506、510、526 電源、 525 電極、 507、511 シャッター、 512、529 圧力計、 513、523 コンダクタンスバルブ、 514、515、524、527、528、530、5
31 供給バルブ、 516、517、532、533 マスフローコントロ
ーラー、 600 堆積装置、 601 ロードロック室、 602、603、604 搬送室、 605 アンロード室、 606、607、608、609 ゲートバルブ、 610、611、612 基板加熱ヒーター、 613 基板搬送レール、 631〜634、641〜644、651〜655、6
61〜666、671〜674、681〜684 スト
ップバルブ、 636〜639、656〜660、676〜679 マ
スフローコントローラー、 617、618、619 堆積室、 620、621 電極、 622、623、624 RF電源、 628 バイアス電極、 649 ガス供給管、 650 シャッター、 701〜713 堆積室、 714 分離通路、 715 原料ガス入り口、 716 排気口、 717 RF電極、 718 マイクロ波アプリケーター、 719 掃気ガス入り口、 720 バイアス電極、 721 送り出しロール、 722、724 ガイドローラー、 723 巻き取りロール、 729 送り出し室、 730 巻き取り室。
101, 201 substrate, 102, 202 back metal reflective layer, 103, 203 transparent conductive layer, 104, 204, 207, 210 n-type semiconductor layer, 105, 205, 208, 211 i-type semiconductor layer, 106, 206, 209, 212 p-type semiconductor layer, 107, 213 transparent electrode, 108, 214 current collecting electrode, 501, 520 processing chamber, 502, 522 substrate, 503, 521 heater, 504, 508 target, 506, 510, 526 power supply, 525 electrode, 507, 511 Shutter, 512, 529 Pressure gauge, 513, 523 Conductance valve, 514, 515, 524, 527, 528, 530, 5
31 supply valve, 516, 517, 532, 533 mass flow controller, 600 deposition apparatus, 601 load lock chamber, 602, 603, 604 transfer chamber, 605 unload chamber, 606, 607, 608, 609 gate valve, 610, 611, 612 Substrate heater, 613 Substrate transfer rail, 631-634, 641-644, 651-655, 6
61 to 666, 671 to 674, 681 to 684 Stop valve, 636 to 639, 656 to 660, 676 to 679 Mass flow controller, 617, 618, 619 Deposition chamber, 620, 621 electrode, 622, 623, 624 RF power supply, 628 Bias electrode, 649 gas supply pipe, 650 shutter, 701-713 deposition chamber, 714 separation passage, 715 source gas inlet, 716 exhaust port, 717 RF electrode, 718 microwave applicator, 719 scavenging gas inlet, 720 bias electrode, 721 delivery Roll, 722, 724 Guide roller, 723 Take-up roll, 729 Delivery room, 730 Take-up room.

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 基板上に多結晶質薄膜と非単結晶半導体
を有する光起電力素子において、前記多結晶質薄膜は前
記多結晶質薄膜の個々の結晶粒の表面の平坦性に差があ
り、前記多結晶質薄膜の表面に、凹凸の形成された表面
を有する多結晶粒と平坦な表面を有する多結晶粒が混在
することを特徴とする光起電力素子。
1. A photovoltaic device having a polycrystalline thin film and a non-single-crystal semiconductor on a substrate, wherein the polycrystalline thin film has a difference in flatness of the surface of each crystal grain of the polycrystalline thin film. A photovoltaic device, wherein polycrystalline grains having a surface with irregularities and polycrystalline grains having a flat surface are mixed on the surface of the polycrystalline thin film.
【請求項2】 前記基板の表面が、凹凸を有することを
特徴とする請求項1に記載の光起電力素子。
2. The photovoltaic device according to claim 1, wherein the surface of the substrate has irregularities.
【請求項3】 前記多結晶質薄膜を構成する主たる材料
が、金属又は合金であることを特徴とする請求項1又は
2に記載の光起電力素子。
3. The photovoltaic device according to claim 1, wherein a main material constituting the polycrystalline thin film is a metal or an alloy.
【請求項4】 前記多結晶質薄膜を構成する主たる材料
が、金、銀、銅、アルミニウム、マグネシウム等の可視
から赤外光の反射率の高い金属であることを特徴とする
請求項1乃至3のいずれか1項に記載の光起電力素子。
4. The main material constituting the polycrystalline thin film is a metal having a high reflectance from visible to infrared light, such as gold, silver, copper, aluminum, and magnesium. 4. The photovoltaic device according to any one of 3.
【請求項5】 前記多結晶質薄膜と前記非単結晶半導体
の間に、透明導電層を形成したことを特徴とする請求項
1乃至4のいずれか1項に記載の光起電力素子。
5. The photovoltaic device according to claim 1, wherein a transparent conductive layer is formed between said polycrystalline thin film and said non-single-crystal semiconductor.
【請求項6】 前記透明導電層の表面が、前記多結晶質
薄膜の多結晶の粒界に応じて平坦性に差があることを特
徴とする請求項1乃至5のいずれか1項に記載の光起電
力素子。
6. The method according to claim 1, wherein the surface of the transparent conductive layer has a difference in flatness according to a polycrystalline grain boundary of the polycrystalline thin film. Photovoltaic element.
【請求項7】 前記多結晶質薄膜が、透明導電層である
ことを特徴とする請求項1乃至6のいずれか1項に記載
の光起電力素子。
7. The photovoltaic device according to claim 1, wherein the polycrystalline thin film is a transparent conductive layer.
【請求項8】 前記光起電力素子の表面が、前記多結晶
質薄膜の多結晶の粒界に応じて平坦性に差があることを
特徴とする請求項1乃至7のいずれか1項に記載の光起
電力素子。
8. The photovoltaic element according to claim 1, wherein the surface of the photovoltaic element has a difference in flatness according to a polycrystalline grain boundary of the polycrystalline thin film. The photovoltaic device according to any one of the preceding claims.
【請求項9】 前記多結晶質薄膜の表面に、前記多結晶
の粒界に沿った段差、又は、前記多結晶の粒界部分に隆
起若しくは凹みを設けることを特徴とする請求項1乃至
8のいずれか1項に記載の光起電力素子。
9. The method according to claim 1, wherein a step along a grain boundary of the polycrystal or a protrusion or a depression is provided at a grain boundary portion of the polycrystal on the surface of the polycrystalline thin film. The photovoltaic element according to any one of the above.
【請求項10】 前記多結晶質薄膜の個々の結晶粒の表
面の平坦性の差が、Rmaxの差で0.01μmから1.
5μmであることを特徴とする請求項1乃至9のいずれ
か1項に記載の光起電力素子。
10. The difference in flatness of the surface of each crystal grain of the polycrystalline thin film is from 0.01 μm to 1.
The photovoltaic device according to claim 1, wherein the photovoltaic device has a thickness of 5 μm.
【請求項11】 前記多結晶質薄膜の多結晶の平均粒径
が、0.1μmから2mmであることを特徴とする請求
項1乃至10のいずれか1項に記載の光起電力素子。
11. The photovoltaic device according to claim 1, wherein the polycrystalline thin film has a polycrystalline average particle size of 0.1 μm to 2 mm.
【請求項12】 前記基板の表面に設けた凹凸が、Rma
xで0.01μmから1μmであることを特徴とする請
求項1乃至11のいずれか1項に記載の光起電力素子。
12. The method according to claim 1, wherein the unevenness provided on the surface of the substrate is Rma.
The photovoltaic device according to claim 1, wherein x is from 0.01 μm to 1 μm.
【請求項13】 前記多結晶質薄膜の表面において、前
記多結晶の粒界に沿った段差、隆起、又は凹みにおける
高さ又は深さが、0.01μmから2μmであることを
特徴とする請求項1乃至12のいずれか1項に記載の光
起電力素子。
13. The method according to claim 1, wherein a height or a depth of a step, a ridge, or a depression along a grain boundary of the polycrystal is 0.01 μm to 2 μm on a surface of the polycrystalline thin film. Item 13. The photovoltaic element according to any one of Items 1 to 12.
JP9013365A 1996-12-06 1997-01-08 Photovoltaic element Abandoned JPH10200147A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9013365A JPH10200147A (en) 1997-01-08 1997-01-08 Photovoltaic element
US08/985,312 US6184456B1 (en) 1996-12-06 1997-12-04 Photovoltaic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9013365A JPH10200147A (en) 1997-01-08 1997-01-08 Photovoltaic element

Publications (1)

Publication Number Publication Date
JPH10200147A true JPH10200147A (en) 1998-07-31

Family

ID=11831083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9013365A Abandoned JPH10200147A (en) 1996-12-06 1997-01-08 Photovoltaic element

Country Status (1)

Country Link
JP (1) JPH10200147A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033565A (en) * 2010-07-28 2012-02-16 Kaneka Corp Method for manufacturing silicon thin film photoelectric conversion device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033565A (en) * 2010-07-28 2012-02-16 Kaneka Corp Method for manufacturing silicon thin film photoelectric conversion device

Similar Documents

Publication Publication Date Title
JP2984595B2 (en) Photovoltaic element
AU734676B2 (en) Photovoltaic element and method of producing same
JP4208281B2 (en) Multilayer photovoltaic device
US6184456B1 (en) Photovoltaic device
US6951689B1 (en) Substrate with transparent conductive layer, and photovoltaic element
US5981934A (en) Photovoltaic element having a transparent conductive layer with specified fractal dimension and fractal property
CN102770966B (en) Thin film photoelectric conversion device and process for production thereof
JPH11261102A (en) Photovoltaic device
JPH11261087A (en) Photovoltaic element
JPH11103082A (en) Photosensor and manufacture thereof
JP3710312B2 (en) Photovoltaic element and manufacturing method thereof
JP3710311B2 (en) Photovoltaic element
JP2918814B2 (en) Photovoltaic element and method for manufacturing the same
JPH11274539A (en) Substrate with transparent conductive layer and photovoltaic element
JP2846508B2 (en) Photovoltaic element
JPH10144944A (en) Photovoltaic device
JPH10173211A (en) Photovoltaic element
JP2918815B2 (en) Photovoltaic element and method for manufacturing the same
JPH10200147A (en) Photovoltaic element
JP2918813B2 (en) Photovoltaic element and method for manufacturing the same
JPH10173216A (en) Photovoltaic element
JPH10200146A (en) Photovoltaic element
JP3659511B2 (en) Photovoltaic element
JP3072831B2 (en) Photovoltaic element
JPH09293892A (en) Photovoltaic element

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050330

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20050526