[go: up one dir, main page]

JPH10190759A - ディジタル復調器におけるタイミング補間器 - Google Patents

ディジタル復調器におけるタイミング補間器

Info

Publication number
JPH10190759A
JPH10190759A JP9226821A JP22682197A JPH10190759A JP H10190759 A JPH10190759 A JP H10190759A JP 9226821 A JP9226821 A JP 9226821A JP 22682197 A JP22682197 A JP 22682197A JP H10190759 A JPH10190759 A JP H10190759A
Authority
JP
Japan
Prior art keywords
tap coefficient
output
value
unit
sine function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9226821A
Other languages
English (en)
Other versions
JP3858160B2 (ja
Inventor
Meishu In
明秀 殷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WiniaDaewoo Co Ltd
Original Assignee
Daewoo Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daewoo Electronics Co Ltd filed Critical Daewoo Electronics Co Ltd
Publication of JPH10190759A publication Critical patent/JPH10190759A/ja
Application granted granted Critical
Publication of JP3858160B2 publication Critical patent/JP3858160B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0628—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing the input and output signals being derived from two separate clocks, i.e. asynchronous sample rate conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Complex Calculations (AREA)

Abstract

(57)【要約】 【課題】 ディジタル復調器におけるタイミング補間器
を提供する。 【解決手段】 クロック毎に０と１の間の小数値を有す
るＭ個の小数間隔からアドレスを生成するアドレス生成
部32と、Ｍ個の小数間隔に応じるＭ個のサイン関数値を
格納し、アドレスに当たるサイン関数値を出力するメモ
リ手段34と、フィルターインデックスと小数間隔及び該
サイン関数値を入力してタップ係数を計算して出力する
タップ係数計算部36と、Ｌ＋１個のタップを有し、入力
信号を計算されたタップ係数にてフィルタリングして出
力するディジタルフィルター39とを含むことにより、メ
モリにクロック毎に入力される小数間隔(μk)に応じる
Ｍ個のサイン関数値を格納し、これを用いて直接(Ｌ+
１)個のタップ係数を計算するので、メモリの容量を従
来に比べて１/(Ｌ+１)倍ほど減少させることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は受信された変調信号
をディジタル方式で復調するディジタル復調器において
シンボルタイミングを復元するタイミング復元回路に係
り、特にフィルターのタップ数が(Ｌ＋１)個であり、用
いられる位相値がＭ個である場合、メモリに(Ｌ＋１)×
Ｍ個のタップ係数を格納する代りにＭ個のサイン関数値
を格納した後、クロック毎にサイン関数値を読出して直
接タップ係数を計算するタイミング補間器に関する。
【０００２】
【従来の技術】ディジタル通信システムにおいて、受信
器はチャンネルを通して伝送された変調信号を受信し、
所定のサンプリングクロックにてサンプリングしてディ
ジタル信号に変換させる。その後、送信器で用いられた
変調形態に応じて該周波数及び位相を有するキャリアー
信号を前記ディジタル信号から復元し、前記復元された
キャリアー信号を用いて復調を行い元の情報信号を復元
する。受信器が備えるタイミング復元回路は受信器の性
能に大きな影響を及ぼす正確なサンプリングクロックを
決定する役割を果たす。
【０００３】受信器の種類のうちディジタルモデムにお
いて、サンプリングがデータシンボルに同期され行われ
る場合には、アナログモデムの場合と同様に、ローカル
クロックの位相を調節してサンプリングクロックを調整
するフィードバックループ(feedback loop)又は、受信
された変調信号からタイミング波形を再生成してサンプ
リングクロックを調整するフィードフォワードループ(f
eedforward loop)を用いる。一方、サンプリングがデー
タシンボルに同期され行われない場合、すなわちサンプ
リングクロックがシンボルタイミングと無関係な場合に
は、補間(interpolation)によりタイミングを調整しな
ければならない。すなわち、非同期されたサンプルの間
を補間して、モデムで正確なストローブ値、言い換えれ
ばサンプリングがシンボルに同期された場合に生成され
るものと同一なストローブ値を生成する。ここで、補間
とはローカルクロックやタイミング波形ではなく、信号
に対するタイミング調整動作のことを示し、高速のディ
ジタル信号処理を可能にする。
【０００４】図１は一般的なディジタルタイミング復元
回路を示したブロック図であり、フィードバックループ
を用いてタイミング復元を行う例を示したものである。
前記ディジタルタイミング復元回路はサンプリングクロ
ック発生器11と、第１サンプラ12と、補間器13と、デー
タフィルター14と、タイミングエラー検出器15と、ルー
プフィルター16と、制御部17とから構成される。
【０００５】図１において、サンプリングクロック発生
器11ではエイリアシング(aliasing)が発生しないＴs周
期でサンプリングクロックを発生する。第１サンプラ12
では帯域制限された受信信号(X(t))をサンプリングクロ
ックに応じてサンプリングした信号(X(mTs))を生成して
出力する。補間器13ではサンプリングされた信号(X(mT
s))を補間間隔(Ｔi)で補間した補間信号(y(kTi))を生成
して出力する。データフィルター14は補間信号(y(kTi))
をフィルタリング処理して最終ストローブデータを生成
して出力する。タイミングエラー検出器15はストローブ
データからタイミングエラーを検出し、ループフィルタ
ー16は検出されたタイミングエラーからノイズ成分を取
り除く。制御部17はフィルタリングされたタイミングエ
ラーを用いて補間器13の動作を制御することにより、高
精度のタイミング復元を行う。
【０００６】次は、補間器13をディジタル回路で具体化
するための過程を図２に基づき詳細に説明することにす
る。
【０００７】図２は図１に示された補間器13の動作を説
明するためのブロック図であり、補間器13はディジタル
/アナログ変換器21(以下、Ｄ/Ａ変換器という)と補間フ
ィルター22及び第２サンプラ23から構成される。図２に
おいて、第１サンプラ12(図１参照)からのサンプリング
された信号(X(mTs))はＤ/Ａ変換器21を通して再びアナ
ログ信号(x(t))に変換された後、補間フィルター22を通
してフィルタリングされ補間された信号(y(t))として出
力され、再び第２サンプラ23で再サンプリングされ補間
信号(y(kTi))として出力される。ここで、第２サンプラ
23のサンプリング間隔、すなわち補間信号の間の間隔
(Ｔi)は制御部17(図１参照)から供給される。
【０００８】補間フィルター22のインパルス応答をｈ
I(t)とすると、補間フィルター22の出力ｙ(t)は下記の
式１のように示される。
【０００９】
【数１】
【００１０】ここで、第２サンプラ23を通してｔ=ｋＴ
ｉの時点でｙ(t)を再サンプリングして得られた新たな
サンプル、すなわち補間信号(y(kTi))は下記の式２のよ
うに示される。
【００１１】
【数２】
【００１２】前記式２において、入力信号(x(m))と補間
フィルター22のインパルス応答(hI(t))、第１サンプラ1
2のサンプリング間隔(mTs)及び、第２サンプラ23のサン
プリング間隔(kTi)が分かっていると、式２で示される
補間信号を完全にディジタル的に計算することができ
る。
【００１３】次に、前記式２で用いられた変数を定義す
るために、ｍを信号インデックスとする場合、フィルタ
ーインデックス(Ｉ)、基準ポイントインデックス
(ｍk)、小数間隔(μk)はそれぞれ下記の式３のように示
される。
【００１４】
【数３】
【００１５】前記式３において、int[z]はｚを超えない
最大の整数のことを示し、０≦μk<１である。ここで、
小数間隔(μk )は実際の補間器13の再サンプリング間隔
を調整するにおいて大事であり、制御部17から計算され
て第２サンプラ23に供給される。
【００１６】一方、第１サンプラ12の周期(Ts)と第２サ
ンプラ23の周期(Ti)の関係からμkの変化を説明すると
次の通りである。第１、TsとTiが相互約分されないと、
μkは無理数になり、それぞれの補間信号を求める度に
変化する。第２、TsとTiが類似な値を有しながらサンプ
リングがほとんど同期化されたら、μk は非常にゆっく
りと変化して、量子化させると定数を有するようにな
る。第３、TsとTiが約分されるが相互同一でないと、μ
kは周期的に変動する。
【００１７】一方、前記式２は前記式３の変数置換を通
して下記の式４のように示される。
【００１８】
【数４】
【００１９】前記式４によりモデムでのディジタル補間
が可能になる。式４において、補間フィルター22のイン
パルス応答ｈI(i+μk)Ts 値はフィルターのタップ係数
になる。
【００２０】一方、補間器13は遅延シフトレジスタ、乗
算器及び加算器等から構成された有限インパルス応答
(以下、ＦＩＲという)フィルターにより簡単に具体化さ
れる。この際、高速で動作するシステムに適用される補
間器は計算されたフィルタータップ係数を別途のメモ
リ、例えばＲＯＭに格納し、単位時間、すなわち単位ク
ロック毎にＲＯＭからフィルタータップ係数を読出して
補間を行う。ここで、補間器のタップ係数は多項(polyn
omial)フィルター又は多相(polyphase)フィルターから
求められるが、もし(Ｌ＋１)個のタップを有する多相フ
ィルターを例に挙げると、一つのタップ毎にＭ個の位相
値が用いられるので、全部で(Ｌ＋１)×Ｍ個のタップ係
数が計算される。従って、インパルス応答の変数である
フィルターインデックス(ｉ)、すなわちタップ数が(Ｌ
＋１)個であり、小数間隔(μk)値がＭ個である場合、Ｒ
ＯＭに格納されるタップ係数の数は(Ｌ＋１)×Ｍ個にな
る。
【００２１】このような補間フィルターのタップ数は信
号の伝送速度又はシステムの動作速度に比例して増加す
るので、高速で動作するシステムの場合には計算された
フィルタータップ係数の数が増加し、従ってタップ係数
を格納するためのメモリの容量が増加するという問題点
がある。
【００２２】
【発明が解決しょうとする課題】本発明は前記問題点を
解決するために案出されたものであり、ディジタル復調
器において、フィルターのタップ数が(Ｌ+１)個であ
り、用いられる位相値がＭ個である場合、メモリに(Ｌ
＋１)×Ｍ個のタップ係数を格納する代りにＭ個のサイ
ン関数値を格納した後、クロック毎にサイン関数値を読
出して直接タップ係数を計算するタイミング補間器を提
供するにその目的がある。
【００２３】
【課題を解決するための手段】前記目的を達成するため
にディジタル復調器における本発明のタイミング補間器
は、クロック毎に０と１の間の小数値を有するＭ個の小
数間隔を入力し、前記小数間隔からアドレスを生成して
出力するアドレス生成部と、前記Ｍ個の小数間隔に応じ
るサイン関数値を格納し、前記アドレス生成部から出力
されるアドレスに当たるサイン関数値を出力するメモリ
手段と、フィルターインデックスと前記小数間隔及び前
記メモリ手段から出力されるサイン関数値を入力してタ
ップ係数を計算して出力するタップ係数計算部と、Ｌ＋
１個のタップを有し、入力信号を前記計算されたタップ
係数にてフィルタリングして出力するディジタルフィル
ターとを含むことを特徴とする。
【００２４】かかる構成により本発明のタイミング補間
器では、フィルターインデックスの変化及び小数間隔の
変化に応じる(Ｌ+１)×Ｍ個のタップ係数を格納する代
りに、小数間隔(μk)の変化に応じるＭ個のサイン関数
値をメモリに格納し、前記値を用いてタップ係数を直接
計算するので、メモリの容量を従来に比べて１/(Ｌ+１)
倍ほど減少させることができる。
【００２５】
【発明の実施の形態】以下、本発明の実施形態を添付し
た図面に基づき更に詳細に説明する。
【００２６】図３は本発明によるタイミング補間器を示
したブロック図であり、アドレス生成部32と、メモリ、
例えばＲＯＭ34と、タップ係数計算部36と、ディジタル
フィルター、例えばＦＩＲフィルター39とから構成され
る。アドレス生成部32はクロック毎に小数間隔31(μk)
を入力してアドレス信号33を生成して出力する。ＲＯＭ
34は小数間隔値(μk)に応じるＭ個のサイン関数値を格
納し、アドレス信号33に当たるサイン関数値35を出力す
る。タップ係数計算部36はＲＯＭ34から出力されたサイ
ン関数値35と小数間隔(μk)及びフィルターインデック
ス(Ｉ)を入力してタップ係数38を計算して出力する。Ｆ
ＩＲフィルター39はタップ係数38とアドレス信号 33を
入力して入力信号30をフィルタリングした補間信号40を
生成して出力する。
【００２７】図４は図３に示されたタイミング補間器の
細部ブロック図であり、特にＲＯＭ34とタップ係数計算
部36及びＦＩＲフィルター39を示したものである。ここ
で、タップ係数計算部36はＲＯＭ34から出力されたサイ
ン関数値35を一時的にラッチするサインバッファー部36
-1と、小数間隔31(μk)とフィルターインデックス37
(Ｉ)を加算する加算器36-2と、加算器36-2から出力され
た値にメモリ、例えばＲＯＭ36-3に格納されたπ値を乗
算する乗算器36-4と、サインバッファー部36-1から出力
されたサイン関数値35を乗算器36-4から出力された値で
除算してタップ係数の絶対値38-1を出力する除算器36-5
と、フィルターインデックス37(Ｉ)を入力してタップ係
数の符号38-2を決定する符号決定部36-6とから構成され
る。かつ、ＦＩＲフィルター39は基本フィルタリング部
39-1と、補助フィルタリング部39-2と、各乗算器(3,3-1
〜3-L)から出力された値を加算して入力信号30をフィル
タリングした補間信号40を出力する加算器39-3とからな
る。基本フィルタリング部39-1はタップ係数の絶対値38
-1とタップ係数の符号38-2及びアドレス信号33を入力し
てタップ係数38を出力するタップ係数バッファー部2
と、入力信号30とタップ係数バッファー部2から出力さ
れたタップ係数38を乗算して出力する乗算器3とから構
成され、補助フィルタリング部39-2は入力信号30を１ク
ロック遅延させる第１遅延ラッチ部1-1と、タップ係数
の絶対値38-1とタップ係数の符号38-2及びアドレス信号
33を入力してタップ係数38を出力する第１タップ係数レ
ジスタ部2-1と、第１遅延ラッチ部1-1の出力値と第１タ
ップ係数レジスタ部2-1の出力値を乗算する第１乗算器3
-1を一組にして複数個(Ｌ)が並列で連結される。
【００２８】それでは、本発明によるタイミング補間器
の動作を図３及び図４に基づき更に詳細に説明する。
【００２９】まず、インパルス応答
【００３０】
【数５】
【００３１】を有する補間フィルター22(図２参照)はイ
ンパルス応答
【００３２】
【数６】
【００３３】を有するＦＩＲフィルターにより具体化さ
れる。ここで、フィルターインデックス(Ｉ)値は負数又
は正数の定数であり、ＦＩＲフィルターのタップ数(こ
こでは、Ｌ+１と設定する)に応じて決定され、小数間隔
(μk)は図１で説明した通りサンプリング間隔を再調整
するために制御部17から出力される０と１の間の値を有
する小数である。例えば、フィルターインデックス(Ｉ)
値として -４,-３,-２,-１,０,１,２,３の値を有し、小
数間隔(μk)値が同一であれば、サイン関数は奇関数な
ので、下記の式５と式６が成り立つ。
【００３４】
【数７】
【００３５】
【数８】
【００３６】前記式５と式６を比較すると、両式から得
られる値の符号は相互反対であるが、両式の絶対値は同
一である。すなわち、式５のサイン関数値は正数で、式
６のサイン関数値は負数である。従って、フィルターイ
ンデックス(Ｉ)の変化はタップ係数の符号のみに影響を
及ぼし、実際のタップ係数の絶対値は小数間隔(μk)の
変化に応じて変わる。すなわち、本発明では小数間隔
(μk)に対するサイン関数値をＲＯＭ34に格納した後、
ＲＯＭ34から読出されるサイン関数値を用いて計算され
たインパルス応答値、すなわちタップ係数の絶対値と、
これと別途に決定された該絶対値の符号をＦＩＲフィル
ター39に供給する。
【００３７】一方、アドレス生成部32はクロック毎に０
と１の間に存在するＭ個の小数値を有する小数間隔31
(μk)を制御部17(図１参照)から供給され、これを量子
化してアドレス信号33として出力する。ここで、小数間
隔31(μk)はフィルター係数サンプル値を決定するため
のものである。
【００３８】ＲＯＭ34は小数間隔(μk)値に応じるＭ個
のサイン関数値(ＳＩＮ(1)〜ＳＩＮ(Ｍ))を格納し、Ｍ
個のサイン関数値のうちアドレス生成部32から出力され
るアドレス信号33に当たるサイン関数値35を出力する。
ＲＯＭ34から読出されたサイン関数値35はタップ係数計
算部36のサインバッファー部36-1に出力される。
【００３９】タップ係数計算部36はＲＯＭ34から出力さ
れたサイン関数値35と小数間隔(μk)及びフィルターイ
ンデックス(Ｉ)を入力して、タップ係数38を計算して出
力する。これを更に詳細に説明する。
【００４０】タップ係数計算部36において、加算器36-2
では小数間隔31(μk)とフィルターインデックス値(Ｉ)3
7を入力して、前記二つの値を加算した後、乗算器36-4
に出力する。乗算器36-4ではＲＯＭ36-3に格納されたπ
値を読出して加算器36-2から出力された値と乗算して除
算器36-5に出力する。除算器36-5ではサインバッファー
部36-1から出力された値を乗算器36-4から出力された値
で除算した結果値をタップ係数の絶対値38-1として出力
する。
【００４１】符号決定部36-6はフィルターインデックス
値37を入力してタップ係数の符号38-2を決定する。タッ
プ係数はサイン関数値(sin(i+μk)π)を(i+μk)πで除
算した値、すなわち同期関数である。この際、フィルタ
ーインデックス値(Ｉ)が負数である場合、タップ係数は
該サイン関数値が有する符号と反対の符号に決定し、フ
ィルターインデックス値(Ｉ)が正数である場合、タップ
係数は該サイン関数値が有する符号と同一な符号に決定
する。他の符号決定条件としては、フィルターインデッ
クス値が０であると、"＋"符号を出力し、正数で偶数で
あると、"＋"符号を出力し、正数で奇数であると、"−"
符号を出力し、負数で偶数であると、"−"符号を出力
し、負数で奇数であると、"−"符号を出力する。
【００４２】次いで、ＦＩＲフィルター39はタップ係数
計算部36から供給されるタップ係数38とアドレス信号33
を入力して、入力信号30をフィルタリングした補間信号
40を生成して出力する。前記補間信号40はデータフィル
ター14(図１参照)でデータ及びタイミングの復元に必要
なストローブデータを計算するに用いられる。
【００４３】ＦＩＲフィルター39の基本フィルタリング
部39-1において、タップ係数バッファー部2はタップ係
数の絶対値38-1とタップ係数の符号38-2及びアドレス信
号33を入力して、タップ係数38を生成して格納させる。
乗算器3では入力信号30とタップ係数バッファー部2から
出力されたタップ係数38を乗算して加算器39-3に出力す
る。
【００４４】補助フィルタリング部39-2において、Ｌ個
の遅延ラッチ部(1-1〜1-L)は直列で連結され、それぞれ
入力信号30に対して１乃至Ｌクロック遅延させた信号を
出力する。Ｌ個のタップ係数レジスタ部(2-1〜2-L)はタ
ップ係数の絶対値38-1とタップ係数の符号38-2及びアド
レス信号33を入力して、タップ係数38を生成して格納さ
せる。
【００４５】Ｌ個の乗算器(3-1〜3-L)はＬ個の遅延ラッ
チ部(1-1〜1-L)の出力とＬ個のタップ係数レジスタ部(2
-1〜2-L)の出力をそれぞれ乗算し、乗算されたＬ個の値
を加算器39-3に供給する。すなわち、第１乗算器3-1で
は入力信号(X(mTs))30を第１遅延レジスタ部1-1で１ク
ロック遅延させた信号と第１タップ係数レジスタ部2-1
から出力されるタップ係数を乗算し、乗算された値を加
算器39-3に出力する。同様に、第Ｌ乗算器3-Lでは入力
信号(X(mTs))30を第Ｌ遅延レジスタ部1-LでＬクロック
遅延させた信号と第Ｌタップ係数レジスタ部2-Lから出
力されるタップ係数を乗算し、乗算された値を加算器39
-3に出力する。
【００４６】加算器39-3では各乗算器(3,3-1〜3-L)から
の出力を加算し、加算された値を補間信号(y(kTi))40に
出力する。
【００４７】
【発明の効果】以上、本発明によるタイミング補間器
は、フィルターインデックス(Ｉ)の変化と小数間隔
(μk)の変化に応じる(Ｌ＋１)×Ｍ個のタップ係数をメ
モリに格納した従来の技術とは異なり、メモリにクロッ
ク毎に入力される小数間隔(μk)に応じるＭ個のサイン
関数値を格納し、これを用いて直接(Ｌ+１)個のタップ
係数を計算することにより、メモリの容量を１/(Ｌ+１)
倍ほど減少させることができる。よって、回路を簡略化
することができる。
【図面の簡単な説明】
【図１】ディジタル復調器において一般的なタイミング
復元回路を示したブロック図である。
【図２】図１に示された補間器を示したブロック図であ
る。
【図３】本発明によるタイミング補間器の一実施形態を
示したブロック図である。
【図４】図３に示されたタイミング補間器の細部ブロッ
ク図である。
【符号の説明】
１１ サンプリングクロック発生器 １２ 第１サンプラ １３ 補間器 １４ データフィルター １５ タイミングエラー検出器 １６ ループフィルター １７ 制御部 ２１ ディジタル／アナログ変換器 ２２ 補間フィルター ２３ 第２サンプラ ３２ アドレス生成部 ３４ メモリ ３６ タップ係数計算部 ３９ ディジタルフィルター

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 クロック毎に０と１の間の小数値を有す
    るＭ個の小数間隔を入力し、前記小数間隔からアドレス
    を生成して出力するアドレス生成部と、 前記Ｍ個の小数間隔に応じるＭ個のサイン関数値を格納
    し、前記アドレス生成部から出力されるアドレスに当た
    るサイン関数値を出力するメモリ手段と、 フィルターインデックス、前記小数間隔及び前記メモリ
    手段から出力されるサイン関数値を入力してタップ係数
    を計算して出力するタップ係数計算部と、 Ｌ＋１個のタップを有し、入力信号を前記計算されたタ
    ップ係数にてフィルタリングして出力するディジタルフ
    ィルターとを含むことを特徴とするディジタル復調器に
    おけるタイミング補間器。
  2. 【請求項２】 前記タップ係数計算部は、 前記メモリ手段から出力されたサイン関数値、前記小数
    間隔とフィルターインデックスを入力して、タップ係数
    の絶対値を生成して出力する絶対値生成部と、 前記フィルターインデックスを入力して前記タップ係数
    の符号を決定して出力する符号決定部とからなることを
    特徴とする請求項１に記載のディジタル復調器における
    タイミング補間器。
  3. 【請求項３】 前記絶対値生成部は、 前記メモリ手段から読出されたサイン関数値を一時的に
    ラッチするサインラッチ部と、 前記小数間隔とフィルターインデックスを入力して、前
    記二つの値を加算する加算器と、 前記加算器から出力された値にπ値を乗算する乗算器
    と、 前記サインバッファー部から出力されたサイン関数値を
    前記乗算器から出力された値で除算してタップ係数の絶
    対値を出力する除算器とからなることを特徴とする請求
    項２に記載のディジタル復調器におけるタイミング補間
    器。
  4. 【請求項４】 前記符号決定部では前記フィルターイン
    デックスが０であるか、正数で偶数であるか、負数で奇
    数であると、"＋"符号を出力し、正数で奇数であるか、
    負数で偶数であると、"−"符号を出力することを特徴と
    する請求項２に記載のディジタル復調器におけるタイミ
    ング補間器。
  5. 【請求項５】 前記ディジタルフィルターは、 前記タップ係数の絶対値とタップ係数の符号及び前記ア
    ドレス信号を入力し、タップ係数を生成して出力するタ
    ップ係数バッファー部と、前記入力信号と前記タップ係
    数バッファー部から出力されたタップ係数を乗算して出
    力する乗算器とから構成される基本フィルタリング部
    と、 それぞれ入力信号に対して１乃至Ｌクロック遅延させた
    信号を出力するＬ個の遅延ラッチ部と、前記タップ係数
    の絶対値とタップ係数の符号及びアドレス信号を入力
    し、タップ係数を生成して格納するＬ個のタップ係数レ
    ジスタ部と、前記Ｌ個の遅延ラッチ部の出力と前記Ｌ個
    のタップ係数レジスタ部の出力をそれぞれ乗算し、乗算
    されたＬ個の値を出力するＬ個の乗算器とからなる補助
    フィルタリング部と、 前記補助フィルタリング部のＬ個の乗算器からそれぞれ
    出力された値を加算し、加算された値を前記入力信号を
    フィルタリングした補間信号に出力する加算器とから構
    成されることを特徴とする請求項１に記載のディジタル
    復調器におけるタイミング補間器。
JP22682197A 1996-08-23 1997-08-22 ディジタル復調器におけるタイミング補間器 Expired - Fee Related JP3858160B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960035234A KR100189371B1 (ko) 1996-08-23 1996-08-23 디지털 복조기의 인터폴레이터
KR1996-35234 1996-08-23

Publications (2)

Publication Number Publication Date
JPH10190759A true JPH10190759A (ja) 1998-07-21
JP3858160B2 JP3858160B2 (ja) 2006-12-13

Family

ID=19470605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22682197A Expired - Fee Related JP3858160B2 (ja) 1996-08-23 1997-08-22 ディジタル復調器におけるタイミング補間器

Country Status (5)

Country Link
US (1) US5933452A (ja)
JP (1) JP3858160B2 (ja)
KR (1) KR100189371B1 (ja)
CN (1) CN1208922C (ja)
GB (1) GB2316586B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100244770B1 (ko) * 1997-06-30 2000-02-15 전주범 디지탈 자기 기록/재생 시스템의 보간 필터
US6286021B1 (en) * 1997-10-22 2001-09-04 Texas Instruments Incorporated Apparatus and method for a reduced complexity tap leakage unit in a fast adaptive filter circuit
US6744835B1 (en) * 2000-06-02 2004-06-01 Conexant Systems, Inc. Methods and apparatus for implementing an interpolation finite impulse response (FIR) filter for use in timing recovery
KR100359823B1 (ko) * 2000-06-22 2002-11-07 엘지전자 주식회사 필터 계수 생성 장치
US7007052B2 (en) * 2001-10-30 2006-02-28 Texas Instruments Incorporated Efficient real-time computation
DE10240135B4 (de) * 2002-08-30 2006-10-26 Infineon Technologies Ag Verfahren und Vorrichtung zur digitalen Filterung interpolierter Werte
US8523904B2 (en) 2004-03-09 2013-09-03 The Board Of Trustees Of The Leland Stanford Junior University Methods and systems for constraint of spinous processes with attachment
US7458981B2 (en) 2004-03-09 2008-12-02 The Board Of Trustees Of The Leland Stanford Junior University Spinal implant and method for restricting spinal flexion
DE102006045794A1 (de) * 2006-09-26 2008-03-27 Micronas Gmbh Vorrichtung und Verfahren zum polyphasigen Resampling
US8029541B2 (en) * 2006-10-19 2011-10-04 Simpirica Spine, Inc. Methods and systems for laterally stabilized constraint of spinous processes
US8162982B2 (en) 2006-10-19 2012-04-24 Simpirica Spine, Inc. Methods and systems for constraint of multiple spine segments
US8187307B2 (en) * 2006-10-19 2012-05-29 Simpirica Spine, Inc. Structures and methods for constraining spinal processes with single connector
US20100036424A1 (en) 2007-06-22 2010-02-11 Simpirica Spine, Inc. Methods and systems for increasing the bending stiffness and constraining the spreading of a spinal segment
WO2009002594A1 (en) * 2007-06-22 2008-12-31 Simpirica Spine, Inc. Methods and devices for controlled flexion restriction of spinal segments
US8187305B2 (en) * 2008-06-06 2012-05-29 Simpirica Spine, Inc. Methods and apparatus for deploying spinous process constraints
EP2326267B1 (en) * 2008-06-06 2018-04-25 Empirical Spine, Inc. Apparatus for locking an implantable band
JP5681122B2 (ja) 2009-03-10 2015-03-04 シンピライカ スパイン， インコーポレイテッド 外科用テザー装置および使用方法
US8529606B2 (en) * 2009-03-10 2013-09-10 Simpirica Spine, Inc. Surgical tether apparatus and methods of use
US8562653B2 (en) 2009-03-10 2013-10-22 Simpirica Spine, Inc. Surgical tether apparatus and methods of use
US8668719B2 (en) 2009-03-30 2014-03-11 Simpirica Spine, Inc. Methods and apparatus for improving shear loading capacity of a spinal segment
CN103178805B (zh) * 2011-12-20 2018-02-02 亚太卫星宽带通信（深圳）有限公司 插值滤波器输出控制方法、装置及系统
CN115001645B (zh) * 2022-06-13 2023-12-26 北京邮电大学 时钟恢复方法、装置、电子设备及计算机存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU8941991A (en) * 1990-10-16 1992-05-20 Stanford Telecommunications, Inc. A novel demodulation method and apparatus
JP3190080B2 (ja) * 1990-11-30 2001-07-16 株式会社東芝 サンプリング周波数変換装置
JP3255179B2 (ja) * 1992-02-14 2002-02-12 ソニー株式会社 データ検出装置
JP2508616B2 (ja) * 1992-12-21 1996-06-19 日本プレシジョン・サーキッツ株式会社 サンプリングレ―トコンバ―タ
US5512895A (en) * 1994-04-25 1996-04-30 Teradyne, Inc. Sample rate converter

Also Published As

Publication number Publication date
CN1175145A (zh) 1998-03-04
CN1208922C (zh) 2005-06-29
KR100189371B1 (ko) 1999-06-01
KR19980015796A (ko) 1998-05-25
US5933452A (en) 1999-08-03
GB2316586A (en) 1998-02-25
GB2316586B (en) 2001-03-14
GB9717806D0 (en) 1997-10-29
JP3858160B2 (ja) 2006-12-13

Similar Documents

Publication Publication Date Title
JP3858160B2 (ja) ディジタル復調器におけるタイミング補間器
JP3811873B2 (ja) ディジタル復調器におけるシンボルタイミング復元回路
US5513209A (en) Resampling synchronizer of digitally sampled signals
JP2986745B2 (ja) 複合位相濾波器とこれを用いたタイミング誤差補償装置及びその方法
US4453259A (en) Digital synchronization technique
JPS6194419A (ja) アダプテイブ受信装置
EP0556355B1 (en) First and second digital rate converter synchronization device and method
EP1974494B1 (en) Nicam audio signal resampler
US4692931A (en) Synchronization circuit capable of establishing synchronism even when a sampling rate is invariable
JPH0774793A (ja) データ受信方法とその装置
CN100521532C (zh) 数据传输控制和采样频率转换器
US7570727B2 (en) Data transmission controller and sampling frequency converter
EP1225720A2 (en) Clock synchronizing circuit
US6778106B2 (en) Digital sample sequence conversion device
US7340024B1 (en) Parallel fractional interpolator with data-rate clock synchronization
MXPA00008270A (es) Modulador digital de vsb.
US7035253B2 (en) Communication timing coordination techniques
US7764758B2 (en) Apparatus and/or method for variable data rate conversion
US6590948B1 (en) Parallel asynchronous sample rate reducer
JPH0590897A (ja) オーバーサンプリングフイルタ回路
JP2007511926A (ja) 適応的補間を用いた受信信号の位相追跡
US20020150153A1 (en) Multi-channel digital modem
JPS61184993A (ja) 速度誤差の補正装置
US5982826A (en) Synchronous clock regeneration system for generating a clock waveform at a specified frequency
JPS6331985B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060905

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees