JPH10190010A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH10190010A JPH10190010A JP34146396A JP34146396A JPH10190010A JP H10190010 A JPH10190010 A JP H10190010A JP 34146396 A JP34146396 A JP 34146396A JP 34146396 A JP34146396 A JP 34146396A JP H10190010 A JPH10190010 A JP H10190010A
- Authority
- JP
- Japan
- Prior art keywords
- electric field
- field concentration
- insulating film
- region
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 230000005684 electric field Effects 0.000 claims abstract description 64
- 239000012535 impurity Substances 0.000 claims abstract description 38
- 238000009792 diffusion process Methods 0.000 abstract description 29
- 239000000758 substrate Substances 0.000 abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052710 silicon Inorganic materials 0.000 abstract description 12
- 239000010703 silicon Substances 0.000 abstract description 12
- 230000010354 integration Effects 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 description 21
- 239000004020 conductor Substances 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004088 simulation Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、基板上に形成さ
れた半導体層とこの半導体層の表面近傍に形成された不
純物導入領域とからなるpn接合部を有する半導体装置
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a pn junction formed of a semiconductor layer formed on a substrate and an impurity introduction region formed near the surface of the semiconductor layer.
【0002】[0002]
【従来の技術】従来より、基板上に形成された第1導電
型の半導体層とこの半導体層の表面近傍に形成された第
2導電型の不純物拡散層とからなるpn接合部を備えた
構造の半導体装置が知られている。このような構造を持
つ半導体装置としては、例えば、ダイオードや縦形二重
拡散MOSトランジスタ等が知られている。2. Description of the Related Art Conventionally, a structure having a pn junction comprising a semiconductor layer of a first conductivity type formed on a substrate and an impurity diffusion layer of a second conductivity type formed near the surface of the semiconductor layer. Is known. As a semiconductor device having such a structure, for example, a diode, a vertical double diffusion MOS transistor, and the like are known.
【0003】[0003]
【発明が解決しようとする課題】以下、従来のこの種の
半導体装置の一構造例について、フィールドプレート構
造のダイオードの場合を例に採り、図8を用いて説明す
る。Hereinafter, an example of the structure of a conventional semiconductor device of this type will be described with reference to FIG. 8, taking a case of a diode having a field plate structure as an example.
【0004】図8に示したように、n型シリコン基板8
01の表面には、n型シリコンによるエピタキシャル層
802が形成されている。また、このエピタキシャル層
802の表面には酸化シリコン等による絶縁膜803が
形成されており、この絶縁膜803には開口803aが
設けられている。そして、エピタキシャル層802の表
面近傍には、この開口803aをマスクとして例えばボ
ロン等をドープすることによってp型不純物拡散領域8
04が形成されている。さらに、開口803aを介して
p型不純物拡散領域804と接するように、アルミニウ
ム等の導電性材料により、アノードとしての電極配線層
805が形成されている。一方、n型シリコン基板80
1の裏面には、導電性材料により、カソードとしての電
極層806が形成されている。As shown in FIG. 8, an n-type silicon substrate 8
01, an epitaxial layer 802 of n-type silicon is formed. An insulating film 803 made of silicon oxide or the like is formed on the surface of the epitaxial layer 802, and the insulating film 803 has an opening 803a. In the vicinity of the surface of the epitaxial layer 802, for example, boron is doped using the opening 803a as a mask so that the p-type impurity diffusion region 8 is formed.
04 is formed. Further, an electrode wiring layer 805 as an anode is formed of a conductive material such as aluminum so as to be in contact with the p-type impurity diffusion region 804 through the opening 803a. On the other hand, the n-type silicon substrate 80
An electrode layer 806 as a cathode is formed of a conductive material on the back surface of 1.
【0005】このような構造により、n型エピタキシャ
ル層802とp型不純物拡散領域804とからなるpn
接合部を有するダイオードを得ることができる。With such a structure, a pn layer composed of an n-type epitaxial layer 802 and a p-type impurity diffusion region 804 is formed.
A diode having a junction can be obtained.
【0006】このような構造のダイオードにおいては、
n型エピタキシャル層802内の、p型不純物拡散領域
804の曲率部近傍に電界集中領域Aが、また、電極配
線層805の端部805aの近傍に電界集中領域Bが、
それぞれ形成される。そして、ダイオードの逆方向電圧
が耐圧を越えた場合には、これら電界集中領域A,B付
近でブレークダウンが生じる。In a diode having such a structure,
In the n-type epitaxial layer 802, an electric field concentration region A near the curvature of the p-type impurity diffusion region 804, and an electric field concentration region B near the end 805a of the electrode wiring layer 805,
Each is formed. When the reverse voltage of the diode exceeds the breakdown voltage, breakdown occurs near these electric field concentration regions A and B.
【0007】一般に、n型エピタキシャル層802の比
抵抗[Ω・cm]が小さいときは電界集中領域Aでの電
界集中度が高くなり、この領域A付近でのブレークダウ
ンが生じやすくなる。一方、n型エピタキシャル層80
2の比抵抗が大きいときは電界集中領域Bでの電界集中
度が高くなり、この領域B付近でのブレークダウンが生
じやすくなる。In general, when the specific resistance [Ω · cm] of the n-type epitaxial layer 802 is small, the degree of electric field concentration in the electric field concentration region A increases, and breakdown near the region A is liable to occur. On the other hand, the n-type epitaxial layer 80
When the specific resistance 2 is large, the degree of electric field concentration in the electric field concentration region B increases, and breakdown near the region B tends to occur.
【0008】これに対して、電界集中領域Aの電界集中
度を低減されたダイオードとして、図9に示すようなガ
ードリング構造のものが、従来より知られている。な
お、同図において、図8と同じ符号を付した構成部は、
それぞれ図8の場合と同じものを示している。On the other hand, a diode having a guard ring structure as shown in FIG. 9 is conventionally known as a diode in which the degree of electric field concentration in the electric field concentration region A is reduced. In the figure, the components denoted by the same reference numerals as in FIG.
Each shows the same thing as the case of FIG.
【0009】図9からわかるように、このダイオード
は、n型エピタキシャル層802内に、p型不純物拡散
領域804の周囲を囲むようにp型不純物拡散層901
を設け、これをガードリングとするものである。すなわ
ち、このp型不純物拡散層901を設けることにより、
p型不純物拡散領域804の曲率部での電界集中を抑制
し、この曲率部でのブレークダウンを生じにくくするこ
とができるので、ダイオードの耐圧を向上させることが
できる。As can be seen from FIG. 9, in this diode, a p-type impurity diffusion layer 901 is formed in the n-type epitaxial layer 802 so as to surround the periphery of the p-type impurity diffusion region 804.
And this is used as a guard ring. That is, by providing this p-type impurity diffusion layer 901,
Since the electric field concentration at the curved portion of the p-type impurity diffusion region 804 can be suppressed and the breakdown at this curved portion can be made difficult to occur, the breakdown voltage of the diode can be improved.
【0010】しかしながら、図9に示したようなガード
リング構造を採用した場合、素子面積が大きくなってい
しまうので、半導体装置の集積度が低下するという課題
が生じていた。[0010] However, when the guard ring structure as shown in FIG. 9 is employed, a problem arises in that the element area becomes large and the degree of integration of the semiconductor device is reduced.
【0011】なお、このような課題は、ダイオードに限
定されるものではなく、基板上に形成された半導体層と
この半導体層の表面近傍に形成された不純物導入領域と
からなるpn接合部を有する半導体装置に共通するもの
である。[0011] Such a problem is not limited to a diode, but includes a pn junction formed by a semiconductor layer formed on a substrate and an impurity introduction region formed near the surface of the semiconductor layer. This is common to semiconductor devices.
【0012】以上のような理由により、従来より、集積
度を低下させることなくpn接合部の耐圧を向上させた
半導体装置が嘱望されていた。For the above reasons, conventionally, there has been a demand for a semiconductor device in which the breakdown voltage of the pn junction is improved without lowering the degree of integration.
【0013】[0013]
【課題を解決するための手段】この発明は、第1導電型
の半導体層およびこの半導体層の表面近傍に形成された
第2導電型の不純物導入領域からなるpn接合部と、半
導体層の表面に形成された絶縁膜と、この絶縁膜に設け
られた開口部で不純物導入領域と接するようにこの開口
部内およびこの開口部周辺の絶縁膜上に形成された導電
層とを有する半導体装置に関するものである。According to the present invention, there is provided a pn junction comprising a semiconductor layer of a first conductivity type and an impurity introduction region of a second conductivity type formed near the surface of the semiconductor layer; And a conductive layer formed on the insulating film in and around the opening so as to be in contact with the impurity introduction region at the opening provided in the insulating film. Is.
【0014】そして、絶縁膜の厚さが、pn接合部に逆
方向電圧を印加したときに前記半導体層内に生成される
電界集中領域のうち、不純物導入領域の曲率部近傍に生
成される電界集中領域の電界集中度と、導電層の端部近
傍にできる電界集中領域の電界集中度とが、実質的に同
一となるように決定されたことを特徴とする。The thickness of the insulating film is such that the electric field generated in the vicinity of the curvature portion of the impurity introduction region in the electric field concentration region generated in the semiconductor layer when a reverse voltage is applied to the pn junction. The electric field concentration in the concentration region and the electric field concentration in the electric field concentration region formed near the end of the conductive layer are determined to be substantially the same.
【0015】このような構成によれば、ガードリング構
造を採用することなく、半導体層上の絶縁膜の厚さを変
更することのみによって、pn接合部の耐圧を向上させ
ることができるので、半導体装置の集積度を低下させる
ことがない。With such a structure, the breakdown voltage of the pn junction can be improved only by changing the thickness of the insulating film on the semiconductor layer without adopting the guard ring structure. There is no reduction in the degree of integration of the device.
【0016】[0016]
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を用いて説明する。なお、図中、各構成成分
の大きさ、形状および配置関係は、この発明が理解でき
る程度に概略的に示してあるにすぎず、また、以下に説
明する数値的条件は単なる例示にすぎないことを理解さ
れたい。Embodiments of the present invention will be described below with reference to the drawings. In the drawings, the size, shape, and arrangement of each component are only schematically shown to an extent that the present invention can be understood, and numerical conditions described below are merely examples. Please understand that.
【0017】第1の実施の形態 以下、第1の実施の形態として、この発明をフィールド
プレート構造のダイオードに適用した場合の一例につい
て説明する。 First Embodiment An example in which the present invention is applied to a diode having a field plate structure will be described as a first embodiment.
【0018】図1は、この実施の形態に係るダイオード
の構造を模式的に示す断面図である。FIG. 1 is a sectional view schematically showing the structure of the diode according to this embodiment.
【0019】同図に示したように、このダイオードの構
造は従来のダイオード(図9参照)とほぼ同様であり、
n型シリコン基板101の表面に形成されたn型シリコ
ンによるエピタキシャル層102と、このエピタキシャ
ル層102の表面に形成された酸化シリコン等による絶
縁膜103と、この絶縁膜103に形成された開口10
3aと、この開口103aをマスクとして例えばボロン
等をドープすることによってエピタキシャル層102の
表面近傍に形成されたp型不純物拡散領域104と、開
口103aを介してp型不純物拡散領域104と接する
ようにアルミニウム等の導電性材料によって形成された
アノードとしての電極配線層105と、n型シリコン基
板101の裏面全域に導電性材料によって形成されたカ
ソードとしての電極層106とからなる。As shown in the figure, the structure of this diode is almost the same as that of the conventional diode (see FIG. 9).
An epitaxial layer 102 of n-type silicon formed on the surface of an n-type silicon substrate 101, an insulating film 103 of silicon oxide or the like formed on the surface of the epitaxial layer 102, and an opening 10 formed in the insulating film 103.
3a, the p-type impurity diffusion region 104 formed near the surface of the epitaxial layer 102 by doping, for example, boron with the opening 103a as a mask, and the p-type impurity diffusion region 104 through the opening 103a. An electrode wiring layer 105 as an anode formed of a conductive material such as aluminum, and an electrode layer 106 as a cathode formed of a conductive material over the entire rear surface of the n-type silicon substrate 101.
【0020】このような構造により、n型のエピタキシ
ャル層102とp型不純物拡散領域104とからなるp
n接合部を有するダイオードを得ることができる。With this structure, the p-type epitaxial layer 102 and the p-type impurity diffusion region 104
A diode having an n-junction can be obtained.
【0021】このような構造のダイオードにおいては、
n型エピタキシャル層102内の、p型不純物拡散領域
104の曲率部近傍に電界集中領域Aが、また、電極配
線層105の端部105aの近傍に電界集中領域Bが、
それぞれ形成される。In the diode having such a structure,
In the n-type epitaxial layer 102, an electric field concentration region A is formed in the vicinity of the curved portion of the p-type impurity diffusion region 104, and an electric field concentration region B is formed in the vicinity of the end 105a of the electrode wiring layer 105.
Each is formed.
【0022】この実施の形態に係るダイオードでは、図
1に示したような構造において、絶縁膜103の厚さ
を、電界集中領域Aの電界集中度と電界集中領域Bの電
界集中度とが同一となるように決定する。In the diode according to this embodiment, in the structure as shown in FIG. 1, the thickness of the insulating film 103 is the same as that of the electric field concentration region A and the electric field concentration region B. Is determined so that
【0023】以下、この理由について、図2〜図6を用
いて説明する。The reason for this will be described below with reference to FIGS.
【0024】図2(A)および(B)は、図1に示した
構造のダイオードに1000[V]の逆方向電圧を印加
したときの電界集中度[V/cm]分布をシミュレーシ
ョンした結果を示す分布図である。ここで、図2(A)
は絶縁膜103の膜厚を4.2[μm]とした場合であ
り、また、図2(B)は絶縁膜103の膜厚を5.8
[μm]とした場合である。なお、n型エピタキシャル
層102の比抵抗は、図2(A),(B)ともに、65
[Ω・cm]とした。FIGS. 2A and 2B show simulation results of the distribution of the electric field concentration [V / cm] when a reverse voltage of 1000 [V] is applied to the diode having the structure shown in FIG. FIG. Here, FIG.
FIG. 2B shows the case where the thickness of the insulating film 103 is 4.2 μm, and FIG. 2B shows the case where the thickness of the insulating film 103 is 5.8.
[Μm]. Note that the specific resistance of the n-type epitaxial layer 102 is 65 in both FIGS. 2A and 2B.
[Ω · cm].
【0025】図2からわかるように、n型エピタキシャ
ル層102内の電界集中度[V/cm]は、電界集中領
域Aおよび電界集中領域Bで、最も高くなっている。図
2(A)においては電界集中度の最大値は電荷集中領域
Bの267500[V/cm]であり、また、図2
(B)においては電界集中度の最大値は電荷集中領域A
の230600[V/cm]であった。As can be seen from FIG. 2, the electric field concentration [V / cm] in the n-type epitaxial layer 102 is highest in the electric field concentration regions A and B. In FIG. 2A, the maximum value of the electric field concentration is 267500 [V / cm] in the charge concentration region B.
In (B), the maximum value of the electric field concentration degree is the charge concentration region A
230600 [V / cm].
【0026】すなわち、ダイオードの耐圧を向上させる
ためには、これらの領域A,Bの電界集中度を低減させ
る必要がある。That is, in order to improve the breakdown voltage of the diode, it is necessary to reduce the degree of electric field concentration in these regions A and B.
【0027】図3は、逆方向電圧を1000[V]と
し、n型エピタキシャル層102の比抵抗を65[Ω・
cm]としたときの、絶縁膜103の膜厚とn型エピタ
キシャル層102内の電界集中度の最大値(図1の電界
集中領域A,Bの電界集中度の内の高い方)との関係の
シミュレーション結果を示すグラフである。同図におい
て、横軸は絶縁膜103の膜厚[μm]を示し、縦軸は
電界集中度の最大値[V/cm]を示している。FIG. 3 shows that the reverse voltage is 1000 [V] and the specific resistance of the n-type epitaxial layer 102 is 65 [Ω ·
cm], the relationship between the film thickness of the insulating film 103 and the maximum value of the electric field concentration in the n-type epitaxial layer 102 (the higher of the electric field concentration in the electric field concentration regions A and B in FIG. 1). 5 is a graph showing the simulation result of FIG. In the figure, the horizontal axis represents the film thickness [μm] of the insulating film 103, and the vertical axis represents the maximum value [V / cm] of the electric field concentration.
【0028】本発明者の検討によれば、電界集中領域A
の電界集中度は絶縁膜103の膜厚が大きいほど大きく
なり、一方、電界集中領域Bの電界集中度は絶縁膜10
3の膜厚が大きいほど小さくなる。これは、絶縁膜10
3の膜厚が大きいほど電界集中領域Bでの電荷の反転が
小さくなるためであると思われる。According to the study of the present inventors, the electric field concentration region A
Of the electric field concentration increases as the thickness of the insulating film 103 increases, while the electric field concentration in the electric field concentration region B increases.
3 is smaller as the film thickness is larger. This is because the insulating film 10
This is probably because the larger the film thickness of No. 3 is, the smaller the charge inversion in the electric field concentration region B is.
【0029】このため、図3に示したように、絶縁膜1
03の膜厚が約5.5μmよりも小さいときは電界集中
領域Bの電界集中度が最大値となり、絶縁膜103の膜
厚が約5.5μmよりも大きいときは電界集中領域Aの
電界集中度が最大値となる。そして、絶縁膜103の膜
厚が約5.5μmのときに、電界集中領域A,Bの電界
集中度は同一となり、この電界集中度の最大値は最も小
さくなる。For this reason, as shown in FIG.
03 is smaller than about 5.5 μm, the electric field concentration in the electric field concentration region B has the maximum value, and when the film thickness of the insulating film 103 is larger than about 5.5 μm, the electric field concentration in the electric field concentration region A is larger. The degree becomes the maximum value. When the thickness of the insulating film 103 is about 5.5 μm, the electric field concentration areas A and B have the same electric field concentration, and the maximum value of the electric field concentration is the smallest.
【0030】図4は、n型エピタキシャル層102の比
抵抗を65[Ω・cm]としたときの、絶縁膜103の
膜厚とダイオードの耐圧との関係を示すグラフである。
同図において、横軸は絶縁膜103の膜厚[μm]を示
し、縦軸は耐圧[V]を示している。FIG. 4 is a graph showing the relationship between the thickness of the insulating film 103 and the withstand voltage of the diode when the specific resistance of the n-type epitaxial layer 102 is 65 [Ω · cm].
In the figure, the horizontal axis indicates the thickness [μm] of the insulating film 103, and the vertical axis indicates the breakdown voltage [V].
【0031】図4において、絶縁膜103の膜厚が約
5.5μmよりも小さい場合は、ダイオードの耐圧は電
界集中領域Bの電界集中度に依存して変化し、膜厚が大
きくなるほど耐圧も大きくなる。一方、絶縁膜103の
膜厚が約5.5μmよりも大きい場合は、ダイオードの
耐圧は電界集中領域Aの電界集中度に依存して変化し、
膜厚が大きくなるほど耐圧は小さくなる。したがって、
n型エピタキシャル層102の比抵抗を65[Ω・c
m]としたときには、絶縁膜103の膜厚が約5.5μ
mのときに、ダイオードの耐圧が最大値(約1300
[V])となる。In FIG. 4, when the film thickness of the insulating film 103 is smaller than about 5.5 μm, the withstand voltage of the diode changes depending on the degree of electric field concentration in the electric field concentration region B, and the withstand voltage increases as the film thickness increases. growing. On the other hand, when the thickness of the insulating film 103 is larger than about 5.5 μm, the breakdown voltage of the diode changes depending on the electric field concentration in the electric field concentration region A,
As the film thickness increases, the breakdown voltage decreases. Therefore,
The specific resistance of the n-type epitaxial layer 102 is 65 [Ω · c
m], the thickness of the insulating film 103 is about 5.5 μm.
When m, the breakdown voltage of the diode is the maximum value (about 1300
[V]).
【0032】図3および図4からわかるように、電界集
中度の最大値が最も小さいとき、すなわち電界集中領域
A,Bの電界集中度が同一のときに、ダイオードの耐圧
が最大となる。As can be seen from FIGS. 3 and 4, when the maximum value of the electric field concentration is the smallest, that is, when the electric field concentration of the electric field concentration regions A and B is the same, the breakdown voltage of the diode becomes maximum.
【0033】図5は、ダイオードの耐圧が最大値となる
ときの絶縁膜103の膜厚とn型エピタキシャル層10
2の比抵抗との関係を示すグラフである。同図におい
て、横軸は比抵抗[Ω・cm]を示し、縦軸は膜厚[μ
m]を示す。FIG. 5 shows the thickness of the insulating film 103 and the n-type epitaxial layer 10 when the withstand voltage of the diode becomes the maximum value.
It is a graph which shows the relationship with the specific resistance of 2. In the figure, the horizontal axis represents the specific resistance [Ω · cm] and the vertical axis represents the film thickness [μ
m].
【0034】図5からわかるように、ダイオードの耐圧
が最大値となるときの膜厚(すなわち、電界集中領域
A,Bの電界集中度が同一となるときの膜厚)は、n型
エピタキシャル層102の比抵抗に応じて変化し、この
比抵抗が大きくなるほど絶縁膜103の膜厚も大きくし
なければならない。As can be seen from FIG. 5, the film thickness when the withstand voltage of the diode becomes the maximum value (that is, the film thickness when the electric field concentration regions A and B have the same electric field concentration) is equal to the n-type epitaxial layer. It changes according to the specific resistance of 102, and the film thickness of the insulating film 103 must be increased as the specific resistance increases.
【0035】図6は、絶縁膜103の膜厚を図5に基づ
いて定めたときの、n型エピタキシャル層102の比抵
抗とダイオードの耐圧との関係を示すグラフである。同
図において、横軸は比抵抗[Ω・cm]を示し、縦軸は
ダイオードの耐圧[V]を示す。FIG. 6 is a graph showing the relationship between the specific resistance of the n-type epitaxial layer 102 and the withstand voltage of the diode when the thickness of the insulating film 103 is determined based on FIG. In the figure, the horizontal axis indicates the specific resistance [Ω · cm], and the vertical axis indicates the withstand voltage [V] of the diode.
【0036】このように、ダイオードの耐圧はn型エピ
タキシャル層102の比抵抗に依存し、この比抵抗が大
きくなるほど耐圧を大きくすることができる。As described above, the breakdown voltage of the diode depends on the specific resistance of the n-type epitaxial layer 102, and the higher the specific resistance, the higher the breakdown voltage.
【0037】図5および図6からわかるように、n型エ
ピタキシャル層102の比抵抗をなるべく大きくし、こ
の比抵抗の値に併せて絶縁膜103の膜厚を決定するこ
とにより、ダイオードの耐圧を向上させることができ
る。As can be seen from FIGS. 5 and 6, the breakdown voltage of the diode is reduced by increasing the specific resistance of the n-type epitaxial layer 102 as much as possible and determining the thickness of the insulating film 103 in accordance with the specific resistance. Can be improved.
【0038】このように、この実施の形態に係るダイオ
ードによれば、ガードリング構造を採用することなく耐
圧を向上させることができるので、集積度を低下させる
ことなく耐圧を向上させたダイオードを提供することが
できる。As described above, according to the diode of this embodiment, the withstand voltage can be improved without employing the guard ring structure, so that a diode with improved withstand voltage without lowering the degree of integration is provided. can do.
【0039】第2の実施の形態 次に、第2の実施の形態として、この発明をフィールド
プレート構造の縦形二重拡散MOSトランジスタ(Vert
ical Diffusion MOS Transister ;以下「VDMOSト
ランジスタ」と記す)に適用した場合の一例について説
明する。Second Embodiment Next, as a second embodiment, the present invention is applied to a vertical double diffused MOS transistor having a field plate structure (Vert).
ical Diffusion MOS Transistor; hereinafter referred to as “VDMOS transistor”).
【0040】図7は、この実施の形態に係るVDMOS
トランジスタを構造を模式的に示す断面図である。FIG. 7 shows a VDMOS according to this embodiment.
It is sectional drawing which shows the structure of a transistor typically.
【0041】同図に示したように、n+ 型のシリコン基
板701の表面には、n- 型シリコンによるエピタキシ
ャル層702が形成されている。また、このエピタキシ
ャル層702の表面近傍には、図示しないマスクを用い
て例えばボロン等を導入することにより、p- 型の不純
物拡散領域703が形成されている。さらに、この不純
物拡散領域703の表面近傍には、図示しないマスクを
用いて砒素等を導入することにより、n+ 型の不純物拡
散領域704が形成されている。そして、n-型エピタ
キシャル層702の表面には、酸化シリコン等による絶
縁膜705が形成されている。この絶縁膜705に設け
られた開口705a内には、n+ 型不純物拡散領域70
4と接するように、ソース電極706が、アルミニウム
等の導電性材料によって形成されている。また、絶縁膜
705に設けられた段差部705bには、ゲート電極7
07が、アルミニウム等の導電性材料によって形成され
ている。一方、n+ 型シリコン基板701の裏面には、
アルミニウム等の導電性材料により、ドレイン電極とし
ての電極層708が形成されている。As shown in the figure, an epitaxial layer 702 of n − type silicon is formed on the surface of an n + type silicon substrate 701. In the vicinity of the surface of the epitaxial layer 702, a p − type impurity diffusion region 703 is formed by introducing boron or the like using a mask not shown. Further, near the surface of the impurity diffusion region 703, an n + -type impurity diffusion region 704 is formed by introducing arsenic or the like using a mask (not shown). An insulating film 705 made of silicon oxide or the like is formed on the surface of the n − type epitaxial layer 702. In an opening 705a provided in the insulating film 705, an n + -type impurity diffusion region 70 is provided.
Source electrode 706 is formed of a conductive material such as aluminum so as to be in contact with No. 4. In addition, the gate electrode 7 is formed on the step portion 705b provided on the insulating film 705.
07 is formed of a conductive material such as aluminum. On the other hand, on the back surface of the n + type silicon substrate 701,
An electrode layer 708 serving as a drain electrode is formed of a conductive material such as aluminum.
【0042】このような構造により、n- 型エピタキシ
ャル層702とp- 型不純物拡散領域703とからなる
pn接合部を有するVDMOSトランジスタを得ること
ができる。With this structure, it is possible to obtain a VDMOS transistor having a pn junction formed of an n − type epitaxial layer 702 and a p − type impurity diffusion region 703.
【0043】このような構造のVDMOSトランジスタ
においては、n- 型エピタキシャル層702内の素子形
成領域の端部において、p- 型不純物拡散領域704の
曲率部近傍に電界集中領域Aが、また、ソース電極70
6の端部近傍に電界集中領域Bが、それぞれ形成され
る。In the VDMOS transistor having such a structure, at the end of the element forming region in the n − type epitaxial layer 702, the electric field concentration region A is located near the curvature of the p − type impurity diffusion region 704, and the source Electrode 70
6, an electric field concentration region B is formed near the end of each.
【0044】この実施の形態では、絶縁膜705のう
ち、素子形成領域の端部の厚さD(図7参照)を、電界
集中領域Aの電界集中度と電界集中領域Bの電界集中度
とが同一となるように決定する。そして、このように厚
さDを定めることにより、上述の第1の実施例の場合と
同様の理由により、集積度を低下させることなく耐圧を
向上させたVDMOSトランジスタを提供することがで
きる。In this embodiment, the thickness D (see FIG. 7) of the end portion of the element forming region of the insulating film 705 is set to the electric field concentration degree of the electric field concentration area A and the electric field concentration degree of the electric field concentration area B. Are determined to be the same. By determining the thickness D in this manner, it is possible to provide a VDMOS transistor having an improved breakdown voltage without lowering the integration degree for the same reason as in the first embodiment.
【0045】なお、上述の各実施例では、n型半導体基
板上のn型エピタキシャル層内にp型不純物拡散領域を
形成する場合を例に採って説明したが、他の薄膜形成技
術を使用した半導体層に不純物拡散領域を形成する場合
や、半導体基板に直接不純物拡散領域を形成する場合で
あっても、本発明を適用することができる。In each of the above-described embodiments, the case where the p-type impurity diffusion region is formed in the n-type epitaxial layer on the n-type semiconductor substrate has been described as an example. The present invention can be applied even when the impurity diffusion region is formed in the semiconductor layer or when the impurity diffusion region is directly formed in the semiconductor substrate.
【0046】また、以上の説明では、n型半導体層(半
導体基板を含む)にp型不純物導入領域を形成する場合
を例に採って説明したが、p型半導体層にn型不純物導
入領域を形成する場合にもこの発明を適用できること
は、もちろんである。In the above description, the case where the p-type impurity introduction region is formed in the n-type semiconductor layer (including the semiconductor substrate) has been described as an example. However, the n-type impurity introduction region is formed in the p-type semiconductor layer. Of course, the present invention can be applied to the case of forming.
【0047】なお、上述の各実施の形態では、この発明
をpn接合部を有するダイオードおよびVDMOSトラ
ンジスタに適用した場合を例に採って説明したが、半導
体層とこの半導体層の表面近傍に形成された不純物導入
領域とからなるpn接合を有するものであれば、他の半
導体装置に適用できることはもちろんである。例えば、
バイポーラトランジスタのpn接合部に適用した場合に
も、本発明の効果を得ることができる。この場合には、
バイポーラトランジスタのコレクタ・ベース間電圧V
CBO に対する耐圧を確保しつつ、半導体層(半導体基板
上に形成した層または半導体基板)の厚さを低減するこ
とができる。In each of the above embodiments, the case where the present invention is applied to a diode having a pn junction and a VDMOS transistor has been described as an example. However, a semiconductor layer and a semiconductor layer formed near the surface of the semiconductor layer are described. It is needless to say that the present invention can be applied to other semiconductor devices as long as the semiconductor device has a pn junction including the doped region. For example,
The effect of the present invention can also be obtained when applied to a pn junction of a bipolar transistor. In this case,
Collector-base voltage V of bipolar transistor
The thickness of a semiconductor layer (a layer formed on a semiconductor substrate or a semiconductor substrate) can be reduced while ensuring a withstand voltage against CBO .
【0048】[0048]
【発明の効果】以上詳細に説明したように、この発明に
よれば、集積度を低下させることなく耐圧を向上させた
半導体装置を提供することができる。As described in detail above, according to the present invention, it is possible to provide a semiconductor device with improved withstand voltage without lowering the degree of integration.
【図1】第1の実施の形態に係る半導体装置の構造を模
式的に示す断面図である。FIG. 1 is a cross-sectional view schematically showing a structure of a semiconductor device according to a first embodiment.
【図2】(A),(B)ともに、図1に示した半導体装
置の電界集中度の分布をシミュレーションした結果を示
す分布図である。FIGS. 2A and 2B are distribution diagrams showing the results of simulating the distribution of the electric field concentration of the semiconductor device shown in FIG. 1;
【図3】図1に示した半導体装置における、絶縁膜の膜
厚と半導体層の電界集中度の最大値との関係を示すグラ
フである。3 is a graph showing the relationship between the film thickness of an insulating film and the maximum value of the electric field concentration in the semiconductor layer in the semiconductor device shown in FIG.
【図4】図1に示した半導体装置における、絶縁膜の膜
厚と半導体装置の耐圧との関係を示すグラフである。4 is a graph showing the relationship between the thickness of an insulating film and the breakdown voltage of the semiconductor device in the semiconductor device shown in FIG.
【図5】図1に示した半導体装置の耐圧が最大値となる
ときの絶縁膜の膜厚と半導体層の比抵抗との関係を示す
グラフである。5 is a graph showing the relationship between the thickness of an insulating film and the specific resistance of a semiconductor layer when the breakdown voltage of the semiconductor device shown in FIG. 1 reaches a maximum value.
【図6】図1に示した半導体装置において、絶縁膜の膜
厚を図5に基づいて定めたときの、半導体層の比抵抗と
耐圧との関係を示すグラフである。6 is a graph showing the relationship between the specific resistance of the semiconductor layer and the breakdown voltage when the thickness of the insulating film is determined based on FIG. 5 in the semiconductor device shown in FIG.
【図7】第2の実施の形態に係る半導体装置の構造を模
式的に示す断面図である。FIG. 7 is a cross-sectional view schematically illustrating a structure of a semiconductor device according to a second embodiment.
【図8】従来の半導体装置の一構造例を模式的に示す断
面図である。FIG. 8 is a cross-sectional view schematically showing one structural example of a conventional semiconductor device.
【図9】従来の半導体装置の他の構造例を模式的に示す
断面図である。FIG. 9 is a cross-sectional view schematically showing another example of the structure of a conventional semiconductor device.
101 n型シリコン基板 102 n型エピタキシャル層 103 絶縁膜 103a 開口 104 p型不純物拡散領域 105 電極配線層 105a 電極配線層の端部 106 電極層 701 n+ 型シリコン基板 702 エピタキシャル層 703 p- 型不純物拡散領域 704 n+ 型不純物拡散領域 705 絶縁膜 705a 開口 705b 段差部 706 ソース電極 707 ゲート電極 708 ドレイン電極101 n-type silicon substrate 102 n-type epitaxial layer 103 insulating film 103a opening 104 p-type impurity diffusion region 105 electrode wiring layer 105a end of electrode wiring layer 106 electrode layer 701 n + type silicon substrate 702 epitaxial layer 703 p - type impurity diffusion Region 704 n + -type impurity diffusion region 705 insulating film 705a opening 705b step 706 source electrode 707 gate electrode 708 drain electrode
Claims (1)
層の表面近傍に形成された第2導電型の不純物導入領域
からなるpn接合部と、前記半導体層の表面に形成され
ており且つ前記不純物導入領域上に開口部を有する絶縁
膜と、この開口部で前記不純物導入領域と接するように
この開口部内およびこの開口部周辺の絶縁膜上に形成さ
れた導電層とを有する半導体装置において、 前記絶縁膜の厚さが、前記pn接合部に逆方向電圧を印
加したときに前記半導体層内に生成される電界集中領域
のうち、前記不純物導入領域の曲率部近傍に生成される
電界集中領域の電界集中度と、前記導電層の端部近傍に
できる電界集中領域の電界集中度とが、実質的に同一と
なるように決定されたことを特徴とする半導体装置。1. A pn junction formed of a semiconductor layer of a first conductivity type and an impurity introduction region of a second conductivity type formed near the surface of the semiconductor layer, and a pn junction formed on the surface of the semiconductor layer, In a semiconductor device having an insulating film having an opening on an impurity introduction region and a conductive layer formed on the insulating film in and around the opening so as to contact the impurity introduction region at the opening, The thickness of the insulating film is such that the electric field concentration region generated in the vicinity of the curvature of the impurity introduction region among the electric field concentration regions generated in the semiconductor layer when a reverse voltage is applied to the pn junction. And the electric field concentration degree of the electric field concentration region of the electric field concentration area near the end of the conductive layer are determined to be substantially the same.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34146396A JPH10190010A (en) | 1996-12-20 | 1996-12-20 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34146396A JPH10190010A (en) | 1996-12-20 | 1996-12-20 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10190010A true JPH10190010A (en) | 1998-07-21 |
Family
ID=18346267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34146396A Pending JPH10190010A (en) | 1996-12-20 | 1996-12-20 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10190010A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004335758A (en) * | 2003-05-08 | 2004-11-25 | Sanken Electric Co Ltd | Diode element and its manufacturing method |
-
1996
- 1996-12-20 JP JP34146396A patent/JPH10190010A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004335758A (en) * | 2003-05-08 | 2004-11-25 | Sanken Electric Co Ltd | Diode element and its manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6407413B1 (en) | Semiconductor device with guard ring and Zener diode layer thereover | |
JPH02275675A (en) | MOS type semiconductor device | |
JPH04127480A (en) | High breakdown strength low resistance semiconductor device | |
JPH08130308A (en) | Semiconductor device | |
JPS6252469B2 (en) | ||
JP2005026279A (en) | Semiconductor device | |
JP2808871B2 (en) | Method for manufacturing MOS type semiconductor device | |
JPS61137368A (en) | semiconductor equipment | |
JP2825038B2 (en) | Semiconductor device | |
JPH10190010A (en) | Semiconductor device | |
WO2003092078A1 (en) | Semiconductor element and manufacturing method thereof | |
JPH06151728A (en) | Semiconductor integrated circuit device | |
JPS61142774A (en) | Mos transistor | |
JPH09199721A (en) | Field effect transistor | |
JPS6327865B2 (en) | ||
JPH10190009A (en) | Semiconductor device | |
JPH05175238A (en) | Junction type field-effect transistor | |
JPS5913370A (en) | semiconductor equipment | |
JP2000260981A (en) | Semiconductor device including field effect transistor | |
JPH07254707A (en) | Semiconductor device | |
JPH0291949A (en) | Transistor | |
JPH02113581A (en) | semiconductor equipment | |
JPS6018931A (en) | Semiconductor device and usage thereof | |
JP2009016876A (en) | Semiconductor element | |
JPS6156431A (en) | High-voltage semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Effective date: 20051213 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
A02 | Decision of refusal |
Effective date: 20071113 Free format text: JAPANESE INTERMEDIATE CODE: A02 |