JPH10189833A - 不正ｒｏｍの防止装置 - Google Patents
不正ｒｏｍの防止装置Info
- Publication number
- JPH10189833A JPH10189833A JP34198496A JP34198496A JPH10189833A JP H10189833 A JPH10189833 A JP H10189833A JP 34198496 A JP34198496 A JP 34198496A JP 34198496 A JP34198496 A JP 34198496A JP H10189833 A JPH10189833 A JP H10189833A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- socket
- board
- monitoring circuit
- operation monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Landscapes
- Connecting Device With Holders (AREA)
Abstract
(57)【要約】
【課題】 不正ＲＯＭが装着されることを防止する。
【解決手段】 ＲＯＭを基板に装着させるソケット内
に、ＲＯＭの良否判別する判別手段を設け、当該ソケッ
トを基板に対して取り外し不能に設ける。
に、ＲＯＭの良否判別する判別手段を設け、当該ソケッ
トを基板に対して取り外し不能に設ける。
Description
【０００１】
【発明の属する技術分野】本発明はパチンコ遊戯機の不
正ＲＯＭ防止装置に関するものである。
正ＲＯＭ防止装置に関するものである。
【０００２】
【従来の技術】パチンコ遊戯機のＲＯＭには、遊戯処理
に必要なデータ等が格納されている。このデータにより
遊戯機の出玉の確率等が決定される。このようなＲＯＭ
は、基盤上に設けられたソケットにＲＯＭのピンの挿入
して装着されている。
に必要なデータ等が格納されている。このデータにより
遊戯機の出玉の確率等が決定される。このようなＲＯＭ
は、基盤上に設けられたソケットにＲＯＭのピンの挿入
して装着されている。
【０００３】
【発明が解決しようとする課題】しかし、ソケットに装
着されているロムは脱着が容易である為、不正に改ざん
されたデーター（ソフトウェア）ロム（以下、不正ＲＯ
Ｍという）に取り替えられた場合、故意に異常な出玉ま
たは景品を取得する事が可能である。本発明は、かかる
問題に鑑み、不正ＲＯＭが装着されることを防止するこ
とを目的とする。
着されているロムは脱着が容易である為、不正に改ざん
されたデーター（ソフトウェア）ロム（以下、不正ＲＯ
Ｍという）に取り替えられた場合、故意に異常な出玉ま
たは景品を取得する事が可能である。本発明は、かかる
問題に鑑み、不正ＲＯＭが装着されることを防止するこ
とを目的とする。
【０００４】
【課題を解決するための手段】本発明は、上記目的を達
成すべく、以下の技術的手段を講じた。すなわち、本発
明の特徴とする点は、ＲＯＭを基板に装着させるソケッ
ト内に、ＲＯＭの良否判別する判別手段を設け、当該ソ
ケットを基板に対して取り外し不能に設けた点にある。
成すべく、以下の技術的手段を講じた。すなわち、本発
明の特徴とする点は、ＲＯＭを基板に装着させるソケッ
ト内に、ＲＯＭの良否判別する判別手段を設け、当該ソ
ケットを基板に対して取り外し不能に設けた点にある。
【０００５】
【発明の実施の形態】以下、図面に基づき、本発明の実
施の形態を説明する。図１に示すものは、基板へのＲＯ
Ｍの装着構造である。基板表面の所定位置には、ＲＯＭ
が装着されるソケットが設けられている。このソケット
は、基板に形成された挿通孔（図示省略）に、そのソケ
ットのピン端子（図示省略）を挿入し、基板の裏面にお
いてそのピンをハンダ付けして基板に固定されている。
施の形態を説明する。図１に示すものは、基板へのＲＯ
Ｍの装着構造である。基板表面の所定位置には、ＲＯＭ
が装着されるソケットが設けられている。このソケット
は、基板に形成された挿通孔（図示省略）に、そのソケ
ットのピン端子（図示省略）を挿入し、基板の裏面にお
いてそのピンをハンダ付けして基板に固定されている。
【０００６】ＲＯＭは、前記ソケットを介して基板に装
着されており、ソケット上面に設けられた挿入孔に、そ
のＲＯＭのピン端子が挿入されている。このＲＯＭに
は、遊技処理に必要なデータ等が格納されている。ま
た、このようなＲＯＭとしては、通常のＲＯＭでもよい
が、遊技処理を行うＣＰＵが一体に設けられているもの
が好適である。
着されており、ソケット上面に設けられた挿入孔に、そ
のＲＯＭのピン端子が挿入されている。このＲＯＭに
は、遊技処理に必要なデータ等が格納されている。ま
た、このようなＲＯＭとしては、通常のＲＯＭでもよい
が、遊技処理を行うＣＰＵが一体に設けられているもの
が好適である。
【０００７】ＲＯＭとソケット４とは、さらに、図２に
示す金属ケース内に収容されている。金属ケースは、下
部が開口された収容部と、この収容部の左右両側に備わ
った基板との取付部とから構成されている。なお、収容
部上部には、ＲＯＭ上面の表示確認用の窓が設けられて
いる。この収容部によってＲＯＭとソケットを上方から
覆い、取付部と基板とがリベットによってかしめ止めさ
れる。
示す金属ケース内に収容されている。金属ケースは、下
部が開口された収容部と、この収容部の左右両側に備わ
った基板との取付部とから構成されている。なお、収容
部上部には、ＲＯＭ上面の表示確認用の窓が設けられて
いる。この収容部によってＲＯＭとソケットを上方から
覆い、取付部と基板とがリベットによってかしめ止めさ
れる。
【０００８】このような装着構造により、ＲＯＭとソケ
ットを基板から取り外すことが困難になり、不正ＲＯＭ
が装着されることを防止できる。また、強固な装着構造
のため無理に取り外そうとすると、基板が損傷し、その
基板の使用が不可能になる。図３は、基板とＲＯＭとの
第２の装着構造を示している。ＲＯＭには、図３（ａ）
に示すように、その本体の上下方向に貫通する孔が、本
体の左右両端側にそれぞれ設けられている。このＲＯＭ
は、図１に示す取付構造と同様に、ソケットを介して基
板に装着されている。本取付構造では、ＲＯＭの孔の位
置に対応する孔をソケットと基板に形成し、これらの孔
にリベット等を挿通させ、かしめ止めすることにより、
ＲＯＭとソケットが基板に固定される。
ットを基板から取り外すことが困難になり、不正ＲＯＭ
が装着されることを防止できる。また、強固な装着構造
のため無理に取り外そうとすると、基板が損傷し、その
基板の使用が不可能になる。図３は、基板とＲＯＭとの
第２の装着構造を示している。ＲＯＭには、図３（ａ）
に示すように、その本体の上下方向に貫通する孔が、本
体の左右両端側にそれぞれ設けられている。このＲＯＭ
は、図１に示す取付構造と同様に、ソケットを介して基
板に装着されている。本取付構造では、ＲＯＭの孔の位
置に対応する孔をソケットと基板に形成し、これらの孔
にリベット等を挿通させ、かしめ止めすることにより、
ＲＯＭとソケットが基板に固定される。
【０００９】図４は、第３の装着構造を示しており、ソ
ケットと基板とが、ハンダ付け以外に、リベットにより
かしめ止めされている。この場合、少なくともソケット
は、基板から取り外すことができない。このソケットに
は、後述するように、ＲＯＭが不正なものであるか否か
を監視する動的動作監視回路が内蔵されており、このソ
ケットの取り外しを不可能とすることで、ＲＯＭが不正
なものに交換された場合であっても、確実にそれを発見
することができる。
ケットと基板とが、ハンダ付け以外に、リベットにより
かしめ止めされている。この場合、少なくともソケット
は、基板から取り外すことができない。このソケットに
は、後述するように、ＲＯＭが不正なものであるか否か
を監視する動的動作監視回路が内蔵されており、このソ
ケットの取り外しを不可能とすることで、ＲＯＭが不正
なものに交換された場合であっても、確実にそれを発見
することができる。
【００１０】図５は、第４の装着構造を示しており、ソ
ケットのピンを、基板の裏面でかしめることにより、ソ
ケットが基板から取り外せないようにしたものである。
ソケットのピンとしては、アルミ製ではなく、鉄製また
は銅製とすれば、好適である。図６は、第５の装着構造
を示している。図６（ａ）に示す装着構造では、基板表
面のＲＯＭ（ＣＰＵ）が装着される位置（ソケットの位
置）に動的動作監視回路のＩＣチップ（図示省略）が設
けられている。このＩＣチップは、基板と同材質のガラ
スエポキシ板によって覆われる。ガラスエポキシ板は基
板と接着されるので、ＩＣチップを取り出すことはでき
ない。ソケットは、ガラスエポキシ板の上に設けられ、
ソケットの所定のピンとＩＣチップとは基板上で結線さ
れている。
ケットのピンを、基板の裏面でかしめることにより、ソ
ケットが基板から取り外せないようにしたものである。
ソケットのピンとしては、アルミ製ではなく、鉄製また
は銅製とすれば、好適である。図６は、第５の装着構造
を示している。図６（ａ）に示す装着構造では、基板表
面のＲＯＭ（ＣＰＵ）が装着される位置（ソケットの位
置）に動的動作監視回路のＩＣチップ（図示省略）が設
けられている。このＩＣチップは、基板と同材質のガラ
スエポキシ板によって覆われる。ガラスエポキシ板は基
板と接着されるので、ＩＣチップを取り出すことはでき
ない。ソケットは、ガラスエポキシ板の上に設けられ、
ソケットの所定のピンとＩＣチップとは基板上で結線さ
れている。
【００１１】なお、ＩＣチップは、ガラスエポキシ板で
覆うのではなく、単にその存在が判らないように、着色
又はマスクをかけるだけでもよい。図６（ｂ）に示す装
着構造では、ガラスエポキシ板は２層の積層体として構
成されているとともに、ガラスエポキシ板自体が基板に
装着されるためのピンを有している。積層体の下層の上
面には、前記ＩＣチップが設けられるとともに、積層体
のピンまでの結線が施されている。このＩＣチップと結
線は積層体の上層によって覆われる。ガラスエポキシ板
の積層体は、そのピンによって基板に装着され、その上
にソケットが装着される。
覆うのではなく、単にその存在が判らないように、着色
又はマスクをかけるだけでもよい。図６（ｂ）に示す装
着構造では、ガラスエポキシ板は２層の積層体として構
成されているとともに、ガラスエポキシ板自体が基板に
装着されるためのピンを有している。積層体の下層の上
面には、前記ＩＣチップが設けられるとともに、積層体
のピンまでの結線が施されている。このＩＣチップと結
線は積層体の上層によって覆われる。ガラスエポキシ板
の積層体は、そのピンによって基板に装着され、その上
にソケットが装着される。
【００１２】図７は、動的動作監視回路の内蔵されたソ
ケットを示している。このソケットは、ＲＯＭのピンの
挿入孔を所定数有する１対の挿入部が左右両端および中
央において連結脚部により連結されて構成されている。
前記動的動作監視回路を有するＩＣは、中央の連結脚部
の左側もしくは右側のいずれかに内蔵される（図７で
は、左側に設けられている）。また、動的動作監視回路
を有するＩＣの端子は、ソケットの所定の端子と接続さ
れている。 図８は、動的動作監視回路の構成を示すブ
ロック図である。動的動作監視回路は、不正ＲＯＭを発
見するため、以下の（ａ）〜（ｂ）のような機能を有し
ている。
ケットを示している。このソケットは、ＲＯＭのピンの
挿入孔を所定数有する１対の挿入部が左右両端および中
央において連結脚部により連結されて構成されている。
前記動的動作監視回路を有するＩＣは、中央の連結脚部
の左側もしくは右側のいずれかに内蔵される（図７で
は、左側に設けられている）。また、動的動作監視回路
を有するＩＣの端子は、ソケットの所定の端子と接続さ
れている。 図８は、動的動作監視回路の構成を示すブ
ロック図である。動的動作監視回路は、不正ＲＯＭを発
見するため、以下の（ａ）〜（ｂ）のような機能を有し
ている。
【００１３】（ａ）ＣＰＵを保有する電子回路の動作
中、特定の信号線上の情報を監視し、情報の異常を判別
して回路の初期化、特例処理を実行する。 （ｂ）回路の信号線上の情報は、動的動作監視回路が、
内部に保有する比較基準回路の格納情報と比較され、良
否の判別をする。 （ｃ）動作中の特定信号線上の情報は動的動作監視回路
によりＣＰＵ（中央演算装置）が特定の外部記憶回路の
記憶番地を認識する。動的動作監視回路は、ＣＰＵ（中
央演算装置）がどのような状態遷移かを判別し、必要な
特定情報を得る。例えば記憶回路に格納されている情報
をＣＰＵ（中央演算装置）が読み込む状態を示す。
中、特定の信号線上の情報を監視し、情報の異常を判別
して回路の初期化、特例処理を実行する。 （ｂ）回路の信号線上の情報は、動的動作監視回路が、
内部に保有する比較基準回路の格納情報と比較され、良
否の判別をする。 （ｃ）動作中の特定信号線上の情報は動的動作監視回路
によりＣＰＵ（中央演算装置）が特定の外部記憶回路の
記憶番地を認識する。動的動作監視回路は、ＣＰＵ（中
央演算装置）がどのような状態遷移かを判別し、必要な
特定情報を得る。例えば記憶回路に格納されている情報
をＣＰＵ（中央演算装置）が読み込む状態を示す。
【００１４】このため、動的動作監視回路は、ＣＰＵ
（中央演算装置）が外部記憶回路上に格納されている情
報を読み込む状態を判別し、外部記憶回路の記憶番地を
特定し、動的動作監視回路が内部に保有する比較基準記
憶回路の特定記憶番地に格納されている情報を参照す
る。動的動作監視回路は、この外部記憶回路の記憶番地
に格納された情報と、内部に保有する比較基準記憶回路
の記憶番地に格納されている情報を比較し、良否の判別
を行う。
（中央演算装置）が外部記憶回路上に格納されている情
報を読み込む状態を判別し、外部記憶回路の記憶番地を
特定し、動的動作監視回路が内部に保有する比較基準記
憶回路の特定記憶番地に格納されている情報を参照す
る。動的動作監視回路は、この外部記憶回路の記憶番地
に格納された情報と、内部に保有する比較基準記憶回路
の記憶番地に格納されている情報を比較し、良否の判別
を行う。
【００１５】判別手段が良否の判別を行い、異常と判別
した場合、動的動作監視回路は電子回路に保有されてい
るＣＰＵに対し、即時動作不能にするか初期化または例
外処理を実行する。動的動作監視回路に保有される比較
基準記憶回路は、比較検出部とビット情報及び外部情報
入力部に接続される。ビット情報交換部は、外部情報入
力部と暗証コード証認部に接続される。
した場合、動的動作監視回路は電子回路に保有されてい
るＣＰＵに対し、即時動作不能にするか初期化または例
外処理を実行する。動的動作監視回路に保有される比較
基準記憶回路は、比較検出部とビット情報及び外部情報
入力部に接続される。ビット情報交換部は、外部情報入
力部と暗証コード証認部に接続される。
【００１６】比較基準記憶部は通常読み出し専用記憶部
として動作し、読みだされた情報は比較検出部に送られ
る。しかし、外部の暗証コードと動的動作監視回路に保
有されている暗証コードが認証されたと判別された場合
のみ、外部情報入力部から送られたビット情報がビット
情報変換部を通り、唯一比較基準記憶部に書き込むこと
ができる。１度書き込まれた情報は電源が切れても消失
することはない。
として動作し、読みだされた情報は比較検出部に送られ
る。しかし、外部の暗証コードと動的動作監視回路に保
有されている暗証コードが認証されたと判別された場合
のみ、外部情報入力部から送られたビット情報がビット
情報変換部を通り、唯一比較基準記憶部に書き込むこと
ができる。１度書き込まれた情報は電源が切れても消失
することはない。
【００１７】外部からの暗証コードと動的動作監視回路
に保持されている暗証コードは認証されたと判別された
場合、ビット情報変換部のビット配列はその認証コード
により特定された不規則なビット配列に変換され比較基
準記憶部に接続される。動的動作監視回路の外部情報入
力部はＣＰＵ（中央演算装置）のＣＰＵソケットの端子
に接続され、回路自体はＣＰＵソケットの内部に内蔵さ
れる。
に保持されている暗証コードは認証されたと判別された
場合、ビット情報変換部のビット配列はその認証コード
により特定された不規則なビット配列に変換され比較基
準記憶部に接続される。動的動作監視回路の外部情報入
力部はＣＰＵ（中央演算装置）のＣＰＵソケットの端子
に接続され、回路自体はＣＰＵソケットの内部に内蔵さ
れる。
【００１８】外部情報入力部はＣＰＵソケットの端子を
通し、監視に必要な信号に接続され、ＣＰＵ（中央演算
装置）の記憶番地信号・制御信号・情報信号に接続され
る。動的動作監視回路の電源、接地、発振器はＣＰＵソ
ケットを通し、ＣＰＵ（中央演算装置）と共有される。
動的動作監視回路を内蔵されたＣＰＵソケットは積層構
造により金属に保護され外部から遮断され金属は接地さ
れる。また、動的動作監視回路を内蔵されたＣＰＵソケ
ットは、表と裏からそれぞれ金属ケースで保護しリベッ
トにより装着（固定）される。
通し、監視に必要な信号に接続され、ＣＰＵ（中央演算
装置）の記憶番地信号・制御信号・情報信号に接続され
る。動的動作監視回路の電源、接地、発振器はＣＰＵソ
ケットを通し、ＣＰＵ（中央演算装置）と共有される。
動的動作監視回路を内蔵されたＣＰＵソケットは積層構
造により金属に保護され外部から遮断され金属は接地さ
れる。また、動的動作監視回路を内蔵されたＣＰＵソケ
ットは、表と裏からそれぞれ金属ケースで保護しリベッ
トにより装着（固定）される。
【００１９】このように、基盤からソケットが脱着が不
可能となり、また、改ざんされたロム（ソフトウェア）
が万が一装着された場合でも良否の判別を行い、即時に
動作の停止または例外処理を実行する。また、装着され
ているロム（ソフトウェア）は暗証コードの開示から認
証によってのみ、遊技機が動作する状況を未公開技術を
もってオンライン化することができる。
可能となり、また、改ざんされたロム（ソフトウェア）
が万が一装着された場合でも良否の判別を行い、即時に
動作の停止または例外処理を実行する。また、装着され
ているロム（ソフトウェア）は暗証コードの開示から認
証によってのみ、遊技機が動作する状況を未公開技術を
もってオンライン化することができる。
【図１】（ａ）は、ＲＯＭ、ソケット及び基板の装着構
造を示す断面図である。（ｂ）は、（ａ）のＡ−Ａ線断
面図である。
造を示す断面図である。（ｂ）は、（ａ）のＡ−Ａ線断
面図である。
【図２】（ａ）は、金属ケースの平面図である。（ｂ）
は、同じく側面図である。
は、同じく側面図である。
【図３】（ａ）は、孔を有するＲＯＭの平面図である。
（ｂ）は、ＲＯＭ、ソケット及び基板の第２装着構造を
示す側面図である。（ｃ）は、（ｂ）のＢ−Ｂ線断面図
である。
（ｂ）は、ＲＯＭ、ソケット及び基板の第２装着構造を
示す側面図である。（ｃ）は、（ｂ）のＢ−Ｂ線断面図
である。
【図４】第３の装着構造を示す側面図である。
【図５】第４の装着構造を示す側面図である。
【図６】第５の装着構造を示す側面図である。
【図７】（ａ）は、動的動作監視回路を内蔵したソケッ
トの断面図である。（ｂ）は、同じく平面図である。
（ｃ）は、（ｂ）のＣ−Ｃ線断面図である。
トの断面図である。（ｂ）は、同じく平面図である。
（ｃ）は、（ｂ）のＣ−Ｃ線断面図である。
【図８】動的動作監視回路の構成を示すブロック図であ
る。
る。
Claims (1)
- 【請求項１】 ＲＯＭを基板に装着させるソケット内
に、ＲＯＭの良否判別する判別手段を設け、当該ソケッ
トを基板に対して取り外し不能に設けたことを特徴とす
る不正ＲＯＭの防止装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34198496A JPH10189833A (ja) | 1996-12-20 | 1996-12-20 | 不正ｒｏｍの防止装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34198496A JPH10189833A (ja) | 1996-12-20 | 1996-12-20 | 不正ｒｏｍの防止装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10189833A true JPH10189833A (ja) | 1998-07-21 |
Family
ID=18350283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34198496A Pending JPH10189833A (ja) | 1996-12-20 | 1996-12-20 | 不正ｒｏｍの防止装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10189833A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008034250A (ja) * | 2006-07-28 | 2008-02-14 | Omron Corp | コネクタ装置 |
-
1996
- 1996-12-20 JP JP34198496A patent/JPH10189833A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008034250A (ja) * | 2006-07-28 | 2008-02-14 | Omron Corp | コネクタ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6853093B2 (en) | Anti-tampering enclosure for electronic circuitry | |
| US6097606A (en) | Financial transaction terminal with limited access | |
| JP2002248250A (ja) | 遊技機制御用電子部品の監視用電子タグ及び監視用電子タグを利用した遊技機制御用電子部品の監視装置 | |
| US8573989B2 (en) | Memory card reader | |
| JP2005342097A (ja) | 遊技機 | |
| JP5057702B2 (ja) | 遊技場監視システム及び遊技機 | |
| EP1693806A1 (en) | Game machine operation authentication system and game machine | |
| EP2661158A1 (en) | System for mechanical and electronic protection of safe equipment | |
| JP2006034784A (ja) | コネクタカバー | |
| JP4289595B2 (ja) | 遊技用管理システム | |
| JPH10189833A (ja) | 不正ｒｏｍの防止装置 | |
| JP6462923B1 (ja) | 情報保護装置及び電子機器 | |
| US5512738A (en) | Coded seal | |
| JPH11333110A (ja) | 遊技機 | |
| JP2007159646A (ja) | 遊技機 | |
| JP5145519B2 (ja) | 遊技機用基板ケース | |
| JP4289594B2 (ja) | 遊技用管理システム | |
| JP4656086B2 (ja) | 遊技機 | |
| WO2016086968A1 (en) | Secure pos housing | |
| CN218830396U (zh) | 基于结构监测识别的防拆式摄像头模组 | |
| JP4709522B2 (ja) | 遊技機 | |
| JPH09239129A (ja) | 遊技用演算処理装置、該遊技用演算処理装置の正当性を確認する確認装置および遊技用演算処理装置の正当性確認方法 | |
| JPH1085415A (ja) | 制御回路装置 | |
| JP3448179B2 (ja) | 電子遊戯機 | |
| CA2271617C (en) | Financial transaction terminal with limited access |