JPH10189815A - 半導体素子搭載基板の実装構造 - Google Patents

Abstract

(57)【要約】 【課題】高い接続信頼性が得られて、熱的影響を受けな
いようにした高品質かつ高信頼性の半導体素子搭載基板
の実装構造を提供する。 【解決手段】半導体素子５が配設された絶縁基板１と、
メタライズ配線層３とを具備した半導体素子収納用パッ
ケージＡを、配線導体８を有し、かつ絶縁基板１と異な
る熱膨張率を示す電気回路基板Ｂに配し、さらに絶縁基
板１の主面に半導体素子収納用のキャビティ以外で電気
的に非導通の切り欠き部９を設けた半導体素子搭載基板
の実装構造。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体素子収納用パ
ッケージなどの半導体素子搭載基板の実装構造に関する
ものである。

【０００２】

【従来の技術】配線基板は絶縁基板の表面もしくは内部
にメタライズ配線層が配設された構造であり、この配線
基板を用いた代表的な例として、半導体素子、とくにＬ
ＳＩ等の半導体素子を収容する半導体素子収納用パッケ
ージがある。

【０００３】上記半導体素子収納用パッケージによれ
ば、アルミナセラミックス等からなる絶縁基板の表面お
よび内部にＷやＭｏ等のメタライズ配線層が、さらに底
面に接続端子が配設され、そして、絶縁基板の上面中央
部に半導体素子を収容するためのキャビティが形成され
て、キャビティは蓋体によって気密に封止される。

【０００４】ところで、半導体素子はその集積度が高ま
るほど、これに形成される電極数も増大するが、これに
伴って半導体収納用パッケージの端子数も増大する。

【０００５】しかしながら、この端子数が増大するにし
ても、半導体収納用パッケージ自体の寸法には限界があ
り、その上、近年の小型化という市場ニーズに応じるた
めには、半導体収納用パッケージの接続端子の形成密度
を高くすることが必要である。

【０００６】そこで、半導体収納用パッケージの端子数
を増大させるために、その下面にコバールなどの金属ピ
ンを接続したピングリッドアレイ（ＰＧＡ）を配する技
術が最も一般的におこなわれているが、最近では４つの
側面に導出されたメタライズ配線層にガルウイング状
（Ｌ字状）の金属ピンが接続された、所謂クワッドフラ
ットパッケージ（ＱＦＰ）、パッケージの４つの側面に
電極パッドを備えてリードピンがないリードレスチップ
キャリア（ＬＣＣ）、Ｓｉチップをフリップチップ実装
したチップサイズパッケージ（ＣＳＰ）、さらに絶縁基
板の下面に半田からなる球状端子を多数配置したボール
グリッドアレイ（ＢＧＡ）等が提示されている。そし
て、これらの中でＢＧＡが最も高密度化が可能であると
言われている。

【０００７】このボールグリッドアレイ（ＢＧＡ）は、
接続パッドに半田などのロウ材からなる球状端子をロウ
付けした接続端子を配した構成であり、この球状端子を
電気回路基板の配線導体上に載置および当接させ、しか
る後、上記球状端子を約２５０〜４００℃の温度で加熱
溶融し、球状端子を配線導体に接合させることによって
電気回路基板上に実装するという技術である。そして、
このような実装構造により半導体素子収納用パッケージ
の内部に収容されている半導体素子はその各電極がメタ
ライズ配線層および接続端子を介して電気回路基板と電
気的に接続される。

【０００８】

【発明が解決しようとする課題】これらの半導体収納用
パッケージの絶縁基板は、アルミナ、ムライト、低温焼
成材料などのセラミックスからなるので、２００ＭＰａ
以上の高強度特性があり、しかも、メタライズ配線層な
どの多層化技術の信頼性も高いと言われている。

【０００９】しかしながら、半導体素子収納用パッケー
ジに半導体素子を収容し、あるいは配線基板に半導体素
子を搭載したり、しかる後、ガラス−エポキシ樹脂等か
らなるプリント基板などに実装した場合、半導体素子の
作動時に発する熱が絶縁基板とプリント基板の双方に繰
り返し印加され、これにより、双方の基板間の熱膨張差
に起因して、大きな熱応力が発生する。

【００１０】かかる熱応力は、半導体収納用パッケージ
における端子数が３００個以下の場合には影響が小さい
が、端子数が３００個を超えたり、半導体収納用パッケ
ージのサイズが大型化するにしたがって、その熱応力が
大きくなり、そのために半導体素子の作動および停止の
繰り返しによって熱応力が絶縁基板下面の接続パッドの
外周部、および外部電気電気回路基板の配線導体と端子
との接合界面に作用し、接続パッドが絶縁基板より剥離
したり、端子が配線導体より剥離し、その結果、配線基
板や半導体収納用パッケージをプリント基板に長期にわ
たり安定して電気的接続させられないという問題点があ
る。

【００１１】したがって、本発明の目的は、半導体素子
収納用パッケージなどの配線基板を電気回路基板上に実
装した場合に、熱的影響を受けないようにした高品質か
つ高信頼性の半導体素子搭載基板の実装構造を提供する
ことにある。

【００１２】

【課題を解決するための手段】本発明の半導体素子搭載
基板の実装構造は、半導体素子が配設された絶縁基板
と、メタライズ配線層とを具備した配線基板を、そのメ
タライズ配線層と電気的に導通された配線を有し、かつ
絶縁基板と異なる熱膨張率を示す電気回路基板に配した
実装構造において、前記絶縁基板の主面に電気的に非導
通の切り欠き部を設けたことを特徴とする。

【００１３】また、本発明の他の半導体素子搭載基板の
実装構造は、上記配線基板が半導体素子収納用パッケー
ジであり、上記絶縁基板の主面に半導体素子収納用のキ
ャビティ以外で切り欠き部を設けたことを特徴とする。

【００１４】

【発明の実施の形態】以下、本発明を添付図面に基づき
詳細に説明する。図１〜図３は本発明に係るＢＧＡ型半
導体素子収納用パッケージの実装構造であり、図１はそ
の断面図である。また、図２はその斜視図、図３はその
要部拡大断面図である。

【００１５】これらの図において、Ａは半導体素子収納
用パッケージ、Ｂは電気回路基板である。まず、半導体
素子収納用パッケージＡにおいて、１は絶縁基板、２は
蓋体、３はメタライズ配線層、４は接続端子、５は半導
体素子であり、絶縁基板１および蓋体２によって半導体
素子５を内部に気密に収容するためのキャビティ６を形
成する。そして、半導体素子５はガラス、樹脂等の接着
剤を介して絶縁基板１上に接着固定される。

【００１６】また、絶縁基板１の表面および内部にはメ
タライズ配線層３が配設され、半導体素子５および接続
端子４と電気的に接続される。各接続端子４には、接続
パッド４ａを介して半田（錫−鉛合金）などのロウ材か
ら成る突起状端子４ｂが取着されている。この突起状端
子４ｂは、球状もしくは柱状のロウ材を接続パッド４ａ
に並べるか、またはスクリーン印刷法によりロウ材を接
続パッド４ａ上に印刷することにより形成される。

【００１７】そして、図３および図４に示すように、絶
縁基板１の主面である表面および裏面にはキャビティ６
以外に切り欠き部９を有している。この切り欠き部９は
円形状であっても、あるいは四角、三角等々様々な形状
が採用でき、さらにその大きさについても適宜選択でき
る。ただし、切り欠き部９の総面積が大きいほどに本発
明の効果が大きいと言える。

【００１８】また、切り欠き部９の部位も絶縁基板１の
主面である表面および裏面、もしくはその一方面だけで
あってもよく、さらに図３のように各接続端子４間に設
けてもよい。

【００１９】他方の外部電気電気回路基板Ｂについて
は、一般にプリント基板と呼ばれるものであって、７は
絶縁体、８は絶縁体７上に形成された配線導体であり、
この絶縁体７は有機樹脂を含む材料からなり、具体的に
はガラス−エポキシ系複合材料などからなる。このよう
な複合材料の場合、４０〜４００℃における熱膨張係数
は１２〜１６ｐｐｍ／℃である。また、配線導体８は絶
縁体７との熱膨張係数の整合性ならびに良電気伝導性の
点で、通常、Ｃｕ、Ａｕ、Ａｌ、Ｎｉ、Ｐｂ−Ｓｎなど
の金属導体からなる。

【００２０】半導体素子収納用パッケージＡを電気回路
基板Ｂに実装するには、絶縁基板１の突起状端子４ｂを
電気回路基板Ｂの配線導体８上に載置当接させ、しかる
後、約２５０〜４００℃の温度で加熱することにより、
半田などのロウ材からなる突起状端子４ｂ自体が溶融し
て配線導体８と接合され、電気回路基板Ｂ上に実装され
る。なお、配線導体８の表面には突起状端子４ｂとの接
続を容易に行うためにロウ材が被着形成されていること
が望ましい。

【００２１】かくして上記構成のＢＧＡ型半導体素子収
納用パッケージの実装構造によれば、半導体素子５の作
動時に発する熱が絶縁基板１と絶縁体７の双方に繰り返
し印加され、これにより、双方の基板間の熱膨張差に起
因して、大きな熱応力が生じるような事態になっても、
絶縁基板１の主面（表面および裏面）に切り欠き部９を
形成したことで、その見かけ上のヤング率を低下させ、
絶縁基板１と絶縁体７との接続端子４に発生する応力を
低下させて、接続信頼性を向上させることができた。

【００２２】

【実施例】つぎに本発明の実装構造に対する熱サイクル
試験を以下のとおりおこなった。絶縁基板１（ヤング率
１１０Ｇｐａ、熱膨張係数７ｐｐｍ／℃の低温焼成基
板）の上下面に、上面のみに、もしくは下面のみに本発
明に係る切り欠き部９を設けた半導体素子収納用パッケ
ージＡ（ただし、半導体素子５を搭載せず）を、電気回
路基板Ｂ（プリント基板）上に実装して、それぞれ試料
Ｎｏ．１〜Ｎｏ．３の実装構造を作製した。さらに比較
例として切り欠き部９を設けない半導体素子収納用パッ
ケージに対応する実装構造も作製した。

【００２３】なお、上記パッケージＡは３５ｍｍ角、厚
み１．２ｍｍであり、各面における切り欠きの形状は配
線形成領域の配線間において、直径０．１ｍｍ、深さ
０．２５ｍｍの円形状のものを１００個形成した。ま
た、非配線形成領域には直径１ｍｍ、深さ０．２５ｍｍ
の切り欠きを２０個形成した。

【００２４】そして、各試料を大気雰囲気の恒温槽に入
れて、−４０℃に温度設定した雰囲気内に１５分間保持
し、さらに１２５℃に温度設定した雰囲気内に１５分間
保持した場合を１サイクルとして、そのサイクルを繰り
返すというテストをおこなって、各サイクル毎に電気回
路基板Ｂの配線導体８と、半導体素子収納用パッケージ
Ａの配線との電気抵抗を測定し、電気抵抗に変化が現れ
るまでのサイクル数を測定することで、耐久性をしらべ
たところ、表１に示すような結果が得られた。

【００２５】

【表１】

【００２６】表１に示す結果から明らかなとおり、本発
明の試料Ｎｏ．１〜Ｎｏ．３については、高い寿命特性
を示し、とくに試料Ｎｏ．１では１５００サイクルでも
抵抗変化なかったが、これに対して、比較例では７００
サイクルで抵抗上昇が認められた。

【００２７】

【発明の効果】以上のとおり、本発明の半導体素子搭載
基板の実装構造によれば、半導体素子収納用パッケージ
などの配線基板を電気回路基板上に実装した場合に、半
導体素子が配設された絶縁基板の主面に電気的に非導通
の切り欠き部を設けたことで、絶縁基板と異なる熱膨張
率を示す電気回路基板との間で、大きな熱応力が生じる
ような事態になっても、絶縁基板の見かけ上のヤング率
を低下させ、高い接続信頼性が得られ、その結果、熱的
影響を受けないようにした高品質かつ高信頼性の半導体
素子搭載基板の実装構造が提供できた。

【図面の簡単な説明】

【図１】本発明に係るＢＧＡ型半導体素子収納用パッケ
ージの実装構造の断面図である。

【図２】本発明に係るＢＧＡ型半導体素子収納用パッケ
ージの斜視図である。

【図３】本発明に係るＢＧＡ型半導体素子収納用パッケ
ージの実装構造の要部拡大断面図である。

【符号の説明】

Ａ 半導体素子収納用パッケージ Ｂ 電気回路基板 １ 絶縁基板 ２ 蓋体 ３ メタライズ配線層 ４ 接続端子 ５ 半導体素子 ６ キャビティ ４ａ 接続パッド ４ｂ 突起状端子 ７ 絶縁体 ８ 配線導体 ９ 切り欠き部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 永江 謙一 鹿児島県国分市山下町１番４号 京セラ株 式会社総合研究所内 (72)発明者 東 昌彦 鹿児島県国分市山下町１番４号 京セラ株 式会社総合研究所内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体素子が配設された絶縁基板と、メ
   タライズ配線層とを具備した配線基板を、該メタライズ
   配線層と電気的に導通された配線を有し、かつ絶縁基板
   と異なる熱膨張率を示す電気回路基板に配した実装構造
   において、前記絶縁基板の主面に切り欠き部を設けたこ
   とを特徴とする半導体素子搭載基板の実装構造。
2. 【請求項２】 前記配線基板が半導体素子収納用パッケ
   ージであり、前記絶縁基板の主面で半導体素子収納用の
   キャビティ以外に切り欠き部を設けたことを特徴とする
   請求項１記載の半導体素子搭載基板の実装構造。