JPH10180685A

JPH10180685A - カッタ制御回路及びファクシミリ装置

Info

Publication number: JPH10180685A
Application number: JP8346336A
Authority: JP
Inventors: Kazuhiko Hasegawa; 和彦長谷川
Original assignee: Murata Machinery Ltd
Current assignee: Murata Machinery Ltd
Priority date: 1996-12-25
Filing date: 1996-12-25
Publication date: 1998-07-07

Abstract

(57)【要約】【課題】ロータリ刃でロール紙等を裁断するカッタの
移動に際しては、その移動範囲の両端において制動制御
を行なう必要がある。このため、従来はカッタの移動範
囲の両端にセンサを配置しておき、このセンサの検出状
態をソフトウェア的に監視する処理が必要であったた
め、ファクシミリ装置としての本来のたとえば画データ
の変復調等の処理にまで影響が及ぶ場合があった。【解決手段】カッタの両方向への移動を指示する駆動
指示信号CDL, CDRが共に与えられた場合に制動が加わる
カッタの制御回路であって、CPU １から与えられる一方
への移動指示の信号CDRVR(又はCDRVL)に応答して一方へ
の移動を指示する信号CDR(又はCDL)とカッタの一方の所
定位置への到達を検出したことを示すセンサの検出信号
/CUTR とから他方への移動を指示する駆動指示信号CDL
を生成することによりハードウェア的にカッタに制動を
加える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はたとえばファクシミ
リ装置等において記録紙を裁断するためのカッタを駆動
する制御回路及びファクシミリ装置に関する。

【０００２】

【従来の技術】近年、ファクシミリ装置が普及している
が、主に家庭用として普及している比較的低価格帯のそ
れでは記録紙として主として感熱タイプのロール紙が使
用される。これはファクシミリ装置自体の価格を低価格
にするためにレーザープリンタではなくサーマルプリン
タが採用されているためであるが、最も低価格帯のファ
クシミリ装置では記録済みの感熱ロール紙をユーザ自身
が裁断するようになっている。しかし、それよりも若干
上の価格帯のファクシミリ装置では感熱ロール紙を裁断
するためのカッタが備えられている。また、普通紙のロ
ール紙に熱転写プリンタで記録するファクシミリ装置も
存在するが、カッタの部分に関する構成は基本的には同
様である。

【０００３】上述のようなファクシミリ装置のカッタと
しては種々のタイプが実用化されているが、構造が比較
的単純で低コストであるという利点から、ロータリカッ
タ方式が多く採用されている。ロータリカッタは、用紙
を平板状の固定刃上に載置しておき、その上を円板状の
ロータリ刃が用紙の排出口の近辺において用紙の搬送方
向と直交する方向の一端から他端へ向けてのカッタの移
動に伴って転がることにより用紙を裁断する。

【０００４】

【発明が解決しようとする課題】このようなロータリ刃
を有するカッタの移動に際しては、カッタの移動範囲の
両端において制動制御を行なう必要がある。このため、
従来のファクシミリ装置ではカッタの移動範囲の両端に
センサを配置しておき、このセンサの検出状態をソフト
ウェア的に監視する処理が必要であったため、ファクシ
ミリ装置としての本来のたとえば画データの変復調等の
処理にまで影響が及ぶ場合があった。このため、機械的
な手段で制御することも考えられるが、その場合にはセ
ンサの取付け位置等の微妙な機械的調整が必要になる等
の問題点があった。

【０００５】また、カッタが移動しないエラーが発生し
た場合、カッタの駆動系の故障のためにカッタそのもの
が移動しないエラーであるのか、紙詰まりのためにカッ
タが移動できないエラーであるのかにより対処の方法が
異なるが、従来はいずれのエラーが発生しているのかが
判然としなかった。

【０００６】本発明はこのような事情に鑑みてなされた
ものであり、ソフトウェア的には必要に応じて、換言す
れば用紙を裁断する必要が生じた場合にカッタの駆動の
開始を指示するのみでよいカッタ制御回路の提供を目的
とする。

【０００７】また、カッタ制御回路による制御に際し
て、異常発生の判断を容易に行なえるファクシミリ装置
の提供をも目的とする。

【０００８】

【課題を解決するための手段】本発明に係るカッタ制御
回路は、両方向への移動を指示する信号が共に与えられ
た場合にカッタに制動を加えるカッタ制御回路におい
て、外部から与えられる一方への移動指示に応答して一
方への移動を指示する信号とカッタの一方の所定位置へ
の到達を検出したことを示す信号とから他方への移動を
指示する信号を生成することによりカッタに制動を加え
る手段を備えたことを特徴とする。

【０００９】このような本発明のカッタ制御回路では、
外部から与えられる一方への移動指示に応答して一方へ
の移動を指示する信号とカッタの一方の所定位置への到
達を検出したことを示す信号とから他方への移動を指示
する信号がハードウェア的に生成されてカッタに制動が
加えられる。

【００１０】また本発明に係るファクシミリ装置は、記
録紙を裁断するカッタの一方への移動を指示した時点か
ら所定時間経過後においても一方の所定位置へのカッタ
の到達が検出されない場合に他方への移動を指示し、そ
の後の所定時間経過時点までに他方の所定位置へのカッ
タの到達が検出された場合に異常が発生したと判断すべ
くなしたことを特徴とする。

【００１１】また更に本発明に係るファクシミリ装置
は、記録紙を裁断するカッタの一方への移動を指示した
時点から所定時間経過後においても一方の所定位置への
カッタの到達が検出されない場合に他方への移動を指示
し、その後の所定時間経過後においても他方の所定位置
へのカッタの到達が検出されない場合に異常が発生した
と判断すべくなしたことを特徴とする。

【００１２】このような本発明のファクシミリ装置で
は、カッタの一方への移動を指示した時点から所定時間
経過後においても一方の所定位置へのカッタの到達が検
出されない場合に他方への移動が指示され、その後の所
定時間経過時点までに他方の所定位置へのカッタの到達
が検出されたか否かに応じて、異なる種類の異常の発生
が判断される。

【００１３】

【発明の実施の形態】以下、本発明をその実施の形態を
示す図面に基づいて詳述する。

【００１４】図１は本発明に係るカッタ制御回路の制御
対象であるロータリカッタ方式のカッタ部の構成及び動
作を説明するための略示模式図である。図１において、
参照符号51は用紙Ｐのガイドを兼ねた固定刃を示してお
り、この固定刃51上を用紙Ｐが白抜き矢符方向へ搬送さ
れる。参照符号53はDCモータを示しており、このモータ
軸にはスクリューロッド54が同軸に接続されている。ス
クリューロッド54はその軸長方向が用紙Ｐの搬送方向と
直交し且つ固定刃51と平行になるように配置されてい
る。

【００１５】参照符号52はカッタヘッドを示しており、
スクリューロッド54が螺合するように雌ねじ穴が貫通し
て設けられている。このカッタヘッド52には、回転軸が
用紙Ｐの搬送方向と平行なロータリ刃55が回転自由に取
り付けられている。カッタヘッド52は図示しない規制手
段によって、スクリューロッド54の回転方向への回転を
規制されており、またロータリ刃55はカッタヘッド52に
対して固定刃51方向へ付勢されている。従って、DCモー
タ53のモータ軸がいずれかの方向に回転すると、カッタ
ヘッド52は、ロータリ刃55の刃先を固定刃51に押し付け
た状態でスクリューロッド54の軸長方向に沿って移動す
る。従って、ロータリ刃55は固定刃51に刃先を押し付け
られた状態で転がるため、固定刃51上に載置されている
用紙Ｐがその搬送方向と直交する方向に裁断される。

【００１６】固定刃51上のカッタヘッド52の移動範囲の
両端の部分にはそれぞれ、カッタヘッド52の位置検出の
ための右センサSRと左センサSLとが配置されている。こ
れらのセンサSR, SLにはいずれも、カッタヘッド52が接
触するような位置に板バネSRS, SLSが配置されており、
詳細は後述するが、カッタヘッド52が板バネSRS, SLSに
接触した場合に内部に設けられているリミットスイッチ
の電気接点が非接触状態となるように回路構成されてい
る。

【００１７】図２は上述のようなカッタ制御回路（以
下、本発明回路と言う) が組み込まれた本発明のファク
シミリ装置の一構成例を示す機能ブロック図である。

【００１８】図２において、参照符号１はファクシミリ
装置の制御部として機能するCPU(中央処理装置) を示し
ており、このファクシミリ装置全体の動作を制御するた
めのプログラム等を予め記憶したROM (Read Only Memor
y)２と、CPU １による制御に必要なデータ、あるいは動
作時に一時記憶が必要なデータ等を記憶する記憶部とし
て機能するRAM (Random Access Memory)３とが接続され
ている。

【００１９】また、CPU １にはNCU (Network Control U
nit)４, モデム５が接続されている。NCU ４は、CPU １
により制御されて、回線Ｌとこのファクシミリ装置との
接続を制御すると共に、通信相手の電話番号に応じたダ
イヤルパルスを送出する機能及び着信を検出する機能を
有している。なお、回線Ｌは図示されていない一般公衆
電話回線に接続されている。モデム５は、送受信データ
の変復調、具体的には送信データを音声信号に変調して
NCU ４を介して回線Ｌへ送出し、また逆に回線ＬからNC
U ４を介して受信した音声信号をディジタル信号に復調
する。

【００２０】CPU １には更に、読取部６, 画像メモリ
７, コーデック８, 記録部９, 操作部10, 表示部11等が
接続されている。読取部６はたとえば CCDイメージセン
サ等を利用して原稿画像の読み取りを行なう。画像メモ
リ７は、読取部６が読み取った画データを記憶し、また
外部から回線Ｌ及びモデム５を介して受信した画データ
を記憶する。コーデック８は、送信すべき画データを符
号化し、また受信した画データを復号化する。記録部９
は受信画データまたは読取部６が読み取った画データを
記録紙（用紙Ｐ）上に記録する。操作部10は電話番号等
の数字を入力するためのテンキー, ワンタッチキー, 短
縮キー, 種々の動作を指示するための操作キー等で構成
されている。表示部11は、操作部10の操作により入力さ
れた電話番号等の種々の情報を表示する CRTディスプレ
イまたはLCD(液晶表示装置) 等で構成されている。。

【００２１】参照符号40は本発明回路としてのカッタ制
御部であり、CPU １に接続されていると共に前述の図１
に示されているカッタ部50、より具体的にはDCモータ5
3, 両センサSR, SLと接続されている。CPU １は、ファ
クシミリ信号を受信してそれを記録部９により用紙Ｐに
記録した場合等に用紙Ｐを裁断する必要があると判断す
ると、カッタ制御部40に対して後述する所定の制御信号
を出力する。このCPU １から出力される所定の制御信号
に応じて、カッタ制御部40がカッタ部50を駆動制御する
ことにより用紙Ｐの裁断を行なう。

【００２２】図３はCPU １とカッタ制御部40とカッタ部
50との接続関係を示すブロック図である。カッタ制御部
40は制御回路41とモータ駆動回路42とを含む。制御回路
41には前述の左センサSLの検出信号/CUTL と右センサSR
の検出信号/CUTR とが入力される。なお、これらの信号
/CUTL 及び/CUTR はいずれも負論理であり、”０”であ
る場合に有意、”１”である場合に無意である。換言す
れば、両信号/CUTL 及び/CUTR は、検出状態において”
０”、非検出状態において”１”である。

【００２３】制御回路41からCPU １へはカッタが左右そ
れぞれの待機位置にあることを示す左待機位置信号/CIS
L,右待機位置信号/CISR が与えられる。なおこれらの信
号/CISL 及び/CISR も負論理であり、左センサSLの検出
信号/CUTL,右センサSRの検出信号/CUTR を波形整形する
ことにより生成される。CPU １から制御回路41へはDCモ
ータ53の駆動を指示する左駆動制御信号CDRVL,右駆動制
御信号CDRVR が与えられる。制御回路41からモータ駆動
回路42へは実際にDCモータ53を左方向へ駆動するための
左駆動指示信号CDL と右方向へ駆動するための右駆動指
示信号CDR とが与えられる。これらの左駆動指示信号CD
L または右駆動指示信号CDR に従って、モータ駆動回路
42からDCモータ53へ左駆動出力OUTLまたは右駆動出力OU
TRが出力される。

【００２４】なお、図４にカッタ制御部40とCPU １との
間で入出力される左待機位置信号/CISL,右待機位置信号
/CISR 及び左駆動制御信号CDRVL,右駆動制御信号CDRVR
と、モータ駆動回路42からDCモータ53へ出力される左駆
動出力OUTL, 右駆動出力OUTRの値 (”１”または”
０”、”Ｈ”または”Ｌ”) とそれぞれによって示され
るカッタの状態または指示される制御状態との関係を示
しており、以下に簡単に説明する。

【００２５】左センサSLの検出信号/CUTL が”０”（オ
ン）で右センサSRの検出信号/CUTRが”１”（オフ）で
ある場合はカッタは左待機位置にある。左センサSLの検
出信号/CUTL と右センサSRの検出信号/CUTR とが共に”
１”（オフ）である場合はカッタは左待機位置でも右待
機位置でもない位置、即ち両待機位置の中間 (センタ
ー) の位置にある。左センサSLの検出信号/CUTL が”
１”（オフ）で右センサSRの検出信号/CUTR が”０”
（オン）である場合はカッタは右待機位置にある。

【００２６】左駆動制御信号CDRVL と右駆動制御信号CD
RVR とが共に”０”である場合はDCモータ53、換言すれ
ばカッタはフリー状態、即ちその時点の位置には拘らず
待機状態である。左駆動制御信号CDRVL が”０”で右駆
動制御信号CDRVR が”１”である場合は左駆動指示信号
CDL が”Ｈ”に、右駆動指示信号CDR が”Ｌ”になり、
カッタは右方向へ駆動される (DCモータ53は正転駆動す
る) 。逆に左駆動制御信号CDRVL が”１”で右駆動制御
信号CDRVR が”０”である場合は左駆動指示信号CDL
が”Ｌ”に、右駆動指示信号CDR が”Ｈ”になり、カッ
タは左方向へ駆動される (DCモータ53は逆転駆動する)
。なお、両左駆動制御信号CDRVL と右駆動制御信号CDR
VR とが共に”１”である場合は左駆動指示信号CDL と
右駆動指示信号CDR とが共に”Ｌ”になり、DCモータ5
3、換言すればカッタは制動 (ブレーキ) 状態になる。

【００２７】次に、本発明のファクシミリ装置の動作、
即ちCPU １によるカッタ制御について、その手順を示す
図５及び図６のフローチャートを参照して説明する。

【００２８】まずパワーオンされると、CPU １は両待機
位置信号/CISL, /CISRの状態を調べる (ステップS1) 。
両者共に”１”でない場合 (ステップS1で”NO”) 、換
言すればいずれか一方が”０”である場合はカッタは左
または右の待機位置に位置していることになるが、そう
である場合 (ステップS1で”YES ”) にはカッタは両待
機位置以外の中間部分に位置していることになるので、
CPU １はDCモータ53を逆転駆動して、即ち左駆動制御信
号CDRVL を”１”にしてカッタを初期位置、たとえば左
待機位置へ移動させる (ステップS2) 。

【００２９】ここでCPU １はたとえば左待機位置信号/C
ISL の状態を再度調べる (ステップS3) 。左待機位置信
号/CISL が”０”である場合 (ステップS3で”YES ”)
、CPU １はカッタが左待機位置にあると判断し、左待
機位置信号/CISL が”１”である場合 (ステップS3で”
NO”) 、CPU １はカッタが右待機位置にあると判断す
る。この状態において、カッタを駆動する必要が生じた
場合、即ち用紙Ｐを切断する必要が生じた場合 (ステッ
プS11,またはS21 で”YES ”) 、CPU １はカッタを右ま
たは左へ駆動する (ステップS12, S22) 。

【００３０】先のステップS3においてカッタが左待機位
置にあると判断された場合 (ステップS3で”YES ”) 、
CPU １は右駆動制御信号CDRVR を”１”にすることによ
りDCモータ53を正転駆動してカッタの右方向への駆動を
開始し (ステップS12)、１秒経過するまでに右待機位置
信号/CISR が”０”になるか否かを監視する (ステップ
S13, S14) 。一方、先のステップS3においてカッタが左
待機位置にあると判断された場合 (ステップS3で”N
O”) 、CPU １は左駆動制御信号CDRVL を”１”にする
ことによりDCモータ53を逆転駆動してカッタの左方向へ
の駆動を開始し (ステップS22)、１秒経過するまでに左
待機位置信号/CISL が”０”になるか否かを監視する
(ステップS23, S24) 。

【００３１】右方向へのカッタの駆動を開始してから１
秒以内にカッタが右待機位置に到達した場合 (ステップ
S14 で”YES ”) 、換言すれば右駆動制御信号CDRVR
を”１”にしてから１秒以内に右待機位置信号/CISR
が”０”になった場合、CPU １はカッタが正常に移動し
たと判断する。この後はステップS21 以降の処理にな
る。一方、左方向へのカッタの駆動を開始してから１秒
以内にカッタが左待機位置に到達した場合 (ステップS2
4 で”YES ”) 、換言すれば左駆動制御信号CDRVL を”
１”にしてから１秒以内に左待機位置信号/CISL が”
０”になった場合、CPU１はカッタが正常に移動したと
判断する。この後はステップS11 以降の処理になる。

【００３２】しかし、カッタの駆動を開始してから１秒
経過した時点においてもカッタがいずれの待機位置へも
到達しない場合 (ステップS13, S23で”YES ”) 、換言
すれば右駆動制御信号CDRVR または左駆動制御信号CDRV
L を”１”にしてから１秒以内にいずれの待機位置信号
/CISL, /CISRも”０”にならない場合、CPU １はカッタ
を逆方向へ駆動する (ステップS31)。そしてこのカッタ
の逆方向への駆動開始時点から１秒経過後に、CPU １は
両待機位置信号/CISL, /CISRの状態を調べ (ステップS3
2, S33) 、いずれか一方が”０”になっていれば (ステ
ップS33 で”NO”) 、カッタが一方の待機位置から他方
の待機位置へ移動出来ないようなエラー(エラー１) が
発生していると見做してその旨を表示部11に表示する
(ステップS34)。また、１秒経過後においてもいずれの
待機位置信号/CISL, /CISRも”１”のまであれば (ステ
ップS33 で”YES ”、且つステップS32 で”YES ”) 、
CPU１はカッタが両待機位置の中間で立ち往生してしま
ったようなエラー (エラー１) が発生していると見做し
てその旨を表示部11に表示する (ステップS35)。

【００３３】以上のようなCPU １による制御により、本
発明のファクシミリ装置では二種類のエラー、即ち一方
の待機位置と両待機位置の中間との間での移動しか出来
ないエラーと、カッタが両待機位置の中間で全く動かな
くなるようなエラーとの区別が可能になるため、ユーザ
またはサービスマンによる復旧作業が容易になる。

【００３４】ところで、本発明のファクシミリ装置では
上述のようなCPU １の制御を受けてカッタ制御部40は実
際にDCモータ53を駆動してカッタを移動させ、また制動
制御を行なうことにより、CPU １の負担を低減してい
る。以下に制御回路41について具体的に説明する。図７
は制御回路41の回路構成例を示す回路図である。

【００３５】左センサSLの検出信号/CUTL は抵抗及びキ
ャパシタにて構成される波形整形回路とインバータ411
とを介して ANDゲート421 の一入力端子に入力されてい
る。また、右センサSRの検出信号/CUTR は抵抗及びキャ
パシタにて構成される波形整形回路とインバータ412 と
を介して ANDゲート422 の一入力端子に入力されてい
る。 ANDゲート421 の他入力端子にはCPU １から出力さ
れる左駆動制御信号CDRVL が入力されており、その出力
信号BLL はORゲート431 の一入力端子に入力されてい
る。 ANDゲート422 の他入力端子にはCPU １から出力さ
れる右駆動制御信号CDRVR が入力されており、その出力
信号BLR は上述のORゲート431 の他入力端子に入力され
ている。このORゲート431 の出力信号CLK はD-フリップ
フロップ450のクロック入力端子CKに入力されている。

【００３６】CPU １からの出力信号である左駆動制御信
号CDRVL と右駆動制御信号CDRVR とは ANDゲート421, 4
22の他に、それぞれORゲート432 の両入力端子にも入力
されており、このORゲート432 の出力/CLRは上述のフリ
ップフロップ450 の負論理のクリア端子#CL に入力され
ている。フリップフロップ450 の正論理の出力信号であ
るラッチ出力ＱはORゲート441 の一入力端子及びORゲー
ト442 の一入力端子にそれぞれ入力されている。なお、
ORゲート441 の他入力端子にはCPU １からの出力信号で
ある左駆動制御信号CDRVL が、ORゲート442 の他入力端
子には同じく右駆動制御信号CDRVR がそれぞれ入力され
ている。ORゲート441 の出力は右駆動指示信号CDR とし
てモータ駆動回路42へ、またORゲート442 の出力は左駆
動指示信号CDL としてモータ駆動回路42へそれぞれ出力
されている。

【００３７】なお、インバータ411 の出力信号は再度抵
抗及びキャパシタにて構成される波形整形回路とインバ
ータ461 とを介して左待機位置信号/CISL としてCPU １
に、またインバータ412 の出力信号は再度抵抗及びキャ
パシタにて構成される波形整形回路とインバータ462 と
を介して右待機位置信号/CISR としてCPU １にそれぞれ
入力されている。従って、インバータ411 から出力され
てインバータ461 に入力されるまでの間の信号は左待機
位置信号/CISL の反転信号CISLとなり、インバータ412
から出力されてインバータ462 に入力されるまでの間の
信号は右待機位置信号/CISR の反転信号CISRとなる。

【００３８】このように、両センサSR, SLの出力信号で
ある/CUTL, /CUTRは二度にわたって波形整形回路を通過
することにより、両センサSR, SL内でのリミットスイッ
チによるチャタリングの影響を可能な限り排除して左待
機位置信号/CISL 及び右待機位置信号/CISR としてCPU
１に入力される。

【００３９】なおフリップフロップ450 のＤ入力端子に
は電源電位Vcc が、また負論理のプリセット端子#PR に
も電源電位Vcc が与えられている。従って、フリップフ
ロップ450 は、その負論理のクリア端子#CL への入力信
号 (ORゲート432 の出力信号/CLR) が”１”である間に
クロック入力端子CKへの入力信号 (ORゲート431 の出力
信号CLK)が”０”から”１”に立ち上がると、その時点
のＤ入力端子への入力信号のレベルをラッチして正論理
のラッチ出力Ｑとして出力する。しかしこのフリップフ
ロップ450 ではＤ入力端子への入力信号は常時電源電位
Vcc であるため、上述のようなラッチ動作が行なわれた
場合にはラッチ出力Ｑは必ず”１”になる。

【００４０】図８は上述のような構成の制御回路41の動
作説明のためのタイミングチャートである。当初のタイ
ミングT0において、カッタが左待機位置において待機状
態にあるとすると、図８において(a) に示されている左
センサSLの検出信号/CUTL は”０”に、そのインバータ
411 による反転信号CISLは”１”にそれぞれなってお
り、(b) に示されている右センサSRの検出信号/CUTR
は”１”に、そのインバータ412 による反転信号CISR
は”０”にそれぞれなっている。また、CPU １からカッ
タを駆動する指示が行なわれていないので、(c) に示さ
れている左駆動制御信号CDRVL 及び(d) に示されている
右駆動制御信号CDRVR は共に”０”である。

【００４１】上述のような場合、両駆動制御信号CDRVL,
CDRVRが共に”０”であるため、(h) 及び(i) に示され
ている両 ANDゲート421, 422の出力信号BLL, BLRは共
に”０”になっている。このため、(j) に示されている
ORゲート431 の出力信号CLK は”０”になっており、ま
た(k) に示されているORゲート432 の出力信号/CLRも”
０” (有意) になっている。従って、フリップフロップ
450 はリセット状態に維持されるため、(l) に示されて
いるフリップフロップ450 の正論理のラッチ出力Ｑも”
０”を維持する。従って、(m) 及び(n) に示されている
両ORゲート441, 442への入力はいずれも”０”であるた
め、それらの出力である左駆動指示信号CDL,右駆動指示
信号CDR は共に”０”になる。このため、モータ駆動回
路42はDCモータ53を駆動することはない。換言すれば、
カッタは(e) に示されているように、フリー状態になっ
ている。

【００４２】このような状態からタイミングT1において
たとえば、用紙Ｐを裁断するためにカッタを駆動する必
要が生じると、CPU １は現在のカッタの待機位置が左で
あるために(d) に示されている右方向への駆動を指示す
る右駆動制御信号CDRVR を”１”にすると共に(c) 示さ
れている左駆動制御信号CDRVL は”０”に維持する。こ
れにより、(k) に示されているORゲート432 の出力信号
である/CLRは”１” (無意) に転じてフリップフロップ
450 のリセット状態は解除されるが、(j) に示されてい
るORゲート431 の出力信号CLK はそのまま”０”を維持
するため、フリップフロップ450 はＤ入力端子への入
力”１”をラッチすることはなく、正論理のラッチ出力
Ｑは”０”を維持する。また、(n) に示されているORゲ
ート442 の出力信号である右駆動指示信号CDR は”Ｈ”
に転じるが、(m) に示されているORゲート441 の出力信
号である左駆動指示信号CDL は”Ｌ”を維持するため、
DCモータ53が正転駆動され、(e) に示されているように
カッタは左待機位置から右方向へ移動を始める。即ち、
カッタは右方向へのソフトウェア的なスタートを行な
う。

【００４３】このようにしてカッタが左待機位置から右
方向へ移動を開始してしばらく後に、左センサSLの板バ
ネSLS がカッタヘッド52から離れて左センサSL内部のリ
ミットスイッチがオフするため、(a) に示されている左
センサSLの検出信号/CUTL が”０”から”１”に転じ
る。なお、図示されているように、左センサSLの検出信
号/CUTL はリミットスイッチのチャタリングにより数度
にわたってインパルスを発生するが、この左センサSLの
検出信号/CUTL が入力されている ANDゲート421の他方
の入力信号である左駆動制御信号CDRVL は”０”に維持
されているため、他への影響はない。

【００４４】カッタが移動し始めたタイミングT1から最
大 800ミリ秒以内のタイミングT2において、カッタヘッ
ド52が右センサSRの板バネSRS に接触して右センサSR内
部のリミットスイッチが最初にオンする。この場合、
(b) に示されているように、右センサSRの検出信号/CUT
R はリミットスイッチのチャタリングによりインパルス
を数度にわたって発生する。しかし、カッタヘッド52が
右待機位置に到達して最初に右センサSR内部のリミット
スイッチをオンした時点T2において、(i) に示されてい
る ANDゲート422 の出力信号BLR が”１”になる (この
信号BLR もチャタリングの影響を受ける) ため、(j) に
示されているORゲート431 の出力信号CLK(この信号CLK
もチャタリングの影響を受ける) も”１”になり、これ
がフリップフロップ450 のクロック入力端子CKに入力さ
れる。フリップフロップ450 のクリア端子#CL への入力
信号/CLRは前述の如くタイミングT1において既に”１”
(無意) になっている。このため、ORゲート431 の出力
信号CLK が”０”から”１”に立ち上がったタイミング
においてフリップフロップ450 はＤ入力端子への入力信
号”１”をラッチするので、(l) に示されているラッチ
出力Ｑも”１”に転じる。

【００４５】なお、(j) に示されているORゲート431 の
出力信号CLK にもリミットスイッチのチャタリングの影
響が及んでいるが、フリップフロップ450 のＤ入力端子
への入力信号は常時”１”であるので、次にフリップフ
ロップ450 がクリアされるまで、換言すればフリップフ
ロップ450 のクリア端子#CL に次に有意な (”０”の)
信号/CLRが入力されるまで、ラッチ出力Ｑは”１”を維
持する。

【００４６】フリップフロップ450 のラッチ出力Ｑは両
ORゲート441, 442に入力されているため、上述のように
してこのフリップフロップ450 のラッチ出力Ｑが”１”
に転じると、(m) 及び(n) に示されている両ORゲート44
1, 442の出力信号は共に”１”になる。このこと、即ち
左駆動指示信号CDL,右駆動指示信号CDR が共に”１”に
なるということはDCモータ53に、換言すればカッタにハ
ードウェア的な制動がかかることを意味している。この
ハードウェア的な制動がカッタにかけられ、更に(a) に
示されている右センサSRの検出信号/CUTR のチャタリン
グが収束した後にCPU １が右駆動制御信号CDRVR を”
１”に維持したままで(d) に示されている左駆動制御信
号CDRVL も”１”にする。このようにして両駆動制御信
号CDRVL, CDRVRが共に”１”になることにより、両ORゲ
ート441, 442の出力信号である左駆動指示信号CDL,右駆
動指示信号CDR が共に”１”になり、カッタにはソフト
ウェア的な制動がかけられたことになる。

【００４７】そして、タイミングT2から最大50ミリ秒以
内のタイミングT3においてCPU １は両駆動制御信号CDRV
L, CDRVRを共に”０”にする。これにより、(h) 及び
(i) に示されている両 ANDゲート421, 422の出力信号BL
L, BLRが共に”０”に転じる。両駆動制御信号CDRVL, C
DRVRが共に”０”になることによりORゲート432 の出力
信号/CLRが”０”になるので、フリップフロップ450 が
クリアされる。また同時に両 ANDゲート421, 422の出力
信号BLL, BLRが共に”０”に転じることにより、ORゲー
ト431 の出力信号CLK も”０”に転じる。従って、フリ
ップフロップ450の正論理のラッチ出力ＱはタイミングT
3において”０”に転じると共に次にORゲート431 の出
力信号CLK が”１”になるまではその状態を維持する。
以上により、両両ORゲート441, 442の出力信号である左
駆動指示信号CDL,右駆動指示信号CDR が共に”０”にな
るので、DCモータ53、換言すればカッタがフリー状態に
なる。

【００４８】以上はカッタが左待機位置にある場合に右
方向へ移動する場合の説明であるが、逆の場合にも基本
的には同様に動作する。

【００４９】なお、CPU １へは、両センサSL, SRの検出
信号/CUTL, /CUTRを二段の波形整形回路によりチャタリ
ングの影響を低減した左待機位置信号/CISL 及び右待機
位置信号/CISR が入力されている。

【００５０】このように、本発明回路においては、カッ
タが一方の待機位置から移動を開始して他方の待機位置
へ到達した場合に、CPU によるソフトウェア的な制御で
はなく、回路自体のハードウェア的な動作によりカッタ
に制動がかけられる。このため、CPU にソフトウェア的
な負担をかけることなしにカッタを確実に停止させるこ
とが可能になると共に、カッタの移動中にエラーが発生
した場合に確実に検出することが可能になる。

【００５１】

【発明の効果】以上に詳述したように本発明のカッタ制
御回路によれば、外部、即ちこの場合はファクシミリ装
置のCPU から与えられる一方への移動指示に応答して一
方への移動を指示する信号とカッタの一方の所定位置へ
の到達を検出したことを示す信号とから他方への移動を
指示する信号がハードウェア的に生成されてカッタに制
動が加えられるため、CPU のソフトウェア的負担が低減
し、ファクシミリ装置本来の制御に専念することが可能
になる。

【００５２】また上述したような本発明のファクシミリ
装置によれば、カッタの一方への移動を指示した時点か
ら所定時間経過後においても一方の所定位置へのカッタ
の到達が検出されない場合に、他方への移動が指示さ
れ、その後の所定時間経過時点までに他方の所定位置へ
のカッタの到達が検出されたか否かに応じて、異なる種
類の異常の発生が判断されるため、ユーザまたはサービ
スマンによる復旧作業が容易になる。

【図面の簡単な説明】

【図１】本発明に係るカッタ制御回路の制御対象である
ロータリカッタ方式のカッタ部の構成及び動作を説明す
るための略示模式図である。

【図２】本発明のなカッタ制御回路が組み込まれた本発
明のファクシミリ装置の一構成例を示す機能ブロック図
である。

【図３】本発明のファクシミリ装置のCPU とカッタ制御
部とカッタ部との接続関係を示すブロック図である。

【図４】本発明のファクシミリ装置のカッタ制御部とCP
U との間で入出力される各信号とそれぞれによって示さ
れるカッタの状態または指示される制御との関係を示し
す一覧図である。

【図５】本発明のファクシミリ装置の動作の手順を示す
フローチャートの前半部である。

【図６】本発明のファクシミリ装置の動作の手順を示す
フローチャートの後半部である。

【図７】本発明のカッタ制御回路の回路構成例を示す回
路図である。

【図８】本発明のカッタ制御回路の動作説明のためのタ
イミングチャートである。

【符号の説明】

１ CPU 、40 カッタ制御部、50 カッタ部、42 モー
タ駆動回路、51 固定刃、52 カッタヘッド、53 DCモ
ータ、54 スクリューロッド、55 ロータリ刃、SL 左
センサ、 SR 右センサ。

Claims

【特許請求の範囲】

【請求項１】両方向への移動を指示する信号が共に与
えられた場合にカッタに制動を加えるカッタ制御回路に
おいて、外部から与えられる一方への移動指示に応答し
て一方への移動を指示する信号とカッタの一方の所定位
置への到達を検出したことを示す信号とから他方への移
動を指示する信号を生成することによりカッタに制動を
加える手段を備えたことを特徴とするカッタ制御回路。
【請求項２】記録紙を裁断するカッタの一方への移動
を指示した時点から所定時間経過後においても前記一方
の所定位置への前記カッタの到達が検出されない場合に
他方への移動を指示し、その後の所定時間経過時点まで
に前記他方の所定位置への前記カッタの到達が検出され
た場合に異常が発生したと判断すべくなしたことを特徴
とするファクシミリ装置。
【請求項３】記録紙を裁断するカッタの一方への移動
を指示した時点から所定時間経過後においても前記一方
の所定位置への前記カッタの到達が検出されない場合に
他方への移動を指示し、その後の所定時間経過後におい
ても前記他方の所定位置への前記カッタの到達が検出さ
れない場合に異常が発生したと判断すべくなしたことを
特徴とするファクシミリ装置。