[go: up one dir, main page]

JPH10163174A - Patterning method of thin film - Google Patents

Patterning method of thin film

Info

Publication number
JPH10163174A
JPH10163174A JP31839696A JP31839696A JPH10163174A JP H10163174 A JPH10163174 A JP H10163174A JP 31839696 A JP31839696 A JP 31839696A JP 31839696 A JP31839696 A JP 31839696A JP H10163174 A JPH10163174 A JP H10163174A
Authority
JP
Japan
Prior art keywords
resist
film
etched
layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31839696A
Other languages
Japanese (ja)
Other versions
JP3410617B2 (en
Inventor
Hirohiko Nishiki
博彦 錦
Yoshiharu Kataoka
義晴 片岡
Yoshikazu Sakihana
由和 咲花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP31839696A priority Critical patent/JP3410617B2/en
Publication of JPH10163174A publication Critical patent/JPH10163174A/en
Application granted granted Critical
Publication of JP3410617B2 publication Critical patent/JP3410617B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a patterning method wherein a film to be etched which is composed of at least two different materials or film thicknesses can be etched by one patterning process. SOLUTION: A gate wiring 2 is formed on an insulating substrate 1, and a gate insulating film 3, an i layer 4 composed of undoped amorphous silicon and an n<+> layer 5 composed of silicon doped with high concentration phosphorus or the like are sequentially laminated on the gate wiring 2. When resist 6 is spread and patterned, a thin resist part 6a is formed on a desired position, and dry etching is performed while the resist 6 is subjected to ashing. The n+ layer 5 and the i layer 4 on a part position on which the resist 6 does not exist are etched, and the n<+> layer 5 under the thin resist part 6a is etched. Resist 6b after etching is thinned since a part of it is subjected to ashing. Then the resist 6 is exfoliated, and the channel part 7 of a TFT is formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体、導体及び
絶縁体等の薄膜のパターニング方法に関するもので、特
に、液晶表示装置を構成する各種薄膜のパターニング方
法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for patterning thin films such as semiconductors, conductors and insulators, and more particularly to a method for patterning various thin films constituting a liquid crystal display device.

【0002】[0002]

【従来の技術】液晶表示装置としては、互いに交差する
複数本のゲート配線と複数本のデータ配線とともに、ア
モルファスシリコンにより構成した薄膜トランジスタ
(TFT)またはMIM素子を基板上に形成した、所謂
アクティブマトリクス基板を用いたものが知られてい
る。
2. Description of the Related Art As a liquid crystal display device, a so-called active matrix substrate in which a thin film transistor (TFT) or an MIM element formed of amorphous silicon is formed on a substrate together with a plurality of gate lines and a plurality of data lines crossing each other. Is known.

【0003】一方、薄膜のパターニング方法は、図5
(a)に示すように、絶縁性基板51上に被エッチング
膜52を成膜し、被エッチング膜52上にレジスト53
を塗布する。
On the other hand, a thin film patterning method is shown in FIG.
As shown in (a), a film to be etched 52 is formed on an insulating substrate 51, and a resist 53 is formed on the film to be etched 52.
Is applied.

【0004】そして、クロムまたは酸化クロム等の遮光
膜が成膜された遮光部54と、遮光膜が成膜されていな
い透光部55とが、所望するパターンに応じて形成され
ているフォトマスク56を介して、レジスト53に光5
7を照射して露光し、図5(b)に示すように、感光し
たレジスト53aとする。
A photomask in which a light-shielding portion 54 on which a light-shielding film such as chromium or chromium oxide is formed and a light-transmitting portion 55 on which no light-shielding film is formed are formed in accordance with a desired pattern. The light 5 is applied to the resist 53 through 56.
7 is exposed to light, and as shown in FIG. 5B, a photosensitive resist 53a is obtained.

【0005】次に、図5(c)に示すように、感光した
レジスト53aを現像することによって除去し、所望す
るパターンのレジスト53を得る。さらに、図5(d)
に示すように、ウェットエッチングまたはドライエッチ
ングすることにより、被エッチング膜52をパターニン
グし、図5(e)に示すように、レジスト53を剥離す
る。
Next, as shown in FIG. 5C, the exposed resist 53a is removed by developing to obtain a resist 53 having a desired pattern. Further, FIG.
As shown in FIG. 5, the film to be etched 52 is patterned by wet etching or dry etching, and the resist 53 is peeled off as shown in FIG.

【0006】このような工程を目的とする被エッチング
膜52の数だけ繰り返し、目的とする膜を重ね合せるこ
とが必要である。
It is necessary to repeat such steps by the number of films 52 to be etched and to overlap the films to be etched.

【0007】図6に示すような、アクティブマトリクス
基板にエッチングストッパーを用いない逆スタガ型のT
FTを形成する場合には、以下のような製造工程が用い
られる。
As shown in FIG. 6, an inverted staggered T without using an etching stopper on the active matrix substrate.
When forming an FT, the following manufacturing process is used.

【0008】まず、図7(a)に示すように、絶縁性基
板51上にゲート配線58を形成し、ゲート配線58上
にゲート絶縁膜59、ドープを行っていないアモルファ
スシリコンからなるi層60及びリン等を高濃度でドー
プしたシリコンからなるn+層61を順次積層する。
First, as shown in FIG. 7A, a gate wiring 58 is formed on an insulating substrate 51, a gate insulating film 59 is formed on the gate wiring 58, and an i-layer 60 made of undoped amorphous silicon is formed. And an n + layer 61 made of silicon doped with phosphorus or the like at a high concentration.

【0009】そして、図7(b)に示すように、レジス
ト53を塗布してパターニングし、図7(c)に示すよ
うに、i層60及びn+層61をエッチングして、図7
(d)に示すように、レジスト53を剥離する。
Then, as shown in FIG. 7B, a resist 53 is applied and patterned, and as shown in FIG. 7C, the i-layer 60 and the n + layer 61 are etched to
As shown in (d), the resist 53 is peeled off.

【0010】次に、図7(e)に示すように、レジスト
53を塗布して図7(b)に示すパターンとは異なるパ
ターンにパターニングし、図7(f)に示すように、T
FTのチャネル部62のn+層61のみをエッチングし
て、図7(g)に示すように、レジスト53を剥離する
ことでチャネル部62を形成し、データ配線63及び画
素電極64を形成してTFTを得る。
Next, as shown in FIG. 7 (e), a resist 53 is applied and patterned into a pattern different from the pattern shown in FIG. 7 (b), and as shown in FIG.
As shown in FIG. 7 (g), only the n + layer 61 of the channel portion 62 of the FT is etched, and the resist 53 is peeled off to form the channel portion 62, thereby forming the data wiring 63 and the pixel electrode 64. To obtain a TFT.

【0011】このように、エッチングストッパーを用い
ない逆スタガ型のTFTを形成する場合には、少なくと
も2回の薄膜のパターニング工程を行わなければならな
い。
In order to form an inverted staggered TFT without using an etching stopper, it is necessary to perform at least two thin film patterning steps.

【0012】[0012]

【発明が解決しようとする課題】前述したように、少な
くとも二つの異なる材料または膜厚からなる被エッチン
グ膜をエッチングする場合、各被エッチング膜の数のパ
ターニング工程を行わなければならず、工程が長くなっ
たり、各パターニング工程毎でフォトマスクの位置ずれ
が生じたりするという問題点がある。
As described above, when etching films to be etched made of at least two different materials or film thicknesses, the number of patterning steps for each film to be etched must be performed. However, there is a problem that the length of the photomask becomes longer, and the photomask is displaced in each patterning process.

【0013】本発明は、以上のような従来の問題点に鑑
みなされたものであって、少なくとも二つの異なる材料
または膜厚からなる被エッチング膜を、1回のパターニ
ング工程でエッチングできるパターニング方法を提供す
ることを目的としている。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned conventional problems, and provides a patterning method capable of etching a film to be etched made of at least two different materials or film thicknesses in a single patterning step. It is intended to provide.

【0014】[0014]

【課題を解決するための手段】前述した目的を達成する
ために、本発明の請求項1記載の薄膜のパターニング方
法は、被エッチング膜上にレジストを塗布する工程と、
前記レジストを所望のパターンのフォトマスクを用いて
感光させる工程と、前記レジストを所望のパターンに現
像する工程と、前記被エッチング膜をドライエッチング
する工程とを有する薄膜のパターニング方法において、
前記レジストを少なくとも二つの異なる膜厚に現像し、
前記レジストをアッシングしながら前記被エッチング膜
をドライエッチングすることを特徴としている。
In order to achieve the above object, a method of patterning a thin film according to the present invention comprises the steps of: applying a resist on a film to be etched;
A step of exposing the resist using a photomask having a desired pattern, a step of developing the resist into a desired pattern, and a step of dry-etching the film to be etched,
Developing the resist to at least two different thicknesses,
Dry etching the film to be etched while ashing the resist.

【0015】請求項2記載の薄膜のパターニング方法
は、請求項1記載の薄膜のパターニング方法において、
少なくとも二つの異なるパターンを有するフォトマスク
を用いて前記レジストを連続して感光させ、前記レジス
トを少なくとも二つの異なる膜厚に現像することを特徴
としている。
According to a second aspect of the present invention, there is provided a method of patterning a thin film according to the first aspect.
The resist is continuously exposed using a photomask having at least two different patterns, and the resist is developed to at least two different film thicknesses.

【0016】請求項3記載の薄膜のパターニング方法
は、請求項1記載の薄膜のパターニング方法において、
少なくとも二つの異なる透過率を有する部分が形成され
たフォトマスクを用いて前記レジストを感光させ、前記
レジストを少なくとも二つの異なる膜厚に現像すること
を特徴としている。
According to a third aspect of the present invention, there is provided a method of patterning a thin film according to the first aspect.
The resist is exposed to light using a photomask having at least two portions having different transmittances, and the resist is developed into at least two different film thicknesses.

【0017】請求項4記載の薄膜のパターニング方法
は、請求項2または請求項3記載の薄膜のパターニング
方法において、前記レジストは、少なくとも二つの異な
る感度を有するレジストが積層されたものであることを
特徴としている。
According to a fourth aspect of the present invention, in the thin film patterning method of the second or third aspect, the resist is formed by laminating at least two resists having different sensitivities. Features.

【0018】本発明の薄膜のパターニング方法によれ
ば、レジストを少なくとも二つの異なる膜厚に現像し、
レジストをアッシングしながら被エッチング膜をドライ
エッチングすることにより、レジストの下層の被エッチ
ング膜は、レジストがアッシングされた後にエッチング
が行われるため、レジストの膜厚で被エッチング膜のエ
ッチング量を制御して、少なくとも二つの異なる材料ま
たは膜厚からなる被エッチング膜を1回のエッチングで
パターニングすることができる。
According to the thin film patterning method of the present invention, the resist is developed into at least two different film thicknesses,
By dry-etching the film to be etched while ashing the resist, since the film to be etched under the resist is etched after the resist is ashed, the etching amount of the film to be etched is controlled by the thickness of the resist. Thus, a film to be etched made of at least two different materials or film thicknesses can be patterned by one etching.

【0019】このことは、少なくとも二つの異なるパタ
ーンを有するフォトマスクを用いてレジストを連続して
感光させ、レジストを少なくとも二つの異なる膜厚に現
像することにより、容易に実現することができる。
This can be easily realized by continuously exposing the resist using a photomask having at least two different patterns and developing the resist to at least two different film thicknesses.

【0020】また、少なくとも二つの異なる透過率を有
する部分が形成されたフォトマスクを用いてレジストを
感光させ、レジストを少なくとも二つの異なる膜厚に現
像することによっても、容易に実現することができる。
Further, the present invention can also be easily realized by exposing the resist to light using a photomask having at least two portions having different transmittances and developing the resist to at least two different film thicknesses. .

【0021】さらに、レジストは、少なくとも二つの異
なる感度を有するレジストが積層されたものであること
により、レジストを少なくとも二つの異なる膜厚に制御
することが簡便になるとともに、レジストの膜厚を正確
に制御することができる。
Further, since the resist is formed by laminating at least two resists having different sensitivities, it is easy to control the resist to at least two different film thicknesses, and the resist film thickness can be accurately adjusted. Can be controlled.

【0022】[0022]

【発明の実施の形態】図1乃至図4を用いて、本発明の
実施の形態について説明する。図1は本発明の概念を説
明する工程図、図2は本発明に係わる第1のパターニン
グ方法を説明する工程図、図3は本発明に係わる第2の
パターニング方法を説明する工程図、図4は本発明に係
わる第3のパターニング方法を説明する工程図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a process diagram illustrating the concept of the present invention, FIG. 2 is a process diagram illustrating a first patterning method according to the present invention, and FIG. 3 is a process diagram illustrating a second patterning method according to the present invention. FIG. 4 is a process chart for explaining a third patterning method according to the present invention.

【0023】図1を用いて本発明について説明する。図
1(a)に示すように、ガラス等からなる絶縁性基板1
上にTa等からなるゲート配線2を形成し、ゲート配線
2上にシリコン酸化膜等からなるゲート絶縁膜3、ドー
プを行っていないアモルファスシリコンからなるi層4
及びリン等を高濃度でドープしたシリコンからなるn+
層5を順次積層する。
The present invention will be described with reference to FIG. As shown in FIG. 1A, an insulating substrate 1 made of glass or the like is used.
A gate wiring 2 made of Ta or the like is formed thereon, a gate insulating film 3 made of a silicon oxide film or the like on the gate wiring 2, and an i-layer 4 made of undoped amorphous silicon.
N + made of silicon doped with phosphorus and the like at a high concentration
The layers 5 are sequentially laminated.

【0024】次に、図1(b)に示すように、レジスト
6を塗布してパターニングする際に、所望する部位にレ
ジストの薄い部分6aを設け、図1(c)に示すよう
に、レジスト6をアッシングしながらドライエッチング
を行うことにより、レジスト6が存在していない部位の
+層5及びi層4をエッチングするとともに、レジス
トの薄い部分6aの下層のn+層5をエッチングする。
エッチング後のレジスト6bは、一部がアッシングされ
ているため薄くなっている。そして、図1(d)に示す
ように、レジスト6を剥離してTFTのチャネル部7を
形成する。
Next, as shown in FIG. 1B, when the resist 6 is applied and patterned, a thin portion 6a of the resist is provided at a desired portion, and as shown in FIG. by dry etching while ashing 6, together with the resist 6 is etched n + layer 5 and the i layer 4 of the portion does not exist, to etch the underlying n + layer 5 of the thin portion 6a of the resist.
The resist 6b after the etching is thin because a part thereof is ashed. Then, as shown in FIG. 1D, the resist 6 is peeled off to form a channel portion 7 of the TFT.

【0025】このように、レジスト6をアッシングしな
がらドライエッチングを行うことにより、レジスト6が
存在していない部位のn+層5及びi層4は通常のよう
にエッチングされる。そして、レジストの薄い部分6a
の下層のn+層5は、レジストの薄い部分6aが完全に
エッチングされてからn+層5のエッチングが行われる
ため、n+層5の下層のi層4までエッチングされるこ
とがないように制御することができる。そして、通常の
膜厚のレジスト6部分は一部がアッシングされて薄くな
り、エッチング後のレジスト6bのようになるが、レジ
スト6が完全になくなるわけではないので、その下層の
+層5及びi層4はエッチングされることがないよう
に制御することができる。
As described above, by performing the dry etching while ashing the resist 6, the n + layer 5 and the i layer 4 in the portion where the resist 6 does not exist are etched as usual. Then, the thin portion 6a of the resist
Since the n + layer 5 under the n + layer 5 is etched after the thin portion 6a of the resist is completely etched before the n + layer 5 is etched, the n + layer 5 below the n + layer 5 is not etched. Can be controlled. The part of the resist 6 having a normal thickness is partially ashed and thinned, and becomes like the etched resist 6b. However, since the resist 6 is not completely eliminated, the n + layer 5 and the underlying n + The i-layer 4 can be controlled so as not to be etched.

【0026】レジスト6のアッシングとn+層5及びi
層4のエッチングとを同時に行うためには、プロセスガ
スとしてHCl+SF6+O2の混合ガスを用いればよ
い。
Ashing of resist 6 and n + layers 5 and i
In order to simultaneously perform the etching of the layer 4, a mixed gas of HCl + SF 6 + O 2 may be used as the process gas.

【0027】レジストの薄い部分6aの厚さは、実際の
プロセスにおけるレジスト6のアッシングレート並びに
+層5及びi層4の膜厚及びエッチングレートから決
定すればよい。
The thickness of the thin portion 6a of the resist may be determined based on the ashing rate of the resist 6 in the actual process and the thickness and the etching rate of the n + layer 5 and the i layer 4.

【0028】具体的には、レジスト6が存在していない
部位のn+層5及びi層4がエッチングされると同時
に、レジストの薄い部分6aがアッシングされてその下
層のn+層5がエッチングされる必要があり、n+層5に
ついては、レジスト6が存在していない部位とレジスト
の薄い部分6aとで同様にエッチングされることから、
i層4のエッチング時間とレジストの薄い部分6aのア
ッシング時間とを同じにすればよいのである。
More specifically, the n + layer 5 and the i layer 4 where the resist 6 is not present are etched, and at the same time, the thin portion 6a of the resist is ashed and the underlying n + layer 5 is etched. Since the n + layer 5 is similarly etched at the portion where the resist 6 is not present and at the thin portion 6a of the resist,
The etching time for the i-layer 4 and the ashing time for the thin portion 6a of the resist may be the same.

【0029】例えば、レジスト6のアッシングレート、
+層5のエッチングレート及びi層4のエッチングレ
ートの比が5:2:1で、n+層5の膜厚が50nm及
びi層4の膜厚が100nmであり、10%のオーバー
エッチングを行うとする場合、レジストの薄い部分6a
の膜厚は550nmとすればよく、通常の厚さのレジス
ト6の膜厚は700nm以上あればよい。特に、レジス
トの薄い部分6aの膜厚は正確に制御する必要がある。
For example, the ashing rate of the resist 6
The ratio of the etching rate of the n + layer 5 to the etching rate of the i layer 4 is 5: 2: 1, the thickness of the n + layer 5 is 50 nm, the thickness of the i layer 4 is 100 nm, and 10% overetching is performed. Is performed, the thin portion 6a of the resist
The thickness of the resist 6 having a normal thickness may be 700 nm or more. In particular, it is necessary to accurately control the thickness of the thin portion 6a of the resist.

【0030】ここで、図2乃至図4を用いて、少なくと
も二つの異なる膜厚のレジスト6を形成するためのパタ
ーニング方法について説明する。
Here, a patterning method for forming at least two resists 6 having different thicknesses will be described with reference to FIGS.

【0031】(第1のパターニング方法)図2(a)に
示すように、絶縁性基板1上に被エッチング膜8を成膜
し、被エッチング膜8上にレジスト6を塗布する。そし
て、クロムまたは酸化クロム等の遮光膜が成膜された遮
光部9と、遮光膜が成膜されていない透光部10とが、
所望するパターンに応じて形成されている第1のフォト
マスク11aを介して、レジスト6に第1の光12aを
照射して露光し、図2(b)に示すように、感光したレ
ジスト6cとする。
(First Patterning Method) As shown in FIG. 2A, a film 8 to be etched is formed on the insulating substrate 1 and a resist 6 is applied on the film 8 to be etched. The light-shielding portion 9 on which a light-shielding film such as chromium or chromium oxide is formed, and the light-transmitting portion 10 on which no light-shielding film is formed,
The resist 6 is irradiated with the first light 12a through a first photomask 11a formed according to a desired pattern, and is exposed to light, as shown in FIG. I do.

【0032】次に、図2(c)に示すように、遮光部9
と透光部10とが所望するパターンに応じて形成されて
いる第2のフォトマスク11bを介して、レジスト6に
第2の光12bを照射して露光し、図2(d)に示すよ
うに、厚さの異なる感光したレジスト6cを形成する。
Next, as shown in FIG.
The resist 6 is irradiated with a second light 12b through a second photomask 11b in which the light-transmitting portion 10 is formed in accordance with a desired pattern, and is exposed as shown in FIG. 2D. Next, a photosensitive resist 6c having a different thickness is formed.

【0033】そして、図2(e)に示すように、感光し
たレジスト6cを現像することによって除去し、レジス
トの薄い部分6aを有する所望するパターンのレジスト
6を得る。
Then, as shown in FIG. 2E, the exposed resist 6c is removed by developing, thereby obtaining a resist 6 having a desired pattern having a thin portion 6a of the resist.

【0034】さらに、図2(f)に示すように、レジス
ト6をアッシングしながらドライエッチングを行うこと
により、レジストが存在していない部位の被エッチング
膜8をエッチングするとともに、レジストの薄い部分6
aの下層の被エッチング膜8の一部をエッチングする。
エッチング後のレジスト6bは、一部がアッシングされ
ているため薄くなっている。
Further, as shown in FIG. 2F, by performing dry etching while ashing the resist 6, the film 8 to be etched in a portion where no resist is present is etched, and the thin portion 6 of the resist is removed.
A part of the etching target film 8 under the layer a is etched.
The resist 6b after the etching is thin because a part thereof is ashed.

【0035】そして、図2(g)に示すように、レジス
ト6を剥離し、膜厚の薄い被エッチング膜8aを有する
所望するパターンの被エッチング膜8を形成して、パタ
ーニングを終了する。
Then, as shown in FIG. 2 (g), the resist 6 is peeled off, and a desired pattern 8 having a thin film 8a to be etched is formed, and the patterning is completed.

【0036】このように、少なくとも二つの異なる膜厚
のレジスト6を形成するためには、少なくとも二つの異
なるパターンのフォトマスク11を用いて、連続して露
光を行うようにすればよい。
As described above, in order to form the resists 6 having at least two different thicknesses, the exposure may be continuously performed using the photomasks 11 having at least two different patterns.

【0037】図2の場合、第1の光12aは、レジスト
の薄い部分6aの膜厚を制御し、レジストの薄い部分6
aが所望する膜厚となるような光量で照射すればよく、
第2の光12bは、現像で除去する部位のレジスト6を
完全に感光したレジスト6cにできるような光量で照射
すればよい。
In the case of FIG. 2, the first light 12a controls the film thickness of the thin portion 6a of the resist, and
What is necessary is just to irradiate with the light quantity that a becomes a desired film thickness,
The second light 12b may be irradiated with a light amount such that the resist 6c at a portion to be removed by development can be completely exposed to the resist 6c.

【0038】(第2のパターニング方法)図3(a)に
示すように、絶縁性基板1上に被エッチング膜8を成膜
し、被エッチング膜8上にレジスト6を塗布する。そし
て、遮光部9と、透光部10と、第1の透過率を有する
第1の半透過部13aと、第2の透過率を有する第2の
半透過部13bとが、所望するパターンに応じて形成さ
れているフォトマスク11を介して、レジスト6に光1
2を照射して露光する。
(Second Patterning Method) As shown in FIG. 3A, a film 8 to be etched is formed on the insulating substrate 1, and a resist 6 is applied on the film 8 to be etched. The light-shielding portion 9, the light-transmitting portion 10, the first semi-transmitting portion 13a having the first transmittance, and the second semi-transmitting portion 13b having the second transmittance form a desired pattern. The light 1 is applied to the resist 6 via the photomask 11 formed accordingly.
2 to expose.

【0039】このとき、第1の半透過部13aを透過し
た光12は第1の透過率の光12cとなり、第2の半透
過部13bを透過した光12は第2の透過率の光12d
となるため、図3(b)に示すように、厚さの異なる感
光したレジスト6cを形成することができる。
At this time, the light 12 transmitted through the first semi-transmissive portion 13a becomes the light 12c having the first transmissivity, and the light 12 transmitted through the second semi-transmissive portion 13b becomes the light 12d having the second transmissivity.
Therefore, as shown in FIG. 3B, photosensitive resists 6c having different thicknesses can be formed.

【0040】そして、図3(c)に示すように、感光し
たレジスト6cを現像することによって除去し、レジス
トの薄い部分6a及びレジストのさらに薄い部分6dを
有する所望するパターンのレジスト6を得る。
Then, as shown in FIG. 3C, the exposed resist 6c is removed by developing, thereby obtaining a resist 6 having a desired pattern having a thin portion 6a of the resist and a thinner portion 6d of the resist.

【0041】さらに、図3(d)に示すように、レジス
ト6をアッシングしながらドライエッチングを行うこと
により、レジストが存在していない部位の被エッチング
膜8、レジストの薄い部分6aの下層の被エッチング膜
8の一部及びレジストのさらに薄い部分6dの下層の被
エッチング膜8の一部をエッチングする。エッチング後
のレジスト6bは、一部がアッシングされているため薄
くなっている。
Further, as shown in FIG. 3D, by performing dry etching while ashing the resist 6, the film 8 to be etched in a portion where the resist does not exist and the film to be formed in the lower layer of the resist thin portion 6a are formed. A part of the etching film 8 and a part of the etching target film 8 under the thinner portion 6d of the resist are etched. The resist 6b after the etching is thin because a part thereof is ashed.

【0042】そして、図3(e)に示すように、レジス
ト6を剥離し、膜厚の薄い被エッチング膜8a及び膜厚
のさらに薄い被エッチング膜8bを有する所望するパタ
ーンの被エッチング膜8を形成して、パターニングを終
了する。
Then, as shown in FIG. 3E, the resist 6 is peeled off, and the film to be etched 8 having a desired pattern including the film to be etched 8a having a small thickness and the film to be etched 8b having a smaller thickness is formed. After the formation, the patterning is completed.

【0043】このように、少なくとも二つの異なる膜厚
のレジスト6を形成するためには、少なくとも二つの異
なる透過率を有する部分が形成されたフォトマスク11
を用いて、1回の露光を行うようにすればよい。
As described above, in order to form at least two resists 6 having different film thicknesses, the photomask 11 having at least two portions having different transmittances is formed.
May be used to perform one exposure.

【0044】図3の場合、第1の半透過部13aは、レ
ジストの薄い部分6aの膜厚を制御し、レジストの薄い
部分6aが所望する膜厚となるように第1の半透過部1
3aの透過率を設定すればよく、第2の半透過部13b
は、レジストのさらに薄い部分6dの膜厚を制御し、レ
ジストのさらに薄い部分6dが所望する膜厚となるよう
に第2の半透過部13bの透過率を設定すればよい。光
12は、現像で除去する部位のレジスト6を完全に感光
したレジスト6cにできるような光量で照射すればよ
い。
In the case of FIG. 3, the first semi-transmissive portion 13a controls the film thickness of the thin portion 6a of the resist, and the first semi-transmissive portion 1a controls the thin portion 6a of the resist to have a desired film thickness.
3a may be set, and the second semi-transmitting portion 13b may be set.
The thickness of the thinner portion 6d of the resist may be controlled, and the transmittance of the second semi-transmitting portion 13b may be set so that the thinner portion 6d of the resist has a desired thickness. The light 12 may be irradiated at such an amount that the resist 6 c at the portion to be removed by development can be completely exposed to the resist 6 c.

【0045】(第3のパターニング方法)図4(a)に
示すように、絶縁性基板1上に被エッチング膜8を成膜
し、被エッチング膜8上に感度の異なる第1のレジスト
6e、第2のレジスト6f及び第3のレジスト6gを塗
布して積層する。
(Third Patterning Method) As shown in FIG. 4A, a film 8 to be etched is formed on the insulating substrate 1, and a first resist 6e having a different sensitivity is formed on the film 8 to be etched. The second resist 6f and the third resist 6g are applied and laminated.

【0046】そして、遮光部9と、透光部10と、第1
の透過率を有する第1の半透過部13aと、第2の透過
率を有する第2の半透過部13bとが、所望するパター
ンに応じて形成されているフォトマスク11を介して、
第1のレジスト6e、第2のレジスト6f及び第3のレ
ジスト6gに光12を照射して露光する。
The light-shielding portion 9, the light-transmitting portion 10, and the first
A first semi-transmissive portion 13a having a transmissivity of and a second semi-transmissive portion 13b having a second transmissivity are formed via a photomask 11 formed according to a desired pattern.
The first resist 6e, the second resist 6f, and the third resist 6g are exposed to light 12 to be exposed.

【0047】このとき、第1の半透過部13aを透過し
た光12は第1の透過率の光12cとなり、第2の半透
過部13bを透過した光12は第2の透過率の光12d
となるため、図4(b)に示すように、厚さの異なる感
光したレジスト6cを形成することができる。
At this time, the light 12 transmitted through the first semi-transmissive portion 13a becomes the light 12c having the first transmissivity, and the light 12 transmitted through the second semi-transmissive portion 13b becomes the light 12d having the second transmissivity.
Therefore, as shown in FIG. 4B, photosensitive resists 6c having different thicknesses can be formed.

【0048】そして、図4(c)に示すように、感光し
たレジスト6cを現像することによって除去し、所望す
るパターンの第1のレジスト6e、第2のレジスト6f
及び第3のレジスト6gを得る。
Then, as shown in FIG. 4C, the exposed resist 6c is removed by developing, and the first resist 6e and the second resist 6f having a desired pattern are removed.
And a third resist 6g is obtained.

【0049】さらに、図4(d)に示すように、第1の
レジスト6e、第2のレジスト6f及び第3のレジスト
6gをアッシングしながらドライエッチングを行うこと
により、レジスト6が存在していない部位の被エッチン
グ膜8、第1のレジスト6eと第2のレジスト6fとが
積層された部分の下層の被エッチング膜8の一部及び第
1のレジスト6eのみの部分の下層の被エッチング膜8
の一部をエッチングする。エッチング後には、第2のレ
ジスト6f及び第3のレジスト6gは全てアッシングさ
れているため、第1のレジスト6eと第2のレジスト6
fと第3のレジスト6gとが積層されていた部分の第1
のレジスト6eのみが残っている。
Further, as shown in FIG. 4D, the first resist 6e, the second resist 6f, and the third resist 6g are dry-etched while being ashed, so that the resist 6 does not exist. Part of the film 8 to be etched, a part of the film to be etched 8 below the portion where the first resist 6e and the second resist 6f are laminated, and the film to be etched 8 below the portion of only the first resist 6e
Is partially etched. After the etching, since the second resist 6f and the third resist 6g are all ashed, the first resist 6e and the second resist 6g are not ashed.
f and the third resist 6g in the portion where the third resist 6g is laminated.
Only the resist 6e remains.

【0050】そして、図4(e)に示すように、第1の
レジスト6eを剥離し、膜厚の薄い被エッチング膜8a
及び膜厚のさらに薄い被エッチング膜8bを有する所望
するパターンの被エッチング膜8を形成して、パターニ
ングを終了する。
Then, as shown in FIG. 4E, the first resist 6e is stripped, and the thin film 8a to be etched 8a is removed.
Then, the film to be etched 8 having a desired pattern having the film to be etched 8b having a smaller thickness is formed, and the patterning is completed.

【0051】このように、少なくとも二つの異なる膜厚
のレジスト6を形成するためには、少なくとも二つの異
なる感度を有するレジスト6を積層し、少なくとも二つ
の異なる透過率を有する部分が形成されたフォトマスク
11を用いて、1回の露光を行うようにすればよい。
As described above, in order to form at least two resists 6 having different thicknesses, at least two resists 6 having different sensitivities are laminated, and a photo-resist having at least two portions having different transmittances is formed. One exposure may be performed using the mask 11.

【0052】図4の場合、第1のレジスト6eとして感
度の最も低いものを用い、第3のレジスト6gとして感
度の最も高いものを用いれば、第1の透過率の光12c
は、第3のレジスト6gのみを感光したレジスト6cと
し、第2の透過率の光12dは、第3のレジスト6g及
び第2のレジスト6fを感光したレジスト6cとし、光
12は、第3のレジスト6g、第2のレジスト6f及び
第1のレジスト6eを感光したレジスト6cとして、異
なる膜厚のレジスト6を形成することができる。
In the case of FIG. 4, if the first resist 6e has the lowest sensitivity and the third resist 6g has the highest sensitivity, the light 12c having the first transmittance can be obtained.
Is the resist 6c that has exposed only the third resist 6g, the light 12d of the second transmittance is the resist 6c that has exposed the third resist 6g and the second resist 6f, and the light 12 is the third resist 6c. The resist 6 having different film thicknesses can be formed as the resist 6c that has exposed the resist 6g, the second resist 6f, and the first resist 6e.

【0053】例えば、レジスト6の膜厚を400nm、
1000nm及び1500nmの3種類に異ならせたい
場合、第1のレジスト6eを400nm、第2のレジス
ト6fを600nm及び第3のレジスト6gを500n
mの厚さで積層すればよい。
For example, when the thickness of the resist 6 is 400 nm,
When it is desired to make the three types of 1000 nm and 1500 nm different, the first resist 6e is 400 nm, the second resist 6f is 600 nm, and the third resist 6g is 500 n.
What is necessary is just to laminate | stack by thickness of m.

【0054】また、少なくとも二つの異なる膜厚のレジ
スト6を形成するためには、少なくとも二つの異なる感
度を有するレジスト6を積層し、第1のパターニング方
法で説明したように、少なくとも二つの異なるパターン
のフォトマスク11を用いて、連続して露光を行うよう
にしてもよい。
In order to form at least two resists 6 having different film thicknesses, at least two resists 6 having different sensitivities are laminated, and at least two different patterns are formed as described in the first patterning method. Exposure may be performed continuously using the photomask 11 described above.

【0055】[0055]

【発明の効果】以上の説明のように、本発明の薄膜のパ
ターニング方法によれば、レジストを少なくとも二つの
異なる膜厚に現像し、レジストをアッシングしながら被
エッチング膜をドライエッチングすることにより、少な
くとも二つの異なる材料または膜厚からなる被エッチン
グ膜を1回のエッチングでパターニングすることができ
るため、パターニングに係わる工数を大幅に削減できる
とともに、パターニング工程毎のフォトマスクの位置ず
れを生じることがなくなる。
As described above, according to the thin film patterning method of the present invention, the resist is developed into at least two different film thicknesses, and the film to be etched is dry-etched while ashing the resist. Since a film to be etched made of at least two different materials or film thicknesses can be patterned by one etching, the number of steps involved in patterning can be significantly reduced, and the photomask may be displaced in each patterning process. Disappears.

【0056】このことは、少なくとも二つの異なるパタ
ーンを有するフォトマスクを用いてレジストを連続して
感光させ、レジストを少なくとも二つの異なる膜厚に現
像することにより、容易に実現することができる。
This can be easily realized by continuously exposing the resist using a photomask having at least two different patterns and developing the resist to at least two different film thicknesses.

【0057】また、少なくとも二つの異なる透過率を有
する部分が形成されたフォトマスクを用いてレジストを
感光させ、レジストを少なくとも二つの異なる膜厚に現
像することによっても、容易に実現することができる。
Further, the present invention can be easily realized by exposing the resist to light using a photomask having at least two portions having different transmittances and developing the resist to at least two different film thicknesses. .

【0058】さらに、レジストは、少なくとも二つの異
なる感度を有するレジストが積層されたものであること
により、レジストを少なくとも二つの異なる膜厚に制御
することが簡便になるとともに、レジストの膜厚を正確
に制御することができる。
Further, since the resist is formed by laminating at least two resists having different sensitivities, it is easy to control the resist to at least two different film thicknesses, and the resist film thickness can be accurately adjusted. Can be controlled.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(d)は本発明の概念を説明する工程
図である。
FIGS. 1A to 1D are process diagrams illustrating the concept of the present invention.

【図2】(a)〜(g)は本発明に係わる第1のパター
ニング方法を説明する工程図である。
FIGS. 2A to 2G are process diagrams illustrating a first patterning method according to the present invention.

【図3】(a)〜(e)は本発明に係わる第2のパター
ニング方法を説明する工程図である。
3 (a) to 3 (e) are process diagrams illustrating a second patterning method according to the present invention.

【図4】(a)〜(e)は本発明に係わる第3のパター
ニング方法を説明する工程図である。
4 (a) to 4 (e) are process diagrams illustrating a third patterning method according to the present invention.

【図5】(a)〜(e)は従来の薄膜のパターニング方
法を示す工程図である。
FIGS. 5A to 5E are process diagrams showing a conventional thin film patterning method.

【図6】エッチングストッパーを用いない逆スタガ型の
TFTを示す断面図である。
FIG. 6 is a cross-sectional view showing an inverted stagger type TFT without using an etching stopper.

【図7】(a)〜(g)は従来の薄膜のアクティブマト
リクス基板のパターニング方法を示す工程図である。
FIGS. 7A to 7G are process diagrams showing a conventional thin-film active matrix substrate patterning method.

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2 ゲート配線 3 ゲート絶縁膜 4 i層 5 n+層 6 レジスト 6a レジストの薄い部分 6b エッチング後のレジスト 6c 感光したレジスト 6d レジストのさらに薄い部分 6e 第1のレジスト 6f 第2のレジスト 6g 第3のレジスト 7 チャネル部 8 被エッチング膜 8a 膜厚の薄い被エッチング膜 8b 膜厚のさらに薄い被エッチング膜 9 遮光部 10 透光部 11 フォトマスク 11a 第1のフォトマスク 11b 第2のフォトマスク 12 光 12a 第1の光 12b 第2の光 12c 第1の透過率の光 12d 第2の透過率の光 13a 第1の半透過部 13b 第2の半透過部 51 絶縁性基板 52 被エッチング膜 53 レジスト 53a 感光したレジスト 54 遮光部 55 透光部 56 フォトマスク 57 光 58 ゲート配線 59 ゲート絶縁膜 60 i層 61 n+層 62 チャネル部 63 データ配線 64 画素電極DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Gate wiring 3 Gate insulating film 4 i layer 5 n + layer 6 Resist 6a Thin portion of resist 6b Resist after etching 6c Exposed resist 6d Thinner portion of resist 6e First resist 6f Second resist 6g Third resist 7 Channel portion 8 Etched film 8a Thin film to be etched 8b Thinner film to be etched 9 Light shielding portion 10 Light transmitting portion 11 Photomask 11a First photomask 11b Second photo Mask 12 Light 12a First light 12b Second light 12c Light with first transmittance 12d Light with second transmittance 13a First semi-transmitting portion 13b Second semi-transmitting portion 51 Insulating substrate 52 Etched Film 53 resist 53a exposed resist 54 light-shielding part 55 light-transmitting part 56 photomask 57 light 58 light DOO wire 59 gate insulating film 60 i layer 61 n + layer 62 channel section 63 data lines 64 pixel electrode

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 被エッチング膜上にレジストを塗布する
工程と、前記レジストを所望のパターンのフォトマスク
を用いて感光させる工程と、前記レジストを所望のパタ
ーンに現像する工程と、前記被エッチング膜をドライエ
ッチングする工程とを有する薄膜のパターニング方法に
おいて、前記レジストを少なくとも二つの異なる膜厚に
現像し、前記レジストをアッシングしながら前記被エッ
チング膜をドライエッチングすることを特徴とする薄膜
のパターニング方法。
A step of applying a resist on the film to be etched; a step of exposing the resist to light using a photomask having a desired pattern; a step of developing the resist into a desired pattern; Dry etching the resist, developing the resist into at least two different film thicknesses, and dry-etching the film to be etched while ashing the resist. .
【請求項2】 少なくとも二つの異なるパターンを有す
るフォトマスクを用いて前記レジストを連続して感光さ
せ、前記レジストを少なくとも二つの異なる膜厚に現像
することを特徴とする請求項1記載の薄膜のパターニン
グ方法。
2. The method of claim 1, wherein the resist is continuously exposed to light using a photomask having at least two different patterns, and the resist is developed to at least two different film thicknesses. Patterning method.
【請求項3】 少なくとも二つの異なる透過率を有する
部分が形成されたフォトマスクを用いて前記レジストを
感光させ、前記レジストを少なくとも二つの異なる膜厚
に現像することを特徴とする請求項1記載の薄膜のパタ
ーニング方法。
3. The method according to claim 1, wherein the resist is exposed using a photomask having at least two portions having different transmittances, and the resist is developed to at least two different film thicknesses. Method of patterning thin film.
【請求項4】 前記レジストは、少なくとも二つの異な
る感度を有するレジストが積層されたものであることを
特徴とする請求項2または請求項3記載の薄膜のパター
ニング方法。
4. The thin film patterning method according to claim 2, wherein the resist is formed by laminating at least two resists having different sensitivities.
JP31839696A 1996-11-29 1996-11-29 Thin film patterning method Expired - Lifetime JP3410617B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31839696A JP3410617B2 (en) 1996-11-29 1996-11-29 Thin film patterning method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31839696A JP3410617B2 (en) 1996-11-29 1996-11-29 Thin film patterning method

Publications (2)

Publication Number Publication Date
JPH10163174A true JPH10163174A (en) 1998-06-19
JP3410617B2 JP3410617B2 (en) 2003-05-26

Family

ID=18098694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31839696A Expired - Lifetime JP3410617B2 (en) 1996-11-29 1996-11-29 Thin film patterning method

Country Status (1)

Country Link
JP (1) JP3410617B2 (en)

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164584A (en) * 1998-11-26 2000-06-16 Samsung Electronics Co Ltd Photo-etching method of thin film and method of manufacturing thin film transistor substrate for liquid crystal display device using the same
JP2000180898A (en) * 1998-12-12 2000-06-30 Samsung Electronics Co Ltd Thin film transistor substrate for liquid crystal display device and method of manufacturing the same
JP2000206571A (en) * 1998-12-31 2000-07-28 Samsung Electronics Co Ltd Thin film transistor substrate for liquid crystal display device and method of manufacturing the same
JP2001005038A (en) * 1999-04-26 2001-01-12 Samsung Electronics Co Ltd Thin film transistor substrate for display device and method of manufacturing the same
JP2001044439A (en) * 1999-07-28 2001-02-16 Nec Corp Transistor and manufacture thereof
JP2001066639A (en) * 1999-06-03 2001-03-16 Samsung Electronics Co Ltd Thin film transistor substrate for liquid crystal display device and method of manufacturing the same
JP2001296557A (en) * 2000-02-10 2001-10-26 Samsung Electronics Co Ltd Thin film transistor substrate for liquid crystal display device and method of manufacturing the same
JP2001358343A (en) * 2000-04-19 2001-12-26 Samsung Electronics Co Ltd Wiring contact structure, method of forming the same, thin film transistor substrate including the same, and method of manufacturing the same
JP2002026333A (en) * 2000-07-11 2002-01-25 Nec Corp Active matrix substrate manufacturing method
WO2002013277A1 (en) * 2000-08-09 2002-02-14 Advanced Display Inc. Method of producing tft array
JP2002055364A (en) * 2000-05-31 2002-02-20 Hynix Semiconductor Inc Photo mask for manufacturing thin film transistor liquid crystal display device
WO2002037574A1 (en) * 2000-11-06 2002-05-10 Advanced Display Inc. Method of patterning thin film and tft array substrate using it and production method therefor
JP2003297850A (en) * 2002-04-02 2003-10-17 Advanced Display Inc Thin film transistor array, method of manufacturing the same, and liquid crystal display device using the same
JP2004104134A (en) * 2003-09-12 2004-04-02 Nec Kagoshima Ltd Pattern-forming method and thin-film transistor manufacturing method
US6762802B2 (en) 2000-05-12 2004-07-13 Renesas Technology Corp. Liquid crystal display device and fabrication method thereof
US6869887B2 (en) 2002-06-04 2005-03-22 Nec Lcd Technologies, Ltd. Method for manufacturing thin film semiconductor device and method for forming resist pattern thereof
JP2005277428A (en) * 1998-11-19 2005-10-06 Samsung Electronics Co Ltd Thin film transistor substrate and manufacturing method thereof
KR100543042B1 (en) * 1999-06-03 2006-01-20 삼성전자주식회사 Manufacturing method of thin film transistor substrate for liquid crystal display device
KR100560975B1 (en) * 1999-06-16 2006-03-15 삼성전자주식회사 Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
KR100560971B1 (en) * 1999-06-03 2006-03-15 삼성전자주식회사 Manufacturing method of thin film transistor substrate for liquid crystal display device
KR100623975B1 (en) * 1999-05-07 2006-09-13 삼성전자주식회사 Photolithographic etching method of thin film and manufacturing method of thin film transistor substrate for liquid crystal display device using same
KR100586245B1 (en) * 1998-09-11 2006-10-24 엘지.필립스 엘시디 주식회사 Liquid Crystal Display Manufacturing Method
KR100646779B1 (en) * 1999-08-12 2006-11-17 삼성전자주식회사 Method of manufacturing thin film transistor array substrate
KR100656899B1 (en) * 1999-06-30 2006-12-15 삼성전자주식회사 Method for manufacturing thin film transistor substrate for liquid crystal display device and alignment key structure thereof
JP2007059926A (en) * 2006-09-27 2007-03-08 Nec Kagoshima Ltd Pattern-forming method and thin-film transistor manufacturing method
KR100870659B1 (en) * 2001-12-31 2008-11-26 엘지디스플레이 주식회사 Liquid crystal display device manufacturing method
JP2009075613A (en) * 2008-10-31 2009-04-09 Sakae Tanaka Photomask structure for manufacturing low cost-display device
JP2009111412A (en) * 2008-11-28 2009-05-21 Sakae Tanaka Thin film transistor element and display device
JP2009116341A (en) * 2008-10-31 2009-05-28 Sakae Tanaka Liquid crystal display device and method of manufacturing the same
JP2009163247A (en) * 2008-12-07 2009-07-23 Sakae Tanaka High-performance display apparatus and method for manufacturing the same
US7602456B2 (en) 2006-05-19 2009-10-13 Mikuni Electoron Co. Ltd Method of manufacturing LCD apparatus by using halftone exposure method
US7615783B2 (en) 2001-02-26 2009-11-10 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
KR100935671B1 (en) 2003-03-13 2010-01-07 삼성전자주식회사 Thin film transistor array panel and manufacturing method thereof
US7847290B2 (en) 2008-03-27 2010-12-07 Mitsubishi Electric Corporation Thin film transistor substrate with divided gate electrode
JP2011186484A (en) * 1999-09-30 2011-09-22 Samsung Electronics Co Ltd Thin film transistor substrate for liquid crystal display device and method for manufacturing the same

Cited By (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100586245B1 (en) * 1998-09-11 2006-10-24 엘지.필립스 엘시디 주식회사 Liquid Crystal Display Manufacturing Method
JP4624161B2 (en) * 1998-11-19 2011-02-02 三星電子株式会社 Thin film transistor substrate and manufacturing method thereof
JP2005277428A (en) * 1998-11-19 2005-10-06 Samsung Electronics Co Ltd Thin film transistor substrate and manufacturing method thereof
US7888677B2 (en) 1998-11-26 2011-02-15 Samsung Electronics Co., Ltd. Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films
JP2000164584A (en) * 1998-11-26 2000-06-16 Samsung Electronics Co Ltd Photo-etching method of thin film and method of manufacturing thin film transistor substrate for liquid crystal display device using the same
JP2000180898A (en) * 1998-12-12 2000-06-30 Samsung Electronics Co Ltd Thin film transistor substrate for liquid crystal display device and method of manufacturing the same
JP2000206571A (en) * 1998-12-31 2000-07-28 Samsung Electronics Co Ltd Thin film transistor substrate for liquid crystal display device and method of manufacturing the same
US7978292B2 (en) 1998-12-31 2011-07-12 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP2010087527A (en) * 1998-12-31 2010-04-15 Samsung Electronics Co Ltd Thin film transistor substrate for liquid crystal display device, and method of manufacturing the same
JP2010085998A (en) * 1998-12-31 2010-04-15 Samsung Electronics Co Ltd Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
JP2001005038A (en) * 1999-04-26 2001-01-12 Samsung Electronics Co Ltd Thin film transistor substrate for display device and method of manufacturing the same
US7943939B2 (en) 1999-04-26 2011-05-17 Samsung Electronics Co., Ltd. Thin film transistor array panel and methods for manufacturing the same
KR100623975B1 (en) * 1999-05-07 2006-09-13 삼성전자주식회사 Photolithographic etching method of thin film and manufacturing method of thin film transistor substrate for liquid crystal display device using same
JP4694671B2 (en) * 1999-06-03 2011-06-08 三星電子株式会社 Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
USRE42670E1 (en) 1999-06-03 2011-09-06 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
JP2011034105A (en) * 1999-06-03 2011-02-17 Samsung Electronics Co Ltd Thin film transistor substrate for liquid crystal display device, and method for fabricating the same
KR100543042B1 (en) * 1999-06-03 2006-01-20 삼성전자주식회사 Manufacturing method of thin film transistor substrate for liquid crystal display device
KR100560971B1 (en) * 1999-06-03 2006-03-15 삼성전자주식회사 Manufacturing method of thin film transistor substrate for liquid crystal display device
JP2001066639A (en) * 1999-06-03 2001-03-16 Samsung Electronics Co Ltd Thin film transistor substrate for liquid crystal display device and method of manufacturing the same
KR100560975B1 (en) * 1999-06-16 2006-03-15 삼성전자주식회사 Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
KR100656899B1 (en) * 1999-06-30 2006-12-15 삼성전자주식회사 Method for manufacturing thin film transistor substrate for liquid crystal display device and alignment key structure thereof
JP2001044439A (en) * 1999-07-28 2001-02-16 Nec Corp Transistor and manufacture thereof
KR100646779B1 (en) * 1999-08-12 2006-11-17 삼성전자주식회사 Method of manufacturing thin film transistor array substrate
JP2011186484A (en) * 1999-09-30 2011-09-22 Samsung Electronics Co Ltd Thin film transistor substrate for liquid crystal display device and method for manufacturing the same
JP2001296557A (en) * 2000-02-10 2001-10-26 Samsung Electronics Co Ltd Thin film transistor substrate for liquid crystal display device and method of manufacturing the same
JP2001358343A (en) * 2000-04-19 2001-12-26 Samsung Electronics Co Ltd Wiring contact structure, method of forming the same, thin film transistor substrate including the same, and method of manufacturing the same
KR100467993B1 (en) * 2000-05-12 2005-01-24 가부시키가이샤 히타치세이사쿠쇼 Liquid crystal display device
US6762802B2 (en) 2000-05-12 2004-07-13 Renesas Technology Corp. Liquid crystal display device and fabrication method thereof
JP2002055364A (en) * 2000-05-31 2002-02-20 Hynix Semiconductor Inc Photo mask for manufacturing thin film transistor liquid crystal display device
JP2002026333A (en) * 2000-07-11 2002-01-25 Nec Corp Active matrix substrate manufacturing method
US6884569B2 (en) 2000-08-09 2005-04-26 Advanced Display, Inc. Method of manufacturing TFT array
JP2002057338A (en) * 2000-08-09 2002-02-22 Advanced Display Inc Method for manufacturing tft array
WO2002013277A1 (en) * 2000-08-09 2002-02-14 Advanced Display Inc. Method of producing tft array
WO2002037574A1 (en) * 2000-11-06 2002-05-10 Advanced Display Inc. Method of patterning thin film and tft array substrate using it and production method therefor
US7157319B2 (en) 2000-11-06 2007-01-02 Advanced Display Inc. Method of patterning a thin film transistor that includes simultaneously forming a gate electrode and a pixel electrode
US7615783B2 (en) 2001-02-26 2009-11-10 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
KR100870659B1 (en) * 2001-12-31 2008-11-26 엘지디스플레이 주식회사 Liquid crystal display device manufacturing method
JP2003297850A (en) * 2002-04-02 2003-10-17 Advanced Display Inc Thin film transistor array, method of manufacturing the same, and liquid crystal display device using the same
US7476470B2 (en) 2002-06-04 2009-01-13 Nec Lcd Technologies, Ltd. Method for manufacturing thin film semiconductor device and method for forming resist pattern thereof
US6869887B2 (en) 2002-06-04 2005-03-22 Nec Lcd Technologies, Ltd. Method for manufacturing thin film semiconductor device and method for forming resist pattern thereof
KR100935671B1 (en) 2003-03-13 2010-01-07 삼성전자주식회사 Thin film transistor array panel and manufacturing method thereof
JP2004104134A (en) * 2003-09-12 2004-04-02 Nec Kagoshima Ltd Pattern-forming method and thin-film transistor manufacturing method
US7602456B2 (en) 2006-05-19 2009-10-13 Mikuni Electoron Co. Ltd Method of manufacturing LCD apparatus by using halftone exposure method
JP2007059926A (en) * 2006-09-27 2007-03-08 Nec Kagoshima Ltd Pattern-forming method and thin-film transistor manufacturing method
US7847290B2 (en) 2008-03-27 2010-12-07 Mitsubishi Electric Corporation Thin film transistor substrate with divided gate electrode
JP2009075613A (en) * 2008-10-31 2009-04-09 Sakae Tanaka Photomask structure for manufacturing low cost-display device
JP2009116341A (en) * 2008-10-31 2009-05-28 Sakae Tanaka Liquid crystal display device and method of manufacturing the same
JP2009111412A (en) * 2008-11-28 2009-05-21 Sakae Tanaka Thin film transistor element and display device
JP2009163247A (en) * 2008-12-07 2009-07-23 Sakae Tanaka High-performance display apparatus and method for manufacturing the same

Also Published As

Publication number Publication date
JP3410617B2 (en) 2003-05-26

Similar Documents

Publication Publication Date Title
JP3410617B2 (en) Thin film patterning method
KR100759627B1 (en) Patterning method of thin film, TFT array substrate using same and manufacturing method thereof
US6635581B2 (en) Method for forming a thin-film transistor
KR100403935B1 (en) Pattern forming method and method of manufacturing thin film transistor
JP5555789B2 (en) Photomask, manufacturing method thereof, and pattern transfer method
KR20010091119A (en) apparatus and method for photolithography, and manufacturing method for a thin film transistor array panel of a liquid crystal display using the same
WO2018166022A1 (en) Method for manufacturing tft substrate, and tft substrate
JP3612525B2 (en) Thin film semiconductor device manufacturing method and resist pattern forming method thereof
KR100623982B1 (en) Method for manufacturing thin film transistor substrate for liquid crystal display
KR100590925B1 (en) Method of manufacturing thin film transistor-liquid crystal display device
CN100468156C (en) Method for manufacturing liquid crystal display
KR20010109681A (en) Method for manufacturing fringe field switchinge lcd
JP2004104134A (en) Pattern-forming method and thin-film transistor manufacturing method
JPH03105324A (en) Matrix type liquid crystal display substrate and its production
KR100601174B1 (en) Photomask Manufacturing Method for Thin Film Transistor Substrate
JP2007059926A (en) Pattern-forming method and thin-film transistor manufacturing method
US7129026B2 (en) Lithographic process for multi-etching steps by using single reticle
US7238556B2 (en) Thin film transistor structure and method of manufacturing the same
KR100341129B1 (en) method for manufacturing TFT- LCD
KR100687333B1 (en) Method of manufacturing thin film transistor liquid crystal display
KR20010017526A (en) a manufacturing method of a thin film transistor array panel for a liquid crystal display
JP2008047932A (en) Thin film transistor manufacturing method
KR20070052398A (en) Photo mask and its manufacturing method
KR20050097172A (en) Method of fabricating array substrate for liquid crystal display device
JPH07263330A (en) Method of forming resist pattern

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080320

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100320

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100320

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110320

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120320

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120320

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130320

Year of fee payment: 10