[go: up one dir, main page]

JPH10125508A - Chip thermistor and its manufacture - Google Patents

Chip thermistor and its manufacture

Info

Publication number
JPH10125508A
JPH10125508A JP27646096A JP27646096A JPH10125508A JP H10125508 A JPH10125508 A JP H10125508A JP 27646096 A JP27646096 A JP 27646096A JP 27646096 A JP27646096 A JP 27646096A JP H10125508 A JPH10125508 A JP H10125508A
Authority
JP
Japan
Prior art keywords
film
insulating substrate
thin film
electrode
metal thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP27646096A
Other languages
Japanese (ja)
Inventor
Kenji Ito
謙治 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ISHIZUKA DENSHI KK
Original Assignee
ISHIZUKA DENSHI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ISHIZUKA DENSHI KK filed Critical ISHIZUKA DENSHI KK
Priority to JP27646096A priority Critical patent/JPH10125508A/en
Publication of JPH10125508A publication Critical patent/JPH10125508A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a chip thermistor and a method for manufacturing it which is easy to handle at manufacture and which has less variation in resistance value. SOLUTION: In a chip thermistor, a thin film thermistor is formed on a trapezoid-shaped insulating substrate 1. In the thin film thermistor, a pair of electrode pads 4 are formed, an insulating layer 5a is formed between the electrode pads 4, leader electrode parts 6a and 6b extending over the electrode pads 4 are formed so as to be in contact with the insulating layer 5a, a thermosensitive film 7a is formed between the leader electrode parts 6a and 6b, and the thermosensitive film 7a is covered with a glass protective film 9a. U-shaped terminal electrode parts are formed on side parts of the insulating substrate 1 while being in contact with the leader electrodes 6 and 6b, respectively, and the terminal electrode part comprises four layers of a lower metal thin film layer 15, intermediate metal thin film layers 16 and 17 and a surface metal thin film layer 18.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、チップサーミスタ
及びその製造方法に関し、殊に、プリント基板への表面
実装部品として実装するのに適したチップサーミスタ及
びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip thermistor and a method for manufacturing the same, and more particularly, to a chip thermistor suitable for mounting as a surface mount component on a printed circuit board and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来、チップ状の電子部品の一つとして
チップ抵抗器に関しては、種々の構造及び製造方法があ
る。例えば、厚膜系のチップ抵抗器では、一枚の基板上
に抵抗膜を印刷して、焼き付けした後に、端部電極形成
のために前記基板を棒状に分割し、その側面にAg−P
dを塗布して焼き付け、その後に棒状の基板をチップ状
に分離分割して、Ni,Pb−Sn等のメッキを施した
構造が公知である。
2. Description of the Related Art Conventionally, there are various structures and manufacturing methods for a chip resistor as one of chip-shaped electronic components. For example, in the case of a thick film type chip resistor, a resistive film is printed on one substrate and baked, and then the substrate is divided into rods for forming end electrodes, and Ag-P is formed on the side surface thereof.
A structure is known in which d is applied and baked, and thereafter, the rod-shaped substrate is separated and divided into chips and plated with Ni, Pb-Sn, or the like.

【0003】図9は、特公平5−36921号公報に開
示された他の従来例のチップ抵抗器である。このチップ
抵抗器を同図(a)〜(c)で説明すると、絶縁基板2
0は、予め複数のスリット21が形成され、スリット2
1間に複数の棒状部22が形成された基板、所謂穴あき
絶縁基板20を用いる。この穴あき絶縁基板20に、同
図(b)に示したように、抵抗厚膜23を形成し、前記
棒状部22の端部を略コ字状に囲むようにスパッタ、イ
オンプレーティング、P−CVD等の薄膜技術により、
積層状の金属薄膜層からなる端部電極24が形成されて
いる。
FIG. 9 shows another conventional chip resistor disclosed in Japanese Patent Publication No. 5-36921. This chip resistor will be described with reference to FIGS.
0 indicates that a plurality of slits 21 are formed in advance,
A substrate in which a plurality of rod-shaped portions 22 are formed between the substrates, a so-called perforated insulating substrate 20 is used. As shown in FIG. 1B, a resistive thick film 23 is formed on the perforated insulating substrate 20, and sputtering, ion plating, P -By thin film technology such as CVD
An end electrode 24 made of a laminated metal thin film layer is formed.

【0004】端部電極24は、同図(c)に示したよう
に、下層金属薄膜層24aと、中層金属薄膜層24b
と、表層金属薄膜層24cとによる3層の金属薄膜層か
ら形成されている。下層金属薄膜層24aは、抵抗厚膜
23との密着性がよいCr,Cr合金,Ti等で形成さ
れ、中層金属薄膜層24bは、耐半田付け性を確保でき
るNi,NiCr合金,AgNi合金,SnNi合金等
で形成され、表層金属薄膜層24cは半田となじみ易い
Ag,Pb−Sn,Sn等で形成されている。その後、
端部電極24に続いて保護層を形成した後に、棒状部2
2を複数個に切断分離して、チップ抵抗器を形成してい
る。
As shown in FIG. 1C, the end electrode 24 is composed of a lower metal thin film layer 24a and an intermediate metal thin film layer 24b.
And a surface metal thin film layer 24c. The lower metal thin film layer 24a is formed of Cr, Cr alloy, Ti or the like having good adhesion to the resistive thick film 23, and the middle metal thin film layer 24b is formed of Ni, NiCr alloy, AgNi alloy, which can secure soldering resistance. The surface metal thin film layer 24c is formed of an SnNi alloy or the like, and is formed of Ag, Pb-Sn, Sn, or the like, which is easily compatible with solder. afterwards,
After forming the protective layer following the end electrode 24, the rod-shaped portion 2 is formed.
2 is cut into a plurality of pieces to form a chip resistor.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、図9に
示したように、予めスリットを形成した穴あき絶縁基板
による製造方法では、作業中の基板の割れなどに細心の
注意を払って作業をしなければならず、量産性やロット
管理等が複雑化する欠点があった。また、一枚の絶縁基
板に多数のスリットを形成して、見掛け上多数の棒状部
を有する一枚の基板から製造する方法は、一般に、グリ
ーンシートの状態でスリットを形成して焼成するため
に、焼成時の収縮やそりにより寸法精度を高めることが
難しく、特別に薄い基板を形成するのは困難である。
However, as shown in FIG. 9, in the manufacturing method using a perforated insulating substrate in which slits are formed in advance, the work is performed with great care for cracking of the substrate during the work. However, there is a disadvantage that mass productivity and lot management are complicated. Also, a method of forming a large number of slits on a single insulating substrate and manufacturing from a single substrate having an apparently large number of rod-shaped portions generally involves forming a slit in a green sheet state and firing the green sheet. In addition, it is difficult to increase the dimensional accuracy due to shrinkage or warpage during firing, and it is difficult to form a particularly thin substrate.

【0006】また、スリットを形成した基板を使用する
ことによって、その後の工程でのフォトリソグラフィ技
術によるパターニングを実施したときに、スリット部と
棒状部の縁部と中心部のフォトレジスト膜の厚みのばら
つきが生じる欠点がある。棒状部の幅が小さくなるほど
パターニングが難しくなる欠点がある。このようなフォ
トリソ工程におけるばらつきは、素子の特性のばらつき
として現れ、歩留りの低下の原因となる。さらに、スリ
ットが形成された基板は、基板強度が弱い欠点があり、
工程中のハンドリング時に割れやすい欠点がある。
Further, by using a substrate having a slit formed thereon, when patterning is performed by a photolithography technique in a subsequent step, the thickness of the photoresist film at the edges and the center of the slit portion and the rod-like portion is reduced. There is a disadvantage that variation occurs. There is a disadvantage that patterning becomes more difficult as the width of the rod-shaped portion becomes smaller. Such variations in the photolithography process appear as variations in the characteristics of the device, and cause a reduction in yield. Furthermore, the substrate on which the slit is formed has a disadvantage that the substrate strength is weak,
There is a disadvantage that it is easily broken during handling during the process.

【0007】本発明は、上記のような課題に鑑みてなさ
れたものであり、製造時の取扱いが容易であって、且つ
抵抗値のばらつきが少ないチップサーミスタ及びその製
造方法を提供することを目的とする。また、本発明は、
極めて小さく、寸法精度、及び信頼性高い薄膜サーミス
タを絶縁基板上に形成し、さらに側面に電極を形成する
ことによって、プリント基板への実装時の取扱い、耐半
田食われ性、半田濡れ性及び剥離強度が強いチップサー
ミスタ及びその製造方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide a chip thermistor which is easy to handle at the time of manufacture and has a small variation in resistance value, and a method of manufacturing the same. And Also, the present invention
By forming an extremely small thin-film thermistor with high dimensional accuracy and reliability on an insulating substrate and forming electrodes on the side surface, handling during mounting on a printed circuit board, solder erosion resistance, solder wettability and peeling It is an object of the present invention to provide a chip thermistor having high strength and a method for manufacturing the same.

【0008】[0008]

【課題を解決するための手段】本発明は、上記課題を達
成するためになされたものであり、請求項1に記載の発
明は、絶縁基板と、前記絶縁基板上に形成された一対の
電極パッドと、前記電極パッド間の絶縁基板面上に形成
した絶縁膜と、前記絶縁膜に接して前記電極パッド上に
延在する一対の外部引出電極と、前記絶縁膜を下地とし
前記外部引出電極間に形成した感熱膜と、前記感熱膜上
を覆う保護膜とからなる薄膜サーミスタと、前記絶縁基
板の側面に形成された前記外部引出電極と電気的に接続
した端部電極とを具備し、前記端部電極が4層の金属薄
膜層からなり、前記絶縁基板の側面を覆って略コ字状で
あることを特徴とするチップサーミスタであり、本発明
のチップサーミスタは台形状の絶縁基板に、略コ字状の
端部電極が形成されており、小型の薄膜サーミスタが形
成されたチップ状部品のプリント基板への実装に適し、
また、台形状の絶縁基板の底部側面は面取されており、
端部電極の断線が低減できる。
Means for Solving the Problems The present invention has been made to achieve the above-mentioned object, and the invention according to claim 1 has an insulating substrate and a pair of electrodes formed on the insulating substrate. A pad, an insulating film formed on an insulating substrate surface between the electrode pads, a pair of external lead electrodes extending on the electrode pads in contact with the insulating film, and the external lead electrodes having the insulating film as a base. A heat-sensitive film formed therebetween, a thin-film thermistor composed of a protective film covering the heat-sensitive film, and an end electrode electrically connected to the external extraction electrode formed on a side surface of the insulating substrate, A chip thermistor characterized in that the end electrode is formed of four metal thin-film layers and covers a side surface of the insulating substrate and has a substantially U-shape. The chip thermistor of the present invention is formed on a trapezoidal insulating substrate. A substantially U-shaped end electrode is formed. And it is suitable for mounting on a printed board of a chip-like parts small thin film thermistor is formed,
Also, the bottom side surface of the trapezoidal insulating substrate is chamfered,
Disconnection of the end electrode can be reduced.

【0009】また、請求項2の発明は、請求項1に記載
のチップサーミスタにおいて、前記一対の電極パッドが
チタン,クロム,ニッケル,モリブデン,タングステン
及びNi−Cr合金の何れか一種と、白金,パラジウ
ム,パラジウム合金及び金の何れか一種を、前記絶縁基
板面に順次成膜した金属薄膜層であり、前記外部引出電
極が白金、パラジウム、パラジウム合金の少なくとも一
種の金属からなることを特徴とするチップサーミスタで
あることによって、上記課題を解決することができた。
According to a second aspect of the present invention, in the chip thermistor according to the first aspect, the pair of electrode pads is made of any one of titanium, chromium, nickel, molybdenum, tungsten, and a Ni—Cr alloy. A metal thin film layer formed by sequentially depositing any one of palladium, a palladium alloy, and gold on the insulating substrate surface, wherein the external extraction electrode is made of at least one metal of platinum, palladium, and a palladium alloy. By being a chip thermistor, the above problem could be solved.

【0010】また、請求項3の発明は、請求項1に記載
のチップサーミスタにおいて、前記端部電極が絶縁基板
面から順次クロムの下層金属薄膜層、銅またはニッケル
の中層金属薄膜層、ニッケルからなる電気メッキ層から
なる金属薄膜層、さらに錫または錫−鉛合金の金属薄膜
層の4層で構成したことを特徴とするチップサーミスタ
であることによって、上記課題を解決することができ
た。
According to a third aspect of the present invention, in the chip thermistor according to the first aspect, the end electrodes are sequentially formed from a lower metal thin film layer of chromium, a middle metal thin film layer of copper or nickel, and nickel from an insulating substrate surface. The above problem was solved by a chip thermistor characterized by comprising a metal thin film layer composed of an electroplating layer and a metal thin film layer of tin or a tin-lead alloy.

【0011】また、請求項4の発明は、請求項1,2ま
たは3に記載のチップサーミスタにおいて、前記外部引
出電極がパラジウムまたはパラジウム合金であることを
特徴とするチップサーミスタであり、上記課題を解決す
ることができた。また、請求項5の発明は、請求項1,
2,3または4に記載のチップサーミスタにおいて、前
記端部電極が前記外部引出電極に接触して、前記保護膜
上に延在することを特徴とするチップサーミスタであ
り、外部引出電極の保護ができるので、上記課題を解決
することができた。
According to a fourth aspect of the present invention, there is provided the chip thermistor according to the first, second or third aspect, wherein the external extraction electrode is made of palladium or a palladium alloy. Could be solved. The invention of claim 5 is based on claim 1,
5. The chip thermistor according to 2, 3, or 4, wherein the end electrode is in contact with the external extraction electrode and extends on the protective film, and the external extraction electrode is protected. As a result, the above problem was solved.

【0012】また、請求項6の発明は、絶縁基板上に複
数の薄膜サーミスタを形成した後、前記薄膜サーミスタ
間にサンドブラスト法によってスリット状穴を形成し、
前記スリット状穴の側面に、クロム、銅またはニッケ
ル、ニッケル電気メッキ層、錫−鉛合金の4層の金属薄
膜層からなる端部電極を略コ字状に形成し、その後、前
記薄膜サーミスタの部分を切断分離して個々のチップサ
ーミスタとすることを特徴とするチップサーミスタの製
造方法であり、チップサーミスタの製造時の取扱いが容
易な製造方法であり、薄膜サーミスタを絶縁基板上に形
成した後に、スリット状穴を形成して端部電極を形成す
るので、薄膜サーミスタを形成する際のフォトリソ工程
の精度を高めることができ、感熱膜の抵抗値を高精度に
なし得るので、上記課題を解決することができた。ま
た、請求項7の発明は、請求項6に記載のチップサーミ
スタの製造方法において、前記サンドブラスト法によっ
て、前記絶縁基板を台形形状とすることを特徴とするチ
ップサーミスタの製造方法とすることで、上記課題を解
決することができた。
According to a sixth aspect of the present invention, after forming a plurality of thin film thermistors on an insulating substrate, a slit-like hole is formed between the thin film thermistors by a sandblast method.
On the side surface of the slit-shaped hole, a chromium, copper or nickel, nickel electroplating layer, an end electrode composed of four metal thin-film layers of tin-lead alloy is formed in a substantially U-shape, and then the thin-film thermistor is formed. A method for manufacturing a chip thermistor characterized by cutting and separating parts into individual chip thermistors, which is an easy-to-handle manufacturing method for manufacturing a chip thermistor, after forming a thin film thermistor on an insulating substrate. Since the end electrodes are formed by forming slit-shaped holes, the accuracy of the photolithography process when forming the thin-film thermistor can be improved, and the resistance value of the heat-sensitive film can be made with high accuracy. We were able to. According to a seventh aspect of the present invention, in the method for manufacturing a chip thermistor according to the sixth aspect, the insulating substrate has a trapezoidal shape by the sandblasting method. The above problem was able to be solved.

【0013】[0013]

【発明の実施の形態】以下、本発明に係るチップサーミ
スタ及びその製造方法の実施形態を図面に従って説明す
る。図1は、チップサーミスタを示し、略台形状の絶縁
基板1の一方の面に薄膜サーミスタを形成するにあた
り、金属下地層2と金属薄膜層3とからなる電極パッド
4が対向して形成される。これらの電極パッド4間に絶
縁膜5aが形成され、さらに、電極パッド4に接触し
て、絶縁膜5aに接触して電極パッド4上に延在する引
出用電極6a,6bが対向して形成されている。これら
引出用電極6a,6bに接触した感熱膜7aが形成され
ている。感熱膜7aは電気的特性が満たされる場合は一
層でよいが、二層構造とすることで、電気的特性を調整
してもよい。感熱膜7aはガラス保護膜9aで被服され
る。引出用電極6a,6bの端面には、基板側面をコ字
状に囲み、引出用電極6a,6bに接して、絶縁基板側
面に接する第一層の下層金属薄膜層15と、下層金属薄
膜層15上に順次積層された中層金属薄膜層16,17
と表層電極層18とで形成されている。また、プリント
基板に接着される側のチップサーミスタの一対の端部電
極は、台形状の絶縁基板1の底辺の長い側に形成され、
端部電極間の間隔が十分に設けられているので、チップ
サーミスタのプリント基板への実装に適している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a chip thermistor according to the present invention and a method for manufacturing the same will be described below with reference to the drawings. FIG. 1 shows a chip thermistor. When a thin-film thermistor is formed on one surface of a substantially trapezoidal insulating substrate 1, electrode pads 4 composed of a metal base layer 2 and a metal thin-film layer 3 are formed to face each other. . An insulating film 5a is formed between these electrode pads 4, and furthermore, lead-out electrodes 6a and 6b which are in contact with the electrode pad 4 and extend on the electrode pad 4 in contact with the insulating film 5a are formed facing each other. Have been. A heat-sensitive film 7a is formed in contact with the extraction electrodes 6a and 6b. The heat-sensitive film 7a may be a single layer if the electrical characteristics are satisfied, but may have a two-layer structure to adjust the electrical characteristics. The heat-sensitive film 7a is covered with a glass protective film 9a. At the end surfaces of the extraction electrodes 6a and 6b, the first side lower metal thin film layer 15 which surrounds the side surface of the substrate in a U-shape and contacts the extraction electrodes 6a and 6b and is in contact with the side surface of the insulating substrate; 15 and intermediate metal thin film layers 16 and 17
And the surface electrode layer 18. Further, a pair of end electrodes of the chip thermistor on the side to be bonded to the printed board is formed on the long side of the bottom of the trapezoidal insulating substrate 1,
Since the interval between the end electrodes is sufficiently provided, it is suitable for mounting the chip thermistor on a printed circuit board.

【0014】次に、上記実施形態のチップサーミスタの
製造方法について、図2〜図8に従って説明する。先
ず、絶縁基板1は、厚さが100〜300μm程度のア
ルミナ、石英、ムライト、ステアタイト等のセラミック
ス基板であり、その表面の平滑度が0.05μm以下に
研磨したものを使用する。絶縁基板1の研磨した面上
に、スパッタリングまたは蒸着等の方法によって、金属
下地層2と金属薄膜層3が堆積される(図2(a))。
金属下地層2は、チタン(Ti),クロム(Cr),ニ
ッケル(Ni),モリブデン(Mo),タングステン
(W),Ni−Cr合金等が絶縁基板1に被着され、金
属下地層2の上には、白金(Pt),パラジウム(P
d)またはパラジウム合金,金(Au)等の金属薄膜層
3が形成されている。また、金属下地層2と金属薄膜層
3の形成は、真空チャンバ内で連続的に形成すること
で、金属下地層2と金属薄膜層3との境界部に酸化膜等
の剥離層が形成されないように行われている。金属下地
層2は、絶縁基板1との密着性をよくするために形成す
るものであり、金属下地層2と金属薄膜層3の総厚みは
100〜500nm程度である。
Next, a method of manufacturing the chip thermistor of the above embodiment will be described with reference to FIGS. First, the insulating substrate 1 is a ceramic substrate such as alumina, quartz, mullite, steatite or the like having a thickness of about 100 to 300 [mu] m, and the surface of which is polished to a smoothness of 0.05 [mu] m or less is used. On the polished surface of the insulating substrate 1, a metal base layer 2 and a metal thin film layer 3 are deposited by a method such as sputtering or vapor deposition (FIG. 2A).
The metal underlayer 2 is made of titanium (Ti), chromium (Cr), nickel (Ni), molybdenum (Mo), tungsten (W), a Ni—Cr alloy, or the like, which is adhered to the insulating substrate 1. Platinum (Pt) and palladium (P
d) or a metal thin film layer 3 of a palladium alloy, gold (Au), or the like. Further, since the metal base layer 2 and the metal thin film layer 3 are formed continuously in a vacuum chamber, a peeling layer such as an oxide film is not formed at the boundary between the metal base layer 2 and the metal thin film layer 3. Has been done like that. The metal base layer 2 is formed to improve the adhesion to the insulating substrate 1, and the total thickness of the metal base layer 2 and the metal thin film layer 3 is about 100 to 500 nm.

【0015】続いて、フォトエッチング法によって、金
属下地層2と金属薄膜層3の不要部分を除去して、金属
下地層2と金属薄膜層3による電極パッド4が形成され
る(図2(b))。その後、スパッタ法,プラズマCV
D法などによって二酸化珪素(SiO2 ),窒化珪素
(Si3 4 )などの厚さが100〜500nmの絶縁
膜5が成膜され、フォトエッチング法によってパターニ
ングして、電極パッド4間に絶縁膜5aが形成される
(図2(c))。絶縁膜5aは、後述する感熱膜と絶縁
基板が熱処理時に反応して特性が不安定になるのを防止
する効果がある。
Subsequently, unnecessary portions of the metal base layer 2 and the metal thin film layer 3 are removed by a photoetching method, and an electrode pad 4 is formed by the metal base layer 2 and the metal thin film layer 3 (FIG. 2B). )). Then, sputtering method, plasma CV
An insulating film 5 having a thickness of 100 to 500 nm, such as silicon dioxide (SiO 2 ) or silicon nitride (Si 3 N 4 ), is formed by a method D or the like, and is patterned by photoetching to insulate between the electrode pads 4. The film 5a is formed (FIG. 2C). The insulating film 5a has an effect of preventing a heat-sensitive film, which will be described later, and an insulating substrate from reacting during heat treatment to prevent the characteristics from becoming unstable.

【0016】次に、外部引出用電極を形成する工程に進
む。先ず、白金(P),パラジウム(Pd)またはパラ
ジウム合金,金(Au)等の金属薄膜層6がスパッタリ
ング,イオンプレーティング,蒸着法等によって成膜さ
れる(図2(d))。そして、フォトエッチング法によ
って、金属薄膜層6をパターニングして、電極パッド4
と絶縁層5aに接する外部引出用電極6a,6bが対向
するように形成される(図2(e))。
Next, the process proceeds to a step of forming an external extraction electrode. First, a metal thin film layer 6 of platinum (P), palladium (Pd) or a palladium alloy, gold (Au) or the like is formed by sputtering, ion plating, vapor deposition or the like (FIG. 2D). Then, the metal thin film layer 6 is patterned by a photo-etching method to form the electrode pads 4.
And the external extraction electrodes 6a and 6b in contact with the insulating layer 5a are formed so as to face each other (FIG. 2E).

【0017】続いて、外部引出用電極6a,6bを覆う
ように、スパッタ法などによって、100〜500nm
の厚さに感熱膜7が形成され(図3(a))、感熱膜7
をパターニングして外部引出用電極6a,6b間に感熱
膜7aが形成される(図3(b))。その後、感熱膜7
aは500〜1000℃の温度で1〜5時間の熱処理が
行われる。感熱膜7aは、マンガン(Mn),ニッケル
(Ni),ゴバルト(Co),鉄(Fe)などからなる
複合酸化物の焼結体をターゲットとし、スパッタ圧力が
0.2〜0.7Pa,絶縁基板1の温度が200〜50
0℃の条件でスパッタリングを行って形成されている。
なお、絶縁膜5aと感熱膜7aの形成時は、絶縁基板1
を200〜500℃の温度に加熱しておくことが好まし
い。
Subsequently, 100 to 500 nm is formed by sputtering or the like so as to cover the external extraction electrodes 6a and 6b.
The heat-sensitive film 7 is formed to a thickness of (FIG. 3A).
Is patterned to form a heat-sensitive film 7a between the external extraction electrodes 6a and 6b (FIG. 3B). Then, the heat-sensitive film 7
a is heat-treated at a temperature of 500 to 1000 ° C. for 1 to 5 hours. The heat-sensitive film 7a targets a sintered body of a composite oxide made of manganese (Mn), nickel (Ni), gobalt (Co), iron (Fe), etc., has a sputtering pressure of 0.2 to 0.7 Pa, and has insulation. The temperature of the substrate 1 is 200 to 50
It is formed by performing sputtering at 0 ° C.
When forming the insulating film 5a and the heat-sensitive film 7a, the insulating substrate 1
Is preferably heated to a temperature of 200 to 500 ° C.

【0018】感熱膜7aの電気的特性を微調整する必要
がある場合には、前記感熱膜は感熱膜7a上に第二の感
熱膜7′を形成し、電気的特性を調整する(図3
(c))。さらに、第二の感熱膜7′をパターニングし
て、第二の感熱膜7′aが形成される(図3(d))。
この場合には第二の感熱膜7′aは感熱膜7aより大き
めに形成され、その後の絶縁膜形成時の膜段差のカバレ
ッジ性を改善することが好ましい。第二の感熱膜7′a
は、最初に形成した感熱膜7aで電気的特性を満足でき
るのであれば、必ずしも必要としない。
When it is necessary to finely adjust the electric characteristics of the heat-sensitive film 7a, the heat-sensitive film is formed by forming a second heat-sensitive film 7 'on the heat-sensitive film 7a to adjust the electric characteristics (FIG. 3).
(C)). Further, the second heat-sensitive film 7 'is patterned to form a second heat-sensitive film 7'a (FIG. 3D).
In this case, the second heat-sensitive film 7'a is preferably formed to be larger than the heat-sensitive film 7a, and it is preferable to improve the coverage of the film steps when forming the insulating film thereafter. Second heat-sensitive film 7'a
Is not necessarily required as long as the electrical characteristics can be satisfied by the first heat-sensitive film 7a.

【0019】さらに、感熱膜7a,7′aを保護する目
的で、0.5〜2.0μmの二酸化珪素(SiO2 ),
窒化珪素(Si3 4 )等からなる絶縁保護膜8を形成
し(図4(a))、さらに耐湿性を向上させる目的で必
要に応じて絶縁保護膜8上にガラスーペーストをスクリ
ーン印刷法等で塗布し、400〜800℃で熱処理して
ガラス保護膜9が形成される(図4(b))。ガラス保
護膜9は、スクリーン印刷法の他に、基板全面にガラス
膜を形成した後、図4(c)に示したように、フォトエ
ッチング法によるパターニングによって、絶縁保護膜8
aとガラス保護膜9aを形成してもよい。
Further, in order to protect the heat-sensitive films 7a and 7'a, silicon dioxide (SiO 2 ) of 0.5 to 2.0 μm,
An insulating protective film 8 made of silicon nitride (Si 3 N 4 ) or the like is formed (FIG. 4A), and a glass paste is screen-printed on the insulating protective film 8 as needed for the purpose of further improving moisture resistance. It is applied by a method or the like, and is heat-treated at 400 to 800 ° C. to form a glass protective film 9 (FIG. 4B). In addition to the screen printing method, the glass protective film 9 is formed by forming a glass film on the entire surface of the substrate, and then, as shown in FIG.
a and the glass protective film 9a may be formed.

【0020】このように製造することで、絶縁基板1上
には、上述の構造の薄膜サーミスタ10が、多数配列さ
れたサーミスタ集合基板11が形成される(図5)。
By manufacturing as described above, a thermistor aggregate substrate 11 in which a number of the thin film thermistors 10 having the above-described structure are arranged on the insulating substrate 1 is formed (FIG. 5).

【0021】続いて、サーミスタ集合基板11上には感
光性のフィルムを貼着し、フォトリソ技術によってパタ
ーニングして、薄膜サーミスタ10をフィルム14で被
覆するとともに、集合基板11上に、隣り合うフィルム
14で被服された薄膜サーミスタ10間にスリット状の
開口部12が形成される(図6)。
Subsequently, a photosensitive film is adhered on the thermistor collective substrate 11 and patterned by the photolithography technique, so that the thin film thermistor 10 is covered with the film 14 and the adjacent film 14 is formed on the collective substrate 11. A slit-shaped opening 12 is formed between the thin film thermistors 10 covered by the above (FIG. 6).

【0022】そして、開口部12が形成されたフィルム
14をマスクとして、サンドブラスト法によって、集合
基板11にスリット状穴13を形成する(図7)。図8
は集合基板11の多数の薄膜サーミスタ10が形成され
た絶縁基板の一部の断面図を示しており、この製造工程
では、台形状の絶縁基板1が形成され、そのサンドブラ
スト工程で研磨剤の跳ね返りにより、スリット状穴13
の裏面側端面13′が削れて曲面となる。スリット状穴
13を形成した後に、薄膜サーミスタ10を保護するフ
ィルム14が除去される(図8(a))。なお、図8で
は絶縁保護膜8aは図示を省略した。
Then, using the film 14 in which the opening 12 is formed as a mask, a slit-like hole 13 is formed in the collective substrate 11 by sandblasting (FIG. 7). FIG.
FIG. 1 shows a cross-sectional view of a part of an insulating substrate on which a large number of thin film thermistors 10 of an aggregate substrate 11 are formed. In this manufacturing process, a trapezoidal insulating substrate 1 is formed, and the abrasive blasts in the sandblasting process. With the slit-shaped hole 13
Of the back side 13 'is shaved to form a curved surface. After forming the slit holes 13, the film 14 for protecting the thin film thermistor 10 is removed (FIG. 8A). In FIG. 8, the illustration of the insulating protective film 8a is omitted.

【0023】続いて、薄膜サーミスタ10の端部電極の
製造工程に進む。先ず、図8(b),(c)に示すよう
に、スパッタリング,蒸着等の薄膜技術を用いて、スリ
ット状穴13の側面を、コ字状に囲み裏面の一部まで延
在する端部電極が形成される。端部電極は4層の金属薄
膜層である。始めに、集合基板11の両面に金属製マス
ク19,19′を固定し、スパッタリング等により感熱
膜7aと接する外部引出電極6a,6b及び絶縁基板1
との接着性に優れたタングステン(W),クロム(C
r),クロム合金,チタン(Ti)等の下層金属薄膜層
15が0.05〜0.5μm の厚さに形成される。そ
の上に、ニッケル(Ni),銅(Cu)からなる中層金
属薄膜層16が0.1〜1μmの厚さに形成される。下
層金属薄膜層15と中層金属薄膜層16は、前述と同様
の理由により、密着性を高めるためにチャンバ内で連続
的に形成される。
Subsequently, the process proceeds to a process of manufacturing an end electrode of the thin film thermistor 10. First, as shown in FIGS. 8 (b) and 8 (c), by using a thin film technique such as sputtering or vapor deposition, an end portion which surrounds the side surface of the slit-shaped hole 13 in a U-shape and extends to a part of the back surface. An electrode is formed. The end electrodes are four metal thin film layers. First, metal masks 19, 19 'are fixed on both surfaces of the collective substrate 11, and the external extraction electrodes 6a, 6b and the insulating substrate 1 which are in contact with the heat-sensitive film 7a by sputtering or the like.
Tungsten (W) and chromium (C)
r), a lower metal thin film layer 15 of chromium alloy, titanium (Ti) or the like is formed to a thickness of 0.05 to 0.5 μm. An intermediate metal thin film layer 16 made of nickel (Ni) and copper (Cu) is formed thereon with a thickness of 0.1 to 1 μm. The lower metal thin-film layer 15 and the middle metal thin-film layer 16 are continuously formed in the chamber in order to enhance the adhesion for the same reason as described above.

【0024】さらに、中層金属薄膜層16上に、1〜4
μmの厚さの金属薄膜層17が形成される。金属薄膜層
17は成膜速度の早い電気メッキによって形成される。
金属薄膜層17は外部引出電極6a,6bと電気的に接
続され、下層金属薄膜層15の半田食われを防止するバ
リア層として機能するだけでなく、外部引出電極6a,
6bとガラス保護膜9aとの境界部の外部引出電極6
a,6bの露出部の半田食われによる特性劣化を防止す
るバリア層として機能を有する。さらに、金属薄膜層1
7上に、3〜10μmの半田濡れ性の良好な錫(S
n),錫−鉛合金(Sn−Pb)からなる表層金属薄膜
層18が電気メッキで形成される(図8(c))。
Further, on the middle metal thin film layer 16,
A metal thin film layer 17 having a thickness of μm is formed. The metal thin film layer 17 is formed by electroplating at a high deposition rate.
The metal thin film layer 17 is electrically connected to the external extraction electrodes 6a and 6b, and not only functions as a barrier layer for preventing the lower metal thin film layer 15 from eroding the solder, but also functions as a barrier layer.
External extraction electrode 6 at the boundary between glass protective film 9a and 6b
It has a function as a barrier layer for preventing deterioration of characteristics due to solder erosion of the exposed portions a and 6b. Further, the metal thin film layer 1
7, tin (S) having good solder wettability of 3 to 10 μm
n), a surface metal thin film layer 18 made of a tin-lead alloy (Sn-Pb) is formed by electroplating (FIG. 8C).

【0025】続いて、コ字状の端部電極が形成された薄
膜サーミスタ集合基板11は、個々のチップサーミスタ
に切断分離するために、ベース基板に貼付されて、ダイ
シングソー等によってサーミスタ集合基板11が個々の
サーミスタチップに切断分離される。このようにしてサ
ーミスタチップが形成される。
Subsequently, the thin-film thermistor assembly substrate 11 having the U-shaped end electrodes formed thereon is affixed to a base substrate for cutting and separating into individual chip thermistors, and the thermistor assembly substrate 11 is separated by a dicing saw or the like. Is cut and separated into individual thermistor chips. Thus, a thermistor chip is formed.

【0026】[0026]

【発明の効果】上記説明したように、本発明は、一枚の
絶縁基板上に薄膜技術によって多数の薄膜サーミスタを
形成し、そのサーミスタ集合基板にスリット状穴をサン
ドブラスト法によって略台形状の絶縁基板とし、前記ス
リット状穴の側面に金属薄膜層からなるコ字状の端部電
極を形成したので、以下のような効果を得ることができ
る。
As described above, according to the present invention, a large number of thin-film thermistors are formed on a single insulating substrate by thin-film technology, and slit-shaped holes are formed in the thermistor assembly substrate in a substantially trapezoidal insulating manner by sandblasting. Since the U-shaped end electrode made of a metal thin film layer is formed on the side surface of the slit-shaped hole as a substrate, the following effects can be obtained.

【0027】(1)チップサーミスタが台形状の絶縁基
板に、略コ字状の端部電極が形成され、プリント基板に
実装される側の端部電極間が広く形成されており、小型
の薄膜サーミスタが形成されたチップ状部品のプリント
基板への実装に適し、かつ台形状の絶縁基板の底部側面
が面取されており、端部電極の断線が低減できる効果を
有する。
(1) A substantially U-shaped end electrode is formed on an insulating substrate having a trapezoidal chip thermistor, and a large gap is formed between the end electrodes on the side mounted on the printed circuit board. The chip-like component on which the thermistor is formed is suitable for mounting on a printed board, and the trapezoidal insulating substrate has a chamfered bottom side surface, which has the effect of reducing disconnection of the end electrode.

【0028】(2)絶縁基板に多数の薄膜サーミスタを
形成した後に、絶縁基板にスリット状穴を形成して端部
電極を形成しており、予めスリット状穴を形成した絶縁
基板による従来のチップ部品の製造方法に見られた種々
の問題点、殊に、フォトリソ工程での精度の問題が解消
され、微細な薄膜サーミスタ及びその電極のパターニン
グが容易であり、正確なパターニングができるので、薄
膜サーミスタの集積度の向上に寄与し、生産性に極めて
優れた効果を有する。
(2) After forming a large number of thin-film thermistors on an insulating substrate, slit-shaped holes are formed in the insulating substrate to form end electrodes, and a conventional chip using an insulating substrate in which slit-shaped holes are formed in advance. Various problems observed in the manufacturing method of parts, particularly, the problem of accuracy in a photolithography process are solved, and a fine thin-film thermistor and its electrodes are easily patterned. Contributes to the improvement of the degree of integration, and has an extremely excellent effect on productivity.

【0029】(3)多層構造の薄膜サーミスタを多数製
造する際に極めて効果的であるとともに、穴あき絶縁基
板を使用する必要がないので、製造工程での作業中の基
板の割れが減少し、製品歩留りが向上する利点がある。
さらに、多層構造の薄膜サーミスタが高精度に形成でき
るので、薄膜サーミスタの抵抗値等の電気的特性の調整
が容易であり、且つ、保護層の形成が容易であるので、
薄膜サーミスタの耐湿性を高めるにも効果的である。
(3) It is extremely effective when manufacturing a large number of thin film thermistors having a multilayer structure, and it is not necessary to use a perforated insulating substrate. There is an advantage that the product yield is improved.
Furthermore, since a thin film thermistor having a multilayer structure can be formed with high accuracy, it is easy to adjust electrical characteristics such as the resistance value of the thin film thermistor, and it is easy to form a protective layer.
It is also effective in increasing the moisture resistance of the thin film thermistor.

【0030】(4)端部電極には、感熱膜の引出電極と
絶縁基板との密着性がよいW,Cr,Cr合金,Ti等
の下層金属薄膜層と、耐半田食われ性に対する特性のよ
いNi,Cu等の中金属薄膜層と、半田濡れ性のよいS
n,Sn−Pb等の表層金属薄膜層の3層構造とするこ
とで、端部電極の剥離強度が強く耐半田性に優れた信頼
性の高い端部電極を有するチップサーミスタを提供でき
る利点がある。
(4) The end electrode has a lower metal thin film layer of W, Cr, Cr alloy, Ti, etc., which has good adhesion between the extraction electrode of the heat-sensitive film and the insulating substrate, and has a property for resistance to solder erosion. Medium metal thin film layer of good Ni, Cu etc. and S with good solder wettability
By adopting a three-layer structure of a surface metal thin film layer of n, Sn-Pb or the like, there is an advantage that a chip thermistor having a highly reliable end electrode having high peel strength of the end electrode and excellent solder resistance can be provided. is there.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のチップサーミスタの一実施形態を示す
断面図である。
FIG. 1 is a sectional view showing an embodiment of a chip thermistor of the present invention.

【図2】本発明のチップサーミスタの製造工程の一実施
形態を示す断面図である。
FIG. 2 is a sectional view showing one embodiment of a manufacturing process of the chip thermistor of the present invention.

【図3】図2に続く製造工程を示す断面図である。FIG. 3 is a cross-sectional view showing a manufacturing step following FIG. 2;

【図4】図3に続く製造工程を示す断面図である。FIG. 4 is a sectional view showing a manufacturing step following FIG. 3;

【図5】図4(c)の製造工程による平面図である。FIG. 5 is a plan view showing the manufacturing process of FIG. 4 (c).

【図6】図5の要部を説明するための部分断面図であ
る。
FIG. 6 is a partial cross-sectional view for explaining a main part of FIG. 5;

【図7】図4に続く製造工程を示す平面図である。FIG. 7 is a plan view showing a manufacturing step following FIG. 4;

【図8】(a)は図7の要部断面図,(b),(c)は
それに続く製造工程を示す断面図である。
8A is a cross-sectional view of a main part of FIG. 7, and FIGS. 8B and 8C are cross-sectional views showing a subsequent manufacturing process.

【図9】従来のチップ部品の製造工程を示す図である。FIG. 9 is a view showing a conventional chip component manufacturing process.

【符号の説明】[Explanation of symbols]

1 絶縁基板 2 金属下地層 3 金属薄膜層 4 電極パッド 5a 絶縁層 6a,6b 外部引出電極層 7a 感熱膜 8a 絶縁保護膜 9a ガラス保護膜 10 薄膜サーミスタ 11 薄膜サーミスタ集積基板 12 開口部 13 スリット状穴 14 フィルム 15 下層金属薄膜層 16 中層金属薄膜層 17 金属薄膜層 18 表層金属薄膜層 DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Metal underlayer 3 Metal thin film layer 4 Electrode pad 5a Insulating layer 6a, 6b External lead electrode layer 7a Heat sensitive film 8a Insulating protective film 9a Glass protective film 10 Thin film thermistor 11 Thin film thermistor integrated substrate 12 Opening 13 Slit hole 14 Film 15 Lower metal thin film layer 16 Middle metal thin film layer 17 Metal thin film layer 18 Surface metal thin film layer

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板と、前記絶縁基板上に形成され
た一対の電極パッドと、前記電極パッド間の絶縁基板面
上に形成した絶縁膜と、前記絶縁膜に接して前記電極パ
ッド上に延在する一対の外部引出電極と、前記絶縁膜を
下地とし前記外部引出電極間に形成した感熱膜と、前記
感熱膜上を覆う保護膜とからなる薄膜サーミスタと、前
記絶縁基板の側面に形成された前記外部引出電極と電気
的に接続した端部電極とを具備し、前記端部電極が4層
の金属薄膜層からなり、前記絶縁基板の側面を覆って略
コ字状であることを特徴とするチップサーミスタ。
An insulating substrate, a pair of electrode pads formed on the insulating substrate, an insulating film formed on the insulating substrate surface between the electrode pads, and an insulating film on the electrode pad in contact with the insulating film. A thin-film thermistor including a pair of extending external extraction electrodes, a heat-sensitive film formed between the external extraction electrodes with the insulating film as a base, a protective film covering the heat-sensitive film, and formed on a side surface of the insulating substrate. And an end electrode electrically connected to the external extraction electrode, wherein the end electrode is formed of four metal thin film layers, and has a substantially U-shape covering a side surface of the insulating substrate. Characterized chip thermistor.
【請求項2】 請求項1に記載のチップサーミスタにお
いて、 前記一対の電極パッドがチタン,クロム,ニッケル,モ
リブデン,タングステン及びNi−Cr合金の何れか一
種と、白金,パラジウム,パラジウム合金及び金の何れ
か一種を、前記絶縁基板面に順次成膜した金属薄膜層で
あり、前記外部引出電極が白金、パラジウム、パラジウ
ム合金の少なくとも一種の金属からなることを特徴とす
るチップサーミスタ。
2. The chip thermistor according to claim 1, wherein said pair of electrode pads are made of one of titanium, chromium, nickel, molybdenum, tungsten and a Ni—Cr alloy, and platinum, palladium, a palladium alloy and gold. A chip thermistor, characterized in that any one of them is a metal thin film layer sequentially formed on the surface of the insulating substrate, and the external extraction electrode is made of at least one metal of platinum, palladium, and a palladium alloy.
【請求項3】 請求項1に記載のチップサーミスタにお
いて、 前記端部電極が絶縁基板面から順次クロムの下層金属薄
膜層、銅またはニッケルの中層金属薄膜層、ニッケルか
らなる電気メッキ層からなる金属薄膜層、さらに錫また
は錫−鉛合金の金属薄膜層の4層で構成したことを特徴
とするチップサーミスタ。
3. The chip thermistor according to claim 1, wherein the end electrodes are formed of a lower metal thin film layer of chromium, a middle metal thin film layer of copper or nickel, and an electroplating layer made of nickel sequentially from an insulating substrate surface. A chip thermistor comprising four thin film layers and a thin metal film layer of tin or a tin-lead alloy.
【請求項4】 請求項1,2,または3に記載のチップ
サーミスタにおいて、前記絶縁基板が台形形状であるこ
とを特徴とするチップサーミスタ。
4. The chip thermistor according to claim 1, wherein said insulating substrate has a trapezoidal shape.
【請求項5】 請求項1,2,3または4に記載のチッ
プサーミスタにおいて、 前記端部電極が前記外部引出電極に接触して、前記保護
膜上に延在することを特徴とするチップサーミスタ。
5. The chip thermistor according to claim 1, wherein said end electrode is in contact with said external lead-out electrode and extends on said protective film. .
【請求項6】 絶縁基板上に複数の薄膜サーミスタを形
成した後、前記薄膜サーミスタ間にサンドブラスト法に
よってスリット状穴を形成し、前記スリット状穴の側面
に、クロム、銅またはニッケル、ニッケル電気メッキ
層、錫−鉛合金の4層の金属薄膜層からなる端部電極を
略コ字状に形成し、その後、前記薄膜サーミスタの部分
を切断分離して個々のチップサーミスタとすることを特
徴とするチップサーミスタの製造方法。
6. After forming a plurality of thin-film thermistors on an insulating substrate, slit-like holes are formed between the thin-film thermistors by a sandblast method, and chromium, copper, nickel, or nickel electroplating is formed on side surfaces of the slit-like holes. An end electrode composed of four metal thin-film layers of tin-lead alloy is formed in a substantially U-shape, and then the thin-film thermistor is cut and separated into individual chip thermistors. Manufacturing method of chip thermistor.
【請求項7】 請求項6に記載のチップサーミスタの製
造方法において、前記サンドブラスト法によって、前記
絶縁基板が台形形状とすることを特徴とするチップサー
ミスタの製造方法。
7. The method for manufacturing a chip thermistor according to claim 6, wherein said insulating substrate is trapezoidal by said sandblasting method.
JP27646096A 1996-10-18 1996-10-18 Chip thermistor and its manufacture Withdrawn JPH10125508A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27646096A JPH10125508A (en) 1996-10-18 1996-10-18 Chip thermistor and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27646096A JPH10125508A (en) 1996-10-18 1996-10-18 Chip thermistor and its manufacture

Publications (1)

Publication Number Publication Date
JPH10125508A true JPH10125508A (en) 1998-05-15

Family

ID=17569760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27646096A Withdrawn JPH10125508A (en) 1996-10-18 1996-10-18 Chip thermistor and its manufacture

Country Status (1)

Country Link
JP (1) JPH10125508A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353578A (en) * 2004-05-11 2005-12-22 Matsushita Electric Ind Co Ltd Light emitting element
JP2007066924A (en) * 2005-08-29 2007-03-15 Ishizuka Electronics Corp Thin film thermistor
JP2007115938A (en) * 2005-10-21 2007-05-10 Ishizuka Electronics Corp Thin film thermistor
JP2008244342A (en) * 2007-03-28 2008-10-09 Mitsubishi Materials Corp Thin-film thermistor and method of manufacturing thin-film thermistor
JP2008251611A (en) * 2007-03-29 2008-10-16 Mitsubishi Materials Corp Thin composite element and manufacturing process of the same
WO2009028463A1 (en) * 2007-08-24 2009-03-05 Nec Corporation Spacer, and its manufacturing method
US8118485B2 (en) * 2008-09-04 2012-02-21 AGlobal Tech, LLC Very high speed thin film RTD sandwich
US8118486B2 (en) * 2008-09-04 2012-02-21 AGlobal Tech, LLC Very high speed temperature probe

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353578A (en) * 2004-05-11 2005-12-22 Matsushita Electric Ind Co Ltd Light emitting element
JP2007066924A (en) * 2005-08-29 2007-03-15 Ishizuka Electronics Corp Thin film thermistor
JP2007115938A (en) * 2005-10-21 2007-05-10 Ishizuka Electronics Corp Thin film thermistor
JP2008244342A (en) * 2007-03-28 2008-10-09 Mitsubishi Materials Corp Thin-film thermistor and method of manufacturing thin-film thermistor
JP2008251611A (en) * 2007-03-29 2008-10-16 Mitsubishi Materials Corp Thin composite element and manufacturing process of the same
WO2009028463A1 (en) * 2007-08-24 2009-03-05 Nec Corporation Spacer, and its manufacturing method
US8174116B2 (en) 2007-08-24 2012-05-08 Nec Corporation Spacer, and its manufacturing method
JP5168284B2 (en) * 2007-08-24 2013-03-21 日本電気株式会社 Spacer and manufacturing method thereof
US8118485B2 (en) * 2008-09-04 2012-02-21 AGlobal Tech, LLC Very high speed thin film RTD sandwich
US8118486B2 (en) * 2008-09-04 2012-02-21 AGlobal Tech, LLC Very high speed temperature probe

Similar Documents

Publication Publication Date Title
JP2002064002A (en) Chip resistor and its manufacturing method
JP2003168601A (en) Chip resistor
EP1531651A2 (en) Heating device
JPH10125508A (en) Chip thermistor and its manufacture
US9368308B2 (en) Fuse in chip design
JPS62199043A (en) Thin film circuit and manufacture of the same
JP4384787B2 (en) Chip resistor
JP4683715B2 (en) Wiring board
JP3825576B2 (en) Manufacturing method of chip resistor
JP4707890B2 (en) Chip resistor and manufacturing method thereof
JP4871548B2 (en) Thin film thermistor
JP3134067B2 (en) Low resistance chip resistor and method of manufacturing the same
JP2002231502A (en) Fillet-less chip resistor and method for manufacturing the same
JPS6260662A (en) Manufacture of thermal heads
JP2006080322A (en) Chip type compound electronic part
JP4306892B2 (en) Method for manufacturing circuit protection element
JP3101194B2 (en) Thermal head and method of manufacturing the same
JP2003151425A (en) Chip type current fuse and its manufacturing method
US10861625B2 (en) Electronic component and manufacturing method thereof
JP7607555B2 (en) Resistors
JP2012079976A (en) Thin film thermistor
JP2003037001A (en) Chip resistor and manufacturing method therefor
JPH10199886A (en) Semiconductor device and manufacture thereof
JP3677381B2 (en) Wiring board
JP2004179259A (en) Circuit board and method of manufacturing the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20040106