JPH0997476A - Automatic equalizer and digital signal reproducing device - Google Patents
Automatic equalizer and digital signal reproducing deviceInfo
- Publication number
- JPH0997476A JPH0997476A JP25425995A JP25425995A JPH0997476A JP H0997476 A JPH0997476 A JP H0997476A JP 25425995 A JP25425995 A JP 25425995A JP 25425995 A JP25425995 A JP 25425995A JP H0997476 A JPH0997476 A JP H0997476A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- prediction
- signal
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、ディジタル伝送さ
れて得られた入力信号を適応的に波形等化する自動等化
器及びこのような自動等化器を備えたディジタル信号再
生装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic equalizer for adaptively waveform-equalizing an input signal obtained by digital transmission and a digital signal reproducing apparatus equipped with such an automatic equalizer. is there.
【0002】[0002]
【従来の技術】近年において、例えばDAT(Digital
Audio Taperecorder)等のディジタル信号の記録再生装
置において、再生側に自動等化器が用いられるようにな
ってきている。2. Description of the Related Art In recent years, for example, DAT (Digital
In a digital signal recording / reproducing apparatus such as an audio tape recorder, an automatic equalizer has been used on the reproducing side.
【0003】このような自動等化器が用いられたディジ
タル信号記録再生装置の一例を図7に示す。FIG. 7 shows an example of a digital signal recording / reproducing apparatus using such an automatic equalizer.
【0004】この図7の入力端子201には、記録しよ
うとする信号に相当する送信データ系列{w(n)}が入
力され、伝送路として、例えば上記DATのような電磁
変換系を含む記録再生系202に供給されている。この
記録再生系202のインパルスレスポンス系列を{g
(n)}とする。記録再生系202から自動等化器203
のトランスバーサルフィルタ204に送られる入力信号
系列を{q(n)}とする。この入力信号系列を{q
(n)}は、記録再生系202内で記録媒体から再生され
たRF信号をA/D変換等によりチャンネルクロックタ
イミングでサンプリングした信号に相当する。A transmission data sequence {w (n)} corresponding to a signal to be recorded is input to the input terminal 201 of FIG. 7, and a recording including an electromagnetic conversion system such as the above DAT as a transmission path. It is supplied to the reproduction system 202. The impulse response sequence of the recording / reproducing system 202 is {g
(n)}. Recording / playback system 202 to automatic equalizer 203
Let {q (n)} be the input signal sequence sent to the transversal filter 204. This input signal sequence is {q
(n)} corresponds to a signal obtained by sampling the RF signal reproduced from the recording medium in the recording / reproducing system 202 at the channel clock timing by A / D conversion or the like.
【0005】トランスバーサルフィルタ204の出力信
号系列{v(n)}は、自動等化器203内の送信系列予
測回路205により予測送信系列{w(n)’}とされ、
減算器206に送られて上記出力信号系列{v(n)}が
減算されることで、予測誤差信号系列{e(n)’}が求
められる。この予測誤差信号系列{e(n)’}に基づい
て、タップ係数計算回路207がトランスバーサルフィ
ルタ204のタップ係数を計算し、このタップ係数をト
ランスバーサルフィルタ204に送る。トランスバーサ
ルフィルタ204からの出力信号系列{v(n)}は、自
動等化器203の出力として検出回路208に送られて
データ検出が行われ、検出されたデータが出力端子20
9より取り出される。The output signal sequence {v (n)} of the transversal filter 204 is converted into a predicted transmission sequence {w (n) '} by the transmission sequence prediction circuit 205 in the automatic equalizer 203,
The prediction error signal sequence {e (n) '} is obtained by sending to the subtractor 206 and subtracting the output signal sequence {v (n)}. Based on this prediction error signal sequence {e (n) ′}, the tap coefficient calculation circuit 207 calculates the tap coefficient of the transversal filter 204, and sends this tap coefficient to the transversal filter 204. The output signal sequence {v (n)} from the transversal filter 204 is sent to the detection circuit 208 as the output of the automatic equalizer 203, data detection is performed, and the detected data is output terminal 20.
It is taken out from 9.
【0006】ここで、入力信号系列{q(n)}は、送信
データ系列{w(n)}の畳み込み積分に等しいので、次
の(1)式のように表される。Here, since the input signal sequence {q (n)} is equal to the convolution integral of the transmission data sequence {w (n)}, it is expressed by the following equation (1).
【0007】[0007]
【数1】 [Equation 1]
【0008】トランスバーサルフィルタ204の出力信
号v(n)は、入力信号q(n)とフィルタのタップ係数c
k(n) との畳み込み積分に等しいので、次の(2)式の
ように表される。The output signal v (n) of the transversal filter 204 is the input signal q (n) and the tap coefficient c of the filter.
Since it is equal to the convolution integral with k (n), it is expressed as the following equation (2).
【0009】[0009]
【数2】 [Equation 2]
【0010】この(2)式で、Kはトランスバーサルフ
ィルタ204のタップ数を示す。In the equation (2), K represents the number of taps of the transversal filter 204.
【0011】この(2)式を上記(1)式に代入して、Substituting this equation (2) into the above equation (1),
【0012】[0012]
【数3】 (Equation 3)
【0013】この(3)式では、伝送路のインパルスレ
スポンスの長さが無限大として、和を−∞から∞までと
っているが、現実にはこの長さは有限である。In the equation (3), the sum of the impulse response of the transmission line is infinite and the sum is from -∞ to ∞, but in reality, this length is finite.
【0014】次に、送信データw(n)とトランスバーサ
ルフィルタ204の出力信号v(n)との差、すなわち誤
差e(n)を次の(4)式により計算する。Next, the difference between the transmission data w (n) and the output signal v (n) of the transversal filter 204, that is, the error e (n) is calculated by the following equation (4).
【0015】 e(n) = w(n) − v(n) ・・・ (4) 理論上の誤差は(4)式であるが、現実には送信データ
w(n)が予めわかっていることはないので、実際にはト
ランスバーサルフィルタ204の出力信号v(n)の仮検
出結果に基づいて予測送信データw(n)’を求め、次の
(5)式により予測誤差e(n)’を計算する。E (n) = w (n) −v (n) (4) The theoretical error is expressed by equation (4), but actually the transmission data w (n) is known in advance. Therefore, the predicted transmission data w (n) ′ is actually obtained based on the temporary detection result of the output signal v (n) of the transversal filter 204, and the prediction error e (n) is calculated by the following equation (5). 'Calculate.
【0016】 e(n)’= w(n)’− v(n) ・・・ (5) ここで、トランスバーサルフィルタ204の出力信号v
(n)の一例を図8の(A)に、またこの出力信号v(n)
に基づいて送信系列予測回路205により得られた予測
送信データw(n)’の一例を図8の(B)に、それぞれ
示す。すなわち、図8の(A)の白丸(○)は、記録再
生系からの再生RF波形をA/D変換して得られた出力
信号v(n)を示し、図8の(B)の白丸(○)は、予測
送信データw(n)’を示している。また図8の(A)の
太線は、減算器206からの予測誤差e(n)’(=w
(n)’−v(n))を示している。E (n) ′ = w (n) ′ − v (n) (5) where the output signal v of the transversal filter 204 is
An example of (n) is shown in (A) of FIG. 8 and this output signal v (n)
An example of the predicted transmission data w (n) ′ obtained by the transmission sequence prediction circuit 205 based on the above is shown in FIG. That is, the white circle (O) in FIG. 8A indicates the output signal v (n) obtained by A / D converting the reproduction RF waveform from the recording / reproduction system, and the white circle in FIG. 8B. (◯) indicates the predicted transmission data w (n) ′. The thick line in (A) of FIG. 8 indicates the prediction error e (n) ′ (= w from the subtractor 206.
(n) '-v (n)) is shown.
【0017】送信系列予測回路205は、図8の(B)
に示すように、伝送中例えば記録再生中のノイズや、等
化誤差等が無ければ得られるであろうような波形の信号
系列を発生させるものであり、上記誤差を求めるために
用いられる。この図8の波形は、いわゆるパーシャルレ
スポンスクラスI(PRI)方式で伝送された例を示し
ている。このPRIの場合は3値をとるので、各標準振
幅を例えば+1V、0V、−1Vとすると、送信系列予
測回路205での検出閾値(+Vth、−Vth)はそれぞ
れ+0.5V、−0.5Vとなる。この図8の標準振幅
(+1)はノイズが無く理想的な等化がなされた再生信
号のRF波形のエンベロープ、標準振幅(0)は0V、
標準振幅(−1)はノイズが無く理想的な等化がなされ
た再生信号のRF波形のエンベロープ×(−1)であ
る。The transmission sequence prediction circuit 205 is shown in FIG.
As shown in, a signal sequence having a waveform that would be obtained without noise during transmission, for example, during recording / reproduction, equalization error, etc. is generated, and is used for obtaining the above error. The waveform of FIG. 8 shows an example of transmission by the so-called partial response class I (PRI) system. Since taking the three values in the case of this PRI, the standard amplitude, for example + 1V, 0V, when a -1 V, the detection threshold (+ V th, -V th) in the transmission series prediction circuit 205 respectively + 0.5V, -0 It will be 0.5V. The standard amplitude (+1) in FIG. 8 is the envelope of the RF waveform of the reproduced signal that is ideally equalized without noise, the standard amplitude (0) is 0 V,
The standard amplitude (-1) is the envelope x (-1) of the RF waveform of the reproduced signal that is ideally equalized without noise.
【0018】自動等化器203内のタップ係数計算回路
207では、上記予測誤差e(n)’を極力小さくするよ
うにタップ係数を調整する。The tap coefficient calculation circuit 207 in the automatic equalizer 203 adjusts the tap coefficient so as to minimize the prediction error e (n) '.
【0019】[0019]
【発明が解決しようとする課題】ところで、上記予測送
信データw(n)’が真の送信データw(n)と殆ど同じで
あるならば、上記予測誤差e(n)’は真の誤差e(n)に
近い値となるから、自動等化器207は正しい動作が行
われるが、上記予測送信データw(n)’と真の送信デー
タw(n)との差が大きい場合には、予測誤差e(n)’が
真の誤差e(n)と異なるものとなり、自動等化器が誤動
作する虞がある。If the predicted transmission data w (n) 'is almost the same as the true transmission data w (n), the prediction error e (n)' is the true error e. Since the value is close to (n), the automatic equalizer 207 operates correctly, but when the difference between the predicted transmission data w (n) ′ and the true transmission data w (n) is large, The prediction error e (n) 'becomes different from the true error e (n), which may cause the automatic equalizer to malfunction.
【0020】この場合の自動等化器の誤動作とは、次の
ような現象である。すなわち、 (1) 動作開始して時間経過しても収束しなかったり、発
散してしまったり、間違った安定点に収束してしまう。The malfunction of the automatic equalizer in this case is the following phenomenon. That is, (1) the operation does not converge even after a lapse of time, diverges, or converges to an incorrect stable point.
【0021】(2) 収束可能な伝送路特性の範囲が狭くな
る。すなわち、プルインレンジが狭くなる。(2) The range of transmission path characteristics that can be converged is narrowed. That is, the pull-in range becomes narrow.
【0022】(3) 収束するまでの所要時間が大きくな
る。(3) The time required for convergence increases.
【0023】(4) 収束していたのに外れてしまう。(4) It converges, but it comes off.
【0024】(5) 伝送路特性をずらしたときに追従しき
れなくなり、発散してしまう。すなわち、ロックレンジ
が狭くなる。(5) When the transmission path characteristics are shifted, the characteristics cannot be tracked and diverge. That is, the lock range is narrowed.
【0025】このような誤動作が生じる原因として挙げ
た上記予測送信データw(n)’と真の送信データw(n)
との差が大きくなるのは、仮検出精度の低下によるが、
一般に仮検出精度の低下は、次のような場合に生じる。The above-mentioned predicted transmission data w (n) 'and the true transmission data w (n), which are cited as the causes of such malfunction, are given.
The reason for the large difference with
Generally, the deterioration of the provisional detection accuracy occurs in the following cases.
【0026】(1) 仮検出回路の精度が悪い。回路自体に
ノイズが多い。(1) The accuracy of the temporary detection circuit is poor. The circuit itself is noisy.
【0027】(2) 伝送路にノイズが多い。(2) There is a lot of noise on the transmission line.
【0028】(3) 仮等化特性の理想特性からのずれが大
きい。仮等化誤差が大きい。(3) The deviation of the temporary equalization characteristic from the ideal characteristic is large. The temporary equalization error is large.
【0029】すなわち、自動等化器は、その内部で予測
送信系列を作成することに伴う潜在的な不安定要因を持
っているといえる。That is, it can be said that the automatic equalizer has a potential instability factor that accompanies the formation of the predicted transmission sequence therein.
【0030】本発明は、このような実情に鑑みてなされ
たものであり、自動等化器内での仮検出精度を高めるこ
とができ、自動等化の誤動作の発生を未然に防止し得る
ような自動等化器及びディジタル信号再生装置の提供を
目的とする。The present invention has been made in view of the above circumstances, and it is possible to improve the provisional detection accuracy in the automatic equalizer and prevent the occurrence of a malfunction of automatic equalization. An automatic equalizer and a digital signal reproducing device are provided.
【0031】[0031]
【課題を解決するための手段】本発明に係る自動等化器
は、上述の課題を解決するために、入力されたディジタ
ル信号とタップ係数とを畳み込み演算するフィルタ手段
と、上記畳み込み演算手段からの出力に対して所定の閾
値に基づいて最尤復号を行って得られた信号を用いて元
のデータの予測信号を出力する予測手段と、上記予測手
段からの出力と、上記フィルタ手段からの出力とに基づ
いて予測誤差を算出する誤差計算手段と、上記誤差計算
手段からの予測誤差に基づいて上記フィルタ手段の上記
タップ係数を計算するタップ係数計算手段とを有するこ
とを特徴としている。In order to solve the above-mentioned problems, an automatic equalizer according to the present invention comprises a filter means for performing a convolution operation on an input digital signal and a tap coefficient, and a convolution operation means. Prediction means for outputting a prediction signal of the original data using a signal obtained by performing maximum likelihood decoding on the basis of a predetermined threshold for the output of, the output from the prediction means, and the output from the filter means. It is characterized by comprising an error calculation means for calculating a prediction error based on the output and a tap coefficient calculation means for calculating the tap coefficient of the filter means based on the prediction error from the error calculation means.
【0032】この場合、上記最尤復号は、上記予測手段
の内部に仮検出回路としての最尤復号器を設けて行わせ
るようにしてもよく、また信号再生回路系に検出回路と
して設けられた最尤復号器にて行わせるようにしてもよ
い。In this case, the maximum-likelihood decoding may be performed by providing a maximum-likelihood decoder as a temporary detection circuit inside the predicting means, or provided as a detection circuit in the signal reproduction circuit system. The maximum likelihood decoder may be used.
【0033】また、本発明に係るディジタル信号再生装
置は、ディジタル信号が記録された記録媒体から読み出
された信号をディジタル信号に変換するアナログ/ディ
ジタル変換手段からの出力を上記自動等化器に供給し、
自動等化器からの出力に基づいて元のデータを検出し、
この検出されたデータのエラーを訂正する構成を少なく
とも有している。Further, in the digital signal reproducing apparatus according to the present invention, the output from the analog / digital converting means for converting the signal read from the recording medium on which the digital signal is recorded into the digital signal is sent to the automatic equalizer. Supply,
Detect the original data based on the output from the automatic equalizer,
It has at least a configuration for correcting the error of the detected data.
【0034】[0034]
【発明の実施の形態】以下、本発明に係る好ましいいく
つかの実施の形態について、図面を参照しながら説明す
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Some preferred embodiments of the present invention will be described below with reference to the drawings.
【0035】図1は、本発明の第1の実施の形態として
の自動等化器を示している。この図1において、自動等
化器の入力端子11には、記録媒体から再生された信号
をA/D変換して得られたディジタルの入力信号q(n)
が供給されている。この入力信号q(n)はトランスバー
サルフィルタ12に送られている。トランスバーサルフ
ィルタ12は、入力信号系列とタップ係数との畳み込み
演算を行うフィルタ手段であり、この図1の例では、5
タップのトランスバーサルフィルタを示している。すな
わち、図1のトランスバーサルフィルタ12において
は、入力信号q(n)及び遅延回路13a、13b、13
c、13dにより順次遅延された信号q(n-1),q(n-2),
q(n-3),q(n-4) がそれぞれ乗算器14a、14b、1
4c、14d、14eに送られて、それぞれタップ係数
c0(p),c1(p),c2(p),c3(p),c4(p) と乗算さ
れ、各乗算結果が加算器15a〜15dに送られて総和
がとられることによりフィルタ出力信号v(n)とされ
る。このトランスバーサルフィルタ12からの出力信号
v(n)が自動等化器の出力として出力端子16に送られ
ている。FIG. 1 shows an automatic equalizer as a first embodiment of the present invention. In FIG. 1, an input terminal 11 of the automatic equalizer has a digital input signal q (n) obtained by A / D converting a signal reproduced from a recording medium.
Is supplied. This input signal q (n) is sent to the transversal filter 12. The transversal filter 12 is a filter unit that performs a convolution operation of the input signal sequence and the tap coefficient, and in the example of FIG.
The transversal filter of a tap is shown. That is, in the transversal filter 12 of FIG. 1, the input signal q (n) and the delay circuits 13a, 13b, 13
The signals q (n-1), q (n-2), sequentially delayed by c and 13d,
q (n-3) and q (n-4) are multipliers 14a, 14b and 1 respectively.
4c, 14d, 14e, and are respectively multiplied by tap coefficients c 0 (p), c 1 (p), c 2 (p), c 3 (p), c 4 (p), and each multiplication result is The filter output signal v (n) is obtained by sending the sums to the adders 15a to 15d. The output signal v (n) from the transversal filter 12 is sent to the output terminal 16 as the output of the automatic equalizer.
【0036】またこの出力信号v(n)は、自動等化器内
の送信系列予測回路20及び誤差計算回路27に送られ
る。送信系列予測回路20は、出力信号v(n)に対して
仮検出回路21内の最尤復号器21により所定の閾値に
基づいて最尤復号を行い、セレクタ回路23で標準振幅
を選択することにより、多値、例えば3値の元の送信デ
ータの予測信号、すなわち予測送信データw(n)’を出
力するものである。The output signal v (n) is sent to the transmission sequence prediction circuit 20 and the error calculation circuit 27 in the automatic equalizer. The transmission sequence prediction circuit 20 performs maximum-likelihood decoding on the output signal v (n) by the maximum-likelihood decoder 21 in the temporary detection circuit 21 based on a predetermined threshold value, and selects a standard amplitude by the selector circuit 23. Thus, a prediction signal of multi-valued, for example, ternary original transmission data, that is, predicted transmission data w (n) ′ is output.
【0037】すなわち、図2は、送信系列予測回路20
の具体例を示しており、トランスバーサルフィルタ12
からの出力信号v(n)が供給される仮検出回路21の最
尤復号器22は、例えば所定の閾値+Vth、−Vthに基
づいて、+1、0、−1の3値検出を行っている。この
最尤復号器22からの3値検出出力により、セレクタ2
3の各スイッチ24a、24b、24cを制御してい
る。セレクタ23の各スイッチ24a、24b、24c
には、それぞれデータの3値(+1、0、−1)に対応
する標準振幅が供給されており、最尤復号器22からの
検出出力に応じてこれらのスイッチ24a、24b、2
4cの1つが選択されて、選択された値の標準出力が、
上記予測送信データw(n)’として取り出される。That is, FIG. 2 shows the transmission sequence prediction circuit 20.
Shows a specific example of the transversal filter 12
The maximum likelihood decoder 22 of the provisional detection circuit 21 to which the output signal v (n) from is supplied performs three-value detection of +1, 0, and −1 based on, for example, predetermined threshold values + V th and −V th. ing. By the ternary detection output from the maximum likelihood decoder 22, the selector 2
3 of the switches 24a, 24b, 24c are controlled. Each switch 24a, 24b, 24c of the selector 23
Are supplied with standard amplitudes corresponding to three values (+1, 0, −1) of the data, respectively, and these switches 24 a, 24 b, 2 are supplied in accordance with the detection output from the maximum likelihood decoder 22.
4c is selected and the standard output of the selected value is
It is taken out as the predicted transmission data w (n) '.
【0038】ここで図3は、比較のために従来の送信系
列予測回路の一例を示しており、仮検出回路21’は、
上記信号v(n)を、閾値+Vthでレベル弁別して+Vth
以上のとき+1検出信号を出力する比較器25aと、閾
値−Vthでレベル弁別して−Vth以下のとき−1検出信
号を出力する比較器25cと、これらの検出信号の排他
的論理和(NOR)回路25bとから成っている。セレ
クタ23は図2と同様であり、比較器25a、NOR回
路25b、比較器25cからの各出力により、各スイッ
チ24a、24b、24cをそれぞれオン制御してい
る。この図3の送信系列予測回路による動作は、前記図
8とともに説明した通りであり、各標準振幅を例えば+
1V、0V、−1Vとすると、仮検出回路21’での検
出閾値(+Vth、−Vth)はそれぞれ+0.5V、−
0.5Vとなる。FIG. 3 shows an example of a conventional transmission sequence prediction circuit for comparison, and the temporary detection circuit 21 'is
The level of the signal v (n) is discriminated by the threshold value + V th and + V th
In the above case, the comparator 25a which outputs a +1 detection signal, in the level discrimination by the threshold value −V th , the comparator 25c which outputs a −1 detection signal when the threshold value is −V th or less, and an exclusive OR of these detection signals ( NOR circuit 25b. The selector 23 is similar to that of FIG. 2, and each switch 24a, 24b, 24c is on-controlled by each output from the comparator 25a, the NOR circuit 25b, and the comparator 25c. The operation of the transmission sequence prediction circuit of FIG. 3 is as described with reference to FIG.
1V, 0V, when a -1 V, the detection threshold of the temporary detection circuit 21 '(+ V th, -V th) respectively + 0.5V, -
It becomes 0.5V.
【0039】この従来の仮検出回路21’によれば、ノ
イズや等化誤差が大きい記録再生系等の伝送系では、仮
検出誤りが多く発生し、これが送信系列予測誤りとなっ
て、タップ係数修正誤りの原因となり、これによってさ
らに仮検出誤りが生じ易くなる、という悪循環に陥って
いた。According to the conventional temporary detection circuit 21 ', a large number of temporary detection errors occur in a transmission system such as a recording / reproduction system in which noise and equalization error are large, and this causes a transmission sequence prediction error, resulting in a tap coefficient. There was a vicious cycle in which correction errors were caused, which made it easier for temporary detection errors to occur.
【0040】これに対して、図2の最尤復号器22を用
いた仮検出回路21は、いわゆるビタビ(viterbi )復
号や、逐次復号等を行って、高い精度で送信データを検
出するものである。この最尤復号では、畳み込み符号を
復号する際の復号誤りを小さくするため、拘束長にとら
われず必要な範囲の信号系列を対象とし、供給された信
号系列においてハミング距離の最も短いパスを探索する
ものであり、例えばビタビ復号では、可能性のないパス
を捨てることにより探索を簡略化している。この最尤復
号により、検出誤りを減少させることができるので、従
来の上述したような悪循環に陥ることを未然に防止で
き、良好な自動等化動作が期待できる。On the other hand, the provisional detection circuit 21 using the maximum likelihood decoder 22 of FIG. 2 performs so-called viterbi decoding, sequential decoding, etc. to detect transmission data with high accuracy. is there. In this maximum likelihood decoding, in order to reduce the decoding error when decoding the convolutional code, the signal sequence of the required range is targeted regardless of the constraint length, and the path with the shortest Hamming distance is searched for in the supplied signal sequence. For example, in Viterbi decoding, the search is simplified by discarding paths that have no possibility. Since the detection error can be reduced by the maximum likelihood decoding, it is possible to prevent the conventional vicious cycle from occurring as described above, and a good automatic equalization operation can be expected.
【0041】これらの図2、図3の例では、いわゆるパ
ーシャルレスポンスクラスI(PRI)方式で伝送され
た例を示しているが、他の方式で伝送された信号に対し
ても本発明を容易に適用できることは勿論である。Although the examples shown in FIGS. 2 and 3 are transmitted by the so-called partial response class I (PRI) system, the present invention can be easily applied to signals transmitted by other systems. Of course, it can be applied to.
【0042】次に、図1の誤差計算回路27は、上述し
たような最尤復号を含む送信系列予測回路20の予測送
信データw(n)’から、トランスバーサルフィルタ12
の出力信号v(n)を減算器28で減算することにより、
予測誤差e(n)’を算出するものである。Next, the error calculation circuit 27 of FIG. 1 uses the transversal filter 12 from the predicted transmission data w (n) 'of the transmission sequence prediction circuit 20 including the maximum likelihood decoding as described above.
By subtracting the output signal v (n) of
The prediction error e (n) 'is calculated.
【0043】誤差計算回路27からの予測誤差e(n)’
は、タップ係数計算回路30に送られている。このタッ
プ係数計算回路30は、予測誤差e(n)’に基づいてト
ランスバーサルフィルタ12のタップ係数c0(p)〜c4
(p)を計算するものであり、タップ係数調整アルゴリズ
ムに応じて種々の構成が考えられるが、図1の例におい
ては、その一種である最大傾斜法のアルゴリズムに応じ
た構成を示している。すなわち図1のタップ係数計算回
路30は、乗算回路31と、積分回路32と、タップ係
数修正回路33とから成っており、積分回路32及びタ
ップ係数修正回路33は制御回路35により制御される
ようになっている。Prediction error e (n) 'from the error calculation circuit 27
Are sent to the tap coefficient calculation circuit 30. The tap coefficient calculation circuit 30 calculates the tap coefficients c 0 (p) to c 4 of the transversal filter 12 based on the prediction error e (n) ′.
(p) is calculated, and various configurations are conceivable depending on the tap coefficient adjustment algorithm. In the example of FIG. 1, the configuration according to the algorithm of the maximum gradient method, which is one of them, is shown. That is, the tap coefficient calculation circuit 30 in FIG. 1 includes a multiplication circuit 31, an integration circuit 32, and a tap coefficient correction circuit 33. The integration circuit 32 and the tap coefficient correction circuit 33 are controlled by the control circuit 35. It has become.
【0044】乗算回路31は、誤差計算回路27からの
予測誤差e(n)’に定数μを乗算する乗算器36と、こ
の乗算器36からの出力を、上記入力端子11からの入
力信号q(n)及び順次遅延された信号q(n-1),q(n-2),
q(n-3),q(n-4) にそれぞれ乗算する乗算器37a、3
7b、37c、37d、37eとを有している。上記各
信号q(n-1)〜q(n-4)は、図1に示すように、入力信号
q(n)を順次遅延させる遅延回路38a、38b、38
c、38dを設けて得るようにしてもよいが、トランス
バーサルフィルタ12の各遅延回路13a、13b、1
3c、13dからの出力を用いるようにしてもよい。The multiplication circuit 31 multiplies the prediction error e (n) 'from the error calculation circuit 27 by a constant μ, and the output from the multiplication device 36, which is the input signal q from the input terminal 11. (n) and sequentially delayed signals q (n-1), q (n-2),
Multipliers 37a, 3 for multiplying q (n-3), q (n-4) respectively
7b, 37c, 37d, 37e. As shown in FIG. 1, each of the signals q (n-1) to q (n-4) is a delay circuit 38a, 38b, 38 that sequentially delays the input signal q (n).
c and 38d may be provided, the delay circuits 13a, 13b, 1 of the transversal filter 12 may be provided.
The outputs from 3c and 13d may be used.
【0045】積分回路32は、乗算回路31の各乗算器
37a、37b、37c、37d、37eからの出力が
それぞれ供給される加算器41a、41b、41c、4
1d、41eと、これらの各加算器41a、41b、4
1c、41d、41eからの出力がそれぞれ供給される
フリップフロップ(FF)42a、42b、42c、4
2d、42eとを有し、各フリップフロップ42a、4
2b、42c、42d、42eからの出力がそれぞれ加
算器41a、41b、41c、41d、41eに供給さ
れて累積加算されるようになっている。これらのフリッ
プフロップ42a、42b、42c、42d、42eに
は、制御回路35からのイネーブル信号EN及びクリア
パルスCLRが供給されている。The integrating circuit 32 is provided with adders 41a, 41b, 41c, 4 to which the outputs from the multipliers 37a, 37b, 37c, 37d, 37e of the multiplying circuit 31 are respectively supplied.
1d, 41e and their respective adders 41a, 41b, 4
Flip-flops (FF) 42a, 42b, 42c, 4 to which outputs from 1c, 41d, 41e are respectively supplied.
2d and 42e, and each flip-flop 42a, 4e
The outputs from 2b, 42c, 42d, and 42e are supplied to the adders 41a, 41b, 41c, 41d, and 41e, respectively, for cumulative addition. The enable signal EN and the clear pulse CLR from the control circuit 35 are supplied to these flip-flops 42a, 42b, 42c, 42d, and 42e.
【0046】タップ係数修正回路33は、積分回路32
の各加算器41a、41b、41c、41d、41eか
らの出力がそれぞれ供給される加算器43a、43b、
43c、43d、43eと、これらの各加算器43a、
43b、43c、43d、43eからの出力がそれぞれ
供給されるフリップフロップ(FF)44a、44b、
44c、44d、44eとを有し、各フリップフロップ
44a、44b、44c、44d、44eからの出力が
それぞれ加算器43a、43b、43c、43d、43
eに供給されて累積加算されるようになっている。これ
らのフリップフロップ44a、44b、44c、44
d、44eには、制御回路35からのロードパルスLD
が供給されている。The tap coefficient correction circuit 33 includes an integration circuit 32.
Of the adders 41a, 41b, 41c, 41d, and 41e, respectively, of the adders 43a, 43b,
43c, 43d, 43e and their respective adders 43a,
Flip-flops (FF) 44a, 44b, to which outputs from 43b, 43c, 43d, 43e are supplied, respectively.
44c, 44d, 44e, and outputs from the flip-flops 44a, 44b, 44c, 44d, 44e are adders 43a, 43b, 43c, 43d, 43, respectively.
It is supplied to e for cumulative addition. These flip-flops 44a, 44b, 44c, 44
The load pulse LD from the control circuit 35 is supplied to d and 44e.
Is supplied.
【0047】このような構成のタップ係数計算回路30
の動作、すなわち最大傾斜法のアルゴリズムについて説
明する。The tap coefficient calculation circuit 30 having such a configuration
Will be described, that is, the maximum gradient method algorithm.
【0048】クロックタイミング毎のタップ係数c
k(n) を最大傾斜法によって逐次修正するには、所定の
評価関数Dについてのタップ係数ck(n) による偏微分
を利用した次の(6)式によって行う。Tap coefficient c for each clock timing
In order to sequentially correct k (n) by the maximum gradient method, the following equation (6) utilizing partial differentiation of the predetermined evaluation function D by the tap coefficient c k (n) is used.
【0049】[0049]
【数4】 [Equation 4]
【0050】この(6)式において、μは定数であり、
このμの値は、最適点への正確な収束と収束の早さとの
トレードオフにより決定される。すなわち、μを大きく
すると係数修正の1回当たりの変化量が大きくなるので
収束に要する時間は短くなるが、最適点への収束性は悪
くなる。In the equation (6), μ is a constant,
The value of μ is determined by a trade-off between accurate convergence to the optimum point and speed of convergence. That is, when μ is increased, the amount of change per coefficient correction increases, so that the time required for convergence decreases, but the convergence to the optimum point deteriorates.
【0051】ところで、(6)式は、1クロック毎に、
すなわちデータの1サンプル毎にタップ係数ck(n) が
更新されることを意味するが、N回に1回の割合でタッ
プ係数が更新されるときには、Nクロック毎に更新され
るタップ係数をck(p) と表して、上記(6)式を次の
(7)式に書き換えることができる。By the way, in the equation (6),
That is, this means that the tap coefficient c k (n) is updated for each sample of data, but when the tap coefficient is updated every N times, the tap coefficient updated every N clocks is set. The above equation (6) can be rewritten as the following equation (7) by expressing it as c k (p).
【0052】[0052]
【数5】 (Equation 5)
【0053】同様にして、上記(2)式は、次の(8)
式に書き換えることができる。Similarly, the above equation (2) is transformed into the following (8)
Can be rewritten as an expression.
【0054】[0054]
【数6】 (Equation 6)
【0055】さらに具体的なアルゴリズムは、上記
(7)式の評価関数Dに何を選ぶかによって決定され
る。ここでは、一般に広く採用されている最小自乗法
(以下LMS法という。)を用いた例を説明する。この
LMS法の評価関数Dは、次の(9)式に示すように、
上記予測誤差e(n)’の平均二乗誤差を用いる。A more specific algorithm is determined by what is selected as the evaluation function D of the above expression (7). Here, an example using the generally-used least squares method (hereinafter referred to as the LMS method) will be described. The evaluation function D of this LMS method is, as shown in the following expression (9),
The mean square error of the prediction error e (n) 'is used.
【0056】[0056]
【数7】 (Equation 7)
【0057】この(9)式では、平均化するデータの個
数をN個としている。この(9)式を上記(8)式に代
入して、In this equation (9), the number of data to be averaged is N. Substituting equation (9) into equation (8) above,
【0058】[0058]
【数8】 (Equation 8)
【0059】この(10)式の評価関数Dの、i番目の
タップ係数ci(p) による偏微分を計算すると、次の
(11)式となる。When the partial differentiation of the evaluation function D of the equation (10) by the i-th tap coefficient c i (p) is calculated, the following equation (11) is obtained.
【0060】[0060]
【数9】 [Equation 9]
【0061】この(11)式のiをkに変換して、上記
(7)式に代入し、タップ係数変更アルゴリズムを表す
次の(12)式を得る。The i in the equation (11) is converted into k and is substituted into the equation (7) to obtain the following equation (12) representing the tap coefficient changing algorithm.
【0062】[0062]
【数10】 (Equation 10)
【0063】この(12)式は、トランスバーサルフィ
ルタ12への入力信号q(n-k) と予測誤差e(n)’との
結果をN回積分し、それをタップ係数ck(p)の補正値と
することを意味している。This equation (12) integrates the result of the input signal q (nk) to the transversal filter 12 and the prediction error e (n) 'N times and corrects it for the tap coefficient c k (p). It is meant to be a value.
【0064】この(12)式の右辺第2項の演算が、乗
算回路31及び積分回路32により行われ、この第2項
と第1項との加算が、タップ係数修正回路33により行
われる。このようにして、自動等化のためのタップ係数
の計算がタップ係数計算回路30により行われるわけで
ある。The calculation of the second term on the right side of the equation (12) is performed by the multiplication circuit 31 and the integration circuit 32, and the addition of the second term and the first term is performed by the tap coefficient correction circuit 33. In this way, the tap coefficient calculation circuit 30 calculates the tap coefficient for automatic equalization.
【0065】以上説明した図1の構成を有する自動等化
器によれば、仮検出回路に最尤復号器を用いることによ
り、仮検出精度が向上し、自動等化の動作時に、従来よ
りも発散し難くなり、収束可能な伝送路特性の範囲が広
くなってプルインレンジが広くなり、収束するまでの所
要時間が小さくなり、伝送路特性が変化したときの追従
性がよくなってロックレンジが広くなり、伝送路にノイ
ズが多くても良好な動作が行え、ノイズ耐性が増える。
また、自動等化のための既知のランダムパターンなどを
用意する必要性が減少する。According to the automatic equalizer having the configuration of FIG. 1 described above, the maximum likelihood decoder is used in the temporary detection circuit, so that the temporary detection accuracy is improved, and during the automatic equalization operation, it is higher than in the conventional case. It becomes difficult to diverge, the range of the transmission line characteristics that can be converged is widened, the pull-in range is widened, the time required until convergence is shortened, the followability when the transmission line characteristics change is improved, and the lock range is improved. Widening, good operation can be performed even if there is a lot of noise in the transmission line, and noise resistance increases.
Also, the need to prepare a known random pattern or the like for automatic equalization is reduced.
【0066】次に、この図1に示すような自動等化器を
用いたディジタル信号再生装置の具体例について、図面
を参照しながら説明する。Next, a specific example of a digital signal reproducing apparatus using the automatic equalizer as shown in FIG. 1 will be described with reference to the drawings.
【0067】図4は、上述したような自動等化器が適用
される装置の一例としての、ディジタルオーディオテー
プレコーダ(DAT)を示している。FIG. 4 shows a digital audio tape recorder (DAT) as an example of a device to which the above-mentioned automatic equalizer is applied.
【0068】この図4において、録音しようとする音声
信号は、A/D変換器101でディジタル信号に変換さ
れ、エラー訂正用パリティ付加回路102でエラー訂正
用のパリティが付加され、8/10変換回路103で8
ビットデータが記録用の10チャンネルビットの信号に
変換され、記録アンプ104で増幅されて、記録データ
あるいは送信データw(n)となる。In FIG. 4, a voice signal to be recorded is converted into a digital signal by the A / D converter 101, error correction parity is added by the error correction parity addition circuit 102, and 8/10 conversion is performed. 8 in circuit 103
The bit data is converted into a 10-channel bit signal for recording, amplified by the recording amplifier 104, and becomes recording data or transmission data w (n).
【0069】この送信データw(n)は、記録再生系11
0の記録ヘッド111に送られ、記録テープ112に記
録され、この記録テープ112から再生ヘッド113に
より記録内容が再生される。再生ヘッド113からの信
号は再生アンプ114で増幅され、仮等化回路115で
仮等化される。記録ヘッド111から仮等化回路115
までを記録再生系110としており、記録テープ112
に磁気テープを用いる場合には、各ヘッド111、11
3に例えば回転磁気ヘッドが用いられ、記録再生系11
0は電磁変換系とされる。この記録再生系110の伝送
路のインパルスレスポンスをg(n)としている。This transmission data w (n) is used in the recording / reproducing system 11
0 is sent to the recording head 111 and recorded on the recording tape 112, and the recorded contents are reproduced from the recording tape 112 by the reproducing head 113. The signal from the reproducing head 113 is amplified by the reproducing amplifier 114 and is temporarily equalized by the temporary equalizing circuit 115. From the recording head 111 to the provisional equalization circuit 115
Is used as a recording / reproducing system 110, and a recording tape 112
When a magnetic tape is used for each head 111, 11
For example, a rotary magnetic head is used for the recording / reproducing system 11
0 is an electromagnetic conversion system. The impulse response of the transmission path of the recording / reproducing system 110 is g (n).
【0070】記録再生系110の仮等化回路115から
の信号、いわゆるRF信号は、A/D変換器121に送
られて、チャンネルクロックタイミングでサンプリング
されて量子化されることでディジタル信号に変換され、
自動等化器10の入力端子11に入力信号q(n)として
送られている。この自動等化器10として、図1の構成
の自動等化器を用いることができる。The signal from the temporary equalizing circuit 115 of the recording / reproducing system 110, a so-called RF signal, is sent to the A / D converter 121, sampled at the channel clock timing and quantized to be converted into a digital signal. Is
It is sent to the input terminal 11 of the automatic equalizer 10 as an input signal q (n). As the automatic equalizer 10, the automatic equalizer configured as shown in FIG. 1 can be used.
【0071】自動等化器10の出力端子16からは、上
記図1と共に説明したように、適応的に波形等化された
出力信号v(n)が取り出され、検出回路123に送られ
る。検出回路123では、閾値を用いた送信データ検出
が行われ、得られたデータがエラー訂正回路125に送
られてエラー訂正処理され、D/A変換器126でアナ
ログ音声信号に変換されて出力される。From the output terminal 16 of the automatic equalizer 10, as described with reference to FIG. 1, the adaptively waveform-equalized output signal v (n) is taken out and sent to the detection circuit 123. In the detection circuit 123, transmission data detection using a threshold value is performed, the obtained data is sent to the error correction circuit 125, subjected to error correction processing, converted into an analog audio signal by the D / A converter 126, and output. It
【0072】ここで、記録再生系110として、Ach、
Bchの2チャンネルを交互に記録再生するような回転磁
気ヘッドを有する電磁変換系を用いた場合の動作の具体
例について、図5を参照しながら説明する。As the recording / reproducing system 110, Ach,
A specific example of the operation in the case of using an electromagnetic conversion system having a rotary magnetic head for alternately recording and reproducing two channels of Bch will be described with reference to FIG.
【0073】図5のスイッチングパルスSWPは、回転
磁気ヘッドのAch、Bchを切り換えるためのパルスであ
り、各ヘッドは1周期のそれぞれ略々1/4の期間だけ
磁気テープから再生を行うため、図5の再生信号RFの
ような信号が得られる。この図5では、Achについての
動作例を示しており、Achの再生信号中の前後の不安定
部分を除いた時刻t2〜t3の期間TSIのように、再生信
号の安定した箇所で自動等化のための処理を行うように
している。The switching pulse SWP of FIG. 5 is a pulse for switching between Ach and Bch of the rotary magnetic head, and each head reproduces from the magnetic tape only for about 1/4 of one cycle. A signal such as the reproduction signal RF of 5 is obtained. FIG. 5 shows an operation example for Ach, and it is a stable portion of the reproduced signal, such as a period T SI from time t 2 to t 3 excluding the unstable portion before and after in the reproduced signal of Ach. The process for automatic equalization is performed.
【0074】図5のクリアパルスCLR及びイネーブル
信号ENは、図1の制御回路35からタップ係数計算回
路30内の積分回路32中の各フリップフロップ42a
〜42eに送られるものであり、クリアパルスCLRは
スイッチングパルスSWPの立ち下がりタイミングt1
で発せられ、イネーブル信号ENは上記再生信号RFの
安定している期間TSIの間だけアクティブ、すなわち
“L”となっている。従って、図1の積分回路32から
の出力は、図5の積分回路出力SIに示すようになり、
上記イネーブル期間TSIの間だけ積分動作が行われる。The clear pulse CLR and the enable signal EN of FIG. 5 are supplied from the control circuit 35 of FIG. 1 to the flip-flops 42a of the integrating circuit 32 in the tap coefficient calculating circuit 30.
To 42e, the clear pulse CLR is the fall timing t 1 of the switching pulse SWP.
And the enable signal EN is active, that is, "L", only during the stable period T SI of the reproduction signal RF. Therefore, the output from the integrating circuit 32 in FIG. 1 becomes as shown in the integrating circuit output SI in FIG.
The integration operation is performed only during the enable period T SI .
【0075】このイネーブル期間TSI内での積分回数N
S は、期間TSIをチャンネルクロック周期Tchで割った
もの(NS =TSI/Tch)である。具体例として、チャ
ンネルクロック周波数fchが9.4MHz、チャンネルク
ロック周期Tchが約106nsで、上記Achの再生信号が
出力される期間、すなわちヘッド回転周期の略々1/4
の期間を7.5msとし、その内の中央部の1/2、すな
わち3.75msを上記イネーブル期間TSIとするとき、
TSI/Tchが約3.75ms/106nsであることから、
積分回数NS は約35377回となる。Number of integrations N within this enable period T SI
S is the period T SI divided by the channel clock period T ch (N S = T SI / T ch ). As a specific example, the channel clock frequency f ch is 9.4 MHz, the channel clock period T ch is about 106 ns, and the period in which the reproduction signal of Ach is output, that is, about 1/4 of the head rotation period.
Is 7.5 ms, and 1/2 of the central part, that is, 3.75 ms, is the enable period T SI ,
Since T SI / T ch is about 3.75 ms / 106 ns,
The number of integration times N S is about 35377 times.
【0076】この積分動作により得られた積分結果が、
上記図1のタップ係数修正回路33に送られ、時刻t3
よりも後の時刻t4 でロードパルスLDが発せられてタ
ップ係数修正回路33の各フリップフロップ44a〜4
4eに上記積分結果がロードされるから、Achについて
の上記各タップ係数c0(p)〜c4(p)に相当する図5の
Ach係数KAは、上記時刻t4 で切り換えられることに
なる。なお、ロードパルスLDは、タップ係数ck(p)
を修正するパルスであり、タップ係数修正は上記Achの
再生RF信号が出ていない区間にて行うべきであるた
め、図5の例では、Achの再生信号の出力が終わった直
後に発生させている。The integration result obtained by this integration operation is
It is sent to the tap coefficient correction circuit 33 of FIG. 1, the time t 3
The load pulse LD is issued at a time t 4 later than that, and the flip-flops 44 a to 4 a of the tap coefficient correction circuit 33 are output.
Since the integration result is loaded in 4e, the Ach coefficient KA in FIG. 5 corresponding to the tap coefficients c 0 (p) to c 4 (p) for Ach is switched at the time t 4. . The load pulse LD has a tap coefficient c k (p)
Is a pulse for correcting the Ach reproduction signal, and the tap coefficient correction should be performed in a section in which the reproduction RF signal of the Ach is not output. Therefore, in the example of FIG. 5, it is generated immediately after the output of the reproduction signal of the Ach is finished. There is.
【0077】ところで、上述した例においては、自動等
化器内の仮検出回路に最尤復号器を用いているが、実際
の機器においては、再生回路系の検出回路として既に最
尤復号器を持っていることがあり、この場合に、検出回
路としての最尤復号器を仮検出回路として共用すること
が考えられる。By the way, in the above example, the maximum likelihood decoder is used as the temporary detection circuit in the automatic equalizer. However, in the actual equipment, the maximum likelihood decoder is already used as the detection circuit of the reproduction circuit system. In this case, it is conceivable to share the maximum likelihood decoder as a detection circuit as a temporary detection circuit.
【0078】すなわち、図6は本発明の第2の実施の形
態となる自動等化器を示し、上記図4の検出回路123
のような再生回路系内の検出回路として最尤復号器51
を有している場合の例を示している。That is, FIG. 6 shows an automatic equalizer according to a second embodiment of the present invention, in which the detection circuit 123 of FIG.
Maximum likelihood decoder 51 as a detection circuit in the reproduction circuit system such as
It shows an example in the case of having.
【0079】この図6において、自動等化器のトランス
バーサルフィルタ12からの出力v(n)が、検出回路と
しての最尤復号器51に供給されており、この最尤復号
器51を送信系列予測回路の仮検出回路としても共用す
るために、最尤復号器51からの出力を送信系列予測回
路52のセレクタ53に送っている。すなわち、この図
6の例の送信系列予測回路52は、セレクタ53のみか
ら成っている。In FIG. 6, the output v (n) from the transversal filter 12 of the automatic equalizer is supplied to the maximum likelihood decoder 51 as a detection circuit. The output from the maximum likelihood decoder 51 is sent to the selector 53 of the transmission sequence prediction circuit 52 in order to be used also as the temporary detection circuit of the prediction circuit. That is, the transmission sequence prediction circuit 52 in the example of FIG. 6 is composed of only the selector 53.
【0080】図6の他の構成は、基本的には上記図1と
同様であるが、検出回路としての最尤復号器51は、内
部にいわゆるビタビ復号処理のためのバスメモリを有し
ており、検出結果が出力されるまでに所定の遅延時間
(これをAチャンネルクロック周期とする。)がかか
る。この遅延時間Aを補正し、誤差計算やタップ係数計
算での時間合わせをするために、遅延回路54、55を
設けている。The other configuration of FIG. 6 is basically the same as that of FIG. 1, but the maximum likelihood decoder 51 as a detection circuit has a bus memory for so-called Viterbi decoding processing inside. Therefore, it takes a predetermined delay time (this is the A channel clock cycle) until the detection result is output. Delay circuits 54 and 55 are provided in order to correct the delay time A and adjust the time in the error calculation and the tap coefficient calculation.
【0081】すなわち、トランスバーサルフィルタ12
からの出力v(n)を、上記遅延時間Aの遅延回路54に
送って遅延させ、この遅延回路54からの出力v(n-A)
を、誤差計算回路27の減算器28に送って、送信系列
予測回路52のセレクタ53からの出力より減算してい
る、また、入力端子11からの入力信号q(n)を、上記
遅延時間Aの遅延回路55に送って遅延させ、この遅延
回路55からの出力q(n-A) を、タップ係数計算回路3
0の乗算回路31内の遅延回路38a及び乗算器37a
に送っている。このとき、乗算回路31内の各遅延回路
38b、38c、38dからの出力は、それぞれq(n-A
-1),q(n-A-2),q(n-A-3),q(n-A-4) となる。That is, the transversal filter 12
The output v (n) from the delay circuit 54 is sent to the delay circuit 54 having the delay time A to be delayed, and the output v (nA) from the delay circuit 54 is delayed.
Is sent to the subtractor 28 of the error calculation circuit 27 to be subtracted from the output from the selector 53 of the transmission sequence prediction circuit 52, and the input signal q (n) from the input terminal 11 is added to the delay time A To the delay circuit 55 for delaying the output q (nA) from the delay circuit 55.
Delay circuit 38a and multiplier 37a in multiplication circuit 31 of 0
I am sending it to. At this time, the outputs from the delay circuits 38b, 38c and 38d in the multiplication circuit 31 are respectively q (nA
-1), q (nA-2), q (nA-3), q (nA-4).
【0082】なお、図6の他の構成については、図1の
各部と対応する部分に同じ指示符号を付して説明を省略
する。With respect to the other configuration of FIG. 6, parts corresponding to the respective parts of FIG.
【0083】この図6の実施の形態によれば、上記図1
の例と同様な効果が得られるのみならず、再生装置内に
検出回路として既に設けられている最尤復号器51を仮
検出回路に兼用しているため、構成が簡略化でき、安価
な供給が可能となる。According to the embodiment of FIG. 6, the above-mentioned FIG.
In addition to obtaining the same effect as in the above example, since the maximum likelihood decoder 51 already provided as a detection circuit in the playback device is also used as the temporary detection circuit, the configuration can be simplified and the inexpensive supply is possible. Is possible.
【0084】なお、本発明は上述した実施の形態のみに
限定されるものではなく、例えば、伝送路としての記録
再生系は、ディジタルオーディオテープレコーダに限定
されず、ディジタルVTRや、ディスク記録再生系等を
用いることができる。The present invention is not limited to the above-described embodiments. For example, a recording / reproducing system as a transmission line is not limited to a digital audio tape recorder, but a digital VTR or a disc recording / reproducing system. Etc. can be used.
【0085】[0085]
【発明の効果】以上の説明から明らかなように、本発明
によれば、送信系列予測のために最尤復号を用いて高精
度に送信データ予測を行い、この予測出力とフィルタ出
力とから求められる誤差を最小化するようにタップ係数
の修正を行っているため、自動等化動作の収束が確実に
短時間で精度よく行え、プルインレンジが広く、ロック
レンジも広く、ノイズ耐性に優れた自動等化器及びディ
ジタル信号再生装置を提供することができる。As is apparent from the above description, according to the present invention, transmission data prediction is performed with high accuracy by using maximum likelihood decoding for transmission sequence prediction, and is calculated from this prediction output and filter output. Since the tap coefficient is modified to minimize the error that occurs, the automatic equalization operation can be reliably and accurately converged in a short time, the pull-in range is wide, the lock range is wide, and the noise immunity is excellent. An equalizer and a digital signal reproducing device can be provided.
【図1】本発明に係る自動等化器の第1の実施の形態を
示すブロック回路図である。FIG. 1 is a block circuit diagram showing a first embodiment of an automatic equalizer according to the present invention.
【図2】図1の送信系列予測回路の具体例を示すブロッ
ク回路図である。FIG. 2 is a block circuit diagram showing a specific example of the transmission sequence prediction circuit of FIG.
【図3】従来の送信系列予測回路の具体例を示すブロッ
ク回路図である。FIG. 3 is a block circuit diagram showing a specific example of a conventional transmission sequence prediction circuit.
【図4】本発明が適用されるディジタル信号再生装置の
一例となるディジタルオーディオテープレコーダの概略
構成を示すブロック図である。FIG. 4 is a block diagram showing a schematic configuration of a digital audio tape recorder as an example of a digital signal reproducing apparatus to which the present invention is applied.
【図5】ディジタルオーディオテープレコーダにおける
自動等化動作を説明するためのタイミングチャートであ
る。FIG. 5 is a timing chart for explaining an automatic equalization operation in the digital audio tape recorder.
【図6】本発明に係る自動等化器の第2の実施の形態を
示すブロック回路図である。FIG. 6 is a block circuit diagram showing a second embodiment of an automatic equalizer according to the present invention.
【図7】従来の自動等化器を用いたディジタル信号再生
装置の一例を示すブロック図である。FIG. 7 is a block diagram showing an example of a digital signal reproducing apparatus using a conventional automatic equalizer.
【図8】図7中の送信系列予測回路の動作を説明するた
めの波形図である。8 is a waveform chart for explaining the operation of the transmission sequence prediction circuit in FIG.
11 入力端子 12 トランスバーサルフィルタ 16 出力端子 20 送信系列予測回路 21 仮検出回路 22 最尤復号器 27 誤差計算回路 30 タップ係数計算回路 31 乗算回路 32 積分回路 33 タップ係数修正回路 11 Input Terminal 12 Transversal Filter 16 Output Terminal 20 Transmission Sequence Prediction Circuit 21 Temporary Detection Circuit 22 Maximum Likelihood Decoder 27 Error Calculation Circuit 30 Tap Coefficient Calculation Circuit 31 Multiplication Circuit 32 Integration Circuit 33 Tap Coefficient Correction Circuit
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成7年11月28日[Submission date] November 28, 1995
【手続補正1】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0057[Name of item to be corrected] 0057
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【0057】この(9)式では、平均化するデータの個
数をN個としている。この(9)式に上記(8)式を代
入して、In this equation (9), the number of data to be averaged is N. Substituting equation (8) into equation (9),
【手続補正2】[Procedure amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0060[Correction target item name] 0060
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【0060】[0060]
【数9】 [Equation 9]
Claims (5)
演算するフィルタ手段と、 上記フィルタ手段からの出力に対して所定の閾値に基づ
いて最尤復号が行われて得られた信号を用いて元のデー
タの予測信号を出力する予測手段と、 上記予測手段からの出力と、上記フィルタ手段からの出
力とに基づいて予測誤差を算出する誤差計算手段と、 上記誤差計算手段からの予測誤差に基づいて上記フィル
タ手段の上記タップ係数を計算するタップ係数計算手段
とを有することを特徴とする自動等化器。1. A filter means for performing a convolution operation of an input signal sequence and a tap coefficient, and a signal obtained by performing maximum likelihood decoding on the output from the filter means based on a predetermined threshold value. A prediction means for outputting a prediction signal of the data, an error calculation means for calculating a prediction error based on the output from the prediction means, and an output from the filter means, and a prediction error from the error calculation means. And a tap coefficient calculating means for calculating the tap coefficient of the filter means.
の出力に対して所定の閾値に基づいて最尤復号を行う仮
検出手段を有することを特徴とする請求項1記載の自動
等化器。2. The automatic equalizer according to claim 1, wherein the predicting means has a temporary detecting means for performing maximum likelihood decoding on the output from the filter means based on a predetermined threshold value.
尤復号を行って元のデータを検出してデータ出力する検
出手段を有し、 上記予測手段は、上記検出手段からの出力を用いて元の
データの予測信号を出力することを特徴とする請求項1
記載の自動等化器。3. A detection means for performing maximum likelihood decoding on the output from the filter means to detect the original data and outputting the data, wherein the predicting means uses the output from the detection means. 2. A prediction signal of original data is output.
The described automatic equalizer.
復号に要する時間だけ遅延する遅延手段を有することを
特徴とする請求項1記載の自動等化器。4. The automatic equalizer according to claim 1, further comprising delay means for delaying an output from the filter means by a time required for the maximum likelihood decoding.
ら読み出された信号をディジタル信号に変換するアナロ
グ/ディジタル変換手段と、 このアナログ/ディジタル変換手段からの信号系列とタ
ップ係数とを畳み込み演算するフィルタ手段と、 上記フィルタ手段からの出力に対して所定の閾値に基づ
いて最尤復号が行われて得られた信号を用いて元のデー
タの予測信号を出力する予測手段と、 上記予測手段からの出力と、上記フィルタ手段からの出
力とに基づいて予測誤差を算出する誤差計算手段と、 上記誤差計算手段からの予測誤差に基づいて上記フィル
タ手段の上記タップ係数を計算するタップ係数計算手段
と、 上記フィルタ手段からの出力に基づいて元のデータを検
出する検出手段と、 この検出手段により検出されたデータのエラーを訂正す
るエラー訂正手段とを有することを特徴とするディジタ
ル信号再生装置。5. An analog / digital converting means for converting a signal read from a recording medium on which a digital signal is recorded into a digital signal, and a convolution operation of a signal sequence from the analog / digital converting means and a tap coefficient. Filter means, prediction means for outputting a prediction signal of original data using a signal obtained by performing maximum likelihood decoding on the output from the filter means based on a predetermined threshold, and from the prediction means Error calculation means for calculating a prediction error based on the output of the filter means, and a tap coefficient calculation means for calculating the tap coefficient of the filter means based on the prediction error from the error calculation means. A detecting means for detecting the original data based on the output from the filter means, and an error of the data detected by the detecting means. A digital signal reproducing device having an error correcting means for correcting the error.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25425995A JPH0997476A (en) | 1995-09-29 | 1995-09-29 | Automatic equalizer and digital signal reproducing device |
GB9619982A GB2305828B (en) | 1995-09-29 | 1996-09-25 | Automatic equalizer and digital signal reproducing apparatus carrying the same |
US08/719,624 US5805637A (en) | 1995-09-29 | 1996-09-25 | Automatic equalizer and digital signal reproducing apparatus carrying the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25425995A JPH0997476A (en) | 1995-09-29 | 1995-09-29 | Automatic equalizer and digital signal reproducing device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0997476A true JPH0997476A (en) | 1997-04-08 |
Family
ID=17262498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25425995A Abandoned JPH0997476A (en) | 1995-09-29 | 1995-09-29 | Automatic equalizer and digital signal reproducing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0997476A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002330185A (en) * | 2000-05-09 | 2002-11-15 | Matsushita Electric Ind Co Ltd | Demodulator |
JP2007134041A (en) * | 2000-10-31 | 2007-05-31 | Matsushita Electric Ind Co Ltd | Prml detector |
US7366234B2 (en) | 2003-09-09 | 2008-04-29 | Matsushita Electric Industrial Co., Ltd. | Adaptive equalization apparatus and adaptive equalization method |
JP2010176834A (en) * | 2000-10-31 | 2010-08-12 | Panasonic Corp | Prml detector |
-
1995
- 1995-09-29 JP JP25425995A patent/JPH0997476A/en not_active Abandoned
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002330185A (en) * | 2000-05-09 | 2002-11-15 | Matsushita Electric Ind Co Ltd | Demodulator |
JP2007134041A (en) * | 2000-10-31 | 2007-05-31 | Matsushita Electric Ind Co Ltd | Prml detector |
JP2010176834A (en) * | 2000-10-31 | 2010-08-12 | Panasonic Corp | Prml detector |
US7366234B2 (en) | 2003-09-09 | 2008-04-29 | Matsushita Electric Industrial Co., Ltd. | Adaptive equalization apparatus and adaptive equalization method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6385239B1 (en) | Adaptive equalizing circuit | |
US6052245A (en) | Signal regenerating apparatus having asymmetrical signal detection circuit for detecting amplitude error and signal offset from a training signal and correcting same | |
JP3638093B2 (en) | Optical disc decoding device | |
US6614841B1 (en) | Signal processing apparatus | |
KR20050041946A (en) | Adaptive equalizer | |
JP2004080210A (en) | Digital filter | |
EP0109674B1 (en) | Multitrack pcm reproducing apparatus | |
US6791776B2 (en) | Apparatus for information recording and reproducing | |
KR100229756B1 (en) | Viterbi receiver with improved timing means | |
JP3648308B2 (en) | Equalizer and magnetic recording signal reproducing apparatus | |
US6819724B2 (en) | Viterbi decoder and Viterbi decoding method | |
JPH11146233A (en) | Method and device for suppressing pulsed interference in analog audio and/or video signal and storage device | |
US5805637A (en) | Automatic equalizer and digital signal reproducing apparatus carrying the same | |
JPH0997476A (en) | Automatic equalizer and digital signal reproducing device | |
JPH08315518A (en) | Signal processor for digital signal | |
US6304400B1 (en) | Signal dropout compensation | |
JPH07264101A (en) | Automatic equalizer | |
JP2824473B2 (en) | Data detection device | |
KR0135789B1 (en) | Data detection method and apparatus in high density storage devices | |
JP3428360B2 (en) | Waveform equalization circuit | |
JPH06343039A (en) | Phase detecting circuit and digital pll circuit | |
JPH0997477A (en) | Automatic equalizer and digital signal reproducing device | |
JP2668451B2 (en) | Maximum likelihood decoding control method | |
JP2972268B2 (en) | Digital signal reproducing method and apparatus | |
JPH0884047A (en) | Device and method for decoding digital signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20050203 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20050411 |