[go: up one dir, main page]

JPH098297A - 半導体装置、その製造方法及び電界効果トランジスタ - Google Patents

半導体装置、その製造方法及び電界効果トランジスタ

Info

Publication number
JPH098297A
JPH098297A JP7159443A JP15944395A JPH098297A JP H098297 A JPH098297 A JP H098297A JP 7159443 A JP7159443 A JP 7159443A JP 15944395 A JP15944395 A JP 15944395A JP H098297 A JPH098297 A JP H098297A
Authority
JP
Japan
Prior art keywords
layer
silicide layer
source
semiconductor device
drain diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7159443A
Other languages
English (en)
Inventor
Shuichi Oda
秀一 尾田
Takashi Kuroi
隆 黒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7159443A priority Critical patent/JPH098297A/ja
Priority to TW084110024A priority patent/TW283263B/zh
Priority to US08/550,939 priority patent/US5710438A/en
Priority to KR1019960005347A priority patent/KR100188820B1/ko
Publication of JPH098297A publication Critical patent/JPH098297A/ja
Priority to US08/911,979 priority patent/US5950098A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 コバルトやニッケルのシリサイド層の形成に
悪影響を及ぼす自然酸化膜を破壊して、平坦性に富み膜
厚均一な接合リークの少ないシリサイド層の形成を可能
とする。 【構成】 ゲート電極４の電極層４Ａとソース／ドレイ
ン拡散層１，２の上に膜厚２０ｎｍ以下のコバルト層７
を形成し、イオン注入により窒素８を密度１Ｅ１５／ｃ
ｍ3 程度で且つ注入エネルギー１０ｋｅＶ以上で注入す
る。その際、窒素８は、コバルト層７と電極層４Ａとの
界面及びコバルト層７とソース／ドレイン拡散層１，２
との界面に存在する自然酸化膜を破壊し、電極層４Ａと
ソース／ドレイン拡散層１，２の内部深くにまで分布す
る。その後、コバルトのシリサイド化反応によりシリサ
イド層６を形成する。自然酸化膜が存在しないため、シ
リサイド化反応が均一に進む。窒素８に代えてフッ素又
はシリコンとしても良い。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、サリサイド層又はシ
リサイド層を有するＭＯＳ電界効果型トランジスタ等の
半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】ＳＲＡＭ、ＤＲＡＭに代表される半導体
装置については、近年、高集積化が進み、１チップに多
くの素子が搭載されている。これらの素子の内、特にト
ランジスタでは、大部分がＭＯＳＦＥＴ（Metal Oxide
Silicon Field Effect Transistor）と呼ばれる電界効
果型トランジスタとなっている。ＭＯＳＦＥＴは、電子
が流れるｎＭＯＳＦＥＴ（negative ＭＯＳＦＥＴ）と
正孔が流れるｐＭＯＳＦＥＴ（positive ＭＯＳＦＥ
Ｔ）とがあり、それぞれの電気的な極性は異なり、これ
らのｎＭＯＳＦＥＴとｐＭＯＳＦＥＴとの組み合わせで
回路が構成される。
【０００３】電界効果トランジスタの構造としては、図
１８に示す表面チャネル型と図１９に示す埋め込みチャ
ネル型とがあり、通常、ゲート電極材料をｎＭＯＳＦＥ
Ｔ、ｐＭＯＳＦＥＴで同じにする必要性から、ｎＭＯＳ
ＦＥＴでは表面チャネル型が、ｐＭＯＳＦＥＴでは埋め
込みチャネル型が広く使用されている。これらのトラン
ジスタのソース／ドレイン拡散層１，２、及びチャネル
領域は、不純物のイオン注入やこれらの不純物を含む固
相からの拡散によって形成され、ｎ型拡散層はリンやヒ
ソを、ｐ型拡散層はボロンやフッ化ボロンを不純物とし
て含んでいる。
【０００４】これらのＭＯＳＦＥＴの微細化に伴ない、
ゲート電極４やソース／ドレイン拡散層１，２も縮小さ
れ、それらの断面積が小さくなる結果、ゲート抵抗やソ
ース／ドレイン拡散層の拡散抵抗が増加する。
【０００５】そこで、これらの抵抗の増加に対しては、
チタン、タングステン、コバルト、ニッケルといった金
属を用いて、その金属と半導体（シリコン等）との化合
物をゲート電極やソース／ドレイン拡散層内に形成する
（シリサイド化ないしサリサイド化）ことにより、低抵
抗化を図っている。その際、極性の異なるｎ型ゲートと
ｐ型ゲートとを相互接続するようなデュアルゲートＣＭ
ＯＳの場合には、ｐｎダイオードとならないようにシリ
サイド化ないしサリサイド化を行う必要がある。
【０００６】
【発明が解決しようとする課題】しかし、昨今のように
微細化がより一層進んでゲート長等がより一層短くなっ
てくると、チタン、タングステンといった還元性のある
金属を用いた場合には、ゲート長に依存するサリサイド
生成機構により準安定状態の高抵抗のシリサイド層が形
成され、安定状態の低抵抗のシリサイド層ないしサリサ
イド層を形成することができないという問題が生じる。
【０００７】そこで、低抵抗なシリサイド層ないしサリ
サイド層を実現できる、コバルト、ニッケルといった還
元性のない拡散種としての金属を利用したシリサイド化
が必要となってきている。
【０００８】ところが、コバルトやニッケルを用いる場
合には、次のような問題点がある。
【０００９】その第一は、コバルトやニッケルの拡散種
性に起因している。つまり、これらの金属は、チタン、
タングステンとは逆にその移動度が大きいので、自らが
拡散種となってシリサイド層を形成する。このため、シ
リサイド層の周辺部では、金属の供給量が減るため、シ
リサイド層の中央部と比べるとシリサイド層の膜厚が薄
くなるという問題が生じる。逆に、シリサイド層の中央
部では、コバルト等が周辺より多く供給されるために、
シリサイド化反応が促進し、シリサイド層が厚くなり、
ソース／ドレイン拡散層（厚みは、例えば０．１μｍ）
を越える場合も生じてしまう。
【００１０】その第二は、コバルトやニッケルの非還元
性に起因している。つまり、これらの金属は、チタンの
ように還元作用を持たないため、ゲート金属やソース／
ドレイン拡散層の表面上に自然酸化膜などが存在する
と、その部分ではシリサイド化が抑制され、シリサイド
化反応が不均一に進む。その結果、図２０に例示するよ
うに、シリサイド層２０の平坦性が悪く、その凹凸が大
きくなり、シリサイド層２０が厚く形成された部分では
電界が強くなり、その部分の界面が破壊されリーク電流
が生じる。個々のリーク電流の値は小さくても、それら
の総和は無視できない程の値となる。尚、図２０中の７
Ｐはコバルト層を示す。
【００１１】このように、コバルトやニッケルといった
還元性のない金属を用いてシリサイド化反応を実現する
場合には、自然酸化膜等の存在が接合リークの原因とな
る。尚、チタン等の還元性のある金属を利用する場合に
は、シリサイド化反応時に酸素が外へ排出されるため
（還元作用）、接合リークという問題は生じない。
【００１２】この発明は、上記のような問題点を解消す
るためになされたものであり、膜厚が均一で平坦性に富
み、且つ接合リーク特性が改善されたシリサイド層を有
する半導体装置ないし電界効果トランジスタの構造およ
びその製造方法を実現することを目的としている。又、
この発明の別の目的は、コバルトやニッケル等の拡散種
の金属を用いた場合に一般的に生ずる、シリサイド層形
成時の沈み込み現象をも防止可能とすることにある。
【００１３】
【課題を解決するための手段】請求項１に係る発明は、
半導体装置に関して、第１導電型の半導体基板と、前記
半導体基板の主面上に形成された絶縁膜と、前記絶縁膜
の上面上に形成された電極層と、前記電極層の上面上に
形成されたシリサイド層と、前記シリサイド層の内部に
分布し且つ当該シリサイド層と前記電極層との界面から
前記電極層の内部へ向けても分布した不純物層とを備
え、前記電極層と前記シリサイド層とはトランジスタの
ゲート電極を形成し、前記シリサイド層とは還元性のな
い拡散種としての金属がシリサイド化した層であり、前
記不純物層とは前記トランジスタの電気的特性を損なわ
ないような材料から成る。
【００１４】請求項２に係る発明は、請求項１記載の半
導体装置において、前記半導体基板の主面中、前記絶縁
膜との界面をなす部分の一部と当該絶縁膜との界面をな
す部分以外の部分とから前記半導体基板の内部に向けて
形成された前記トランジスタの第２導電型の拡散層と、
前記絶縁膜との界面をなす部分以外の前記半導体基板の
主面から前記拡散層の内部に向けて形成された新たなシ
リサイド層と、前記新たなシリサイド層の内部に分布
し、且つ当該新たなシリサイド層と前記拡散層との界面
から更に前記拡散層の内部へ向けて分布した新たな不純
物層とを更に備え、前記新たな不純物層は前記不純物層
と同じ材料から成るものである。
【００１５】請求項３に係る発明は、請求項２記載の半
導体装置において、前記不純物層と前記新たな不純物層
とを、前記拡散層内に注入された不純物イオンよりも活
性化エネルギーが小さい材料を含むようにしたものであ
る。
【００１６】請求項４に係る発明は、請求項３記載の半
導体装置において、前記不純物層と前記新たな不純物層
とを窒素を含むようにしたものである。
【００１７】請求項５に係る発明は、請求項４記載の半
導体装置において、前記窒素を前記半導体基板と同一の
元素を注入した際に生じたものを含むようにしたもので
あり、その元素の注入時に生じたものの分布密度は１Ｅ
１６／ｃｍ3 から１Ｅ２０／ｃｍ3 迄の範囲内にある。
【００１８】請求項６に係る発明は、請求項３記載の半
導体装置において、前記不純物層と前記新たな不純物層
とを共にフッ素を含むようにしたものである。
【００１９】請求項７に係る発明は、半導体装置の製造
方法に関して、第１導電型の半導体基板の主面に、ゲー
ト酸化膜とゲート電極と第２導電型のソース／ドレイン
拡散層とを有するトランジスタを形成する工程と、還元
性のない拡散種としての金属を前記ゲート電極と前記ソ
ース／ドレイン拡散層との上面上に堆積して金属層を形
成する工程と、前記トランジスタの電気的特性を損なわ
ない特質を備えたミキシング材料をイオン注入により前
記金属層から前記ソース／ドレイン拡散層の内部及び前
記ゲート電極の内部にまで注入する工程と、注入後の前
記金属層をシリサイド化させて、前記ゲート電極と前記
ソース／ドレイン拡散層内にシリサイド層を形成する工
程とを備えたものである。
【００２０】請求項８に係る発明は、請求項７記載の半
導体装置の製造方法において、前記ミキシング材料を前
記ソース／ドレイン拡散層を形成する際に注入されたイ
オンよりも活性化エネルギーの小さい材料としたもので
ある。
【００２１】請求項９に係る発明は、請求項８記載の半
導体装置の製造方法において、前記ミキシング材料を窒
素としたものである。
【００２２】請求項１０に係る発明は、請求項８記載の
半導体装置の製造方法において、前記ミキシング材料を
フッ素としたものである。
【００２３】請求項１１に係る発明は、請求項７記載の
半導体装置の製造方法において、前記ミキシング材料を
前記半導体基板を構成する元素と同一としたものであ
る。
【００２４】請求項１２に係る発明は、請求項７記載の
半導体装置の製造方法において、前記ミキシング材料
を、前記半導体基板を構成する元素と前記ソース／ドレ
イン拡散層を形成する際に注入されたイオンよりも活性
化エネルギーの小さい元素とを含むようにしたものであ
る。
【００２５】請求項１３に係る発明は、電界効果トラン
ジスタに関して、第１導電型の半導体基板と、前記半導
体基板の主面に形成されたゲート酸化膜と、前記ゲート
酸化膜の上面に形成されたゲート電極と、前記半導体基
板の主面にイオンを注入して形成された第２導電型のソ
ース／ドレイン拡散層と、前記ゲート電極内に形成され
た、還元性の無い、拡散種としての金属のシリサイド層
と、前記ソース／ドレイン拡散層内に形成された、前記
還元性の無い、拡散種としての金属の別のシリサイド層
と、前記シリサイド層と当該シリサイド層の無い前記ゲ
ート電極の内部に分布した、前記イオンよりも活性化エ
ネルギーの小さい元素からなる不純物層と、前記別のシ
リサイド層と当該別のシリサイド層の無い前記ソース／
ドレイン拡散層の内部に分布した、前記元素からなる別
の不純物層とを備えたものである。
【００２６】請求項１４に係る発明は、電界効果トラン
ジスタに関して、第１導電型のシリコン基板と、前記シ
リコン基板の主面に形成されたゲート酸化膜と、前記ゲ
ート酸化膜の上面に形成されたゲート電極と、前記シリ
コン基板の主面にイオンを注入して形成された第２導電
型のソース／ドレイン拡散層と、前記ゲート電極内に形
成された、還元性の無い、拡散種としての金属のシリサ
イド層と、前記ソース／ドレイン拡散層内に形成され
た、前記還元性の無い、拡散種としての金属の別のシリ
サイド層と、前記シリサイド層と当該シリサイド層の無
い前記ゲート電極の内部に、１Ｅ１６／ｃｍ3 から１Ｅ
２０／ｃｍ3 迄の範囲内の密度で分布した窒素層と、前
記別のシリサイド層と当該別のシリサイド層の無い前記
ソース／ドレイン拡散層の内部に、１Ｅ１６／ｃｍ3 か
ら１Ｅ２０／ｃｍ3 迄の範囲内の密度で分布した別の窒
素層とを備えたものである。
【００２７】
【作用】
（請求項１に係る発明） 不純物層は、その分布時に、
シリサイド化金属とゲート電極との界面に存在し得る自
然酸化膜を破壊するので、この自然酸化膜による影響を
受けることなく、シリサイド層は形成されている。従っ
て、膜厚が均一で且つ平坦性の良いシリサイド層が形成
される。そのため、シリサイド層の抵抗の制御が容易と
なる。
【００２８】（請求項２に係る発明） 新たな不純物層
は、その分布時に、シリサイド化金属と拡散層との界面
に存在し得る自然酸化膜を破壊するので、この自然酸化
膜による影響を受けることなく、新たなシリサイド層は
形成されている。従って、膜厚が均一で且つ平坦性の良
いシリサイド層が、拡散層を突き抜けてしまうことなく
形成される。そのため、シリサイド層の抵抗の制御が容
易となる。そして、拡散層に電圧が印加された場合であ
っても、電気力線の勾配は緩やかとなり、接合リークは
減少する。
【００２９】（請求項３に係る発明） 拡散層内の不純
物イオンよりも活性化エネルギーの小さい材料は、その
分布時に、シリサイド化金属とゲート電極との界面及び
シリサイド化金属と拡散層との界面に存在し得る自然酸
化膜を破壊する。
【００３０】（請求項４に係る発明） 窒素は、その分
布時に、シリサイド化金属とゲート電極との界面及びシ
リサイド化金属と拡散層との界面に存在し得る自然酸化
膜を破壊する。
【００３１】（請求項５に係る発明） 半導体基板と同
一の元素の注入時に、窒素が分布する。上記元素は、そ
の注入時に、シリサイド化金属とゲート電極との界面及
びシリサイド化金属と拡散層との界面に存在し得る自然
酸化膜を破壊すると共に、自らシリサイド層及び新たな
シリサイド層の形成に寄与する。
【００３２】（請求項６に係る発明） フッ素は、その
分布時に、シリサイド化金属とゲート電極との界面及び
シリサイド化金属と拡散層との界面に存在し得る自然酸
化膜を破壊する。
【００３３】（請求項７に係る発明） 金属層を形成し
た段階では、金属層とゲート電極との界面及び金属層と
ソース／ドレイン拡散層との界面には、自然酸化膜が不
均一に存在する。そこで、ミキシング材料を金属層を介
してゲート電極内部及びソース／ドレイン拡散層内部に
向けて注入すると、ミキシング材料は自然酸化膜を破壊
してゲート電極内部及びソース／ドレイン拡散層内部に
まで到達し、所定の密度の分布を形成する。
【００３４】その後に、金属層をシリサイド化反応させ
る。このとき、還元性の無い拡散種の金属を用いたシリ
サイド化反応にとって好ましくない自然酸化膜は存在し
ないので、シリサイド化反応は金属層とゲート電極との
界面領域及び金属層とソース／ドレイン拡散層との界面
領域で均一に進み、平坦性の良いシリサイド層がゲート
電極の内部及びソース／ドレイン拡散層の内部に形成さ
れる。その際、ミキシング材料はゲート電極の内部及び
ソース／ドレイン拡散層の内部に分布しているが、それ
はトランジスタの電気的特性を損なわない特質を備えて
いるので、上記シリサイド化反応に影響を及ぼすことは
ない。従って、シリサイド層形成後は、シリサイド層を
含めたゲート電極の内部に渡ってミキシング材料が分布
しており、且つシリサイド層を含めたソース／ドレイン
拡散層の内部に渡ってもミキシング材料が分布する。
【００３５】（請求項８に係る発明） ミキシング材料
はソース／ドレイン拡散層の内部に分布するが、その活
性化エネルギーはソース／ドレイン拡散層を形成するイ
オンのそれよりも小さいという特質を有するので、ミキ
シング材料はソース／ドレイン拡散層の特性に対して悪
影響をもたらすものではない。
【００３６】（請求項９に係る発明） 窒素は、その注
入時に、金属層とゲート電極との界面及び金属層とソー
ス／ドレイン拡散層との界面に存在する自然酸化膜を破
壊する。
【００３７】（請求項１０に係る発明） フッ素は、そ
の注入時に、金属層とゲート電極との界面及び金属層と
ソース／ドレイン拡散層との界面に存在する自然酸化膜
を破壊する。
【００３８】（請求項１１に係る発明） ミキシング材
料は、その注入時に、金属層とゲート電極との界面及び
金属層とソース／ドレイン拡散層との界面に存在する自
然酸化膜を破壊する。そして、その際に、窒素が、１Ｅ
１６／ｃｍ3 から１Ｅ２０／ｃｍ3 迄の範囲内の密度
で、ゲート電極内及びソース／ドレイン拡散層内に分布
する。そして、注入後は、ミキシング材料は、半導体基
板と同一の元素であるので、自ら金属層とのシリサイド
化反応を起こすが、半導体基板と同一の元素を含むミキ
シング材料が注入されたことにより半導体基板を構成す
る元素自体の密度が増大しているので、シリサイド化反
応前の金属層と半導体基板の主面との界面領域で生じる
シリサイド化反応が促進される。そして、ミキシング材
料に伴って注入された窒素は上記シリサイド化反応に何
ら寄与しないので、シリサイド層形成後は、ゲート電極
内及びソース／ドレイン拡散層内に外部から注入された
ものとしては、窒素のみが分布する。
【００３９】（請求項１２に係る発明） ミキシング材
料は、注入時に金属層とゲート電極との界面及び金属層
とソース／ドレイン拡散層との界面に存在する自然酸化
膜を破壊する。そして、ミキシング材料中、半導体基板
と同一の元素のものは、注入後のシリサイド化反応に寄
与し、シリサイド層形成後のゲート電極内及びソース／
ドレイン拡散層内には、ソース／ドレイン拡散層を形成
するイオンよりもその活性化エネルギーが小さいもの
と、１Ｅ１６／ｃｍ3 から１Ｅ２０／ｃｍ3 迄の範囲内
の密度を有する窒素とが分布する。尚、半導体基板の主
面に存在しうる結晶欠陥との関係では、当該結晶欠陥
は、注入された、ソース／ドレイン拡散層を形成するイ
オンよりもその活性化エネルギーが小さいミキシング材
料の一部をトラップする。
【００４０】（請求項１３に係る発明） 不純物層と別
の不純物層とは、その分布時に、それぞれ金属層とゲー
ト電極との界面及び金属層とソース／ドレイン拡散層と
の界面に存在する自然酸化膜を破壊するので、膜厚が均
一で平坦性の良いシリサイド層及び別のシリサイド層が
形成される。そのため、シリサイド層及び別のシリサイ
ド層の抵抗の制御が容易となる。そして、ソース／ドレ
イン拡散層に電圧が印加されても、電気力線の勾配は緩
やかとなり、接合リークは減少する。
【００４１】（請求項１４に係る発明） 不純物層と別
の不純物層との密度が１Ｅ１６／ｃｍ3 から１Ｅ２０／
ｃｍ3 迄の範囲内にあるということは、それらが予めシ
リコンをシリコン基板内に注入した際に生じたものであ
ることを意味している。そして、そのシリコン注入時
に、当該シリコンは、それぞれ金属層とゲート電極との
界面及び金属層とソース／ドレイン拡散層との界面に存
在する自然酸化膜を破壊し、且つ当該シリコンはシリコ
ン基板と同一の元素であるため、シリサイド化反応を行
ってシリサイド層及び別のシリサイド層を形成する。従
って、沈み込みが無く膜厚が均一で平坦性の良いシリサ
イド層及び別のシリサイド層が形成される。そのため、
シリサイド層及び別のシリサイド層の抵抗の制御が容易
となる。そして、ソース／ドレイン拡散層に電界が印加
されても、電気力線の勾配は緩やかとなり、接合リーク
は減少する。
【００４２】
【実施例】以下、この発明の各実施例を、図を用いて説
明する。なお、従来の技術の説明と重複する部分は、適
宣その説明を省略する。また、将来、微細化が進展する
に従い、以下に述べる不純物イオン濃度等の形成条件
は、一般的な比例縮小則に従って変化していく。
【００４３】ここでは、シリサイド化金属として、還元
性のない拡散種であるコバルトを用いた場合について示
すが、同じく還元性のない拡散種であるニッケルの場合
についても同様に、この発明を適用することは可能であ
る。ここで、「還元性」ないし「還元作用」とは、以下
の各実施例に則して述べるならば、半導体基板の構成元
素であるシリコン等とシリサイド化金属とが化合してシ
リサイド層ないしサリサイド層を形成する際に、酸素原
子を外部へ放出し得るという当該金属のもつ性質ないし
作用をいう。
【００４４】又、以下では、表面チャネル型のＭＯＳ電
界効果トランジスタについての適用例について述べる
が、この発明は、埋め込みチャネル型のＭＯＳ電界効果
トランジスタについても適用可能である。尚、ＭＯＳ電
界効果トランジスタを単に電界効果トランジスタないし
トランジスタとも略称する。
【００４５】又、「シリサイド層」という用語は広義に
用いられることに鑑みて、以下では、「サリサイド層」
を含めた意味として「シリサイド層」という用語を用い
ることとする。
【００４６】（実施例１）図１は、この発明の第１の実
施例により得られた半導体装置である表面チャネル型の
ＭＯＳＦＥＴの断面構造を示すものである。
【００４７】同図において、１は第２導電型のソース拡
散層であり、２は第２導電型のドレイン拡散層である。
以後、両者１，２を総称して、第２導電型のソース／ド
レイン拡散層ないし拡散層とも呼ぶ。３はＳｉＯ2膜等
のゲート絶縁膜、４Ａはポリシリコン等からなる電極
層、６Ａは電極層４Ａ内に形成されたシリサイド層であ
り、電極層４Ａとシリサイド層６Ａとはトランジスタの
ゲート電極４を形成する。９は絶縁膜からなるサイドウ
ォールである。
【００４８】他方、５は第１導電型の半導体基板であ
り、ここではシリコン基板である。そして、半導体基板
５の主面５Ａの内で、ゲート絶縁膜３との界面をなす部
分の一部５Ａ１と当該ゲート絶縁膜５Ａとの界面をなす
部分以外の部分５Ａ２とから、半導体基板５の内部に向
けて形成された上記拡散層１，２の内部に、シリサイド
層６Ｂ（新たなシリサイド層ないし別のシリサイド層に
該当）が形成されている。尚、両シリサイド層６Ａ，６
Ｂを総称して、単にシリサイド層６とも呼ぶ。
【００４９】又、シリサイド層６Ａの内部と、当該シリ
サイド層６Ａと電極層４Ａとの界面から電極層４Ａの内
部へ向けて広がった一定の深さの領域内とに、不純物層
としての窒素層１０が分布している。同様に、シリサイ
ド層６Ｂの内部と、当該シリサイド層６Ｂと拡散層１な
いし２との界面から当該拡散層１ないし２の内部へ向け
て広がった一定の深さの領域内とに、不純物層（新たな
不純物層に該当）としての窒素層１１が分布している。
【００５０】以下、図１の半導体装置を製造するための
プロセスフローについて、図を用いて説明する。
【００５１】先ず、従来技術と同じ方法で以て図示しな
い素子分離領域を形成した後、従来技術通りにトランジ
スタを形成する（図２）。即ち、半導体基板５の主面５
Ａ側に、第２導電型がｎ型かｐ型かによって決まる不純
物イオン（ボロン、リン、ヒ素等）を注入してソース／
ドレイン拡散層１，２を形成し、主面５Ａ上に、ゲート
絶縁膜３及びポリシリコンの電極層４Ａを順次に形成す
る。その際に、サイドウォール９が形成される。
【００５２】その後、蒸着法により、コバルトを、２０
ｎｍ以下の厚みで、ソース／ドレイン領域１，２、サイ
ドウォール９及び電極層４Ａの各上面に堆積してコバル
ト層７を形成する。
【００５３】次に、イオン注入により、トランジスタの
電気的特性を損なわないような特質を有するミキシング
材料として、窒素８を１．０Ｅ１５／ｃｍ2程度の密度
で注入する（図１−３）。コバルト層７の膜厚は２０ｎ
ｍ以下と薄いため、自然酸化膜の破壊のためには、窒素
８の注入エネルギーは１０ｋｅＶ以上あればよい。しか
も、窒素の注入密度は１０15オーダ程度と比較的大きい
ので、この注入により、窒素は、金属層４Ａとコバルト
層７との界面及びソース／ドレイン領域１，２とコバル
ト層７との界面に不均一に存在する自然酸化膜を完全に
破壊する。
【００５４】尚、シリコン原子の密度は注入時の密度に
換算したときには約１．０Ｅ１７／ｃｍ2程度となるの
で、窒素８の注入密度をシリコン原子の上記密度のオー
ダ程度にまで大きくすると、注入された窒素がシリコン
基板内のシリコン層自体を破壊してしまうこととなり好
ましくなく、又、１．０Ｅ１６／ｃｍ2程度の注入密度
に設定したときでも、窒素は、それ自身が不活性である
ため、ボロン等の不純物イオンの拡散を抑制するように
働くこととなるので、やはり好ましくなく、このように
窒素８を大量に注入することができない。これらの点を
考慮すると、上記注入密度１．０Ｅ１５／ｃｍ2程度
が、ここでの最適な窒素８の注入密度であると言える。
【００５５】その後、熱処理によりコバルトのシリサイ
ド化反応を行って、シリサイド層６を形成する。このと
きのシリサイド層６の厚みは１００ｎｍ程度である（図
４）。
【００５６】その後、未反応コバルト１２をウェットエ
ッチングで除去し、従来と同様に各電極を配線する。
【００５７】上述した通り、第一の実施例では、窒素８
の注入時に、コバルト層７と半導体基板５の主面５Ａと
の界面等に不均一に存在する自然酸化膜が、破壊され
る。そのため、シリサイド化反応が界面領域で均一に促
進され、全体的に膜厚の均一な且つ平坦性の良いシリサ
イド層６が、金属層４Ａ内の表面側及びソース／ドレイ
ン拡散層１，２内の表面側に形成される（図５）。この
ときのゲート電極４及びソース／ドレイン拡散層１，２
内での深さ方向の不純物層としての窒素層１０，１１の
分布は、シリサイド化プロセスの前後では、それぞれ図
６及び図７に示すようになる。図７に示すように、シリ
サイド化反応後は、シリサイド化反応前に比べて、半導
体５の主面ないし表面５Ａは若干下方に移動し、シリサ
イド層６の沈み込み現象が生じる。
【００５８】尚、図７に示すように、コバルトシリサイ
ドの密度はシリコン原子の分布密度に近い値Ｄ１（１Ｅ
２２／ｃｍ3）となり、シリサイド化反応後の窒素層の
最大の分布密度は、１Ｅ２０／ｃｍ3に近い値Ｄ２とな
る。
【００５９】このように、シリサイド層６の平坦性が格
段に改善されるため、従来コバルトシリサイド形成後に
問題となっていた接合リークは十分に抑止され、接合リ
ーク特性は格段に改善されると共に、シリサイド膜の抵
抗の制御も容易となる。
【００６０】また、シリサイド化反応が均一に進むこと
から、シリサイド層６の周辺部における膜厚の薄膜化も
防止される。
【００６１】（実施例２）以下、この発明の第２の実施
例を、図を用いて説明する。なお、実施例１と重複する
部分は、同一部材を示す。
【００６２】図８は、この発明の実施例２により得られ
た半導体装置である表面チャネル型のＭＯＳＦＥＴの断
面構造を示すものである。同図中、実施例１の図１と相
違する点は、ゲート電極４及びソース／ドレイン拡散層
１，２内に分布する不純物層がフッ素層１４，１５とな
っている点である。それ以外は、構造上、実施例１と同
一である。以下、図８のトランジスタを製造するための
プロセスフローについて、図を用いて説明する。
【００６３】先ず、従来技術と同じ方法で素子分離領域
を形成した後、実施例１と同じくトランジスタを形成す
る（図９）。そして、コバルトを２０ｎｍ以下の厚みで
堆積してコバルト層７を形成する。
【００６４】次に、イオン注入により、ミキシング材料
として、フッ素１３を１．０Ｅ１５／ｃｍ2程度の密度
で注入する（図１０）。ここでも、コバルト層７の膜厚
は２０ｎｍ以下と薄いため、フッ素１３の注入エネルギ
ーは１０ｋｅＶ以上あればよい。その際、実施例１と同
様に、フッ素１３は自然酸化膜を破壊して、金属層４Ａ
内部及びソース／ドレイン拡散層１，２内部に分布す
る。
【００６５】その後、コバルトのシリサイド層６を形成
し、未反応コバルトを除去し、ソース電極，ゲート電
極，ドレイン電極の各配線を実行する点は、実施例１と
同じである。
【００６６】この実施例２においても、フッ素注入によ
り、実施例１と同等の効果を得ることができる。
【００６７】尚、実施例１で用いた窒素も、ここでのフ
ッ素も共に、その活性化エネルギーはソース／ドレイン
拡散層１，２を形成する不純物イオン（ボロン等）のそ
れよりも小さい、不活性なミキシング材料であるので、
それらは分布後はキャリアを放出することもなく、何ら
トランジスタ特性に悪影響をもたらすものではない。
【００６８】（実施例３）以下、この発明の実施例３
を、図を用いて説明する。なお、実施例１，２と重複す
る部分は、同一符号を用いている。
【００６９】図１１は、この発明の実施例３により得ら
れた半導体装置である表面チャネル型のＭＯＳＦＥＴの
断面構造を示すものである。同図のＦＥＴが実施例１と
構造上相違する点は、ゲート電極４内及びソース／ドレ
イン拡散層１，２内に分布する窒素層１６（不純物
層）、１７（新たな不純物層）の密度が１Ｅ１６／ｃｍ
3〜１Ｅ２０／ｃｍ3の範囲内にわたっている点、及び実
施例１よりも窒素層１６，１７がより深く分布している
点にある。以下、図１４のＦＥＴを製造するためのプロ
セスフローについて、図を用いて説明する。
【００７０】従来技術と同じ方法で素子分離領域を形成
した後、トランジスタを形成する（図１２）。更に、コ
バルト７を２０ｎｍ以下の厚みで堆積する。
【００７１】次に、イオン注入により、シリコン１８を
１．０Ｅ１５／ｃｍ2程度の密度で注入する（図１
３）。コバルトの膜厚は２０ｎｍ以下と薄いため、シリ
コンによって自然酸化膜を破壊するためには、シリコン
１８の注入エネルギーは１５ｋｅＶ以上あればよい。こ
こで、シリコンは窒素やフッ素よりも質量が重いので、
実施例１，２の場合と比べて、シリコン１８の注入エネ
ルギーが高エネルギーとなる。そして、シリコン１８の
注入時に窒素がゲート電極４内及びソース／ドレイン拡
散層１，２内に進入し、窒素層１６，１７の分布が生じ
る。その窒素層１６，１７の分布密度は、上述した値通
りである。
【００７２】その後、コバルトシリサイド層を形成し
（図１４）、未反応コバルト１６を除去して、従来と同
様に配線を行う。
【００７３】実施例３でも、シリコンという半導体基板
を構成する元素と同一のミキシング材料を注入すること
で、第一の実施例と同等の効果を得ることができる（図
１５参照）。しかも、ここでは、シリコンを注入するこ
とで半導体基板中のシリコン密度及びポリシリコンの電
極層４Ａ内のシリコン密度が増す。特に、注入されたシ
リコンは自らコバルトとシリサイド化反応を行すことに
なるので、シリサイド化反応前のコバルト層と半導体基
板の主面との界面位置でシリサイド化反応が実施例１，
２よりもより一層促進されることとなる。その結果、反
応前後の半導体基板の主面の位置に変化はなく、コバル
トが拡散種となるようなシリサイド化反応でよく生じ
る、前述したシリサイド層の沈み込みが防止される。こ
の利点を、図１６（シリサイド化反応前）と図１７（シ
リサイド化反応後）とに模式的に示す。
【００７４】また、前述したとおり、シリコン注入の際
に、シリコン注入量より少ないが、同時に窒素も注入さ
れる（図１６，図１７）。この窒素の密度は１Ｅ１６〜
１Ｅ２０／ｃｍ3であり、窒素は半導体基板表面の結晶
欠陥にトラップされて当該結晶欠陥と結合し、半導体基
板の中性を維持して、半導体基板の信頼性が向上する。
【００７５】（実施例４）この発明の実施例４は、上記
実施例１又は実施例２と実施例３との組み合わせとす
る。即ち、窒素とシリコン、又はフッ素とシリコンとを
ミキシング材料としてイオン注入する。
【００７６】第四の実施例では、実施例１又は２の効果
と実施例３の効果とが得られる。
【００７７】
【発明の効果】請求項１に係る発明によれば、平坦性の
良い、膜厚均一性に富んだシリサイド層をゲート電極内
に有する半導体装置を実現できる効果がある。
【００７８】請求項２に係る発明によれば、請求項１の
発明の効果に加えて、平坦性の良い、膜厚均一性に富ん
だ新たなシリサイド層をソース／ドレイン拡散層内に備
え、しかもソース／ドレイン拡散層において生じる接合
リークを十分に抑止可能な半導体装置を実現できる効果
がある。
【００７９】請求項３に係る発明によれば、従来の半導
体プロセスで汎用的に用いられている材料を利用して、
請求項２の発明が有する効果を備えた半導体装置を実現
できる効果がある。
【００８０】請求項４に係る発明によれば、特に窒素と
いう汎用的な材料を利用して、請求項２の発明が有する
効果を備えた半導体装置を実現できる効果がある。
【００８１】請求項５に係る発明によれば、平坦性が良
く、しかも沈み込みの無い、膜厚均一性に富んだシリサ
イド層及び新たなシリサイド層を備え、且つソース／ド
レイン拡散層において生じる接合リークを十分に抑止可
能な半導体装置を実現することができる効果がある。
【００８２】請求項６に係る発明によれば、特にフッ素
という汎用的な材料を利用して、請求項２の発明が有す
る効果を備えた半導体装置を実現できる効果がある。
【００８３】請求項７に係る発明によれば、凹凸のない
良好な平坦性を備えたシリサイド層が実現されるので、
ソース／ドレイン拡散層において従来問題となっていた
接合リークの原因を除去することが可能となり、接合リ
ーク特性を改善することができる。
【００８４】又、請求項７に係る発明によれば、シリサ
イド化反応が均一に進むので、シリサイド層の周辺領域
でシリサイド層の膜厚が薄くなるのを防止して、膜厚の
均一性に富んだ平坦なシリサイド層をゲート電極内部及
びソース／ドレイン拡散層内部に形成することができ
る。しかも、膜の平坦性及び膜厚の均一化をシリサイド
層の全域に渡って実現可能ということは、シリサイド層
の抵抗の制御を容易化できるという効果をも奏すること
を意味する。
【００８５】加えて、請求項７に係る発明によれば、シ
リサイド化反応が均一に進んでシリサイド層の膜厚が均
一化されるので、シリサイド層がソース／ドレイン拡散
層を越えて半導体基板内部に奥深く形成されるのを防止
することができる効果もある。
【００８６】請求項８に係る発明によれば、請求項７に
係る発明と同一の効果を具備すると共に、更に次の効果
をも具備する。即ち、本発明では、ソース／ドレイン拡
散層を形成する不純物イオンよりもその活性化エネルギ
ーが小さい材料をミキシング材料として用いているの
で、窒素やフッ素等に代表される様な、従来の半導体プ
ロセスでも他の用途の為にミキシング材料として用いら
れてきたものをそのまま応用できるという利点がある。
【００８７】請求項９に係る発明によれば、請求項８に
係る発明と同一の効果を具備しており、特に窒素という
汎用な材料をミキシング材料に利用して上記効果を発揮
できる利点がある。
【００８８】請求項１０に係る発明によれば、請求項８
に係る発明と同一の効果を具備しており、特にフッ素と
いう汎用な材料をミキシング材料に利用して上記効果を
発揮できる利点がある。
【００８９】請求項１１に係る発明によれば、請求項７
に係る発明と同等の効果を具備すると共に、特にシリサ
イド化反応でしばしば生じるシリサイド層の沈み込みを
防止することができる効果をも奏する。
【００９０】請求項１２に係る発明によれば、請求項７
に係る発明と同等の効果を具備すると共に、同時にシリ
サイド化反応でしばしば生じるシリサイド層の沈み込み
をも防止することができる。
【００９１】加えて、請求項１２の発明によれば、電子
に替えて、ソース／ドレイン拡散層の不純物イオンより
もその活性化エネルギーが小さい元素を半導体基板表面
に存在する結晶欠陥にトラップさせることができるの
で、半導体基板表面の中性を維持し続けることが可能と
なり、半導体基板の信頼性を向上させることができる効
果をも奏する。
【００９２】請求項１３に係る発明によれば、平坦性の
良い、膜厚均一なシリサイド層及び別のシリサイド層を
備え、且つソース／ドレイン拡散層において生じる接合
リークを十分に抑止可能な電界効果トランジスタを実現
することができる。
【００９３】請求項１４に係る発明によれば、平坦性が
良く、しかも沈み込みの無い、膜厚均一なシリサイド層
及び別のシリサイド層を備え、且つソース／ドレイン拡
散層において生じる接合リークを十分に抑止可能な電界
効果トランジスタを実現することができる。
【図面の簡単な説明】
【図１】 実施例１により得られた半導体装置ないしＦ
ＥＴの構造を示す断面図である。
【図２】 実施例１における製造過程を示す断面図であ
る。
【図３】 実施例１における製造過程を示す断面図であ
る。
【図４】 実施例１における製造過程を示す断面図であ
る。
【図５】 実施例１における効果を示す断面図である。
【図６】 シリサイド化反応前でのシリサイド層の深さ
方向における不純物の分布を示す図である。
【図７】 シリサイド化反応後でのシリサイド層の深さ
方向における不純物の分布を示す図である。
【図８】 実施例２により得られた半導体装置ないしＦ
ＥＴの製造を示す断面図である。
【図９】 実施例２における製造過程を示す断面図であ
る。
【図１０】 実施例２における製造過程を示す断面図で
ある。
【図１１】 実施例３により得られた半導体装置ないし
ＦＥＴの構造を示す断面図である。
【図１２】 実施例３における製造過程を示す断面図で
ある。
【図１３】 実施例３における製造過程を示す断面図で
ある。
【図１４】 実施例３における製造過程を示す断面図で
ある。
【図１５】 実施例３における効果を示す断面図であ
る。
【図１６】 実施例３におけるシリサイド化反応前での
不純物分布を示す図である。
【図１７】 実施例３におけるシリサイド化反応後での
シリサイド層及び窒素の分布を示す図である。
【図１８】 従来のＭＯＳＦＥＴトランジスタの構造を
示す断面図である。
【図１９】 従来のＭＯＳＦＥＴトランジスタの構造を
示す断面図である。
【図２０】 従来技術における問題点を指摘する図であ
る。
【符号の説明】
１ ソース拡散層、２ ドレイン拡散層、３ ゲート絶
縁膜、４ ゲート電極、４Ａ 電極層、５ 半導体基
板、５Ａ 主面、６、６Ａ、６Ｂ シリサイド層、７
コバルト層、８ 窒素、９ サイドウォール、１０，１
１ 窒素層、１２未反応コバルト層、１３ フッ素、１
４，１５ フッ素層、１６，１７ 窒素層、１８ シリ
コン、１９ 自然酸化膜、２０ シリサイド層、２１
しきい値制御パンチスルー防止用拡散領域、２２ 埋め
込みチャネル領域。

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 第１導電型の半導体基板と、 前記半導体基板の主面上に形成された絶縁膜と、 前記絶縁膜の上面上に形成された電極層と、 前記電極層の上面上に形成されたシリサイド層と、 前記シリサイド層の内部に分布し且つ当該シリサイド層
    と前記電極層との界面から前記電極層の内部へ向けても
    分布した不純物層とを備え、 前記電極層と前記シリサイド層とはトランジスタのゲー
    ト電極を形成し、 前記シリサイド層とは還元性のない拡散種としての金属
    がシリサイド化した層であり、 前記不純物層とは前記トランジスタの電気的特性を損な
    わないような材料から成る、半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記半導体基板の主面中、前記絶縁膜との界面をなす部
    分の一部と当該絶縁膜との界面をなす部分以外の部分と
    から前記半導体基板の内部に向けて形成された前記トラ
    ンジスタの第２導電型の拡散層と、 前記絶縁膜との界面をなす部分以外の前記半導体基板の
    主面から前記拡散層の内部に向けて形成された新たなシ
    リサイド層と、 前記新たなシリサイド層の内部に分布し、且つ当該新た
    なシリサイド層と前記拡散層との界面から更に前記拡散
    層の内部へ向けて分布した新たな不純物層とを更に備
    え、 前記新たな不純物層は前記不純物層と同じ材料から成
    る、半導体装置。
  3. 【請求項３】 請求項２記載の半導体装置において、 前記不純物層と前記新たな不純物層とは、前記拡散層内
    に注入された不純物イオンよりも活性化エネルギーが小
    さい材料を含む、半導体装置。
  4. 【請求項４】 請求項３記載の半導体装置において、 前記不純物層と前記新たな不純物層とは窒素を含む、半
    導体装置。
  5. 【請求項５】 請求項４記載の半導体装置において、 前記窒素は前記半導体基板と同一の元素を注入した際に
    生じたものを含んでおり、その元素の注入時に生じたも
    のの分布密度は１Ｅ１６／ｃｍ3 から１Ｅ２０／ｃｍ3
    迄の範囲内にある、半導体装置。
  6. 【請求項６】 請求項３記載の半導体装置において、 前記不純物層と前記新たな不純物層とはフッ素を含む、
    半導体装置。
  7. 【請求項７】 第１導電型の半導体基板の主面に、ゲー
    ト酸化膜とゲート電極と第２導電型のソース／ドレイン
    拡散層とを有するトランジスタを形成する工程と、 還元性のない拡散種としての金属を前記ゲート電極と前
    記ソース／ドレイン拡散層との上面上に堆積して金属層
    を形成する工程と、 前記トランジスタの電気的特性を損なわない特質を備え
    たミキシング材料をイオン注入により前記金属層から前
    記ソース／ドレイン拡散層の内部及び前記ゲート電極の
    内部にまで注入する工程と、 注入後の前記金属層をシリサイド化させて、前記ゲート
    電極と前記ソース／ドレイン拡散層内にシリサイド層を
    形成する工程とを、備えた半導体装置の製造方法。
  8. 【請求項８】 請求項７記載の半導体装置の製造方法に
    おいて、 前記ミキシング材料は前記ソース／ドレイン拡散層を形
    成する際に注入されたイオンよりも活性化エネルギーの
    小さい材料である、半導体装置の製造方法。
  9. 【請求項９】 請求項８記載の半導体装置の製造方法に
    おいて、 前記ミキシング材料は窒素である、半導体装置の製造方
    法。
  10. 【請求項１０】 請求項８記載の半導体装置の製造方法
    において、 前記ミキシング材料はフッ素である、半導体装置の製造
    方法。
  11. 【請求項１１】 請求項７記載の半導体装置の製造方法
    において、 前記ミキシング材料は前記半導体基板を構成する元素と
    同一である、半導体装置の製造方法。
  12. 【請求項１２】 請求項７記載の半導体装置の製造方法
    において、 前記ミキシング材料は前記半導体基板を構成する元素と
    前記ソース／ドレイン拡散層を形成する際に注入された
    イオンよりも活性化エネルギーの小さい元素とを含む、
    半導体装置の製造方法。
  13. 【請求項１３】 第１導電型の半導体基板と、 前記半導体基板の主面に形成されたゲート酸化膜と、 前記ゲート酸化膜の上面に形成されたゲート電極と、 前記半導体基板の主面にイオンを注入して形成された第
    ２導電型のソース／ドレイン拡散層と、 前記ゲート電極内に形成された、還元性の無い、拡散種
    としての金属のシリサイド層と、 前記ソース／ドレイン拡散層内に形成された、前記還元
    性の無い、拡散種としての金属の別のシリサイド層と、 前記シリサイド層と当該シリサイド層の無い前記ゲート
    電極の内部に分布した、前記イオンよりも活性化エネル
    ギーの小さい元素からなる不純物層と、 前記別のシリサイド層と当該別のシリサイド層の無い前
    記ソース／ドレイン拡散層の内部に分布した、前記元素
    からなる別の不純物層とを、備えた電界効果トランジス
    タ。
  14. 【請求項１４】 第１導電型のシリコン基板と、 前記シリコン基板の主面に形成されたゲート酸化膜と、 前記ゲート酸化膜の上面に形成されたゲート電極と、 前記シリコン基板の主面にイオンを注入して形成された
    第２導電型のソース／ドレイン拡散層と、 前記ゲート電極内に形成された、還元性の無い、拡散種
    としての金属のシリサイド層と、 前記ソース／ドレイン拡散層内に形成された、前記還元
    性の無い、拡散種としての金属の別のシリサイド層と、 前記シリサイド層と当該シリサイド層の無い前記ゲート
    電極の内部に、１Ｅ１６／ｃｍ3 から１Ｅ２０／ｃｍ3
    迄の範囲内の密度で分布した窒素層と、 前記別のシリサイド層と当該別のシリサイド層の無い前
    記ソース／ドレイン拡散層の内部に、１Ｅ１６／ｃｍ3
    から１Ｅ２０／ｃｍ3 迄の範囲内の密度で分布した別の
    窒素層とを、備えた電界効果トランジスタ。
JP7159443A 1995-06-26 1995-06-26 半導体装置、その製造方法及び電界効果トランジスタ Pending JPH098297A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP7159443A JPH098297A (ja) 1995-06-26 1995-06-26 半導体装置、その製造方法及び電界効果トランジスタ
TW084110024A TW283263B (en) 1995-06-26 1995-09-26 Fabrication method of semiconductor device and field effect transistor
US08/550,939 US5710438A (en) 1995-06-26 1995-10-31 Semiconductor device with a silicide layer
KR1019960005347A KR100188820B1 (ko) 1995-06-26 1996-02-29 반도체 장치, 그 제조방법 및 전계효과 트랜지스터
US08/911,979 US5950098A (en) 1995-06-26 1997-08-15 Manufacturing method of a semiconductor device with a silicide layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7159443A JPH098297A (ja) 1995-06-26 1995-06-26 半導体装置、その製造方法及び電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JPH098297A true JPH098297A (ja) 1997-01-10

Family

ID=15693871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7159443A Pending JPH098297A (ja) 1995-06-26 1995-06-26 半導体装置、その製造方法及び電界効果トランジスタ

Country Status (4)

Country Link
US (2) US5710438A (ja)
JP (1) JPH098297A (ja)
KR (1) KR100188820B1 (ja)
TW (1) TW283263B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100329749B1 (ko) * 1995-12-23 2002-11-13 주식회사 하이닉스반도체 반도체소자의코발트실리사이드막을이용한모스트랜지스터형성방법
KR100368310B1 (ko) * 2000-12-29 2003-01-24 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US6891232B2 (en) 2002-01-31 2005-05-10 Kabushiki Kaisha Toshiba Semiconductor device having an injection substance to knock against oxygen and manufacturing method of the same
JP2006516174A (ja) * 2002-06-25 2006-06-22 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 半導体プロセスにシリサイドコンタクトを使用する方法
WO2010150331A1 (ja) * 2009-06-24 2010-12-29 パナソニック株式会社 半導体装置およびその製造方法
KR101024637B1 (ko) * 2003-07-18 2011-03-25 매그나칩 반도체 유한회사 반도체 소자의 제조 방법

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3514500B2 (ja) 1994-01-28 2004-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP2874626B2 (ja) * 1996-01-23 1999-03-24 日本電気株式会社 半導体装置の製造方法
EP0812009A3 (en) * 1996-06-03 1998-01-07 Texas Instruments Incorporated Improvements in or relating to semiconductor processing
US6080645A (en) * 1996-10-29 2000-06-27 Micron Technology, Inc. Method of making a doped silicon diffusion barrier region
US6015997A (en) 1997-02-19 2000-01-18 Micron Technology, Inc. Semiconductor structure having a doped conductive layer
US5926730A (en) * 1997-02-19 1999-07-20 Micron Technology, Inc. Conductor layer nitridation
US6262458B1 (en) 1997-02-19 2001-07-17 Micron Technology, Inc. Low resistivity titanium silicide structures
JPH10261588A (ja) * 1997-03-19 1998-09-29 Mitsubishi Electric Corp 半導体装置
US5902129A (en) * 1997-04-07 1999-05-11 Lsi Logic Corporation Process for forming improved cobalt silicide layer on integrated circuit structure using two capping layers
JP3191728B2 (ja) 1997-06-23 2001-07-23 日本電気株式会社 半導体装置及びその製造方法
US6054355A (en) * 1997-06-30 2000-04-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device which includes forming a dummy gate
US6100170A (en) * 1997-07-07 2000-08-08 Matsushita Electronics Corporation Method of manufacturing semiconductor device
JP3075225B2 (ja) * 1997-09-11 2000-08-14 日本電気株式会社 半導体装置の製造方法
US6136677A (en) * 1997-09-25 2000-10-24 Siemens Aktiengesellschaft Method of fabricating semiconductor chips with silicide and implanted junctions
US5854115A (en) * 1997-11-26 1998-12-29 Advanced Micro Devices, Inc. Formation of an etch stop layer within a transistor gate conductor to provide for reduction of channel length
KR100257075B1 (ko) * 1998-01-13 2000-05-15 김영환 반도체 소자 및 그의 제조방법
JP3199015B2 (ja) 1998-02-04 2001-08-13 日本電気株式会社 半導体装置及びその製造方法
US6229155B1 (en) 1998-05-29 2001-05-08 International Business Machines Corporation Semiconductor and method of fabricating
KR100282711B1 (ko) * 1998-05-29 2001-03-02 윤종용 콘택홀 플러그 제조 방법(contact hole plug forming method)
KR100304717B1 (ko) * 1998-08-18 2001-11-15 김덕중 트렌치형게이트를갖는반도체장치및그제조방법
US6271133B1 (en) 1999-04-12 2001-08-07 Chartered Semiconductor Manufacturing Ltd. Optimized Co/Ti-salicide scheme for shallow junction deep sub-micron device fabrication
JP4565700B2 (ja) * 1999-05-12 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置
US6319784B1 (en) * 1999-05-26 2001-11-20 Taiwan Semiconductor Manufacturing Company Using high temperature H2 anneal to recrystallize S/D and remove native oxide simultaneously
US6242776B1 (en) * 1999-06-02 2001-06-05 Advanced Micro Devices, Inc. Device improvement by lowering LDD resistance with new silicide process
KR100396691B1 (ko) * 1999-06-16 2003-09-02 주식회사 하이닉스반도체 반도체 소자의 살리사이드층 형성 방법
KR100390848B1 (ko) 1999-06-24 2003-07-10 주식회사 하이닉스반도체 반도체소자의 게이트전극 형성 방법
US6737710B2 (en) * 1999-06-30 2004-05-18 Intel Corporation Transistor structure having silicide source/drain extensions
US6369434B1 (en) 1999-07-30 2002-04-09 International Business Machines Corporation Nitrogen co-implantation to form shallow junction-extensions of p-type metal oxide semiconductor field effect transistors
US6096647A (en) * 1999-10-25 2000-08-01 Chartered Semiconductor Manufacturing Ltd. Method to form CoSi2 on shallow junction by Si implantation
JP2001352057A (ja) 2000-06-09 2001-12-21 Mitsubishi Electric Corp 半導体装置、およびその製造方法
US6653227B1 (en) 2000-08-31 2003-11-25 Chartered Semiconductor Manufacturing Ltd. Method of cobalt silicidation using an oxide-Titanium interlayer
US6507123B1 (en) * 2000-10-05 2003-01-14 Advanced Micro Devices, Inc. Nickel silicide process using UDOX to prevent silicide shorting
US6559018B1 (en) * 2002-01-18 2003-05-06 Taiwan Semiconductor Manufacturing Company Silicon implant in a salicided cobalt layer to reduce cobalt-silicon agglomeration
US6610262B1 (en) * 2002-03-04 2003-08-26 Taiwan Semiconductor Manufacturing Company Depletion mode SCR for low capacitance ESD input protection
US6873051B1 (en) * 2002-05-31 2005-03-29 Advanced Micro Devices, Inc. Nickel silicide with reduced interface roughness
WO2004032217A1 (en) * 2002-09-30 2004-04-15 Advanced Micro Devices, Inc. Circuit element having a metal silicide region thermally stabilized by a barrier diffusion material
DE10245607B4 (de) 2002-09-30 2009-07-16 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht
KR100940438B1 (ko) 2002-12-18 2010-02-10 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
KR100583090B1 (ko) * 2003-05-30 2006-05-23 주식회사 하이닉스반도체 강유전체 레지스터의 캐패시터 제조방법
US9673280B2 (en) 2003-06-12 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Cobalt silicidation process for substrates comprised with a silicon-germanium layer
KR101051807B1 (ko) * 2003-10-02 2011-07-25 매그나칩 반도체 유한회사 반도체 소자의 실리사이드층 형성 방법
US7422968B2 (en) * 2004-07-29 2008-09-09 Texas Instruments Incorporated Method for manufacturing a semiconductor device having silicided regions
US20060222024A1 (en) * 2005-03-15 2006-10-05 Gray Allen L Mode-locked semiconductor lasers with quantum-confined active region
KR100617067B1 (ko) * 2005-06-27 2006-08-30 동부일렉트로닉스 주식회사 반도체 소자 및 그의 제조방법
US7811877B2 (en) * 2007-07-16 2010-10-12 Applied Materials, Inc. Method of controlling metal silicide formation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829363A (en) * 1984-04-13 1989-05-09 Fairchild Camera And Instrument Corp. Structure for inhibiting dopant out-diffusion
US4640004A (en) * 1984-04-13 1987-02-03 Fairchild Camera & Instrument Corp. Method and structure for inhibiting dopant out-diffusion
US4793896C1 (en) * 1988-02-22 2001-10-23 Texas Instruments Inc Method for forming local interconnects using chlorine bearing agents

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100329749B1 (ko) * 1995-12-23 2002-11-13 주식회사 하이닉스반도체 반도체소자의코발트실리사이드막을이용한모스트랜지스터형성방법
KR100368310B1 (ko) * 2000-12-29 2003-01-24 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US6891232B2 (en) 2002-01-31 2005-05-10 Kabushiki Kaisha Toshiba Semiconductor device having an injection substance to knock against oxygen and manufacturing method of the same
JP2006516174A (ja) * 2002-06-25 2006-06-22 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 半導体プロセスにシリサイドコンタクトを使用する方法
KR101024637B1 (ko) * 2003-07-18 2011-03-25 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
WO2010150331A1 (ja) * 2009-06-24 2010-12-29 パナソニック株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR970004081A (ko) 1997-01-29
TW283263B (en) 1996-08-11
KR100188820B1 (ko) 1999-06-01
US5710438A (en) 1998-01-20
US5950098A (en) 1999-09-07

Similar Documents

Publication Publication Date Title
JPH098297A (ja) 半導体装置、その製造方法及び電界効果トランジスタ
CN1307696C (zh) 具有超浅超陡反向表面沟道的半导体器件的制备方法
US7312500B2 (en) Manufacturing method of semiconductor device suppressing short-channel effect
US6495882B2 (en) Short-channel schottky-barrier MOSFET device
US6255152B1 (en) Method of fabricating CMOS using Si-B layer to form source/drain extension junction
TW200939353A (en) Method for fabricating super-steep retrograde well MOSFET on SOI or bulk silicon substrate, and device fabricated in accordance with the method
US6437406B1 (en) Super-halo formation in FETs
JPH1079506A (ja) 半導体装置およびその製造方法
US8318571B2 (en) Method for forming P-type lightly doped drain region using germanium pre-amorphous treatment
CN103107092A (zh) 用于重置栅极晶体管中功函数调节的碳注入
US20100109099A1 (en) Semiconductor device and manufacturing method thereof
US7247919B1 (en) Method and device to reduce gate-induced drain leakage (GIDL) current in thin gate oxides MOSFETs
Wakabayashi et al. Sub-50-nm physical gate length CMOS technology and beyond using steep halo
US20090179274A1 (en) Semiconductor Device and Method for Fabricating the Same
US20040188765A1 (en) Cmos device integration for low external resistance
US20130244388A1 (en) Methods for fabricating integrated circuits with reduced electrical parameter variation
US20040124476A1 (en) Semiconductor device and method of manufacturing the same
US6780700B2 (en) Method of fabricating deep sub-micron CMOS source/drain with MDD and selective CVD silicide
JP3963023B2 (ja) 半導体集積装置の製造方法
JPH10256549A (ja) 半導体装置及びその製造方法
JP3432043B2 (ja) 半導体装置の製造方法
US20080054370A1 (en) Semiconductor device and method of fabricating the same
JP3240991B2 (ja) 半導体装置及びその製造方法
JPH11204783A (ja) 半導体装置およびその製造方法
US20070200151A1 (en) Semiconductor device and method of fabricating the same