[go: up one dir, main page]

JPH097533A - Ｆｅｄアレイ用エッジ電子エミッタ - Google Patents

Ｆｅｄアレイ用エッジ電子エミッタ

Info

Publication number
JPH097533A
JPH097533A JP16521796A JP16521796A JPH097533A JP H097533 A JPH097533 A JP H097533A JP 16521796 A JP16521796 A JP 16521796A JP 16521796 A JP16521796 A JP 16521796A JP H097533 A JPH097533 A JP H097533A
Authority
JP
Japan
Prior art keywords
groove
grooves
substrate
flat
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16521796A
Other languages
English (en)
Inventor
Curtis D Moyer
カーティス・ディー・モイヤー
Jeffery A Whalin
ジェフリー・エー・ファリン
Wayne Morrow
ウェイン・モロウ
Steven A Voight
スティーブン・エー・ボート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH097533A publication Critical patent/JPH097533A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/15—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen with ray or beam selectively directed to luminescent anode segments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/46—Arrangements of electrodes and associated parts for generating or controlling the ray or beam, e.g. electron-optical arrangement
    • H01J29/467—Control electrodes for flat display tubes, e.g. of the type covered by group H01J31/123
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02—Electron guns
    • H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
    • H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/304—Field emission cathodes
    • H01J2201/30403—Field emission cathodes characterised by the emitter shape
    • H01J2201/30423—Microengineered edge emitters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 製造および使用が比較的簡単なエッジ放出型
電界放出素子アレイのための支持基板およびその製造方
法を提供する。 【解決手段】 ＦＥＤアレイ内の複数のエッジ・エミッ
タ（１１３）は、第１面（１０１）内に形成された平行
で横方向に離間された溝（１０３）と、対向面（１０
２）内に形成された平行で横方向に離間された溝（１０
４）とを有する板状基板（１００）を含み、各第２溝
（１０４）は、各第１溝（１０３）とある角度で交差す
る。溝（１０３，１０４）の深さ（ｄ１，ｄ２）を合わ
せると、板状基板（１００）の厚さよりも大きくなるの
で、第２溝（１０４）が第１溝（１０３）と交差する各
点において、基板（１００）を貫通する開口（１０５）
が形成される。開口（１０５）内の表面上にゲート物質
（１０７）が堆積され、第１表面（１０）のランド上に
エミッタ物質（１１３）が堆積され、各開口（１０５）
内にＦＥＤエミッタが形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、平面パネル表示装
置用電界放出素子アレイに関し、更に特定すれば、電界
放出素子アレイ形成用基板に関するものである。
【０００２】
【従来の技術】電界放出素子（ＦＥＤ）を利用して平面
パネル表示装置を形成する種々の方式が、過去に提案さ
れている。かかる方式の大部分は、通常スピント・チッ
プ(Spindt tip)と呼ばれている円錐状先端アレイを用い
ている。しかしながら、これらの方式は総じて製造が非
常に複雑であり、あるいは実用的ではないので、実用的
かつ信頼性高く、しかも安価に平面パネル表示装置を製
造するには、用いることができない。更に、スピント・
チップは、総じて信頼性がなく、十分な一貫性をもって
製造し、エミッタ先端とグリッドとの間の短絡、過度に
多いグリッド電流、先端の劣化、先端の爆発等を含む種
々の問題を防止することが非常に難しい。
【０００３】更に最近になって、平面パネル表示装置の
実用的な実施例が、２件の係属中の米国特許出願おいて
に開示された。これらは、本願と同一譲受人に譲渡され
ている。第１の特許出願(Wiemann)は、１９９３年１２
月１７日に出願された、"Field Emission Display Empl
oying a Peripheral Diamond Material Edge ElectronE
mitter"と題する出願番号第08/168,301号、第２の特許
出願は、１９９３年１２月２０日に出願された、"Balli
stic Charge Transport Device with IntegralActive C
ontainment Absorption Means"と題する出願番号第08/1
69, 232号である。これら特許出願に開示されているＦ
ＥＤおよびアレイ全体の動作に関する情報は、本願でも
使用可能である。
【０００４】概略的には、上述の特許出願は、貫通孔が
アレイ状に形成された誘電体基板上に形成されたエッジ
・エミッタＦＥＤアレイについて記載している。必要と
される位置および必要とされるサイズでこれらの孔を形
成することは、非常に難しくしかも費用がかかる可能性
がある。更に、孔が形成された後の基板上にＦＥＤを形
成するには、数回の困難な堆積およびマスキング工程が
必要であり、各後続工程において必要な位置合せ(regis
tration)を達成するには費用がかかる。
【０００５】したがって、製造および使用が簡単な基板
およびかかる基板の製造方法を提供することができれ
ば、非常に望ましいであろう。
【０００６】
【発明が解決しようとする課題】本発明の目的は、エッ
ジ放出電界放出素子アレイのための、新規で改良された
支持基板を提供することである。
【０００７】本発明の他の目的は、製造および使用が比
較的簡単な、エッジ放出型電界放出素子アレイのため
の、新規で改良された支持基板を提供することである。
【０００８】本発明の更に他の目的は、製造が比較的安
価にでき、しかも完全に自己整合プロセスの中で使用可
能な、エッジ放出型電界放出素子アレイのための、新規
で改良された支持基板を提供することである。
【０００９】本発明の更に他の目的は、バラスティング
(ballasting)が比較的容易に組み込まれ、アレイ全体に
わたって均一な電流分布が得られる、エッジ放出型電界
放出素子アレイのための、新規で改良された支持基板を
提供することである。
【００１０】本発明の更に別の目的は、複数の基板を積
層することによって必要な空間および支持が得られる、
エッジ放出型電界放出素子アレイのための、新規で改良
された支持基板を提供することである。
【００１１】
【課題を解決するための手段】上述のおよびその他の問
題の少なくとも部分的な解決、ならびに上述のおよびそ
の他の目的の実現は、本発明によるＦＥＤアレイ内の複
数のエッジ・エミッタ(edge emitter)によって得ること
ができる。かかるエッジ・エミッタは、第１面に形成さ
れた平行で横方向に離間された溝と、対向面(opposed s
urface)に形成された平行で横方向に離間された溝とを
有し、各第２の溝が各第１の溝とある角度をもって交差
する、板状基板を含む。これらの溝を組み合わせた深さ
は、板状基板の厚さよりも大きくなるので、第２の溝が
第１の溝と交差する各領域即ち部分には、基板を貫通す
る開口が形成される。ゲート物質を開口内の表面上に堆
積し、エミッタ物質を第１面のランド上に堆積すること
により、各開口にＦＥＤエミッタを形成する。
【００１２】上述のおよびその他の問題の少なくとも部
分的な解決、ならびに上述のおよびその他の目的の実現
は、本発明による電界放出素子アレイの複数のエッジ電
子エミッタのための支持基板の製造方法によって達成さ
れる。この方法は、第１および第２平面が平行に対向す
る関係で、間に選択された厚さをもって位置付けられ
た、板状誘電体基板を用意する段階と、第１平面に第１
の深さまで平行で横方向に離間された複数の第１溝を形
成する段階と、第２平面に第２の深さまで平行で横方向
に離間された複数の第２溝を形成する段階と、各第２溝
が各第１溝と、第１溝に対してある角度をもって交差す
るように第２溝を位置付け、第１および第２深さが組み
合わされると板状基板の厚さよりも大きくなり、第２の
溝が第１溝と交差する各点に、基板を貫通する開口を形
成する段階とを含む。
【００１３】上述の支持基板を用いる方法の具体例は、
更に、各開口内の複数の第２溝の第２側表面上および複
数の第１溝の第１側表面上にゲート金属層を堆積する段
階と、各ランド上にエミッタ物質を堆積し、各開口内に
おいて複数の第１溝の第１側表面上に、ゲート金属層と
共にエッジ・エミッタを形成する段階とを含む。
【００１４】
【発明の実施の形態】ここで図１を参照すると、本発明
によるエッジ・エミッタの二次元アレイを組み込んだ平
面画像表示アセンブリ３０の一実施例の部分断面図が描
かれている。ほぼ光学的に透明な視覚スクリーン構造体
(viewing screen assembly)３１は、陰極ルミネセンス
物質層(cathodoluminescent material layer)のような
物質のエネルギ変換層３３と、導電性陽極層３４とが堆
積された透明スクリーン３２を含む。この具体的実施例
では、貫通する中間開口(interspace aperture)４３が
規定され、当該開口が中間領域を規定する中間絶縁層４
２を、導電性陽極層３４上に堆積する。
【００１５】簡略化された構成図として示されている、
二次元アレイ状に配置された複数の電子エミッタは、図
中破線の枠で示されている支持基板４４によって規定さ
れている。この基板４４には、貫通する基板開口４５が
規定されている。電子を放出するための電子放出物質層
４６が、支持基板４４の絶縁部分４７上に堆積され、非
導電層４８が電子放出層４６上に堆積されている。導電
性ゲート層４９が、基板開口４５内の支持基板４４の両
側に堆積されている。電子放出物質層４６は、例えば、
ダイアモンド、ダイアモンド状炭素、非結晶性ダイアモ
ンド状炭素、窒化アルミニウム、および表面仕事関数が
約１．０電子ボルト未満のその他の電子放出物質の内の
１つで構成することが好ましい。
【００１６】図１に描いた実施例では、支持基板４４
は、基板開口４５が中間開口４３と実質的に一致するよ
うに、中間絶縁層４２上に配置されている。また、支持
基板４４は導電性ゲート層４９を分離し、導電性ゲート
層４９が、基板開口４５の対向する両側で、対向面に分
割されていることも注記しておく。別個の電子エミッタ
を制御するために、対向面の行および列を電気的に接続
する。これについては、以下で詳細に説明する。
【００１７】背面(backplane)５０が、支持基板４４に
対して離れて配置され、その間に空胴領域(evacuated r
egion)５２を規定する。ゲッタ物質層５３が、支持基板
４４に対向するように、背面５０上に配置されている。
スペーサ５４が領域５２に配置され、支持基板４４上の
絶縁層４８およびゲッタ物質層５３と動作可能に接触し
ているため、領域５２を空胴化する際に、画像表示アセ
ンブリ３０が破壊することはない。例えば、ゲッタ物質
層５３をパターニングして、ゲッタ物質層５３の代わり
に背面５０上にスペーサ５４を配置してもよいことは理
解されよう。この開示のために、そしてゲッタ物質層５
３は通常非常に薄いので、いずれの実施例においても、
背面５０はスペーサ５４によって支持され、スペーサ５
４も背面５０によって支持されることが考慮されること
になる。
【００１８】再び図１を参照すると、多数の電位源６
２，６４，６６，６８が描かれており、これらは各々画
像表示アセンブリ３０の１つ以上の素子に動作可能に接
続されている。本説明のために、そして決して動作の限
定ではないものとして言えば、電位源６２，６４，６
６，６８の各々を、接地電位のような基準電位に、動作
可能に接続してもよい。ここで、接地電位はあくまでも
一例に過ぎない。電位源６２は、導電性ゲート層４９と
基準電位との間に動作可能に接続されている。電位源６
４は、ビューイング・スクリーン・アセンブリ３１の導
電性陽極３４と基準電位との間に動作可能に接続されて
いる。電位源６６は、ゲッタ物質層５３と基準電位との
間に動作可能に接続されている。電位源６８は、電子放
出物質層４６と基準電位との間に動作可能に接続されて
いる。
【００１９】画像表示アセンブリ３０の動作の間、電子
放出物質層４６から放出された電子は、基板開口４５お
よび中間開口４３の範囲を横断し、陰極ルミネセンス層
４４に入射し、ここで電子が光子の放出を励起する。電
位源６２は電位源６８と協同して、電子放出を制御する
役割を果たす。電位源６４は、負電位(attractive pote
ntial)を発生し、これによって中間開口４３内に必要な
電界を形成し、放出された電子の収集を可能にする。電
位源６６は、中間開口４３、基板開口４５、または領域
５２のいずれかの中にランダムに配置されている、イオ
ン性構成物に、負電位を与える。同時に、電位源６６
は、ゲッタ物質層５３において、あらゆる負に帯電した
放出電子に対して、反対電位を与えることによって、放
出された電子の軌道を修正する。
【００２０】電位源６２，６８は、選択的に、当技術で
は既知の方法で、画素アレイの所望部分に印加され、電
子放出物質層４６の対応部分からの電子放出の制御を可
能にする。このように電子放出を制御することにより、
ビューイング・スクリーン・アセンブリ３１上で観察可
能な１枚の所望の画像または複数の所望の画像が得られ
る。
【００２１】本発明による平面表示アセンブリ３０’の
他の実施例の部分断面図が、図２に示されている。図１
に関連して既に述べた構造には、ここでも同様に引用す
るが、参照番号全てに「’」を加えて引用し、異なる実
施例であることを示す。図２により詳しく描かれている
ように、中間絶縁層４２’は、複数の積層絶縁層７０’
〜７５’で構成され、各層は、一例としてのみ言えば、
モリブデン、アルミニウム、チタン、ニッケル、または
タングステンのような導電層８０’〜８４’が堆積され
た表面と関連付けられている。したがって、個々の導電
層８０’〜８４’は、隣接する絶縁層７０’〜７５’の
間に挟持されている。図２の描画には６枚の絶縁層と、
その間に挟持された５枚の導電層が含まれているが、か
かる導電層および／または絶縁層は、これより少なくま
たは多く用いることによって中間絶縁層４２’を実現し
てもよいことが考えられる。更に、絶縁層７０’〜７
４’のいくつかまたは全ては、その間に導電層を配せず
に設けても良いことも考えられる。
【００２２】また、図２には、導電層、この代表例で
は、導電層８４’と基準電位との間に動作可能に接続さ
れている、電圧源のような、電位源８５’も描かれてい
る。電位源８４’は、中間開口４３’内の電界に所望の
修正を加え、陽極３４’に遷移する放出電子の速度に影
響を与えるように選択される。望ましければ、同様に、
図示しない他の電位源を導電層８０’〜８３’の他の層
に用いてもよい。
【００２３】次に図３に移ると、本発明による支持基板
１００の上面図が、その一部を分解して示されている。
支持基板１００ならびに以下のプロセスおよび素子が、
簡略構成図において先に示した、基板４４または４４’
の完全な実施例を形成する。また、支持基板１００をよ
りよく理解するために、図４および図５に、図３の線４
−４および線５−５から見た断面図も示す。
【００２４】支持基板１００は、ガラスまたはその他の
適切な非平面誘電体物質で形成された、全体的に板状の
誘電体基板であり、離間された平行平坦面１０１，１０
２を有する。平坦面１０１に、複数の平行で横方向に離
間された溝１０３が、選択された深さｄ1に形成されて
いる。また、平坦面１０２にも、複数の平行で横方向に
離間された溝１０４が、選択された深さｄ2に形成され
ている。溝１０４は、溝１０３に対してある交差角、本
実施例では９０゜の角度をなすように、各溝１０３と交
差するように位置付けられている。ｄ1とｄ2とを合わせ
た深さの合計は、支持基板１００の厚さより大きくなる
ので、溝１０４が溝１０３と交差する各点または領域で
は、開口１０５が支持基板１００を貫通して形成され
る。このように、支持基板１００は、行および列に配置
された開口１０５の二次元配列を規定する。
【００２５】本具体的実施例では、溝１０３，１０４
は、表面１０１から、そして次に表面１０２から基板１
００をのこ引き(saw cutting)することによって形成さ
れたものである。のこ引き作業の間チッピング(chippin
g)やその他の欠陥を最少に抑えるために、そして比較的
鋭敏で良好に規定されたエッジを得るために、特に支持
基板１００がガラス板の場合は、支持基板１００の表面
１０１，１０２には、最初に、金属または有機物質層を
被覆しておく。この被膜は、溝１０３，１０４の底面の
規定を改善する（丸みを抑える等）ためのエッチングが
必要な場合には、自己整合エッチング・マスクとしても
用いることができる。溝１０３，１０４を支持基板１０
０に形成した後、いずれかの好都合なプロセスで、通常
被膜に用いられている物質の種類に応じて、被膜を除去
する。
【００２６】図６および図７を参照すると、複数のエッ
ジ電子エミッタを製造するプロセスの他の工程を示すた
めに、図４および図５と同様の、支持基板１００の断面
図が描かれている。ゲート金属層１０７を、表面１０２
上のソース（図示せず）から、溝１０４，１０３の両側
に堆積する。この堆積は、スパッタリング等のようない
ずれかの既知の方法で行うことができる。層１０７は、
溝１０４（図６参照）の両側において連続層を形成する
が、表面１０２が堆積のためのシャドウ・マスク(shado
w mask)を形成するので、溝１０３の両側で層１０７に
分断が発生する（図７参照）。以下で更に詳しく説明す
るが、溝１０３両側の分断された層１０７は、エッジ電
子エミッタの抽出電極を形成する。
【００２７】層１０７を堆積した後、表面１０１，１０
２を研磨して、その上に形成されていたゲート金属を全
て除去する。層１０７に残ったゲート物質は、溝１０４
の両側で連続導体を形成すると共に、溝１０３の両側で
個別の抽出電極を形成する。抽出電極は連続導体に接続
されている。この具体的実施例では、連続導体（層１０
７）は、電子エミッタの二次元アレイの行接続部として
機能する。犠牲金属またはその他の物質の比較的厚い層
１０８を層１０７上に堆積し、ゲート層１０７に対する
間隔および保護を与える。これについては、以下で明ら
かとなろう。１つの溝１０３（図６より）のエッジ部分
を大きく拡大した図を図８に示し、層１０７，１０８の
表面１０１に対する関係を表わす。
【００２８】図９を参照すると、図３の右側から見た支
持基板１００の正面図により、複数のエッジ電子エミッ
タを製造するプロセスの更に他の工程が示されている。
プラズマ・エンハンス化学蒸着（ＰＥＣＶＤ）、蒸着、
スパッタリング等のような好都合な方法のいずれかによ
って、全体的に酸化物のような好都合な物質から成る薄
い絶縁層１１２を、支持基板１００の表面１０１上に形
成する。厚さが１μｍ程度の絶縁層１１２を用いて、エ
ミッタ１１３を抽出ゲート層１０７から絶縁し離間す
る。これについては、以下で説明する。
【００２９】ＰＥＣＶＤ、蒸着、スパッタリング等のよ
うないずれかの好都合な方法によって、エミッタ１１３
を絶縁層１１２上に形成する。エミッタ１１３は、１９
９３年１２月１７日に出願された、"Field Emission Di
splay Employing a Peripheral Diamond Material Edge
Electron Emitter"と題する米国出願番号第08/168,301
号に開示された、導電性物質の単一層、または、多層エ
ミッタ・アセンブリのいずれかとすることができる。ま
た、放出層は、ダイアモンド状炭素物質、窒化アルミニ
ウム、セシウム、またはその他の低仕事関数物質（即ち
＜１．５ボルト）とすることができる。この具体的実施
例では、エミッタ１１３は金属層１１４、ダイアモンド
状炭素物質層１１５、およびその他の金属層１１６を含
む。
【００３０】バラスティングが不要な場合、金属層１１
４，１１６の一方または双方を、エミッタ・リード（列
接続部）として接続する。この場合、犠牲層１０８をこ
の時点で除去し、エミッタ１１３および層１１２を切削
(clip)し、抽出ゲート層１０７の外縁とほぼ同一平面と
する。溝１０３に面する層１１５の縁部は、放出表面と
して機能し、構造全体は、エッジ放出冷陰極電子源即ち
電界放出素子の二次元マトリクス（行／列）を形成す
る。支持基板１００を平面画像表示装置３０に支持基板
４４として組み込むと、マトリクス状のアドレス可能な
冷陰極表示装置が得られる。
【００３１】エミッタ１１３のバラスティングが望まし
い場合、少なくとも層１１６、または層１１６，１１４
の双方を、ドープ(α)シリコンのような抵抗性物質で形
成することができる。次に、パターニング、蒸着、スパ
ッタリング等のようないずれかの好都合な方法によっ
て、アルミニウムのようないずれかの好都合な物質の導
電層を、エミッタ１１３の層１１６上に形成する。層１
１２、エミッタ１１３および層１２０を形成するために
用いられる方法によっては、表面１０１以外の露出表面
上にマスク層を形成することが望ましい場合がある。か
かるマスク層および付加物質は後に除去され、両側にオ
ーバーハング(overhang)を有するまたは有さない、図１
０といくらか類似した最終アセンブリを確保する。
【００３２】図１１に最も明確に示し、そして図１２に
大きく拡大して示すように、フォトレジストまたはその
他のマスク物質から成る層１２１を、導電層１２０の表
面に形成し、導電層１２０をエッチングして、少なくと
もオーバーハングを除去することが好ましい。次に、層
１１３，１１２をエッチングするか、そうでなければ加
工して、図１３に示すように、そして図１４に大きく拡
大して示すように、少なくともオーバーハングを除去す
る。フォトレジストまたはその他のマスク物質の第２層
１２５を、導電層１２０の表面上に形成する。更に、図
１５に示すように、そして図１６に大きく拡大して示す
ように、層１２０に十分な距離にわたってエッチ・バッ
ク（後退）を施し、エミッタ１１３のために、全体的に
中心に配置された導電性リードを形成する。以下でより
詳しく説明するが、図１６に示すように導電層１２０を
後退させる理由は、最終エミッタ・リード（導電層１２
０）とエミッタ１１３の放出表面との間に、適正な側方
バラスト抵抗を設けるためである。
【００３３】導電層１２０を所望な幅だけ後退させた
後、エッチング等（犠牲層１０８を形成するのに用いた
物質の種類によって異なる）のいずれかの好都合な方法
によって層１２５を除去し、犠牲層１０８を除去する。
図１７に示すように、そして図１８に大きく拡大して示
すように、犠牲層１０８の除去によって、溝１０３に突
出する、即ち、張り出す層１１２，１１３が残る。エッ
ジ電界エミッタの適正な動作のために、層１１２，１１
３が抽出ゲート層１０７の外縁と同一平面となる点まで
切除することが好ましい。これは、種々の技法のいずれ
かを用いて行うことができる。一例として、オーバーハ
ングは、表面１０１の方向から開口１０５を貫通するよ
うに、湿性またはガス研磨スラリを用いて、摩擦研磨す
ることができる。オーバーハングは、スリット１０３内
に挿入されたツールで機械的に切除するか、あるいはマ
スクしエッチングすればよい。
【００３４】図１９に示すように、そして図２０に大き
く拡大して示すように、層１１５の外縁上に、溝１０３
と対向し、抽出グリッド層１０７から中間層１１２の幅
だけ離間された、表面１３０を形成する。表面１３０は
縁または面であり、ここから電子が溝１０３内に放出さ
れる。導電層１２０は、表面１３０に対する列接続部を
形成し、導電層１２０と表面１３０との間にある抵抗性
物質層１１４および／または１１６の部分が、側方バラ
スト抵抗として機能する。バラスト抵抗によって供給さ
れる抵抗量の主な決定要素は、層１１２，１１６として
用いられる物質、および層１２０と面１３０との間の距
離「ｄ」である。
【００３５】図２１を参照すると、導電層１２０に後退
を施すための自己整合パターニング・プロセスが開示さ
れている。このプロセスでは、図１０、または望ましけ
れば図１３と関連付けて説明したように、層１０７，１
１２、エミッタ１１３および導電層１２０を形成する。
ロール・コーティング(roll coating)等のようないずれ
かの好都合な方法によって、正フォトレジスト層１３５
を導電層１２０の表面上に設ける。表面１０１およびフ
ォトレジスト層１３５から平行に離間された関係でミラ
ー１４０を位置付け、支持基板１００の側面１０２から
ミラー１４０上に光を射出する。光は開口１０５を通過
しながら照らし、反射してフォトレジスト層１３５に戻
ってくるが、これには十分なマスクが施されているの
で、フォトレジスト層１３５の縁部が露出されるに過ぎ
ない。実際、フォトレジスト層１３５の両縁は、ほぼ平
行光源からの通常の露光によって、同時に露出可能であ
ることがわかっている。光源の発散角(divergence angl
e)がわかっていれば、所望の後退を得るためのフォトレ
ジスト層１３５からのミラー１４０の間隔を、正確に計
算することができる。フォトレジスト層１３５の露出部
分を除去し、層１３５をマスクとして用い、導電層１２
０を選択的にエッチングする。
【００３６】具体的に図２２を参照すると、本発明によ
る平面パネル表示装置２３０の断面図が示されている。
ほぼ光学的に透明なビューイング・スクリーン・アセン
ブリ２３１は、全体的に先に説明したように、陰極ルミ
ネセンス物質層のようなのエネルギ変換物質層と、導電
性アノード層とが堆積されている透明スクリーンを含
む。上述の支持基板１００と同様、基板２３２〜２３６
を積層することによって、中間絶縁アセンブリ２４２が
形成され、軸方向に整合された開口がそれを貫通してい
る。基板２３２〜２３６を貫通する整合開口は、中間孔
２４３を規定する。支持基板２７５は、その表面に単一
の導電層が形成されており（先に図２に関連して先に説
明した）、軸方向に整合された開口が貫通する基板２３
６上に積層されている。単一基板２７６が基板２７５上
に積層され、スペーサとして機能し、支持基板２４４
（図１９および図２０の基板１００と同様）が、基板２
７６上に積層されている。基板２７６には、先の全基板
と軸方向に整合された開口が貫通している。上述のよう
に、支持基板２４４を処理し（例えば図１９および図２
０）、エッジ・エミッタの二次元アレイをその上に設け
る。背面２５０が、支持基板２４４に対して離れるよう
に配置され、３枚の基板２５４が、基板２４４と背面２
５０との間で共に積層されてスペーサを形成し、その間
に空胴領域２５２が規定される。ゲッタ物質層２５３
が、支持基板２４４と対向するように背面２５０上に配
置されている。ガラス・フリット(glass frit)等のよう
ないずれかの接着剤で、上述の様々な基板が共に密閉さ
れ、スクリーン・アセンブリ２３１および背面２５０に
接着される。
【００３７】積層基板２３２〜２３６、基板２７５，２
７６、支持基板２４４、および３枚の基板２５４の各々
は、接触係合状態で積層され、内部空洞が形成されると
き、外部（例えば、大気）圧力に対抗して支持する構造
となっている。基板間周囲にハーメティック・シール(h
ermetic seal)が形成可能であることを保証するため
に、各基板は、溝１０３の各集合の対向端部にこれと平
行に、かつ基板の同一側に、更に各溝１０４の集合の対
抗端部にこれと平行に、かつ基板の同一側に、ラビット
接合部(rabbit joint)２８５を含む。次に、ラビット接
合部(rabbit joint)にハーメティック・シール剤、本実
施例ではガラス・フリットを充填し、接触係合状態で基
板を密閉する。
【００３８】以上のように、エッジ放出型電界放出素子
アレイのための新規で改良された支持基板が開示され
た。これは、製造が簡単で安価であり、エッジ放出型電
界放出素子の製造プロセスを大幅に簡略化するものであ
る。更に、上述の新規で改良された支持基板は、エッジ
放出型電界放出素子アレイを、完全に自己整合プロセス
を用いて製造可能とするものであり、製造が更に簡略化
され、コストの低減を図ることができる。加えて、上述
の新規で改良された支持基板は、エッジ放出型電界放出
素子アレイにバラスト抵抗の組み込みを可能とし、アレ
イ全体にわたって均一な電流分布を得ることができる。
更に、上述の新規で改良された支持基板は、ブロックを
積み上げるのと同様、容易に積層可能で、エッジ放出型
電界放出素子アレイに、必要な間隔および支持を与える
ことができる。
【００３９】以上、本発明の具体的実施例について示し
説明してきたが、当業者には更に他の修正や改良も想起
されよう。したがって、本発明は、ここに示した特定形
態に限定されるものではないことが理解されることを望
み、本発明の精神および範囲から逸脱しない全ての修正
は特許請求の範囲に該当することを意図するものであ
る。
【図面の簡単な説明】
【図１】本発明による平面パネル表示装置を、一部を分
解して示す簡略断面図。
【図２】本発明による平面パネル表示装置の変更例を示
す、図１と同様の図。
【図３】本発明による支持基板の上面図。
【図４】本発明による支持基板の線４−４から見た断面
図。
【図５】本発明による支持基板の線５−５から見た断面
図。
【図６】図３の支持基板を用いた電界放出素子アレイの
製造における種々の連続工程を示す、図４および図５と
同様の断面図。
【図７】図３の支持基板を用いた電界放出素子アレイの
製造における種々の連続工程を示す、図４および図５と
同様の断面図。
【図８】図３の支持基板を用いた電界放出素子アレイの
製造における種々の連続工程を示す、高倍率拡大断片
図。
【図９】図３の支持基板を用いた電界放出素子アレイの
製造における種々の連続工程を示す、図４および図５と
同様の断面図。
【図１０】図３の支持基板を用いた電界放出素子アレイ
の製造における種々の連続工程を示す、高倍率拡大断片
図。
【図１１】図３の支持基板を用いた電界放出素子アレイ
の製造における種々の連続工程を示す、図４および図５
と同様の断面図。
【図１２】図３の支持基板を用いた電界放出素子アレイ
の製造における種々の連続工程を示す、高倍率拡大断片
図。
【図１３】図３の支持基板を用いた電界放出素子アレイ
の製造における種々の連続工程を示す、図４および図５
と同様の断面図。
【図１４】図３の支持基板を用いた電界放出素子アレイ
の製造における種々の連続工程を示す、高倍率拡大断片
図。
【図１５】図３の支持基板を用いた電界放出素子アレイ
の製造における種々の連続工程を示す、図４および図５
と同様の断面図。
【図１６】図３の支持基板を用いた電界放出素子アレイ
の製造における種々の連続工程を示す、高倍率拡大断片
図。
【図１７】図３の支持基板を用いた電界放出素子アレイ
の製造における種々の連続工程を示す、図４および図５
と同様の断面図。
【図１８】図３の支持基板を用いた電界放出素子アレイ
の製造における種々の連続工程を示す、高倍率拡大断片
図。
【図１９】図３の支持基板を用いた電界放出素子アレイ
の製造における種々の連続工程を示す、図４および図５
と同様の断面図。
【図２０】図３の支持基板を用いた電界放出素子アレイ
の製造における種々の連続工程を示す、高倍率拡大断片
図。
【図２１】本発明による電界放出素子アレイの一部の形
成を示す概略図。
【図２２】本発明による平面パネル表示装置を、一部を
分解して示す断面図。
【符号の説明】
３０ 平面画像表示アセンブリ ３０’ 平面表示アセンブリ ３１ ビューイング・スクリーン・アセンブリ ３２ 透明スクリーン ３３ エネルギ変換層 ３４ 導電性陽極層 ４２ 中間絶縁層 ４２’ 中間絶縁層 ４３ 中間開口 ４４ 支持基板 ４５ 基板開口 ４６ 電子放出物質層 ４７ 絶縁部分 ４８ 非導電層 ４９ 導電性ゲート層 ５０ 背面 ５２ 空胴領域 ５３ ゲッタ物質層 ５４ スペーサ ６２，６４，６６，６８ 電位源 ７０’〜７５’ 絶縁層 ８０’〜８４’ 導電層 ８５’ 電位源 １００ 支持基板 １０１，１０２ 平行平坦面 １０３，１０４ 溝 １０５ 開口 １０７ ゲート金属層 １０７ 抽出グリッド層 １０８ 犠牲層 １１２ 絶縁層 １１３ エミッタ １１４ 金属層 １１５ ダイアモンド状炭素物質層 １１６ 金属層 １２０ 導電層 １３５ フォトレジスト層 １４０ ミラー ２３０ 平面パネル表示装置 ２３１ 視覚スクリーン構造体 ２３２〜２３６ 基板 ２４３ 中間孔 ２４４ 支持基板 ２５０ 背面 ２５２ 空胴領域 ２５４ 基板 ２７５ 支持基板 ２７６ 単一基板 ２８５ ラビット接合部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェフリー・エー・ファリン アメリカ合衆国アリゾナ州ファウンテイ ン・ヒルズ、イースト・リッチウッド・ア ベニュー15925 (72)発明者 ウェイン・モロウ アメリカ合衆国アリゾナ州フェニックス、 イースト・モント・ウェイ4814 (72)発明者 スティーブン・エー・ボート アメリカ合衆国アリゾナ州ギルバート、サ ウス・シルバラード・ストリート18

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】電界放出素子アレイ用の端部で電子を放出
    する複数のエミッタにおける支持基板であって：平行に
    対向する関係で配置され、選択された厚さがその間にあ
    る第１および第２平坦面（１０１，１０２）を有する平
    坦な誘電体基板（１００）；前記第１平坦面（１０１）
    内に形成され、第１の深さ（ｄ１）を有する、複数の平
    行で横方向に離間された第１溝（１０３）；および前記
    第２平坦面（１０２）内に形成され、第２の深さ（ｄ
    ２）を有する、複数の平行で横方向に離間された第２溝
    （１０４）；から成り、 前記第２溝（１０４）は、各第２溝（１０４）が前記第
    １溝（１０３）に対してある角度で各第１溝（１０３）
    と各々交差するように配置され、前記第１および第２の
    深さ（ｄ１，ｄ２）を合わせると前記平坦な基板（１０
    ０）の厚さより大きくなり、第２溝（１０４）が第１溝
    （１０３）と交差する各領域の部分において、基板（１
    ００）を貫通する開口（１０５）が形成されることを特
    徴とする支持基板。
  2. 【請求項２】電界放出素子アレイ用の端部で電子を放出
    する複数のエミッタにおける支持基板であって：平行に
    対向する関係で配置され、選択された厚さがその間にあ
    る第１および第２平坦面を有する平坦な基板；前記第１
    平坦面内に形成され、第１の深さを有する複数の平行で
    横方向に離間された第１溝であって、当該第１溝の対向
    する両側面に、前記各第１溝を規定する第１側面と、前
    記第１平坦面内で隣接する前記第１溝の間に１つづつ配
    置された複数のランドとを有する前記第１溝；前記第２
    平坦面内に形成され、第２の深さを有する複数の平行で
    横方向に離間された第２溝であって、当該第２溝の対向
    する両側面に前記各第２溝を規定する第２側面を有し、
    前記第２溝は、各第２溝が前記第１溝に対してある角度
    で各第１溝と交差するように配置され、前記第１および
    第２の深さを合わせると前記平坦な基板の厚さよりも大
    きくなり、第２溝が第１溝と交差する各領域の部分にお
    いて、基板を貫通する開口が形成されている、前記第２
    溝；前記各開口内の、前記複数の第１溝の第２側面上、
    および前記複数の第１溝の第１側面上に堆積されたゲー
    ト金属層；および前記各ランド上に支持され、前記複数
    の第１溝の第１側面上の前記ゲート金属層と共に、前記
    各開口内で、エッジ・エミッタを形成するエミッタ物
    質；から成ることを特徴とするエッジ電子エミッタ。
  3. 【請求項３】電界放出素子アレイであって：平行に対向
    する関係で配置され、選択された厚さがその間にある第
    １および第２平坦面を有する平坦基板；前記第１平坦面
    内に形成され、平行で横方向に離間され、かつ第１の深
    さを有する複数の第１溝であって、当該第１溝の対向す
    る両側面に前記各第１溝を規定する第１側面と、前記第
    １平坦面内の隣接する第１溝の間に１つづつ配置された
    複数のランドとを有する前記第１溝；前記第２平坦面内
    に形成され、平行で横方向に離間され、かつ第２の深さ
    を有する複数の第２溝であって、当該第２溝の対向する
    両側面に前記各第２溝を規定する第２側面を有し、前記
    第２溝は、各第２溝が前記第１溝に対してある角度で各
    第１溝と交差するように配置され、前記第１および第２
    の深さを合わせると前記平坦な基板の厚さよりも大きく
    なり、第２溝が第１溝と交差する各領域の部分におい
    て、基板を貫通する開口が形成されている、前記第２
    溝；前記各開口内において、前記複数の第１溝の第２側
    面上および前記複数の第１溝の第１側面上に堆積された
    ゲート金属層であって、各第２溝の第２側面の少なくと
    も１つに沿って連続的に延在し、前記アレイの行導体を
    形成する、前記ゲート金属層；前記各ランド上に支持さ
    れ、前記複数の第１溝の第１側面上の前記ゲート金属層
    と共に、前記各開口内で、エッジ・エミッタを形成する
    エミッタ物質であって、各ランドに沿って連続的に延在
    し、前記アレイ用の列導体を形成する前記エミッタ物
    質；および前記平坦な基板から離間され、前記第１およ
    び第２側面とほぼ平行な光学的に透明なフェースプレー
    ト構造体であって、ルミネセンス物質の陰極と導電性の
    陽極とを含み、前記エミッタ物質によって放出される電
    子を受けるように配置された前記フェースプレート構造
    体；から成ることを特徴とする電界放出素子アレイ。
  4. 【請求項４】電界放出素子アレイの複数のエッジ電子エ
    ミッタ用の支持基板を製造する方法であって：平行に対
    向する関係で配置され、選択された厚さがその間にある
    第１および第２平坦面を有する平坦な誘電体基板を用意
    する段階；前記第１平坦面内に、第１の深さを有する、
    平行で横方向に離間された複数の第１溝を形成する段
    階；および前記第２平坦面内に、第２の深さを有する、
    平行で横方向に離間された複数の第２溝を形成し、各第
    ２溝が前記第１溝に対してある角度で各第１溝と交差す
    るように前記第２溝を配置し、前記第１および第２の深
    さを合わせると前記板状基板の厚さよりも大きくなり、
    第２溝が第１溝と交差する各領域の部分において、基板
    を貫通する開口を形成する段階；から成ることを特徴と
    する方法。
  5. 【請求項５】電界放出素子アレイ用の複数のエッジ電子
    エミッタを製造する方法であって：平行に対向する関係
    で配置され、選択された厚さがその間にある第１および
    第２平坦面（１０１，１０２）を有する平坦な基板（１
    ００）を用意する段階；前記第１平坦面（１０１）内に
    第１の深さ（ｄ１）まで、平行で横方向に離間された複
    数の第１溝（１０３）を形成し、前記各第１溝（１０
    ３）に、前記各第１溝（１０３）の対向する両側面に前
    記各第１溝を規定する第１側面と、前記第１平坦面（１
    ０１）内で隣接する第１溝（１０３）の間に１つづつ配
    置された複数のランドとを設ける段階；前記第２平坦面
    （１０２）内に第２の深さ（ｄ２）まで、平行で横方向
    に離間された複数の第２溝（１０４）を形成する段階で
    あって、該第２溝（１０４）は各々、前記各第２溝（１
    ０４）の対向する両側面に、前記各第２溝（１０４）を
    規定する第２側面を有し、各第２溝（１０４）が前記第
    １溝（１０３）に対してある角度で各第１溝（１０３）
    と交差するように前記第２溝（１０４）を配置し、前記
    第１および第２の深さ（ｄ１，ｄ２）を合わせると前記
    平坦な基板（１００）の厚さよりも大きくなり、第２溝
    （１０４）が第１溝（１０３）と交差する各領域の部分
    において、前記基板（１００）を貫通する開口（１０
    ５）を形成する段階；前記各開口（１０５）内におい
    て、前記複数の第２溝（１０４）の各第２側面の少なく
    とも一方の上、および前記複数の第１溝（１０３）の各
    第１側面の少なくとも一方の上にゲート金属層（１０
    ７）を堆積する段階；および前記各ランド上にエミッタ
    物質（１１３）を堆積し、前記複数の第１溝（１０３）
    の第１側面上の前記ゲート金属層（１０７）と共に、前
    記各開口（１０５）内にエッジ・エミッタ（１１３）を
    形成する段階；から成ることを特徴とする方法。
JP16521796A 1995-06-08 1996-06-04 Ｆｅｄアレイ用エッジ電子エミッタ Pending JPH097533A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US489017 1990-03-06
US08/489,017 US5691600A (en) 1995-06-08 1995-06-08 Edge electron emitters for an array of FEDS

Publications (1)

Publication Number Publication Date
JPH097533A true JPH097533A (ja) 1997-01-10

Family

ID=23942061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16521796A Pending JPH097533A (ja) 1995-06-08 1996-06-04 Ｆｅｄアレイ用エッジ電子エミッタ

Country Status (5)

Country Link
US (1) US5691600A (ja)
EP (1) EP0747920A3 (ja)
JP (1) JPH097533A (ja)
KR (1) KR970003379A (ja)
TW (1) TW311233B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5848925A (en) * 1996-12-26 1998-12-15 Motorola Inc. Method for fabricating an array of edge electron emitters
US6262530B1 (en) * 1997-02-25 2001-07-17 Ivan V. Prein Field emission devices with current stabilizer(s)
US5777432A (en) * 1997-04-07 1998-07-07 Motorola Inc. High breakdown field emission device with tapered cylindrical spacers
JP2000100315A (ja) * 1998-07-23 2000-04-07 Sony Corp 冷陰極電界電子放出素子及び冷陰極電界電子放出表示装置
US6590320B1 (en) 2000-02-23 2003-07-08 Copytale, Inc. Thin-film planar edge-emitter field emission flat panel display
TWI287940B (en) * 2003-04-01 2007-10-01 Cabot Microelectronics Corp Electron source and method for making same
US7447298B2 (en) * 2003-04-01 2008-11-04 Cabot Microelectronics Corporation Decontamination and sterilization system using large area x-ray source
CN1707724A (zh) * 2004-06-07 2005-12-14 清华大学 场发射装置及其制造方法
US9536696B1 (en) 2016-02-02 2017-01-03 Elwha Llc Microstructured surface with low work function

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6515150A (ja) * 1965-11-23 1966-01-25
FR2260865B1 (ja) * 1974-02-12 1976-11-26 Thomson Csf
US4417184A (en) * 1980-08-04 1983-11-22 Matsushita Electric Industrial Co., Ltd. Picture image display apparatus
DE3544467A1 (de) * 1985-12-16 1987-08-20 Alexander Dr Phil Gschwandtner Aufbau einer elektronensteuereinrichtung (elektrodenplatte) fuer flache selbstleuchtende anzeigevorrichtungen
EP0500543A4 (en) * 1989-09-29 1992-11-19 Motorola, Inc. Flat panel display using field emission devices
US5142184B1 (en) * 1990-02-09 1995-11-21 Motorola Inc Cold cathode field emission device with integral emitter ballasting
US5214347A (en) * 1990-06-08 1993-05-25 The United States Of America As Represented By The Secretary Of The Navy Layered thin-edged field-emitter device
JP3353943B2 (ja) * 1992-06-01 2002-12-09 モトローラ・インコーポレイテッド 反転モード電子放出器
US5545946A (en) * 1993-12-17 1996-08-13 Motorola Field emission display with getter in vacuum chamber
US5502348A (en) * 1993-12-20 1996-03-26 Motorola, Inc. Ballistic charge transport device with integral active contaminant absorption means

Also Published As

Publication number Publication date
EP0747920A2 (en) 1996-12-11
EP0747920A3 (en) 1997-07-30
US5691600A (en) 1997-11-25
KR970003379A (ko) 1997-01-28
TW311233B (ja) 1997-07-21

Similar Documents

Publication Publication Date Title
US5920148A (en) Field emission display cell structure
US5509839A (en) Soft luminescence of field emission display
JP2003520386A (ja) 電子放出デバイスに適したパターン形成された抵抗体およびその製造方法
US5800232A (en) Plasma-addressed display panel and a method of manufacturing the same
JPH04137343A (ja) 画像表示装置
US5618216A (en) Fabrication process for lateral-emitter field-emission device with simplified anode
US5880554A (en) Soft luminescence of field emission display
JPH08287819A (ja) 電界効果電子放出素子及びその製造方法
JPH097533A (ja) Ｆｅｄアレイ用エッジ電子エミッタ
US5920151A (en) Structure and fabrication of electron-emitting device having focus coating contacted through underlying access conductor
US6329214B1 (en) Manufacture of field emission device
US5630741A (en) Fabrication process for a field emission display cell structure
US7615916B2 (en) Electron emission device including enhanced beam focusing and method of fabrication
WO1996036061A1 (en) Field emission display cell structure and fabrication process
US5811929A (en) Lateral-emitter field-emission device with simplified anode
JP2000123713A (ja) 電子放出素子およびその製造方法、ならびにこれを用いたディスプレイ装置
JP2000348601A (ja) 電子放出源及びその製造方法、並びにその電子放出源を用いたディスプレイ装置
KR940011723B1 (ko) Fed의 제조방법
JPH0787074B2 (ja) 電子放出素子およびその製造方法
KR100464306B1 (ko) 전계방출표시소자및그스페이서제조방법
JP3056040B2 (ja) 薄型表示装置
JPH0793097B2 (ja) 電子放出素子とその製造方法
KR101049821B1 (ko) 전자 방출 소자
JPH06131996A (ja) 電界放出型ディスプレイ装置
CN1180236A (zh) 场发射器件阵列的边缘电子发射体