[go: up one dir, main page]

JPH0974565A - 映像信号符号化システム用コントローラ - Google Patents

映像信号符号化システム用コントローラ

Info

Publication number
JPH0974565A
JPH0974565A JP8191427A JP19142796A JPH0974565A JP H0974565 A JPH0974565 A JP H0974565A JP 8191427 A JP8191427 A JP 8191427A JP 19142796 A JP19142796 A JP 19142796A JP H0974565 A JPH0974565 A JP H0974565A
Authority
JP
Japan
Prior art keywords
input
value
input value
control
supplying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8191427A
Other languages
English (en)
Inventor
Kim Seong-Jin
聖▲てい▼ 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daiu Denshi Kk
WiniaDaewoo Co Ltd
Original Assignee
Daiu Denshi Kk
Daewoo Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daiu Denshi Kk, Daewoo Electronics Co Ltd filed Critical Daiu Denshi Kk
Publication of JPH0974565A publication Critical patent/JPH0974565A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H04N19/149—Data rate or code amount at the encoder output by estimating the code amount by means of a model, e.g. mathematical model or statistical model
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H04N19/15—Data rate or code amount at the encoder output by monitoring actual compressed data size at the memory before deciding storage at the transmission buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H04N19/16—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter for a given display mode, e.g. for interlaced or progressive display mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/234—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs
    • H04N21/23406—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs involving management of server-side video buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/44004—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video buffer management, e.g. video decoder buffer or video display buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/107—Selection of coding mode or of prediction mode between spatial and temporal predictive coding, e.g. picture refresh
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/146—Data rate or code amount at the encoder output
    • H04N19/152—Data rate or code amount at the encoder output by measuring the fullness of the transmission buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Television Systems (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

(57)【要約】 【課題】 映像符号化システム用コントローラを提供
すること。 【解決手段】 符号化されるピクチャの種類とピクチ
ャの開始を示す信号とに応じて複数の制御信号を含む制
御シーケンスを生成するステートマシンと、制御シーケ
ンスに応じて、符号化されるマクロブロックのシーケン
シャル番号と予め定められた初期定数値とに基づいて予
め定められた一群の式を計算し、各マクロブロックに対
してインタ／イントラモード、フィールド／フレームモ
ード及び量子化パラメータを示す制御値の組を生成する
算術ユニットと、初期定数値の格納、初期定数値の算術
ユニットへの供給、算術ユニットで求められた制御値の
格納、映像符号化で用いられる前記制御値の供給のため
のメモリ及び入出力ユニットとを含むことを特徴とする
コントローラを提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は映像信号符号化シス
テムで用いられるコントローラに関する。特に、量子化
パラメータを決定することにより符号化システムからの
データの量を制御してバッファのオーバフローまたはア
ンダフローを避けるとともに、符号化におけるインタ
（フレーム間符号化）／イントラ（フレーム内符号化）
モード及びフィールド／フレームＤＣＴモードの決定も
行うコントローラに関する。
【０００２】
【従来の技術】近年の通信技術及び集積回路技術の発展
によりディジタル化された映像信号の伝送は広く行われ
るようになった。一連の映像「フレーム」からなる映像
信号がディジタル信号として表現される場合、とりわけ
高精細度テレビジョンシステムの場合、大量のディジタ
ルデータが生成され伝送される。しかしながら、通常の
伝送チャネル上の利用可能な周波数帯域幅は制限されて
いるので、そのチャネルを通じて大量のディジタルデー
タを伝送するためには、映像の画質を低下させることな
く伝送すべきデータの量を圧縮または低減するデータ圧
縮技術を用いる必要がある。これに関して、ディジタル
映像信号を圧縮するための幾つかの国際標準がこれまで
に提示されており、現在も引き続き研究されている。そ
のような国際標準の１つに、International Standard O
rganization（ＩＳＯ）及びInternational Electrotech
nical Commission（ＩＥＣ）の合同技術委員会の一部で
あるＭＰＥＧにより開発されたＩＳＯ／ＩＥＣ ＭＰＥ
Ｇ標準がある。この国際標準は、圧縮されたビットスト
リームのシンタックス及び復号化方法を規定している
が、符号化システムに採用されるアルゴリズムの多様さ
を許容するべく自由裁量にまかされる部分を残してい
る。本発明は、そのような符号化システムに適用するこ
とを意図しており、本発明の理解を容易にするため、Ｍ
ＰＥＧ映像圧縮アルゴリズムのうち幾つか関連する事項
について説明する。しかしながら、本発明は、本発明に
直接関連するＭＰＥＧアルゴリズムの特徴のいくつかを
有する他の映像符号化アルゴリズムにも適用し得ること
に注意されたい。
【０００３】ＭＰＥＧビデオシーケンスは連続的な画像
（ピクチャ）またはフレームのグループに分けることが
できる。各グループはＧＯＰ（Group of Pictures）と
して知られている。各ＧＯＰは複数の画像を含み、各画
像は複数のスライスに分けられる。更に、各スライスは
複数のマクロブロック（ＭＢ）からなり、各マクロブロ
ックは４つの８ｘ８輝度ブロックと２つの８ｘ８クロミ
ナンスブロックとよりなる。
【０００４】ＧＯＰには３つのタイプの画像が現れ得
る。その中の一つであるイントラモード画像またはＩピ
クチャは、他の画像から独立して圧縮される。他の２つ
のタイプは順方向予測動き補償画像（Ｐピクチャ）及び
双方向動き補償画像（Ｂピクチャ）である。
【０００５】動き補償は、連続的な画像の間で生じる冗
長度を減らす圧縮方法である。ＭＰＥＧでは、各ＭＢは
基準フレーム内の同一空間位置の１６×１６領域と比較
される。基準フレームとして過去の先行フレームを用い
て予測的に動き補償されたフレームがＰピクチャであ
る。このような予測方法を順方向予測（forward-in-tim
e prediction）という。Ｂピクチャでは、先行フレーム
に基づいた順方向予測だけでなく逆方向予測（backward
-in-time prediction）も行われる。Ｉピクチャにおい
ては、マクロブロック全体がイントラモードで符号化さ
れる。即ち、動き補償を考慮せずに独立して符号化され
る。Ｐピクチャ及びＢピクチャでは、マクロブロック単
位でイントラモード符号化またはインタモード符号化を
含み得る。ここで、インタモード符号化はフレーム間動
き補償を用いた符号化をいう。マクロブロックに対し２
つの符号化モードのうち一方を選択するため、最初に、
ＶＡＲ及びＶＡＲＯＲが次式のように計算される。
【０００６】
【数１】
【０００７】
【数２】
【０００８】ここで、Ｏ（ｉ，ｊ）は符号化されるべき
元のマクロブロック内の画素値を表し、Ｓ（ｉ，ｊ）は
通常の動き補償方法を用いて再構成されたマクロブロッ
ク内の画素値を表す。また、ａｖｅ［Ｏ（ｉ，ｊ）］は
マクロブロックのＯ（ｉ，ｊ）の平均値を表す。ＶＡＲ
はインタモードを、ＶＡＲＯＲはイントラモードを各々
用いたマクロブロックの符号化で得られるデータの量に
関連することに注意されたい。図５に示すように、イン
タモード／イントラモードは、ＶＡＲ及びＶＡＲＯＲの
値によって決定される。
【０００９】ＭＰＥＧ及び他の幾つかの圧縮標準では、
離散的コサイン変換（ＤＣＴ）が採用されている。２つ
のタイプのＤＣＴ（即ち、フィールド単位のＤＣＴまた
はフレーム単位のＤＣＴ）が、飛越し走査を行ってフレ
ームを規定するＭＰＥＧ符号化方法に於いて選択的に用
いられ得る。フレームを形成する水平ラインは奇数フィ
ールドと偶数フィールドに分けられる。ここで、偶数ラ
イン（ライン２、４、６、．．．）は偶数フィールド
を、奇数ライン（ライン１、３、５、．．．）は奇数フ
ィールドを形成する。ディジタル化された飛越し走査さ
れた映像信号は、フィールドモードまたはフレームモー
ドによって圧縮され得る。フィールドモードでは、各フ
レームは別々に取扱われる偶数フィールド及び奇数フィ
ールドに分けられる。フレームモードでは、対応する偶
数フィールド及び奇数フィールドのラインをインターリ
ーブすることにより、２つのフィールドは単一のフレー
ムとして処理される。どちらのモードも映像圧縮の全て
を満足させるものではない。所与の映像に対し、各フレ
ームは一方のフィールドに存在するラインの二倍のライ
ンを有するため、サンプル間の相関はより高く、その圧
縮性は向上する。しかしながら詳細に動くエリアでは、
フレームモードは、偶数フィールド及び奇数フィールド
のインターリーブによって見かけの垂直方向周波数が高
くなる影響を受ける。
【００１０】ＤＣＴ処理において、フィールド／フレー
ムＤＣＴモードはマクロブロック単位で選択される。Ｄ
ＣＴモードを決定する基準の１つを、下記の式を用いて
説明する（Test Model 4,ISO-IEC/JTC1/SC29/WG11/MPEG
93/225参照）。
【００１１】
【数３】
【００１２】
【数４】
【００１３】ＶＡＲ１がＶＡＲ２より大きいマクロブロ
ックの場合、フレーム単位のＤＣＴが用いられ、その逆
も同様である。
【００１４】フィールド単位のＤＣＴまたはフレーム単
位のＤＣＴによって得られたＤＣＴ係数は量子化され
る。この量子化は、ＤＣＴ係数のブロックをＷmn×ＱＰ
に分けることによって行われる。ここで、Ｗmnは重みフ
ァクターのマトリックスを表し、ＱＰは量子化パラメー
タを表す。重みファクターは、視覚的に余り重要でない
係数に対しては、より粗い量子化が適用されるように用
いられる。量子化パラメータＱＰは、ビットレートと映
像の質の間のトレードオフの関係を調節するための手段
として機能する。ＱＰは同一画像内でもＭＢによって変
わり得る。このような特徴（適応量子化として知られて
いる）によって、各フレームの異なる領域を、異なる量
子化ステップサイズで量子化することができる。
【００１５】量子化後、量子化された係数はハフマン符
号化のような可変長符号化（ＶＬＣ）を用いて符号化さ
れる。ＶＬＣの結果生じるデータの量は映像信号の特性
によって時間的に変化する。従って、符号化されたデー
タを与えられた伝送レートで送り出すためにレート制御
技術が必要である。前述したように、そのようなレート
コントローラは、例えばバッファの占有率（fullness）
及び入力映像のアクティビティ（activity）に従って量
子化パラメータＱＰを変更することによって、符号化さ
れるデータ量を制御する役目を果たす。
【００１６】マクロブロック単位で量子化パラメータを
変更してレート制御を行う方法の１つを以下に述べる。
レート制御方法は３つの過程、即ち、目標ビット割当て
過程（第１過程）、レート制御過程（第２過程）及び適
応量子化過程（第３過程）からなる。第１過程では、次
フレームの符号化に使用可能なビットの数が推定され
る。第２過程では、各マクロブロックに対する量子化パ
ラメータの基準値が仮想バッファを用いて決定される。
最後に、量子化パラメータの基準値がマクロブロックに
おける空間的アクティビティに従って調節され、量子化
パラメータが求められる。上記の各過程について以下に
より詳しく述べる。
【００１７】＜第１過程：ビット割当て＞あるタイプの
画像（Ｉ、ＰまたはＢピクチャ）が符号化された後、各
々の“グローバル複雑さ測定値（global complexity me
asure）”Ｘi、ＸpまたはＸbが次のように更新される。 Ｘi＝Ｓi×Ｑi 式（３Ａ） Ｘp＝Ｓp×Ｑp 式（３Ｂ） Ｘb＝Ｓb×Ｑb 式（３Ｃ） ここで、Ｓi、ＳpまたはＳbは各々に対応する画像の符
号化により発生したビット数を表し、Ｑi、ＱpまたはＱ
bは対応する画像内の全マクロブロックに対する実際の
量子化パラメータを平均することによって計算された量
子化パラメータの平均値を表す。
【００１８】符号化プロセスの開始の際、グローバル複
雑さ測定値の初期定数値が下記式のように定められる。 Ｘi＝１６０×BIT_RATE／１１５ 式（３Ｄ） Ｘp＝ ６０×BIT_RATE／１１５ 式（３Ｅ） Ｘb＝ ４２×BIT_RATE／１１５ 式（３Ｆ） ここで、BIT_RATEの値は、ビット／秒の単位で表された
予め決められた定数である。
【００１９】Ｘi、ＸpまたはＸbが決定された後、目標
ビット数（即ち、次画像の符号化に於いて発生されるビ
ットの推定数）が決定される。
【００２０】Ｉ、ＰまたはＢピクチャに対する目標ビッ
ト数（Ｔi、ＴpまたはＴb）は、下記式のように計算さ
れる。
【００２１】
【数５】
【００２２】
【数６】
【００２３】
【数７】
【００２４】ここで、Ｋp及びＫbは予め決められた定数
である。
【００２５】Ｒは、現ＧＯＰに割り当てられたビットの
残余数であり、画像が符号化されるたびに下記式のよう
に更新される。 Ｒ＝Ｒ−Ｓi（またはＳp、Ｓb） 式（５） ここで、Ｓi（またはＳp、Ｓb）は、フレームの符号化
により発生したビットの数である。
【００２６】あるＧＯＰの最初の画像が符号化される前
のＲの値は、下記式のように決定される。 Ｒ＝Ｇ＋Ｒ 式（６Ａ） Ｇ＝BIT_RATE×Ｎ／PICTURE_RATE 式（６Ｂ） ここで、ＮはそのＧＯＰ内の画像の数を表す定数であ
り、PICTURE_RATEの値は予め決められた値である。符号
化プロセスの開始に於いて、Ｒの初期定数値はゼロであ
る。
【００２７】上記の式（４Ａ）〜（４Ｃ）において、Ｎ
pはその時のＧＯＰにおける残りのＰピクチャの個数、
ＮbはＢピクチャの個数を表す。従って、あるＧＯＰに
対する処理の開始時、Ｎp及びＮbはそのＧＯＰに含まれ
るＰピクチャ及びＢピクチャの総数を各々表す。
【００２８】＜第２過程：レート制御＞本過程では、基
準量子化パラメータが仮想バッファの概念に基づいて各
マクロブロックに対して計算される。
【００２９】マクロブロックｊの符号化の前に、仮想バ
ッファの占有率が画像のタイプに応じて下記式のように
決定される。
【００３０】
【数８】
【００３１】
【数９】
【００３２】
【数１０】
【００３３】ここで、ｄ0 i、ｄ0 p及びｄ0 bは、ある画像
の開始における各画像タイプに対する仮想バッファの占
有率を表す。Ｂjはその時の画像内のマクロブロックｊ
までを符号化することにより発生されたビットの数を表
す。MB_cntは、その画像内のマクロブロックの個数を表
す。そして、ｄj i、ｄj p及びｄj bは、マクロブロックｊ
における各画像タイプに対する仮想バッファの占有率を
各々表す。
【００３４】画像の終わりにおける仮想バッファの占有
率（即ち、ｊ＝MB_cntのときのｄj i、ｄj p及びｄj b）
は、ｄ0 i、ｄ0 p及びｄ0 bとして、同一タイプの次画像を
符号化するのに用いられる。
【００３５】その後、マクロブロックｊに対する基準量
子化パラメータ（Ｑj）は、下記式のように決定され
る。 Ｑj＝（ｄj×３１）／ｒ 式（８） ここで、ｒ＝２×BIT_RATE／PICTURE_RATEであり、ｄj
は仮想バッファの占有率である。
【００３６】符号化プロセスの開始における仮想バッフ
ァの占有率は下記式のように定められる。 ｄ0 i＝１０×ｒ／３１ 式（７Ｄ） ｄ0 p＝Ｋp×ｄ0 i 式（７Ｅ） ｄ0 b＝Ｋb×ｄ0 i 式（７Ｆ）
【００３７】＜第３過程：適応量子化＞本過程では、各
マクロブロックの量子化の際に実際に用いられる更新さ
れた量子化パラメータ（modified quantization parame
ter：Mquant）が、映像の空間的アクティビティに基づ
いて、基準量子化パラメータから計算される。
【００３８】マクロブロックｊに対する空間的アクティ
ビティの測定値が、イントラ画素値を用いてマクロブロ
ックｊの４つの輝度フレーム編成されたブロックと４つ
のフィールド編成されたブロックとから、下記式のよう
に計算される。 ａｃｔj＝１＋min（var sblk） sblk＝１〜８ 式（９） ここで、var sblkは、以下の式（１０）で定められる。
【００３９】
【数１１】
【００４０】また、式（１０）のＰmeanは以下の式（１
１）で定められる。
【００４１】
【数１２】
【００４２】ここで、Ｐkは元のブロック内の画素値で
ある。
【００４３】フレーム編成されたブロックの場合、１つ
のブロックが８つの連続ラインを含むが、フィールド編
成されたブロックの場合は、偶数フィールドと奇数フィ
ールドのラインは分けられて、別個のブロックを形成す
る。
【００４４】その後、正規化されたａｃｔj（N_actj）
が式（１２）のように計算される。
【００４５】
【数１３】
【００４６】ここで、avg_actは、最後の画像に対するa
ctjの平均値である。最初の画像に於いてはavg_actは４
００である。
【００４７】その後、最後に、Mquantが下記式のように
計算される。 Mquantj＝Ｑj×N_actj 式（１３）
【００４８】Mquantjの最終的な値は１から３１の範囲
に限定され、量子化プロセスに於いて用いられる。
【００４９】このようにすることによって、符号化プロ
セスによって生じるビットの数が予め決められた値を越
える場合（バッファへの入力データが増加する場合）、
量子化ステップサイズを大きくし、そうでない場合は量
子化ステップサイズを小さくすることによって、バッフ
ァの占有率はある適当なレベルに保たれる。
【００５０】前述した３つのタスク（即ち、インタ／イ
ントラモード、フィールド／フレームモード及び量子化
パラメータの決定）は、一連の数学的プロセスに関連し
ている。これらのジョブを汎用プロセッサを用いて実行
することもできるが、そのような用途に合わせた回路を
設計することには速度の向上だけでなく、コスト低下の
効果もある。
【００５１】
【発明が解決しようとする課題】従って、本発明の主な
目的は、量子化パラメータを計算するとともに、インタ
／イントラモード及びフィールド／フレームＤＣＴモー
ドの決定も行うコントローラ及びその動作方法を提供す
ることにある。
【００５２】
【課題を達成するための手段】上記の目的を達成するた
めに、本発明によれば、映像信号符号化システムに用い
られ、インタ／イントラモード、フィールド／フレーム
モード及び量子化パラメータを決定するコントローラで
あって、前記映像信号は複数のＧＯＰを含み、各ＧＯＰ
のピクチャは３つの種類に分けられ、前記各ピクチャは
複数のマクロブロックに分けられ、前記符号化システム
はマクロブロック単位で映像信号を符号化し、前記コン
トローラは、符号化されるピクチャの種類と前記ピクチ
ャの開始を示す信号とに応じて、複数の制御信号を含む
制御シーケンスを生成するステートマシンと、前記制御
シーケンスに応じて、符号化されるマクロブロックのシ
ーケンシャル番号と、予め定められた初期定数値とに基
づいて、予め定められた一群の式を計算することによっ
て、前記ピクチャの各マクロブロックに対して、インタ
／イントラモード、フィールド／フレームモード及び量
子化パラメータを示す制御値の組を生成する算術ユニッ
トと、前記初期定数値の格納、前記初期定数値の前記算
術ユニットへの供給、前記算術ユニットで求められた前
記制御値の格納、及び映像符号化で用いられる前記制御
値の供給のためのメモリ及び入出力ユニットとを含むこ
とを特徴とする映像信号符号化システム用コントローラ
が提供される。
【００５３】
【発明の実施の形態】以下、本発明の好適実施例につい
て図面を参照しながら詳しく説明する。
【００５４】図１に、インタ／イントラモード、フィー
ルド／フレームモード及び量子化パラメータ（Mquant）
を決定する本発明のコントローラ１００を用いた従来の
映像信号符号化システムのブロック図を示す。
【００５５】まず、符号化されるべき映像信号の現フレ
ームのデータが、ＤＰＣＭ（差分パルス符号変調）ブロ
ック２００と動き補償（“ＭＣ”）ブロック５００へ入
力される。また、予測されたフレームデータが、ＭＣブ
ロック５００からＤＰＣＭブロック２００へ入力され
る。実際には、映像データは、符号化プロセスの全過程
に渡ってマクロブロック単位で供給され処理される。Ｄ
ＰＣＭブロック２００は、マクロブロックの符号化モー
ド、即ち、マクロブロックのインタ／イントラモードに
従って、予測されたフレームデータと現フレームデータ
との間の差分または現フレームデータそのもののいずれ
かをＤＣＴブロック２５０へ供給する。差分データまた
は現フレームデータは、例えばＤＣＴを用いてＤＣＴブ
ロック２５０で変換され、変換係数は量子化（“Ｑ”）
ブロック３００へ入力されて量子化される。その後、量
子化された変換係数は２つの信号経路を介して送られ
る。即ち、その一方は、エントロピー符号化器３５０で
あり、ここで送られたデータは、例えばランレングス符
号化と可変長符号化とを組み合わせて適用することによ
り符号化される。他方は逆量子化（“ＩＱ”）ブロック
４００であり、ここで量子化された変換係数は復元され
たフレームデータに逆変換される。復元されたフレーム
データはＭＣブロック５００へ入力され、ここで、予測
されたフレームデータが公知の動き推定及び補償技法を
用いて求められる。
【００５６】エントロピー符号化器３５０からの符号化
されたデータはバッファ６００へ入力されて対応する復
号化システムへ伝送される。
【００５７】本発明のコントローラ１００はインタ／イ
ントラモード、フィールド／フレームＤＣＴモード及び
量子化パラメータをマクロブロック単位で決定すると共
に、２つのモード決定結果をＤＰＣＭブロック２００
に、量子化パラメータをＱブロック３００へ供給する役
目を果たす。インタ／イントラモード信号に応じて、Ｄ
ＰＣＭブロック２００は予測されたフレームデータと現
フレームデータとの間の差分（インタモード）、または
現フレームデータそのもの（イントラモード）をＤＣＴ
ブロック２５０へ供給する。これらの差分または画素値
は８×８画素のブロックとして供給され、ブロック単位
でＤＣＴ処理が行われる。ＤＰＣＭブロック２００から
ＤＣＴブロック２５０へ供給されるこれらのブロックの
フォーマットは、フィールド／フレームＤＣＴモード信
号に依存する。フレームＤＣＴモードの場合、ＤＰＣＭ
ブロック２００はフレーム編成されたブロックを供給
し、フィールドＤＣＴモードの場合にはフィールド編成
されたブロックを供給する。それによってＤＣＴブロッ
ク２５０は、モードに応じてフィールドまたはフレーム
に基づいたＤＣＴ処理を行う。Ｑブロック３００に供給
された量子化パラメータは、量子化の粗さを調節するの
に用いられる。それによってバッファ６００の占有率が
制御される。
【００５８】図２を参照すると、図１に示されたコント
ローラ１００の詳細ブロック図が示されている。
【００５９】本発明のコントローラ１００では、上記し
た３タイプの決定に関わる全ての算術計算が、ステート
マシン１２０とメモリ及びＩ／Ｏ（入出力）ユニット１
４０とを用いて、算術ユニット１３０で行われる。
【００６０】このようなタスクを行うのに使用される入
力信号について説明する。これらの入力信号には、PIC_
SYNC、MBS、CLK、RESET、PIC_TYPE、BUF_FULL及び図１
のＤＰＣＭブロックからの差分データまたは現フレーム
データなどがある。これらの入力信号のうち、制御ユニ
ット１１０へ入力されるPIC_SYNC及びMBSは、各フレー
ム及びマクロブロックの始めを各々表す。RESET及びCLK
はシステム制御信号である。ステートマシン１２０へ入
力されるPIC_TYPEは、３つの画像タイプ、即ち、Ｉ、Ｐ
またはＢピクチャのうち、その時処理されているフレー
ムがどれに属するかを表す。PIC_SYNC、MBS及びPIC_TYP
Eは入力映像信号ストリームから得ることができる。バ
ッファ６００の状態を表すBUF_FULLは、算術ユニット１
３０へ入力される。
【００６１】上記した３つの決定をするには多くの初期
定数値が必要である。これらの値はシステムの仕様に基
づいて予め定められ、本発明のコントローラ１００へ入
力される。より詳しくは、コントローラ１００が計算を
行う前にラインＬ９０を介してメモリ及びＩ／Ｏユニッ
ト１４０へ入力される。前記した式に於いて、符号化プ
ロセス開始時のＸi、Ｘp、Ｘb、Ｒ、Ｎb及びＮpの初期
定数値やＫp、Ｋbが例として挙げられる。
【００６２】入力信号に応じて、制御ユニット１１０は
制御信号を生成し、ステートマシン１２０へ供給する。
まず、制御ユニット１１０は、コントローラ１００に於
いて画像単位の処理が行われるか、或いはマクロブロッ
ク単位の処理が行われるかを表すPRCS_PIC_MBを供給す
る。ここで、画像単位の処理及びマクロブロック単位の
処理とは各々前記の式に於いて画像単位またはマクロブ
ロック単位に行われる処理を意味する。画像単位の処理
の例としては、式（３Ａ）〜（３Ｃ）、式（４Ａ）〜
（４Ｃ）及び式（５）があり、マクロブロック単位の処
理としては式（１Ａ）及び（１Ｂ）、式（２Ａ）及び
（２Ｂ）、式（７Ａ）〜（７Ｃ）及び式（８）〜（１
３）がある。また、制御ユニット１１０はその時処理さ
れているマクロブロックを表すMB_NUMを生成し、算術ユ
ニット１３０へ供給する。
【００６３】入力信号、例えば、PIC_SYNC及びPRCS_PIC
_MBに応じて、ステートマシン１２０は一連の制御シー
ケンスを生成して算術ユニット１３０とメモリ及びＩ／
Ｏユニット１４０へ供給することによって、算術ユニッ
ト１３０が前記式のうちの１つを行うようにする。ステ
ートマシン１２０は、算術ユニット１３０に於いてどの
式が計算されるかに応じて予め定められた制御シーケン
スを生成するようにプログラムされている。
【００６４】メモリ及びＩ／Ｏユニット１４０は初期定
数値をホストプロセッサ（図示せず）からＬ９０上に受
けて格納するとともに、算術ユニット１３０の計算結果
をＬ５０上に受けて格納する。ステートマシン１２０か
らのＬ８０上の制御シーケンスに応じてメモリ及びＩ／
Ｏユニット１４０は制御され、格納した初期定数値及び
計算結果に含まれるテンポラリデータをＬ６０上に供給
する。ここで、テンポラリデータとはある式の計算によ
って生成されて他の式の計算にも用いられる値であり、
前のマクロブロック（または画像）に対する値を基に各
マクロブロック（または画像）に対し更新される値であ
る。前記した式に於いて、符号化処理中のＴi、Ｔp、Ｔ
b、Ｒ、ｄj i、ｄj p、ｄj bの値がテンポラリデータの例
である。メモリ及びＩ／Ｏユニット１４０は、計算の最
終結果、即ち、インタ／イントラモード、フィールド／
フレームＤＣＴモード、量子化パラメータを図１に示し
たＤＰＣＭブロック２００とＱブロック３００へ供給す
るように制御される。算術ユニット１３０とメモリ及び
Ｉ／Ｏユニット１４０の動作については、図３、図４を
参照してより詳細に説明される。
【００６５】図３には、図２のメモリ及びＩ／Ｏユニッ
ト１４０のブロック図が示されている。
【００６６】HOST_DATAは算術ユニット１３０における
式の計算に用いられる初期定数値を表す。式（４Ａ）〜
（４Ｃ）のBIT_RATE、PICTURE_RATE、Ｋp、Ｋb、符号化
プロセス開始時のＸi、Ｘp、Ｘb、Ｒ、Ｎp、Ｎb、
ｄ0 i、ｄ0 p及びｄ0 bがHOST_DATAとして供給される初期
定数値の例である。これらは、システムデザインに基づ
いて予め定められた多様な初期定数値を格納して供給す
る働きをするホストプロセッサから供給される。映像シ
ーケンスの符号化開始時に、全ての必要な定数がＬ９０
からＭＵＸ１６６を介してＲＡＭ１６０に供給され格納
される。上記した式の実行の際に算術ユニット１３０で
必要とされるときには、それらのデータはＲＡＭ１６０
からＬ６０を介して算術ユニット１３０へ供給される。
【００６７】算術ユニット１３０での計算結果もＬ５０
からＭＵＸ１６６を通じて入力されてＲＡＭ１６０に格
納される。このような計算結果の例として、Ｒ、Ｎp、
Ｎb、Ｔi、Ｔp、Ｔbがある。Ｒはその時のＧＯＰに割り
当てられたビットのうち、残っているビット量であっ
て、式（５）によって計算される。ＲはＲＡＭ１６０に
格納され、フレームが１枚符号化されるたび更新され
る。Ｎp及びＮbはその時のＧＯＰの残りのＰピクチャ及
びＢピクチャの数を表し、これらは式（４Ａ）〜（４
Ｃ）に従って目標ビット数Ｔi、Ｔp、Ｔbを計算するの
に用いられる。
【００６８】ST_WR_ADRSとHOST_WR_ADRSは、それぞれ算
術ユニット１３０から入力されるデータ及びHOST_DATA
をＲＡＭ１６０に書き込むのに用いられるアドレス信号
である。ST_WR_EN及びHORT_WR_ENは、ＲＡＭ１６０にデ
ータを格納する際、アクティブ状態になるイネーブル信
号である。
【００６９】初期定数値がＲＡＭ１６０に入力される
間、ＭＵＸ１６２、１６４、１６６は各々HOST_WR_ADR
S、HOST_WR_EN、HOST_DATAを選択する。HOST_WR_ADRSが
初期定数値が格納されるべきＲＡＭ１６０のアドレスを
表し、HOST_WR_ENはアクティブ状態になる。同様に、算
術ユニット１３０からの計算結果がＲＡＭ１６０に入力
される間、ＭＵＸ１６２、１６４、１６６は各々ST_WR_
ADRS、ST_WR_EN、Ｌ５０上のデータを選択する。ST_WR_
ADRSは計算結果が格納されるべきＲＡＭ１６０のアドレ
スを表し、ST_WR_ENはアクティブ状態になる。
【００７０】RD_ADRSは、ＲＡＭ１６０に格納されたデ
ータを読み出し、算術ユニット１３０、或いは図１のＤ
ＰＣＭまたはＱブロックに供給する場合に用いられるア
ドレス信号である。詳述すると、初期定数値または算術
ユニット１３０で計算されたテンポラリデータは、ＲＡ
Ｍ１６０から読み出され、Ｌ６０を介して算術ユニット
１３０に入力される。一方、３つの決定の最終結果、即
ち、インタ／イントラモード、フィールド／フレームＤ
ＣＴモード、及び量子化パラメータの決定結果Mquantｊ
は図１のＤＰＣＭブロック及びＱブロックへ供給され
る。
【００７１】図４を参照すると、図２の算術ユニット１
３０のブロック図が示されている。
【００７２】MB_NUM、BUF_FULLは各々制御ユニット１１
０、バッファ６００からＭＵＸ１３２ａへ入力される。
ＤＰＣＭブロック２００からの差分データまたは現フレ
ームデータもＭＵＸ１３２ａへ入力される。前述したよ
うに、初期定数値とテンポラリデータはメモリ及びＩ／
Ｏユニット１４０（より詳細にはＲＡＭ１６０）からＬ
６０を介して供給される。
【００７３】FR_EXT_SEL、REG_EN_X、REG_EN_Y、ＣＩ
Ｎ、OPERATION_SEL、FEED_BACK_SEL、DIV_START、QUOT_
EN、TO_RAM_SEL、WINDOW_PNT及びFR_RAM_PNTは図２のス
テートマシン１２０から供給される制御シーケンスに含
まれる制御信号である。図４に示されている算術ユニッ
ト１３０の構成要素はこの制御シーケンスによって算術
計算を行うように制御される。これらの制御信号の機能
を以下に説明する。
【００７４】（１）FR_RAM_PNT（またはWIN_PNT） バレルシフタ１３１（または１３６）へデータが入力さ
れるとき有効な信号である。FR_RAM_PNT（またはWIN_PN
T）の値はバレルシフタ１３１（または１３６）で入力
データが何ビットシフトされるかを表す。例えば、FR_R
AM_PNTが２の場合、バレルシフタ１３１の出力は入力の
４倍となる。
【００７５】（２）FR_EXT_SEL（またはFB_SEL） ＭＵＸ１３２ａ（または１３２ｂ）への入力のうちのい
ずれが選択されてレジスタ（Ｘ）１３３ａ（またはレジ
スタ（Ｙ）１３３ｂ）へ供給されるかを表す。
【００７６】（３）REG_EN_X（またはREG_EN_Y） データがレジスタ（Ｘ）１３３ａ（またはレジスタ
（Ｙ）１３３ｂ）に格納されるあいだ、有効な状態とな
る信号である。
【００７７】（４）ＣＩＮ、DIV_START、QUOT_START これらの信号は、計算ブロック１３４を制御するための
信号である。ＣＩＮは、ＡＤＤ（加算器）１３４ａがレ
ジスタ（Ｘ）１３３ａとレジスタ（Ｙ）１３３ｂの出力
を加算した結果を出力するか、あるいは加算結果に更に
１を加えるかを表す。DIV_STARTは、除算の開始をＤＩ
Ｖ（除算器）１３４ｄに知らせる。QUOT_ENは、除算の
結果、即ち、商がいつＤＩＶ１３４ｄから出力されるか
を表す。この信号は除算の開始からＤＩＶ１３４ｄの遅
延後に１クロックサイクルの間イネーブルされるべきで
ある。
【００７８】計算ブロックに含まれる他のブロック、即
ち、ＡＤＤ１３４ａ、ＳＵＢ（減算器）１３４ｂ、ＭＵ
Ｌ（乗算器）１３４ｃに対しては、初期または開始信号
は使用されないことに注意されたい。レジスタ（Ｘ）及
び／またはレジスタ（Ｙ）からデータを読み出すと、Ａ
ＤＤ、ＳＵＢ、ＭＵＬは開始信号を待つことなく演算を
実行する。また、ＡＤＤ、ＳＵＢ、ＭＵＬに対しては、
QUOT_ENに相当する信号も用いられない。計算を終了す
ると、ＡＤＤ１３４ａ、ＳＵＢ１３４ｂ、ＭＵＬ１３４
ｃはその結果をすぐに出力する。ＡＤＤ及びＳＵＢは遅
延なく結果を出力し、ＭＵＬ及びＤＩＶは予め定められ
た遅延後に結果を出力する。
【００７９】（５）OP_SEL ＭＵＸ１３５が計算ブロック１３４で得られた演算結果
の１つを選択するようにするための信号である。計算ブ
ロック１３４は、加、減、乗、除算を各々対応するブロ
ック、即ち、ＡＤＤ１３４ａ、ＳＵＢ１３４ｂ、ＭＵＬ
１３４ｃ、ＤＩＶ１３４ｄを用いて行う。これらの４つ
の演算の外に、計算ブロック１３４はＭＵＸ１３５と共
に、レジスタ（Ｘ）、レジスタ（Ｙ）からの２つのデー
タＡとＢを比較する。比較は、一方のデータ（Ｂ）を他
方のデータ（Ａ）から引き、その減算結果の符号に応じ
てＡまたはＢを選択することによりなされる。図４に示
されているようにＳＵＢ１３４ｂの出力のＭＳＢまたは
符号ビットがOP_SELの１ビットを形成しており、選択結
果に影響を与える。例えば、符号が‘＋’の場合ＭＵＸ
１３５の出力としてＡが選択され、そうでない場合Ｂが
選択される。
【００８０】（６）TO_RAM_SEL 算術ユニット１３０からデータがＲＡＭ１６０に格納さ
れているあいだ、有効な信号である。また、この信号
は、ＭＵＸ１３７への２つの入力、即ち、ＭＵＸ１３２
ａからの入力とバレルシフタ１３６からの入力のうちど
ちらがＲＡＭ１６０へ供給されるかを表す。
【００８１】以下、Ｔiを求める過程を例として、算術
ユニット１３０のサブブロックについて説明する。Ｔi
は式（４Ａ）に基づいて計算される。
【００８２】まず（Ｎp×Ｘp）／（Ｘi×Ｋp）を求める
過程を説明する。この過程は以下の１０ステップから構
成されている。各ステップに於いて、そのステップに割
当てられたタスクを実行するためステータマシン１２０
から供給される制御信号がその機能と共に指定されてい
る。各ステップに於いて指定されない残りの制御信号は
“Don't care”状態であって、これは対応するタスクを
遂行するのにその信号は関係ないということを意味す
る。
【００８３】［１］ ＲＡＭ １６０からレジスタ
（Ｘ）１３３ａへのＸiの読出し RD_ADRS：ＲＡＭ１６０でのＸiのアドレス FR_RAM_PNT：‘０’（ＲＡＭ１６０からのデータに２n
が乗じられないことを意味する。ｎは正の整数） FR_EXT_SEL：バレルシフタ１３１からの出力を選択 REG_EN_X：他の関係のないデータがレジスタ（Ｘ）のＸ
iに上書きされないようにレジスタ（Ｘ）を１クロック
の間イネーブル
【００８４】［２］ ＲＡＭ１６０からレジスタ（Ｙ）
１３３ｂへのＫpの読出し RD_ADRS：ＲＡＭ１６０でのＫpのアドレス FR_RAM_PNT：‘０’ FB_SEL：バレルシフタ１３１からの出力を選択 REG_EN_Y：他の関係のないデータがレジスタ（Ｙ）のＫ
pに上書きされないようにレジスタ（Ｙ）を１クロック
の間イネーブル
【００８５】［３］ Ｎpの読出し及びＸi× Ｋpの開始 ２つのタスクが同時に実行される。Ｘi×Ｋpを開始する
のに制御信号は必要でない。以下の制御信号はＮpの読
出しのためのものである。 RD_ADRS：ＲＡＭ１６０でのＮpのアドレス FR_RAM_PNT：‘０’ FR_EXT_SEL：バレルシフタ１３１からの出力を選択 REG_EN_X：レジスタ（Ｘ）を１クロックの間イネーブル
【００８６】［４］ ＲＡＭ１６０からのＸpの読出し RD_ADRS：ＲＡＭ１６０でのＸpのアドレス FR_RAM_PNT：‘０’ FB_SEL：バレルシフタ１３１からの出力を選択 REG_EN_Y： レジスタ（Ｙ）を１クロックの間イネーブ
ル
【００８７】［５］ Ｎp×Ｘpの開始 制御信号は必要でない。
【００８８】［６］ Ｘi×Ｋpの終了及びその結果のＲ
ＡＭ１６０への書き込み OP_SEL：ＭＵＬ１３４Ｃの出力を選択 WIN_PNT：‘０’（ＭＵＸ１３５からのデータに２nが乗
じられないという意味） TO_RAM_SEL：バレルシフタ１３６の出力を選択し、これ
をＲＡＭ１６０へ供給
【００８９】［７］ ＲＡＭ１６０からのＸi×Ｋpの読
出し RD_ADRS：ＲＡＭ１６０でのＸi×Ｋpのアドレス FR_RAM_PNT：‘０’（ＲＡＭ１６０からのデータに２n
が乗じられないことを表す） FR_EXT_SEL：バレルシフタ１３１からの出力を選択 REG_EN_X： レジスタ（Ｘ）を１クロックの間イネーブ
ル
【００９０】［８］ Ｎp×Ｘpの終了及びその結果のレ
ジスタ（Ｙ）へのフィードバック OP_SEL：ＭＵＬ１３４Ｃの出力を選択 WIN_PNT：‘０’ FB_SEL：バレルシフタ１３６からの出力を選択 REG_EN_X：レジスタ（Ｘ）を１クロックの間ディスエー
ブル REG_EN_Y：レジスタ（Ｙ）を１クロックの間イネーブル
【００９１】［９］ （Ｎp×Ｘp）／（Ｘi×Ｋp）の開
始 DIV_START： ＤＩＶ１３４ｄへの除算の開始の通知
【００９２】［１０］ （Ｎp×Ｘp）／（Ｘi×Ｋp）の
終了及びその結果のＲＡＭ１６０への書き込み QUOT_EN：除算結果をＭＵＸ１３５に供給 OP_SEL：ＤＩＶ１３４ｄの出力を選択 WIN_PNT：‘０’ TO_RAM_SEL：バレルシフタ１３６の出力を選択 ST_WR_ADRS：（Ｎp×Ｘp）／（Ｘi×Ｋp）を書き込むべ
きアドレス ST_WR_EN：ＲＡＭ１６０の書き込みをイネーブル
【００９３】上記したステッ［１］乃至［１０］と同様
な方法で、（Ｎb×Ｘb）／（Ｘi×Ｋb）が計算され、Ｒ
ＡＭ１６０に格納される。この結果は、FB_SELとREG_EN
_Yに基づいて、レジスタ（Ｙ）１３３ｂにも入力され
る。その後、ステップ［１１］乃至［１７］が続けられ
る。
【００９４】［１１］ （Ｎp×Ｘp）／（Ｘi×Ｋp）の
レジスタ（Ｘ）１３３ａへの読出しステップ［１］と同
様である。このデータはステップ［１０］でＲＡＭ１６
０に格納されたものである。
【００９５】［１２］ １＋（Ｎb×Ｘb）／（Ｘi×
Ｋb）＋（Ｎp×Ｘp）／（Ｘi×Ｋp）の計算及びその結
果のレジスタ（Ｙ）への入力 ＣＩＮ：２つのデータの加算結果に１が加えられること
を意味 OP_SEL：ＡＤＤ１３４ａの出力を選択 WIN_PNT：‘０’ FB_SEL：バレルシフタ１３６の出力を選択 REG_EN_Y：１クロックの間イネーブル
【００９６】［１３］ ＲＡＭ１６０からレジスタ
（Ｘ）１３３ａへのＲの読出しステップ［１］と同様で
ある。
【００９７】［１４］ Ｒ／（１＋（Ｎb×Ｘb）／（Ｘ
i×Ｋb）＋（Ｎp×Ｘp）／（Ｘi×Ｋp））の計算を開始 DIV_START：ＤＩＶ１３４ｄに除算の開始を通知
【００９８】［１５］ Ｒ／（１＋（Ｎb×Ｘb）／（Ｘ
i×Ｋb）＋（Ｎp×Ｘp）／（Ｘi×Ｋp））の計算の終了
及びその結果のレジスタ（Ｙ）への入力 QUOT_EN：除算結果をＭＵＸ１３５に供給 OP_SEL：ＤＩＶ１３４ｄの出力を選択 WIN_PNT：‘０’ FB_SEL：バレルシフタ１３６の出力を選択 REG_EN_Y：１クロックの間イネーブル
【００９９】［１６］ ＲＡＭ１６０からレジスタ
（Ｘ）１３３ａへのBIT_RATE／（８×PICTURE_RATE）の
読出しステップ［１］と同様である。
【００１００】［１７］ Ｒ／（１＋（Ｎb×Ｘb）／
（Ｘi×Ｋb）＋（Ｎp×Ｘp）／（Ｘi×Ｋp））とBIT_RA
TE／（８×PICTURE_RATE）とを比較し、より大きい方を
選択してＲＡＭ１６０に格納 OP_SEL：レジスタ（Ｘ）またはレジスタ（Ｙ）の出力の
うち一方をＳＵＢ１３４ｂの出力のＭＳＢ（符号ビッ
ト）に応じて選択 WIN_PNT：‘０’ TO_RAM_SEL：バレルシフタ１３６の出力を選択 ST_WR_ADRS：Ｔiの書き込みアドレス ST_WR_EN：ＲＡＭ１６０の書き込み動作をイネーブル
【００１０１】上記の過程を１ステップずつ行うことに
よって、加算、乗算、除算、比較演算、ＲＡＭ１６０か
らのデータ取り出し、ＲＡＭ１６０へのデータの格納を
含む式（４Ａ）で与えられるＴiの計算がなされる。他
の式も同様の方法で計算することができる。式の計算結
果を得ることによって本発明のコントローラ１００が行
うべき３つの判断がなされる。
【００１０２】上記において、本発明の特定の実施例に
ついて説明したが、本明細書に記載した特許請求の範囲
を逸脱することなく、当業者は種々の変更を加え得るこ
とは勿論である。
【００１０３】
【発明の効果】従って、本発明によれば、量子化パラメ
ータの計算、インタ／イントラモード及びフィールド／
フレームＤＣＴモードの決定を効果的に行うコントロー
ラが提供される。
【図面の簡単な説明】
【図１】本発明のコントローラを採用した映像信号符号
化システムのブロック図である。
【図２】本発明のコントローラのブロック図である。
【図３】図２のメモリ及び入出力ユニットのブロック図
である。
【図４】図２の算術ユニットのブロック図である。
【図５】ＶＡＲとＶＡＲＯＲによってインタ／イントラ
モードを決定する方法の例示図である。
【符号の説明】
１００ コントローラ １１０ 制御ユニット １２０ ステートマシン １３０ 算術ユニット １３１、１３６ バレルシフタ １３２ａ、１３２ｂ、１３５、１３７ ＭＵＸ １３３ａ レジスタ（Ｘ） １３３ｂ レジスタ（Ｙ） １３４ａ ＡＤＤ（加算器） １３４ｂ ＳＵＢ（減算器） １３４ｃ ＭＵＬ（乗算器） １３４ｄ ＤＩＶ（除算器） １４０ メモリ及びＩ／Ｏユニット １６０ ＲＡＭ １６２、１６４、１６６ ＭＵＸ ２００ ＤＰＣＭブロック ２５０ ＤＣＴブロック ３００ Ｑ（量子化）ブロック ３５０ エントロピー符号化器 ４００ ＩＱ（逆量子化）ブロック ４５０ ＩＤＣＴ（逆離散コサイン変換）ブロック ５００ ＭＣ（動き補償）ブロック ６００ バッファ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 映像信号符号化システムに用いられ、
    インタ／イントラモード、フィールド／フレームモード
    及び量子化パラメータを決定するコントローラであっ
    て、前記映像信号は複数のＧＯＰを含み、各ＧＯＰのピ
    クチャは３つの種類に分けられ、前記各ピクチャは複数
    のマクロブロックに分けられ、前記符号化システムはマ
    クロブロック単位で映像信号を符号化し、 前記コントローラは、 符号化されるピクチャの種類と前記ピクチャの開始を示
    す信号とに応じて、複数の制御信号を含む制御シーケン
    スを生成するステートマシンと、 前記制御シーケンスに応じて、符号化されるマクロブロ
    ックのシーケンシャル番号と、予め定められた初期定数
    値とに基づいて、予め定められた一群の式を計算するこ
    とによって、前記ピクチャの各マクロブロックに対し
    て、インタ／イントラモード、フィールド／フレームモ
    ード及び量子化パラメータを示す制御値の組を生成する
    算術ユニットと、 前記初期定数値の格納、前記初期定数値の前記算術ユニ
    ットへの供給、前記算術ユニットで求められた前記制御
    値の格納、及び映像符号化で用いられる前記制御値の供
    給のためのメモリ及び入出力ユニットとを含むことを特
    徴とする映像信号符号化システム用コントローラ。
  2. 【請求項２】 前記メモリ及び入出力ユニットが、 前記初期定数値及び前記制御値を格納するメモリ手段
    と、 前記制御シーケンスに応じて前記制御値及び前記初期定
    数値を供給する読出し手段と、 前記制御シーケンスに応じて前記制御値を前記メモリ手
    段へ入力して格納する書き込み手段とを含むことを特徴
    とする請求項１に記載の映像信号符号化システム用コン
    トローラ。
  3. 【請求項３】 前記制御シーケンスが、 前記初期定数値及び前記制御値が格納される前記メモリ
    手段内の位置を表す書き込みアドレス信号と、 前記初期定数値または前記制御値が前記メモリ手段に格
    納されるときアクティブ状態になる書き込みイネーブル
    信号と、 供給される前記初期定数値と前記制御値の前記メモリ手
    段内の位置を表す読出しアドレス信号とを含むことを特
    徴とする請求項２に記載の映像信号符号化システム用コ
    ントローラ。
  4. 【請求項４】 前記算術ユニットが、前記予め定めら
    れた一群の式の計算過程に於いてテンポラリデータを生
    成し、 前記テンポラリデータも前記メモリ手段に格納され、 前記読出し手段は前記制御シーケンスに応じて前記テン
    ポラリデータの読み出しも行い、 前記書き込み手段は前記制御シーケンスに応じて前記テ
    ンポラリデータの前記メモリ手段への書き込みも行うこ
    とを特徴とする請求項２に記載の映像信号符号化システ
    ム用コントローラ。
  5. 【請求項５】 前記制御シーケンスが、 前記初期定数値、前記制御値及び前記テンポラリデータ
    が格納される前記メモリ手段内の位置を表す書き込みア
    ドレス信号と、 前記初期定数値、前記制御値または前記テンポラリデー
    タの中の１つが前記メモリ手段に格納されるとき、アク
    ティブ状態になる書き込みイネーブル信号と、 供給される前記初期定数値、前記制御値及び前記テンポ
    ラリデータの前記メモリ手段内の位置を表す読出しアド
    レス信号とを含むことを特徴とする請求項４に記載の映
    像信号符号化システム用コントローラ。
  6. 【請求項６】 前記算術ユニットが、 第１組の入力値の中から第１入力値を選択する第１入力
    手段と、 前記第１入力手段に於いて選択された前記第１入力値を
    含む第２組の入力値の中から第２入力値を選択する第２
    入力手段と、 前記第１入力値と前記第２入力値を各々貯蔵する第１及
    び第２レジスタと、 前記第１及び第２入力値に対し、加算、減算、乗算、除
    算及び比較を行って、加算結果、減算結果、乗算結果、
    除算結果及び比較結果を含む計算結果の組を供給する計
    算手段と、 前記計算結果のうちの１つを選択する選択手段と、 前記選択された計算結果または前記第１入力値を前記第
    ２組の入力値の１つとして前記第２入力手段へ供給する
    か、あるいは前記メモリ及び入出力ユニットへ供給する
    出力手段とを含むことを特徴とする請求項１に記載の映
    像信号符号化システム用コントローラ。
  7. 【請求項７】 前記計算手段が、 前記第１入力値と前記第２入力値とを加えることによっ
    て加算結果を供給する加算手段と、 前記第１入力値から前記第２入力値を引いて、絶対値と
    符号からなる減算結果を供給する減算手段と、 前記第１入力値と前記第２入力値とが入力されてから予
    め定められた第１遅延時間が経過した後に前記第１入力
    値と前記第２入力値とを乗じることによって、乗算結果
    を供給する乗算手段と、 前記第１入力値と前記第２入力値とが入力されてから予
    め定められた第２遅延時間が経過した後に前記第１入力
    値を前記第２入力値で割ることによって、除算結果を供
    給する除算手段とを含むことを特徴とする請求項６に記
    載の映像信号符号化システム用コントローラ。
  8. 【請求項８】 前記算術ユニットが、 第１組の入力値の中から第１入力値を選択する第１入力
    手段と、 前記第１入力手段に於いて選択された前記第１入力値を
    含む第２組の入力値の中から第２入力値を選択する第２
    入力手段と、 前記第１入力値と前記第２入力値を各々貯蔵する第１及
    び第２レジスタと、 前記第１及び第２入力値に対し、加算、減算、乗算、除
    算及び比較を行って、加算結果、減算結果、乗算結果、
    除算結果及び比較結果を含む計算結果の組を供給する計
    算手段と、 前記計算結果のうちの１つを選択する選択手段と、 前記選択された計算結果または前記第１入力値を前記第
    ２組の入力値の１つとして前記第２入力手段へ供給する
    か、あるいは前記メモリ及び入出力ユニットへ供給する
    出力手段とを含み、 前記計算手段が、 前記第１入力値と前記第２入力値とを加えることによっ
    て加算結果を供給する加算手段と、 前記第１入力値から前記第２入力値を引いて、絶対値と
    符号からなる減算結果を供給する減算手段と、 前記第１入力値と前記第２入力値とが入力されてから予
    め定められた第１遅延時間が経過した後に前記第１入力
    値と前記第２入力値とを乗じることによって、乗算結果
    を供給する乗算手段と、 前記第１入力値と前記第２入力値とが入力されてから予
    め定められた第２遅延時間が経過した後に前記第１入力
    値を前記第２入力値で割ることによって、除算結果を供
    給する除算手段とを含むことを特徴とする請求項３に記
    載の映像信号符号化システム用コントローラ。
  9. 【請求項９】 前記制御シーケンスが、 前記第１組の入力値のうちどの入力値が第１入力値とし
    て選択されるかを示す第１入力選択信号と、 前記第２組の入力値のうちどの入力値が第２入力値とし
    て選択されるかを示す第２入力選択信号と、 第１レジスタに前記第１入力値が格納されるよう前記第
    １レジスタをイネーブルする第１レジスタイネーブル信
    号と、 第２レジスタに前記第２入力値が格納されるよう前記第
    ２レジスタをイネーブルする第２レジスタイネーブル信
    号と、 前記加算手段が前記加算結果に１を加えるか否かを表す
    加算制御信号と、 前記除算手段に除算を開始させる除算開始信号と、 前記除算手段による除算の終了を示す除算終了信号と、 前記選択手段によって前記計算結果のうちのどれが選択
    されるかを示す動作選択信号であって、該動作信号に応
    じて比較結果が選択される場合、前記選択手段は該動作
    選択信号と前記減算結果の符号とに応じて、第１入力値
    または第２入力値のいずれかを選択する動作選択信号
    と、 前記選択された計算結果または第１入力値が、前記出力
    手段によって前記第２組の入力値の１つとして前記第２
    入力手段へ供給されるか、あるいは前記メモリ及び入出
    力ユニットへ供給されるかを示す選択信号とを含むこと
    を特徴とする請求項８に記載の映像信号符号化システム
    用コントローラ。
  10. 【請求項１０】 映像信号符号化システムに用いら
    れ、インタ／イントラモード、フィールド／フレームモ
    ード及び量子化パラメータを決定するコントローラであ
    って、前記映像信号は複数のＧＯＰを含み、各ＧＯＰの
    ピクチャは３つの種類に分けられ、各ピクチャは複数の
    マクロブロックに分けられ、前記符号化システムはマク
    ロブロック単位で映像信号を符号化し、 前記コントローラは、 符号化されるピクチャの種類と、前記ピクチャの開始を
    示す信号と、符号化されるマクロブロックの開始を示す
    信号とに応じて、複数の制御信号を含む制御シーケンス
    を生成するとともに、前記符号化されるマクロブロック
    のシーケンシャル番号を表す信号を供給する手段と、 前記制御シーケンスに応じて、前記符号化されるマクロ
    ブロックのシーケンシャル番号と、予め定められた初期
    定数値とに基づいて、予め定められた一群の式を計算す
    ることによって、前記ピクチャの各マクロブロックに対
    して、インタ／イントラモード、フィールド／フレーム
    モード及び量子化パラメータを示す制御値の組を生成す
    る算術ユニットと、 前記初期定数値の格納、前記初期定数値の前記算術ユニ
    ットへの供給、前記算術ユニットで求められた前記制御
    値の格納、及び映像符号化で用いられる前記制御値の供
    給のためのメモリ及び入出力ユニットとを含むことを特
    徴とする映像信号符号化システム用コントローラ。
JP8191427A 1995-06-30 1996-07-01 映像信号符号化システム用コントローラ Pending JPH0974565A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1995P19181 1995-06-30
KR1019950019181A KR0153671B1 (ko) 1995-06-30 1995-06-30 고선명 텔레비젼 엔코더의 레이트 콘트롤러

Publications (1)

Publication Number Publication Date
JPH0974565A true JPH0974565A (ja) 1997-03-18

Family

ID=19419527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8191427A Pending JPH0974565A (ja) 1995-06-30 1996-07-01 映像信号符号化システム用コントローラ

Country Status (7)

Country Link
US (1) US5777680A (ja)
EP (1) EP0751687B1 (ja)
JP (1) JPH0974565A (ja)
KR (1) KR0153671B1 (ja)
CN (1) CN1183770C (ja)
DE (1) DE69637873D1 (ja)
IN (1) IN189975B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970057947A (ko) * 1995-12-28 1997-07-31 배순훈 영상 부호화기에서의 타입 결정 및 버퍼 제어 장치
US6263020B1 (en) * 1996-12-24 2001-07-17 Intel Corporation Method and apparatus for bit rate control in a digital video system
US6633609B1 (en) * 1996-12-24 2003-10-14 Intel Corporation Method and apparatus for bit rate control in a digital video environment for arbitrary bandwidth
JP3588970B2 (ja) 1997-04-30 2004-11-17 ソニー株式会社 信号符号化方法、信号符号化装置、信号記録媒体及び信号伝送方法
KR100281463B1 (ko) * 1998-03-14 2001-02-01 전주범 물체 기반 부호화 시스템의 보조 정보 부호화 장치
JP2000059793A (ja) * 1998-08-07 2000-02-25 Sony Corp 画像復号装置及び画像復号方法
US7228429B2 (en) * 2001-09-21 2007-06-05 E-Watch Multimedia network appliances for security and surveillance applications
US6263019B1 (en) * 1998-10-09 2001-07-17 Matsushita Electric Industrial Co., Ltd. Variable rate MPEG-2 video syntax processor
US6625215B1 (en) * 1999-06-07 2003-09-23 Lucent Technologies Inc. Methods and apparatus for context-based inter/intra coding mode selection
US7616690B2 (en) 2000-10-31 2009-11-10 Imec Method and apparatus for adaptive encoding framed data sequences
US8824553B2 (en) 2003-05-12 2014-09-02 Google Inc. Video compression method
US8542731B2 (en) 2004-06-18 2013-09-24 Thomson Licensing Method and apparatus for video codec quantization
US8325796B2 (en) 2008-09-11 2012-12-04 Google Inc. System and method for video coding using adaptive segmentation
TW201028018A (en) * 2009-01-07 2010-07-16 Ind Tech Res Inst Encoder, decoder, encoding method and decoding method
US20110292247A1 (en) * 2010-05-27 2011-12-01 Sony Corporation Image compression method with random access capability
EP2606648A1 (en) 2010-10-05 2013-06-26 General instrument Corporation Coding and decoding utilizing adaptive context model selection with zigzag scan
US8938001B1 (en) 2011-04-05 2015-01-20 Google Inc. Apparatus and method for coding using combinations
US9154799B2 (en) 2011-04-07 2015-10-06 Google Inc. Encoding and decoding motion via image segmentation
US8891627B1 (en) 2011-04-18 2014-11-18 Google Inc. System and method for coding video using color segmentation
US8891616B1 (en) 2011-07-27 2014-11-18 Google Inc. Method and apparatus for entropy encoding based on encoding cost
US9247257B1 (en) 2011-11-30 2016-01-26 Google Inc. Segmentation based entropy encoding and decoding
US9262670B2 (en) 2012-02-10 2016-02-16 Google Inc. Adaptive region of interest
US11039138B1 (en) 2012-03-08 2021-06-15 Google Llc Adaptive coding of prediction modes using probability distributions
US9774856B1 (en) 2012-07-02 2017-09-26 Google Inc. Adaptive stochastic entropy coding
US9509998B1 (en) 2013-04-04 2016-11-29 Google Inc. Conditional predictive multi-symbol run-length coding
US9392288B2 (en) 2013-10-17 2016-07-12 Google Inc. Video coding using scatter-based scan tables
US9179151B2 (en) 2013-10-18 2015-11-03 Google Inc. Spatial proximity context entropy coding
US9392272B1 (en) 2014-06-02 2016-07-12 Google Inc. Video coding using adaptive source variance based partitioning
US9578324B1 (en) 2014-06-27 2017-02-21 Google Inc. Video coding using statistical-based spatially differentiated partitioning

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1311063C (en) * 1988-12-16 1992-12-01 Tokumichi Murakami Digital signal processor
JPH03129987A (ja) * 1989-10-14 1991-06-03 Sony Corp 映像信号符号化装置及び映像信号符号化方法
JP3085465B2 (ja) * 1989-10-31 2000-09-11 オリンパス光学工業株式会社 画像データの符号化装置および符号化方法
DE69033946T2 (de) * 1989-12-25 2002-11-21 Mitsubishi Denki K.K., Tokio/Tokyo Kodierungsgerät
US5146324A (en) * 1990-07-31 1992-09-08 Ampex Corporation Data compression using a feedforward quantization estimator
GB9022326D0 (en) * 1990-10-15 1990-11-28 British Telecomm Signal coding
US5317397A (en) * 1991-05-31 1994-05-31 Kabushiki Kaisha Toshiba Predictive coding using spatial-temporal filtering and plural motion vectors
US5144424A (en) * 1991-10-15 1992-09-01 Thomson Consumer Electronics, Inc. Apparatus for video data quantization control
US5231484A (en) * 1991-11-08 1993-07-27 International Business Machines Corporation Motion video compression system with adaptive bit allocation and quantization
US5227878A (en) * 1991-11-15 1993-07-13 At&T Bell Laboratories Adaptive coding and decoding of frames and fields of video
JPH05167998A (ja) * 1991-12-16 1993-07-02 Nippon Telegr & Teleph Corp <Ntt> 画像の符号化制御処理方法
US5426463A (en) * 1993-02-22 1995-06-20 Rca Thomson Licensing Corporation Apparatus for controlling quantizing in a video signal compressor
US5469208A (en) * 1993-05-26 1995-11-21 Intel Corporation Dequantization using decrements and multiply
US5467372A (en) * 1993-07-21 1995-11-14 Rohm Co., Ltd. Multi channel ADPCM compression and expansion device
BE1007808A3 (nl) * 1993-11-30 1995-10-24 Philips Electronics Nv Inrichting voor het coderen van een videosignaal.
US5461422A (en) * 1994-05-23 1995-10-24 Industrial Technology Research Institute Quantizer with automatic pre-threshold

Also Published As

Publication number Publication date
US5777680A (en) 1998-07-07
DE69637873D1 (de) 2009-04-30
EP0751687A3 (en) 1998-11-18
EP0751687A2 (en) 1997-01-02
KR970004810A (ko) 1997-01-29
IN189975B (ja) 2003-05-24
KR0153671B1 (ko) 1998-11-16
CN1143301A (zh) 1997-02-19
EP0751687B1 (en) 2009-03-18
CN1183770C (zh) 2005-01-05

Similar Documents

Publication Publication Date Title
JPH0974565A (ja) 映像信号符号化システム用コントローラ
JP3954656B2 (ja) 画像符号化装置及び方法
JP3711571B2 (ja) 画像符号化装置及び画像符号化方法
US20010046263A1 (en) Video encoding apparatus that adjusts code amount by skipping encoding of image data
EP1833256B1 (en) Selection of encoded data, setting of encoded data, creation of recoded data, and recoding method and device
KR20010021879A (ko) 코딩 시스템의 매크로 블록 기반 비율을 제어하기 위한장치 및 방법
JPH07288810A (ja) 動画符号化方法
JP3755155B2 (ja) 画像符号化装置
JP2002511668A (ja) ３：２プルダウンビデオ情報を含むビデオ情報ストリームの適応エンコーディング速度制御を実行する方法および装置
JPH0865678A (ja) 動画像符号化方式
KR100269424B1 (ko) 영상부호화시스템의콘트롤러
JP2000165884A (ja) フィ―ルド／フレ―ムに対する決定ステップ及び運動ベクトルｄｃｔを有するビデオピクチャ圧縮及びコ―ディング
JP3508916B2 (ja) 動画像可変ビットレート符号化方法および装置
JPH09322176A (ja) 符号化モード選択方法、動画像符号化装置、符号化方法、記録方法、及び伝送方法
US20060239347A1 (en) Method and system for scene change detection in a video encoder
JP4264571B2 (ja) ディジタル画像復号装置及び方法、並びに記録媒体
JP2007228519A (ja) 画像符号化装置及び画像符号化方法
JP3480067B2 (ja) 画像符号化装置及び方法
JP3812269B2 (ja) 動画像符号化装置及びその方法
JPH10108197A (ja) 画像符号化装置、画像符号化制御方法および画像符号化制御用プログラムを記録した媒体
KR100209417B1 (ko) 비디오 신호 부호화 시스템 제어기
KR100809013B1 (ko) 복잡도 가변형 동영상 부호화 장치 및 그 방법
JP4127006B2 (ja) 画像信号の符号化装置および符号化方法
JP2007110672A (ja) 符号化方法
JP2001119698A (ja) Ｄｃｔ及び予測エラー係数のフィルタリングによるビデオ画像の活動の測定

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070221

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080318

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080418

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090203