JPH0964030A - シリコン酸化膜の作製方法 - Google Patents
シリコン酸化膜の作製方法Info
- Publication number
- JPH0964030A JPH0964030A JP21436295A JP21436295A JPH0964030A JP H0964030 A JPH0964030 A JP H0964030A JP 21436295 A JP21436295 A JP 21436295A JP 21436295 A JP21436295 A JP 21436295A JP H0964030 A JPH0964030 A JP H0964030A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- substrate
- silicon oxide
- silicon
- electron beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Physical Or Chemical Processes And Apparatus (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 基板を高温にさらすことなく、シリコン基板
表面の所望領域だけに成膜することができるシリコン酸
化膜の作製方法を提供しようとするものである。 【解決手段】 真空容器にシリコン原料ガスと酸素含有
ガスを導入し、シリコン基板の所定部位にシリコン酸化
膜を作製する方法において、ビーム径を１０オングスト
ローム〜１ｍｍの範囲に絞った電子線を走査するか、前
記基板を移動してシリコン酸化膜作製部位に照射し、シ
リコン酸化膜を形成することを特徴とするシリコン酸化
膜の作製方法である。
表面の所望領域だけに成膜することができるシリコン酸
化膜の作製方法を提供しようとするものである。 【解決手段】 真空容器にシリコン原料ガスと酸素含有
ガスを導入し、シリコン基板の所定部位にシリコン酸化
膜を作製する方法において、ビーム径を１０オングスト
ローム〜１ｍｍの範囲に絞った電子線を走査するか、前
記基板を移動してシリコン酸化膜作製部位に照射し、シ
リコン酸化膜を形成することを特徴とするシリコン酸化
膜の作製方法である。
Description
【０００１】
【産業上の利用分野】本発明は、シリコン基板の所定部
位にシリコン酸化膜を作製する方法に関し、具体的に
は、電解効果トランジスタのゲート酸化膜、素子間分離
用のアイソレーション膜、外界からの素子保護用パッシ
ベーション膜等、半導体デバイスに使用するシリコン酸
化膜の作製方法に関する。
位にシリコン酸化膜を作製する方法に関し、具体的に
は、電解効果トランジスタのゲート酸化膜、素子間分離
用のアイソレーション膜、外界からの素子保護用パッシ
ベーション膜等、半導体デバイスに使用するシリコン酸
化膜の作製方法に関する。
【０００２】
【従来の技術】従来、シリコン基板上にシリコン酸化膜
を形成する方法として、熱酸化法が知られている。熱酸
化法には、スチーム酸化、ドライ酸化、ウエット
酸化などがあるが、いずれもシリコン基板表面のシリコ
ンと酸素分子との熱反応により、基板全面に酸化膜を形
成する方法である。図３は、従来の熱酸化法で作製され
たシリコン酸化膜の断面を示した図である。シリコン基
板１を加熱装置３で加熱して基板全面にシリコン酸化膜
２を作製する様子を示したものである。
を形成する方法として、熱酸化法が知られている。熱酸
化法には、スチーム酸化、ドライ酸化、ウエット
酸化などがあるが、いずれもシリコン基板表面のシリコ
ンと酸素分子との熱反応により、基板全面に酸化膜を形
成する方法である。図３は、従来の熱酸化法で作製され
たシリコン酸化膜の断面を示した図である。シリコン基
板１を加熱装置３で加熱して基板全面にシリコン酸化膜
２を作製する様子を示したものである。
【０００３】上記の熱酸化法では、成膜速度を上げるた
めに基板温度を１０００℃以上に加熱して酸化膜を形成
しているが、半導体集積回路の高集積化に伴い、上記の
加熱は他の成長膜の特性を変化させる恐れが高く、低温
の成膜法が要望されていた。そこで、紫外線をシリコン
基板及び原料ガスに照射してそれぞれを励起して低温で
シリコン基板を形成する方法が提案された。
めに基板温度を１０００℃以上に加熱して酸化膜を形成
しているが、半導体集積回路の高集積化に伴い、上記の
加熱は他の成長膜の特性を変化させる恐れが高く、低温
の成膜法が要望されていた。そこで、紫外線をシリコン
基板及び原料ガスに照射してそれぞれを励起して低温で
シリコン基板を形成する方法が提案された。
【０００４】
【発明が解決しようとする課題】しかし、上記の酸化膜
形成方法では、基板全面に酸化膜が形成されるため、半
導体デバイスを構成するためには、別途リソグラフィや
エッチング等の工程が必要になる。また、上記工程は、
成長膜の不純物混入の原因となり、膜質を劣化させる恐
れがあるため、デバイス作製において問題となる。
形成方法では、基板全面に酸化膜が形成されるため、半
導体デバイスを構成するためには、別途リソグラフィや
エッチング等の工程が必要になる。また、上記工程は、
成長膜の不純物混入の原因となり、膜質を劣化させる恐
れがあるため、デバイス作製において問題となる。
【０００５】そこで、本発明は、上記の欠点を解消し、
基板を高温にさらすことなく、シリコン基板表面の所望
領域だけに成膜することができるシリコン酸化膜の作製
方法を提供しようとするものである。
基板を高温にさらすことなく、シリコン基板表面の所望
領域だけに成膜することができるシリコン酸化膜の作製
方法を提供しようとするものである。
【０００６】
【課題を解決するための手段】本発明は、真空容器にシ
リコン原料ガスと酸素含有ガスを導入し、シリコン基板
の所定部位にシリコン酸化膜を作製する方法において、
ビーム径を１０オングストローム〜１ｍｍの範囲に絞っ
た電子線を走査するか、前記基板を移動してシリコン酸
化膜作製部位に照射し、シリコン酸化膜を形成すること
を特徴とするシリコン酸化膜の作製方法である。
リコン原料ガスと酸素含有ガスを導入し、シリコン基板
の所定部位にシリコン酸化膜を作製する方法において、
ビーム径を１０オングストローム〜１ｍｍの範囲に絞っ
た電子線を走査するか、前記基板を移動してシリコン酸
化膜作製部位に照射し、シリコン酸化膜を形成すること
を特徴とするシリコン酸化膜の作製方法である。
【０００７】
【発明の実施の形態】図１は、本発明の方法を実施する
ための成膜装置の概念図である。まず、真空容器５内の
移動ステージ１０上にシリコン基板１を設置し、高真空
に排気した後、シリコン基板１の背面を加熱装置３で必
要に応じて加熱し、次に、真空容器５内にシラン系ガス
１１をノズル１２から、酸素含有ガス１３をノズル１４
からそれぞれ導入する。電子線４は、電子銃６を構成す
るブランキング装置８のアパーチャー９を通過した後、
偏向電極７により走査させ、シリコン基板１の所定の領
域に照射することによって、該領域にシリコン酸化膜２
を堆積する。
ための成膜装置の概念図である。まず、真空容器５内の
移動ステージ１０上にシリコン基板１を設置し、高真空
に排気した後、シリコン基板１の背面を加熱装置３で必
要に応じて加熱し、次に、真空容器５内にシラン系ガス
１１をノズル１２から、酸素含有ガス１３をノズル１４
からそれぞれ導入する。電子線４は、電子銃６を構成す
るブランキング装置８のアパーチャー９を通過した後、
偏向電極７により走査させ、シリコン基板１の所定の領
域に照射することによって、該領域にシリコン酸化膜２
を堆積する。
【０００８】本発明における電子線の照射条件として
は、電流密度が０．０１ｍＡ／ｃｍ2〜１０００Ａ／ｃ
ｍ2 、好ましくは０．１ｍＡ／ｃｍ2 〜１００Ａ／ｃｍ
2 、より好ましくは０．１Ａ／ｃｍ2 〜１０Ａ／ｃｍ2
の範囲で選択することにより、電子線を走査させながら
描画する際の成膜速度を速くし、膜質を向上させること
ができる。
は、電流密度が０．０１ｍＡ／ｃｍ2〜１０００Ａ／ｃ
ｍ2 、好ましくは０．１ｍＡ／ｃｍ2 〜１００Ａ／ｃｍ
2 、より好ましくは０．１Ａ／ｃｍ2 〜１０Ａ／ｃｍ2
の範囲で選択することにより、電子線を走査させながら
描画する際の成膜速度を速くし、膜質を向上させること
ができる。
【０００９】また、電子線のエネルギーは、１００ｅＶ
〜２０ｋｅＶ、好ましくは１００〜１０００ｅＶの範囲
を選択することにより、成長膜に影響を与えることな
く、成膜速度を速くし、膜質を向上させることができ
る。電子線の照射角は任意の方向で良い。基板に垂直で
あれば基板表面の凹凸によらず、電子線のプロファィル
に応じた均一な酸化膜が得られる。基板に斜めに入射す
ると、照射角度を基板と水平に近い角度とし、ビームを
偏向することによりバッシベーション膜等の大面積酸化
膜を作製することができる。
〜２０ｋｅＶ、好ましくは１００〜１０００ｅＶの範囲
を選択することにより、成長膜に影響を与えることな
く、成膜速度を速くし、膜質を向上させることができ
る。電子線の照射角は任意の方向で良い。基板に垂直で
あれば基板表面の凹凸によらず、電子線のプロファィル
に応じた均一な酸化膜が得られる。基板に斜めに入射す
ると、照射角度を基板と水平に近い角度とし、ビームを
偏向することによりバッシベーション膜等の大面積酸化
膜を作製することができる。
【００１０】真空容器に原料ガスを導入するときの圧力
は、１０-4〜１０-6Ｔｏｒｒ、好ましくは５×１０-6〜
５×１０-5Ｔｏｒｒの範囲が、成膜速度を速くし、良質
の膜を得るのに適している。シリコン基板の温度は、室
温から２００℃の範囲で選択すると、成膜速度が速く、
良質の膜が得られる。
は、１０-4〜１０-6Ｔｏｒｒ、好ましくは５×１０-6〜
５×１０-5Ｔｏｒｒの範囲が、成膜速度を速くし、良質
の膜を得るのに適している。シリコン基板の温度は、室
温から２００℃の範囲で選択すると、成膜速度が速く、
良質の膜が得られる。
【００１１】本発明では、電子線のビーム径を１０オン
グストローム〜１ｍｍの範囲に絞ることにより、所望形
状の部位にシリコン酸化膜を容易に作製することができ
る。
グストローム〜１ｍｍの範囲に絞ることにより、所望形
状の部位にシリコン酸化膜を容易に作製することができ
る。
【００１２】シリコン原料ガスとしては、ＳｉＨ4 ，Ｓ
ｉ2 Ｈ6 ，Ｓｉ2 Ｈ2 Ｃｌ4 などを使用することがで
き、また、酸素含有ガスとしては、Ｏ2 ，Ｎ2 Ｏ，ＮＯ
等を使用することができる。シリコン原料ガスと酸素含
有ガスの混合比は、Ｏ／Ｓｉの原子比で０．１〜１０、
好ましくは１〜４、特に好ましくは１．５〜２．５の範
囲が適している。
ｉ2 Ｈ6 ，Ｓｉ2 Ｈ2 Ｃｌ4 などを使用することがで
き、また、酸素含有ガスとしては、Ｏ2 ，Ｎ2 Ｏ，ＮＯ
等を使用することができる。シリコン原料ガスと酸素含
有ガスの混合比は、Ｏ／Ｓｉの原子比で０．１〜１０、
好ましくは１〜４、特に好ましくは１．５〜２．５の範
囲が適している。
【００１３】
【実施例】図１の成膜装置を用いてシリコン基板の表面
にシリコン酸化膜を形成した。まず、シリコン基板を設
置し、真空容器を２．０×１０-10 Ｔｏｒｒに真空排気
した後、Ｓｉ2 Ｈ6 を１．２×１０-5Ｔｏｒｒ、Ｏ2 を
６×１０-6Ｔｏｒｒとなるように導入した。基板温度は
室温とした。電子線は、エネルギーを１０００ｅＶ、電
流密度を０．２ｍＡ／ｃｍ2 とし、ビーム径を０．５ｍ
ｍとして走査しながらシリコン基板上に垂直に照射して
図２の描画パターンに沿ってシリコン酸化膜を形成し
た。描画パターンは、直径０．５ｍｍの点描画１５、幅
０．５ｍｍの線走査１６及び３ｍｍ×４．４ｍｍの面走
査１７からなり、それぞれの成膜時間は、３０分間、４
時間及び４時間とした。得られた膜厚は、それぞれ２５
００オングストローム、３００オングストローム及び１
００オングストロームであった。
にシリコン酸化膜を形成した。まず、シリコン基板を設
置し、真空容器を２．０×１０-10 Ｔｏｒｒに真空排気
した後、Ｓｉ2 Ｈ6 を１．２×１０-5Ｔｏｒｒ、Ｏ2 を
６×１０-6Ｔｏｒｒとなるように導入した。基板温度は
室温とした。電子線は、エネルギーを１０００ｅＶ、電
流密度を０．２ｍＡ／ｃｍ2 とし、ビーム径を０．５ｍ
ｍとして走査しながらシリコン基板上に垂直に照射して
図２の描画パターンに沿ってシリコン酸化膜を形成し
た。描画パターンは、直径０．５ｍｍの点描画１５、幅
０．５ｍｍの線走査１６及び３ｍｍ×４．４ｍｍの面走
査１７からなり、それぞれの成膜時間は、３０分間、４
時間及び４時間とした。得られた膜厚は、それぞれ２５
００オングストローム、３００オングストローム及び１
００オングストロームであった。
【００１４】
【発明の効果】本発明は、上記の構成を採用することに
より、次のような効果を得ることができる。 本発明の電子線を走査することにより、任意形状のシ
リコン酸化膜をシリコン基板上に描画することができる
ため、従来法におけるリソグラフィやエッチング工程を
省略することが可能になった。 シリコン基板を室温か比較的低温で成膜することがで
きるため、他の成長膜の損傷を防止することが可能にな
った。 高真空中で成膜することができるので、不純物濃度の
少ない優れたシリコン酸化膜の作製が可能になった。
より、次のような効果を得ることができる。 本発明の電子線を走査することにより、任意形状のシ
リコン酸化膜をシリコン基板上に描画することができる
ため、従来法におけるリソグラフィやエッチング工程を
省略することが可能になった。 シリコン基板を室温か比較的低温で成膜することがで
きるため、他の成長膜の損傷を防止することが可能にな
った。 高真空中で成膜することができるので、不純物濃度の
少ない優れたシリコン酸化膜の作製が可能になった。
【図１】本発明の方法を実施するための成膜装置の概念
図である。
図である。
【図２】実施例で成膜した酸化膜パターン図である。
【図３】従来の熱酸化法による酸化膜作製状況を説明す
るための説明図である。
るための説明図である。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336
Claims (2)
- 【請求項１】 真空容器にシリコン原料ガスと酸素含有
ガスを導入し、シリコン基板の所定部位にシリコン酸化
膜を作製する方法において、ビーム径を１０オングスト
ローム〜１ｍｍの範囲に絞った電子線を走査するか、前
記基板を移動してシリコン酸化膜作製部位に照射し、シ
リコン酸化膜を形成することを特徴とするシリコン酸化
膜の作製方法。 - 【請求項２】 電子線のエネルギーを１００ｅＶ〜２０
ｋｅＶで、かつ、電流密度を０．０１ｍＡ／ｃｍ2 〜１
０００Ａ／ｃｍ2 の範囲の電子線を用いることを特徴と
する請求項１記載のシリコン酸化膜の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21436295A JP3592806B2 (ja) | 1995-08-23 | 1995-08-23 | シリコン酸化膜の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21436295A JP3592806B2 (ja) | 1995-08-23 | 1995-08-23 | シリコン酸化膜の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0964030A true JPH0964030A (ja) | 1997-03-07 |
| JP3592806B2 JP3592806B2 (ja) | 2004-11-24 |
Family
ID=16654537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21436295A Expired - Fee Related JP3592806B2 (ja) | 1995-08-23 | 1995-08-23 | シリコン酸化膜の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3592806B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000065611A1 (en) * | 1999-04-22 | 2000-11-02 | Seiko Instruments Inc. | Method of forming conducting transparent film, method of repairing wiring connection, and apparatus for forming conducting transparent film |
| US20100147807A1 (en) * | 2008-12-15 | 2010-06-17 | Samsung Electronics Co., Ltd. | Electron beam annealing apparatuses and annealing methods using the same |
| JP2012158831A (ja) * | 2011-01-30 | 2012-08-23 | Fei Co | 材料を付着させる方法 |
| JP2013207005A (ja) * | 2012-03-28 | 2013-10-07 | Meidensha Corp | 酸化膜の形成方法 |
-
1995
- 1995-08-23 JP JP21436295A patent/JP3592806B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000065611A1 (en) * | 1999-04-22 | 2000-11-02 | Seiko Instruments Inc. | Method of forming conducting transparent film, method of repairing wiring connection, and apparatus for forming conducting transparent film |
| US20100147807A1 (en) * | 2008-12-15 | 2010-06-17 | Samsung Electronics Co., Ltd. | Electron beam annealing apparatuses and annealing methods using the same |
| US8445366B2 (en) * | 2008-12-15 | 2013-05-21 | Samsung Electronics Co., Ltd. | Electron beam annealing apparatus and annealing methods using the same |
| JP2012158831A (ja) * | 2011-01-30 | 2012-08-23 | Fei Co | 材料を付着させる方法 |
| US9951417B2 (en) | 2011-01-30 | 2018-04-24 | Fei Company | Method of depositing material |
| JP2013207005A (ja) * | 2012-03-28 | 2013-10-07 | Meidensha Corp | 酸化膜の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3592806B2 (ja) | 2004-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5232749A (en) | Formation of self-limiting films by photoemission induced vapor deposition | |
| JPH03114049A (ja) | シリコンシャドウマスク形成方法 | |
| US5591492A (en) | Process for forming and etching a film to effect specific crystal growth from activated species | |
| US4914059A (en) | Process for the heat flash vapour phase deposition of an insulating layer on a III-V material substrate and its application to the production of a MIS structure | |
| US4918028A (en) | Process for photo-assisted epitaxial growth using remote plasma with in-situ etching | |
| JPH09102596A (ja) | 量子ドットの製造方法及び量子ドット装置 | |
| JPH0964030A (ja) | シリコン酸化膜の作製方法 | |
| US6344082B1 (en) | Fabrication method of Si nanocrystals | |
| RU2141699C1 (ru) | Способ формирования твердотельных наноструктур | |
| EP0684632B1 (en) | Method of forming a film at low temperature for a semiconductor device | |
| JPS6223450B2 (ja) | ||
| JPS5982732A (ja) | 半導体装置の製造方法 | |
| EP0243074B1 (en) | Process for forming deposited film | |
| JP4939037B2 (ja) | シリコン薄膜の製造方法 | |
| JP2826972B2 (ja) | 化合物半導体の極微細パターン形成方法 | |
| JP3132963B2 (ja) | シリコン酸化膜の形成方法 | |
| JP2858095B2 (ja) | 化合物半導体の微細埋込構造の形成方法 | |
| Sasaoka et al. | Self-limiting adsorption of thermally cracked SiCl2H2 on Si surfaces | |
| JPS63199429A (ja) | 半導体微細加工方法および半導体微細埋込構造形成方法 | |
| JP2003013208A (ja) | ガスクラスターイオンビームによる薄膜形成方法 | |
| JPH01197393A (ja) | 分子線エピタキシャル成長方法 | |
| JPH0869960A (ja) | 無機レジスト描画装置及び描画方法 | |
| JP2717165B2 (ja) | 化合物半導体の構造形成方法 | |
| CN119653895A (zh) | 一种消除电池poly层气流印与白边的方法 | |
| JPH09110594A (ja) | Ｓｉ基板上へのＡｌ２Ｏ３単結晶膜のヘテロエピタキシャル成長 方法及び該方法に使用する装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040826 |
|
| LAPS | Cancellation because of no payment of annual fees |