JPH0963993A - Semiconductor wafer dicing method, dicing apparatus, diode pellet manufacturing method, and diode pellet - Google Patents
Semiconductor wafer dicing method, dicing apparatus, diode pellet manufacturing method, and diode pelletInfo
- Publication number
- JPH0963993A JPH0963993A JP21641695A JP21641695A JPH0963993A JP H0963993 A JPH0963993 A JP H0963993A JP 21641695 A JP21641695 A JP 21641695A JP 21641695 A JP21641695 A JP 21641695A JP H0963993 A JPH0963993 A JP H0963993A
- Authority
- JP
- Japan
- Prior art keywords
- dicing
- wafer
- semiconductor wafer
- diode
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】
【目的】 半導体素子の組み立て工程における作業効率
の向上、ダイシング時の半導体素子の損傷の低減、半導
体ウェハの利用効率の向上を実現する。
【構成】 サブストレート11の素子形成面10Aの側
に積層されたエピタキシャル層12に所定のピッチで格
子状に配列されるようにドープ部13および電極部14
を形成し、ドープ部13および電極部14の周囲に絶縁
層15、所定の幅のスクライブライン領域17が配置し
た構成のダイオード素子を形成した半導体ウェハ10に
対して、素子形成面10Aのスクライブライン領域17
に対応するように、ウェハ裏面10Bの側からダイシン
グブレード51でダイシングを行うことにより、ダイオ
ードペレットDを切り出す。ダイオードペレットDは、
素子形成面10Aの側を底部とし、ウェハ裏面10Bの
側を頂部とする略角錐台形を呈する。
(57) [Summary] [Objective] To improve work efficiency in the process of assembling a semiconductor device, reduce damage to the semiconductor device during dicing, and improve utilization efficiency of a semiconductor wafer. [Structure] A doped portion 13 and an electrode portion 14 are arranged on the epitaxial layer 12 laminated on the element formation surface 10A side of the substrate 11 so as to be arranged in a lattice pattern at a predetermined pitch.
To the semiconductor wafer 10 in which the diode element having the structure in which the insulating layer 15 and the scribe line region 17 having a predetermined width are arranged around the doped portion 13 and the electrode portion 14 is formed, the scribe line of the element formation surface 10A is formed. Area 17
The diode pellet D is cut out by performing dicing with the dicing blade 51 from the side of the wafer back surface 10B so as to correspond to. The diode pellet D is
It has a substantially truncated pyramid shape with the element formation surface 10A side as the bottom and the wafer back surface 10B side as the top.
Description
【0001】[0001]
【産業上の利用分野】本発明は半導体ウェハのダイシン
グ技術およびダイオードペレットの製造技術に関し、特
に、微細なサイズのダイオードペレットの製造に適用し
て有効な技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor wafer dicing technique and a diode pellet manufacturing technique, and more particularly to a technique effective when applied to the production of fine size diode pellets.
【0002】[0002]
【従来の技術】従来、半導体装置の製造工程において
は、ウェハプロセスで半導体ウェハ上に一括して形成さ
れた複数の半導体素子をダイシングによって個別に分離
することが行われていた。また、ウェハプロセスでは、
薄膜の形成やエッチング等を繰り返すことにより、半導
体ウェハの一主面である素子形成面に格子状に配列され
た領域に半導体素子が形成され、ダイシングでは前記各
領域の境界部(スクライブライン)に沿ってブレード等
のダイシングツールを移動させることにより半導体素子
を個別に切断して分離するが、ダイシングツールの位置
決め等のために、半導体ウェハの表面の位置合わせマー
クやスクライブラインを認識すべく、半導体ウェハの表
面からのダイシングが一般に用いられていた。2. Description of the Related Art Conventionally, in a manufacturing process of a semiconductor device, a plurality of semiconductor elements collectively formed on a semiconductor wafer by a wafer process have been individually separated by dicing. In the wafer process,
By repeating thin film formation, etching, etc., semiconductor elements are formed in regions arranged in a grid on the element formation surface, which is one main surface of the semiconductor wafer, and in dicing, the boundary parts (scribe lines) of the respective areas are formed. The semiconductor elements are individually cut and separated by moving a dicing tool such as a blade along the semiconductor chip, but in order to identify the alignment marks and scribe lines on the surface of the semiconductor wafer for positioning the dicing tool, the semiconductor Dicing from the surface of the wafer was commonly used.
【0003】なお、半導体ウェハのダイシング技術につ
いては、たとえば、日刊工業新聞社、1994年11月
30日発行、日本半導体製造装置協会編「半導体製造装
置用語辞典」P244、等の文献に記載されている。The semiconductor wafer dicing technology is described in, for example, the Nikkan Kogyo Shimbun, published on November 30, 1994, "Semiconductor Manufacturing Equipment Term Dictionary" P244, edited by the Japan Semiconductor Manufacturing Equipment Association. There is.
【0004】[0004]
【発明が解決しようとする課題】ところが、上述の従来
技術のように、半導体ウェハの表面側からのダイシング
では、たとえば、ダイオードペレット等の半導体素子の
製造工程では以下のような技術的課題があることが判明
した。However, in the dicing from the front surface side of the semiconductor wafer as in the above-mentioned conventional technique, for example, the following technical problems are encountered in the process of manufacturing a semiconductor element such as a diode pellet. It has been found.
【0005】すなわち、半導体ウェハからダイオードを
製造する場合、半導体ウェハの素子形成面側に格子状に
配列された領域にアノードまたはカソードとなる素子構
造を形成し、領域境界に沿って切断して得られるペレッ
ト(ダイオードペレット)のウェハ裏面側に対応する部
位を反対極のカソードまたはアノードとして用いるが、
半導体ウェハの平面内の素子寸法が半導体ウェハの厚さ
寸法と同程度の微細なダイオードペレットを製造する場
合、ペレットがサイコロ状になるため、アノードとカソ
ードの各々に配線構造を接続する組み立て工程等におい
て、ダイオードペレットの姿勢が一定せず、いわゆる
“ペレット立ち”が発生して組み立て工程での作業効率
が低下する。That is, when a diode is manufactured from a semiconductor wafer, an element structure serving as an anode or a cathode is formed in a region arranged in a grid on the device formation surface side of the semiconductor wafer, and the element structure is cut along the region boundary. The part corresponding to the back surface side of the wafer (diode pellet) to be used is used as the cathode or anode of the opposite pole,
When manufacturing a fine diode pellet whose device dimensions in the plane of the semiconductor wafer are the same as the thickness dimension of the semiconductor wafer, the pellet becomes a dice shape, so the assembly process to connect the wiring structure to each anode and cathode, etc. In the above, the attitude of the diode pellet is not constant, so-called "pellet standing" occurs, and the work efficiency in the assembly process is reduced.
【0006】また、半導体ウェハの表面側からのダイシ
ングでは、微小面積のアノードやカソードが切断時のク
ラック等によって損傷されやすいという問題がある。Further, in dicing from the surface side of the semiconductor wafer, there is a problem that the anode and the cathode having a small area are easily damaged by cracks at the time of cutting.
【0007】さらに、半導体ウェハの表面側からのダイ
シングでは、ダイシングブレードによる切断代を見込ん
で、素子の配列間隔を大きくする必要があり、半導体ウ
ェハの表面内での素子寸法が半導体ウェハの厚さと同程
度の微細な寸法のダイオードペレットの場合には、切断
代が、1枚の半導体ウェハから製造できるダイオードペ
レットの個数の減少に与える影響が大きくなり、半導体
ウェハの利用効率が低下する、という問題がある。Further, in dicing from the surface side of the semiconductor wafer, it is necessary to increase the arrangement interval of the elements in consideration of the cutting allowance by the dicing blade, and the element size on the surface of the semiconductor wafer depends on the thickness of the semiconductor wafer. In the case of diode pellets of the same fine dimension, the cutting margin has a large effect on the reduction in the number of diode pellets that can be manufactured from one semiconductor wafer, and the utilization efficiency of the semiconductor wafer decreases. There is.
【0008】本発明の目的は、半導体素子の組み立て工
程における作業効率を向上させることが可能な半導体ウ
ェハのダイシング技術を提供することにある。An object of the present invention is to provide a semiconductor wafer dicing technique capable of improving work efficiency in a semiconductor element assembling process.
【0009】本発明の他の目的は、ダイシング時の半導
体素子の損傷を低減して歩留りを向上させることが可能
な半導体ウェハのダイシング技術を提供することにあ
る。Another object of the present invention is to provide a dicing technique for a semiconductor wafer which can reduce the damage of the semiconductor element during dicing and improve the yield.
【0010】本発明のさらに他の目的は、1枚の半導体
ウェハから製造できる半導体素子の個数を増加させるこ
とが可能な半導体ウェハのダイシング技術を提供するこ
とにある。Still another object of the present invention is to provide a semiconductor wafer dicing technique capable of increasing the number of semiconductor elements that can be manufactured from one semiconductor wafer.
【0011】本発明のさらに他の目的は、組み立て工程
における作業効率を向上させることが可能なダイオード
ペレットを提供することにある。Still another object of the present invention is to provide a diode pellet capable of improving work efficiency in the assembly process.
【0012】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
【0013】[0013]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.
【0014】本発明のダイシング技術では、複数の半導
体素子が一括して形成された半導体ウェハにおいて素子
形成面とは反対側のウェハ裏面側からダイシングを行う
ようにしたものである。ダイシングツールとしては、た
とえばダイシングブレードの場合、切断動作を行う外周
部の断面が略V字形あるいはU字形とする。In the dicing technique of the present invention, dicing is performed from the back surface side of the wafer, which is the side opposite to the element formation surface, in the semiconductor wafer in which a plurality of semiconductor elements are collectively formed. As a dicing tool, for example, in the case of a dicing blade, the cross section of the outer peripheral portion for performing the cutting operation is substantially V-shaped or U-shaped.
【0015】また、本発明は、半導体ウェハの裏面側か
ら、半導体ウェハの表面側の半導体素子形成領域の切断
位置を認識する機構を備え、半導体ウェハの裏面側から
ダイシングを行うダイシング装置を提供する。Further, the present invention provides a dicing apparatus which has a mechanism for recognizing the cutting position of the semiconductor element forming region on the front surface side of the semiconductor wafer from the back surface side of the semiconductor wafer, and which performs dicing from the back surface side of the semiconductor wafer. .
【0016】また、本発明のダイオードペレットは、ア
ノードおよびカソードの各々が頂部または底部に配置さ
れた略角錐台形を呈するものである。Further, the diode pellet of the present invention has a substantially truncated pyramid shape in which the anode and the cathode are arranged at the top or the bottom.
【0017】[0017]
【作用】本発明のダイシング技術では、半導体ウェハの
裏面側からダイシングを行うので、半導体ウェハの表面
における各素子形成領域の境界部に必要な切断代は、ダ
イシングツールの幅寸法に関係なく、分離時のクラック
代程度の間隔に設定するだけでよい。このため、ダイシ
ングツールの幅寸法等に応じて切断代を考慮する必要が
なく、半導体ウェハの素子形成面に半導体素子をより密
に配列形成することが可能となり、1枚の半導体ウェハ
から製造できる半導体素子の個数を増加させることがで
きる。In the dicing technique of the present invention, since the dicing is performed from the back surface side of the semiconductor wafer, the cutting margin required at the boundary of each element formation region on the front surface of the semiconductor wafer is separated regardless of the width dimension of the dicing tool. You only have to set the interval to the extent of the cracking margin. Therefore, it is not necessary to consider the cutting margin according to the width dimension of the dicing tool, and the semiconductor elements can be densely arranged and formed on the element forming surface of the semiconductor wafer, and the semiconductor wafer can be manufactured from one semiconductor wafer. The number of semiconductor elements can be increased.
【0018】また、ダイシング時のクラック等の影響
は、素子形成面には及ばないので、半導体ウェハの素子
形成面に形成された素子構造の損傷が減少し、半導体素
子の歩留りが向上する。Further, since the influence of cracks or the like during dicing does not reach the element formation surface, damage to the element structure formed on the element formation surface of the semiconductor wafer is reduced, and the yield of semiconductor elements is improved.
【0019】また、ダイシングツールの形状をV字形や
U字形等にすることにより、切り出された半導体素子の
形状が半導体ウェハの素子形成面側を底部とし、ウェハ
裏面側を頂部とする角錐台形になり、たとえば、微小サ
イズのダイオードペレット等においては、組み立て工程
等におけるダイオードペレットの姿勢が安定し、組み立
て時に姿勢が不定となる“ペレット立ち”等の発生が減
少して作業効率が向上する。Further, by making the shape of the dicing tool V-shaped or U-shaped, the cut-out semiconductor element has a truncated pyramid shape with the element formation surface side of the semiconductor wafer as the bottom and the wafer back surface side as the top. Thus, for example, in the case of a micro-sized diode pellet or the like, the posture of the diode pellet in the assembly process or the like becomes stable, and the occurrence of “pellet standing” or the like in which the posture becomes indefinite during assembly is reduced and the work efficiency is improved.
【0020】[0020]
【実施例】以下、本発明の実施例を図面を参照しながら
詳細に説明する。Embodiments of the present invention will now be described in detail with reference to the drawings.
【0021】図1、図2および図3は、本発明の一実施
例である半導体ウェハのダイシング方法の一例を示す断
面図であり、図4は、その平面図、図5は、本発明の一
実施例である半導体ウェハのダイシング装置の一例を示
す斜視図である。1, 2 and 3 are sectional views showing an example of a method for dicing a semiconductor wafer according to an embodiment of the present invention, FIG. 4 is a plan view thereof, and FIG. 5 is a view of the present invention. It is a perspective view showing an example of a dicing device of a semiconductor wafer which is one example.
【0022】まず、図5を参照しながら、本実施例のダ
イシング装置の構成について説明する。水平面内で2次
元的な平行移動や回動変移が可能なダイシングステージ
50には、半導体ウェハ10が、その素子形成面10A
を下向きにした姿勢で、すなわち、そのウェハ裏面10
Bを上向きにした姿勢で載置されている。First, the structure of the dicing apparatus of this embodiment will be described with reference to FIG. The semiconductor wafer 10 is mounted on the device forming surface 10A of the dicing stage 50 capable of two-dimensional translational movement and rotational displacement in the horizontal plane.
With the wafer facing downward, that is, the wafer back surface 10
It is placed in a posture with B facing upward.
【0023】ダイシングステージ50の上方には、ダイ
シングブレード51が回転軸52に支持された状態で垂
直に配置されている。回転軸52は、図示しない位置決
め機構に搭載されており、ダイシングブレード51の昇
降動作や、水平移動動作が可能になっている。A dicing blade 51 is vertically arranged above the dicing stage 50 while being supported by a rotating shaft 52. The rotary shaft 52 is mounted on a positioning mechanism (not shown), and enables the dicing blade 51 to move up and down and move horizontally.
【0024】この場合、ダイシングステージ50の近傍
には、半導体ウェハ10のウェハ裏面10Bに検査光5
3aを照射する光源53と、ウェハ裏面10Bからの検
査光53aの反射光を検出する受光素子54からなる位
置認識機構55が配置されている。そして、検査光53
aが、たとえば通常の可視光の場合には、素子形成面1
0Aのスクライブラインや位置合わせマーク等の凹凸等
がウェハ裏面10Bに反映することによって観察される
当該ウェハ裏面10Bの凹凸を画像認識し、認識結果に
基づいて、ダイシングブレード51の半導体ウェハ10
のウェハ裏面10Bに対する位置決め制御が行われる。In this case, in the vicinity of the dicing stage 50, the inspection light 5 is applied to the wafer back surface 10B of the semiconductor wafer 10.
A position recognition mechanism 55 including a light source 53 for irradiating 3a and a light receiving element 54 for detecting reflected light of the inspection light 53a from the wafer back surface 10B is arranged. And the inspection light 53
When a is, for example, ordinary visible light, the element formation surface 1
The unevenness of the wafer back surface 10B observed by reflecting the unevenness of the scribe line of 0A or the alignment mark on the wafer back surface 10B is image-recognized, and based on the recognition result, the semiconductor wafer 10 of the dicing blade 51 is detected.
Positioning control for the wafer back surface 10B is performed.
【0025】なお、位置認識機構55としては、半導体
ウェハ10のウェハ裏面10Bに必要に応じて形成され
た図示しない位置合わせマークを観察する機構、あるい
は、半導体ウェハ10の端面の位置を検出する機構等を
用いることができる。As the position recognition mechanism 55, a mechanism for observing an alignment mark (not shown) formed on the wafer back surface 10B of the semiconductor wafer 10 as necessary, or a mechanism for detecting the position of the end surface of the semiconductor wafer 10. Etc. can be used.
【0026】また、検査光53aを、たとえばシリコン
からなる半導体ウェハ10を透過する赤外線等の場合に
は、受光素子54はウェハ裏面10B越しに素子形成面
10Aのスクライブラインや位置合わせマーク等の画像
を検出する動作を行う。When the inspection light 53a is an infrared ray or the like that passes through the semiconductor wafer 10 made of, for example, silicon, the light receiving element 54 is an image of the scribe line and the alignment mark of the element forming surface 10A over the back surface 10B of the wafer. Is detected.
【0027】一方、本実施例の半導体ウェハ10は、図
1に例示されるように、たとえばP+ 型のシリコン単結
晶からなるサブストレート11と、このサブストレート
11の素子形成面10Aの側に積層されたP- 型の単結
晶シリコンからなるエピタキシャル層12で構成されて
いる。このエピタキシャル層12の表面側には、所定の
ピッチで格子状に配列されるようにN+ 型のドープ部1
3が形成され、エピタキシャル層12の内部にP−N接
合のダイオードを形成する。ドープ部13の上部には、
たとえばアルミニウムからなる電極部14が選択的に形
成され、カソードを構成している。素子形成面10A上
に所定のピッチで配置された複数のドープ部13および
電極部14の周囲は、たとえば、酸化シリコンからなる
絶縁層15が形成されている。絶縁層15の周囲には、
所定の幅のスクライブライン領域17が配置されてい
る。On the other hand, as illustrated in FIG. 1, the semiconductor wafer 10 of this embodiment has a substrate 11 made of, for example, a P + -type silicon single crystal, and a substrate 11 on the side of the element forming surface 10A. The epitaxial layer 12 is composed of stacked P − -type single crystal silicon. On the surface side of the epitaxial layer 12, the N + type doped portions 1 are arranged so as to be arranged in a lattice at a predetermined pitch.
3 is formed to form a P-N junction diode inside the epitaxial layer 12. Above the dope portion 13,
An electrode portion 14 made of, for example, aluminum is selectively formed to form a cathode. An insulating layer 15 made of, for example, silicon oxide is formed around the plurality of doped portions 13 and the electrode portions 14 arranged on the element formation surface 10A at a predetermined pitch. Around the insulating layer 15,
A scribe line area 17 having a predetermined width is arranged.
【0028】半導体ウェハ10のウェハ裏面10Bの側
には、たとえば金(Au)からなる導体層16が全面に
形成され、後述のダイシングによってダイオードのアノ
ードとなる。A conductor layer 16 made of, for example, gold (Au) is formed on the entire surface of the semiconductor wafer 10 on the wafer back surface 10B side and becomes an anode of the diode by dicing described later.
【0029】以下、本実施例の半導体ウェハのダイシン
グ方法および装置の作用の一例を説明する。An example of the operation of the semiconductor wafer dicing method and apparatus of this embodiment will be described below.
【0030】まず、半導体ウェハ10をダイシングステ
ージ50に対して、素子形成面10Aが下向き、すなわ
ち、ウェハ裏面10Bが上向きとなるように載置して固
定する。First, the semiconductor wafer 10 is mounted and fixed on the dicing stage 50 so that the element forming surface 10A faces downward, that is, the wafer back surface 10B faces upward.
【0031】次に、位置認識機構55によって、半導体
ウェハ10の素子形成面10Aの側における位置合わせ
マークやスクライブライン領域17の位置を認識し、ダ
イシングステージ50のダイシングブレード51に対す
る相対的な水平移動および回転移動動作等によって位置
決め動作を行った後、ウェハ裏面10Bにおいて素子形
成面10Aの側のスクライブライン領域17に対応する
領域に沿って格子状に、たとえばフルカットやセミフル
カット方式でダイシングを実行する。Next, the position recognizing mechanism 55 recognizes the position of the alignment mark and the scribe line area 17 on the element forming surface 10A side of the semiconductor wafer 10, and moves the dicing stage 50 horizontally relative to the dicing blade 51. Then, after performing a positioning operation by a rotational movement operation, etc., dicing is performed in a lattice pattern along the area corresponding to the scribe line area 17 on the element rear surface 10A side on the wafer back surface 10B, for example, by a full cut or semi-full cut method. To do.
【0032】この時、ダイシングブレード51の外周の
刃部51aの断面がV字形の場合には、図1に例示され
るように、半導体ウェハ10のウェハ裏面10Bにはス
クライブライン領域17に向かって幅寸法が漸減するV
字形の切断溝10Cが形成され、ダイオードペレットD
が形成される。At this time, when the cross section of the blade portion 51a on the outer periphery of the dicing blade 51 is V-shaped, as shown in FIG. 1, the wafer back surface 10B of the semiconductor wafer 10 faces the scribe line region 17. The width V gradually decreases
The diode pellet D is formed with a V-shaped cutting groove 10C.
Is formed.
【0033】ここで、従来のように、素子形成面10A
にダイシングを実行する場合には、スクライブライン領
域17の幅WSをダイシングブレード51の厚さWBよ
りも大きくしてダイオードペレットDの周辺部の損傷を
防止する必要がある。Here, as in the conventional case, the element forming surface 10A
When the dicing is performed, the width WS of the scribe line region 17 needs to be larger than the thickness WB of the dicing blade 51 to prevent damage to the peripheral portion of the diode pellet D.
【0034】これに対して、本実施例のように、ウェハ
裏面10Bにダイシングを実行する場合、図1から明ら
かなように、ダイシングブレード51の厚さWBに関係
なく、スクライブライン領域17の幅WSを小さくでき
る。すなわち、1枚の半導体ウェハ10の素子形成面1
0A内に配列形成できるダイオードペレットDの数を、
素子形成面10Aにダイシングする場合よりも多くする
ことができる。On the other hand, when dicing the back surface 10B of the wafer as in this embodiment, as is apparent from FIG. 1, the width of the scribe line region 17 is irrespective of the thickness WB of the dicing blade 51. WS can be reduced. That is, the element formation surface 1 of one semiconductor wafer 10
The number of diode pellets D that can be arrayed in 0A is
The number can be increased more than when dicing the element forming surface 10A.
【0035】また、スクライブライン領域17に沿った
ダイオードペレットDの外周部がダイシングブレード5
1に接触すること等に起因して製品不良の原因となるク
ラックを発生することも回避され、ダイオードペレット
Dの歩留りを向上させることができる。The outer peripheral portion of the diode pellet D along the scribe line region 17 is the dicing blade 5
It is also possible to avoid the occurrence of cracks that cause product defects due to contact with the 1 and the like, and improve the yield of the diode pellets D.
【0036】さらに、図1のようにして切り出されたダ
イオードペレットDの外観形状は、ウェハ裏面10Bの
側を頂部とし、素子形成面10Aの側を底部とする角錐
台形を呈するので、ダイオードペレットDは、素子形成
面10Aの側が下になるように姿勢が安定する。このた
め、たとえば、後の組み立て工程で、多数のダイオード
ペレットDに振動等を与えることによって姿勢を揃える
時に、全てのダイオードペレットDが素子形成面10A
の側が下になるような姿勢に揃うので、たとえば、ダイ
オードペレットDが横向きになるような“ペレット立
ち”等の不具合が発生せず、組み立て作業の効率が大幅
に向上する。また、ウェハ裏面10Bの寸法が小さくな
るので、ペレットクラックの発生に対して有利となる。Further, the external shape of the diode pellet D cut out as shown in FIG. 1 is a truncated pyramid shape having the wafer back surface 10B side as the top and the element formation surface 10A side as the bottom. The posture is stabilized so that the element forming surface 10A side faces downward. For this reason, for example, when the postures are aligned by applying a vibration or the like to a large number of diode pellets D in a later assembling step, all the diode pellets D are arranged on the element forming surface 10A.
Since the side with the arrow mark "" faces down, problems such as "pellet standing" in which the diode pellet D faces sideways do not occur, and the efficiency of the assembly work is greatly improved. Further, since the size of the wafer back surface 10B becomes small, it is advantageous for the occurrence of pellet cracks.
【0037】なお、切断溝の形状としては、図1の切断
溝10Cのようなものに限らず、たとえば図2に例示さ
れるように、ダイシングブレード51の刃部51aの形
状をほぼV字形で先端部が丸みを帯びた形状とすること
により、溝の底部が丸みを帯びた切断溝10Dのような
ループ形状としてもよい。The shape of the cutting groove is not limited to the shape of the cutting groove 10C of FIG. 1, but as shown in FIG. 2, for example, the shape of the blade portion 51a of the dicing blade 51 is substantially V-shaped. By forming the tip portion to have a round shape, the bottom portion of the groove may have a loop shape like the cutting groove 10D having a round shape.
【0038】あるいは、図3に例示されるように、刃部
51aの先端部が丸みを帯びた厚さの異なる複数種のダ
イシングブレード51を使用し、最初に厚さの小さい刃
部51aで深くダイシングした後、厚さの大きい刃部5
1aで浅くダイシングすることにより、二段階のダイシ
ングで、多段形の切断溝10Eを形成するようにしても
よい。Alternatively, as illustrated in FIG. 3, a plurality of types of dicing blades 51 having different thicknesses with rounded tips of the blade portions 51a are used. After dicing, thick blade 5
It is also possible to form the multistage cutting groove 10E by two-step dicing by shallowly dicing with 1a.
【0039】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。Although the invention made by the present inventor has been specifically described based on the embodiments, the invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.
【0040】たとえば、半導体素子としては、ダイオー
ドペレットに限らず、他の半導体素子であってもよい。For example, the semiconductor element is not limited to the diode pellet but may be another semiconductor element.
【0041】[0041]
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.
【0042】本発明の半導体ウェハのダイシング方法に
よれば、半導体素子の組み立て工程における作業効率を
向上させることができる、という効果が得られる。According to the method for dicing a semiconductor wafer of the present invention, it is possible to improve the working efficiency in the process of assembling a semiconductor device.
【0043】また、本発明の半導体ウェハのダイシング
方法によれば、ダイシング時の半導体素子の損傷を低減
して歩留りを向上させることができる、という効果が得
られる。Further, according to the method for dicing a semiconductor wafer of the present invention, it is possible to reduce the damage to the semiconductor elements during dicing and improve the yield.
【0044】また、本発明の半導体ウェハのダイシング
方法によれば、1枚の半導体ウェハから製造できる半導
体素子の個数を増加させることができる、という効果が
得られる。Further, according to the semiconductor wafer dicing method of the present invention, it is possible to increase the number of semiconductor elements that can be manufactured from one semiconductor wafer.
【0045】また、本発明の半導体ウェハのダイシング
装置によれば、半導体素子の組み立て工程における作業
効率を向上させることができる、という効果が得られ
る。Further, according to the dicing apparatus for semiconductor wafers of the present invention, it is possible to improve the working efficiency in the process of assembling semiconductor elements.
【0046】また、本発明の半導体ウェハのダイシング
装置によれば、ダイシング時の半導体素子の損傷を低減
して歩留りを向上させることができる、という効果が得
られる。Further, according to the dicing apparatus for semiconductor wafers of the present invention, it is possible to reduce the damage to the semiconductor elements during dicing and improve the yield.
【0047】また、本発明の半導体ウェハのダイシング
装置によれば、1枚の半導体ウェハから製造できる半導
体素子の個数を増加させることができる、という効果が
得られる。Further, according to the semiconductor wafer dicing apparatus of the present invention, it is possible to increase the number of semiconductor elements that can be manufactured from one semiconductor wafer.
【0048】また、本発明のダイオードペレット組み立
て工程における作業効率を向上させることができる、と
いう効果が得られる。Further, there is an effect that the working efficiency in the diode pellet assembling process of the present invention can be improved.
【図1】本発明の一実施例である半導体ウェハのダイシ
ング方法の一例を示す断面図である。FIG. 1 is a cross-sectional view showing an example of a semiconductor wafer dicing method that is an embodiment of the present invention.
【図2】本発明の一実施例である半導体ウェハのダイシ
ング方法の一例を示す断面図である。FIG. 2 is a cross-sectional view showing an example of a semiconductor wafer dicing method that is an embodiment of the present invention.
【図3】本発明の一実施例である半導体ウェハのダイシ
ング方法の一例を示す断面図である。FIG. 3 is a cross-sectional view showing an example of a semiconductor wafer dicing method that is an embodiment of the present invention.
【図4】本発明の一実施例である半導体ウェハのダイシ
ング方法が実施される半導体ウェハの一例を示す平面図
である。FIG. 4 is a plan view showing an example of a semiconductor wafer on which a semiconductor wafer dicing method according to an embodiment of the present invention is implemented.
【図5】本発明の一実施例である半導体ウェハのダイシ
ング装置の一例を示す斜視図である。FIG. 5 is a perspective view showing an example of a semiconductor wafer dicing apparatus that is an embodiment of the present invention.
10 半導体ウェハ 10A 素子形成面 10B ウェハ裏面 10C 切断溝 10D 切断溝 10E 切断溝 11 サブストレート 12 エピタキシャル層 13 ドープ部 14 極部 15 絶縁層 16 導体層 17 スクライブライン領域 50 ダイシングステージ 51 ダイシングブレード 51a 刃部 52 回転軸 53 光源 53a 検査光 54 受光素子 55 位置認識機構 D ダイオードペレット 10 Semiconductor Wafer 10A Element Forming Surface 10B Wafer Backside 10C Cutting Groove 10D Cutting Groove 10E Cutting Groove 11 Substrate 12 Epitaxial Layer 13 Doped Part 14 Pole Part 15 Insulating Layer 16 Conductive Layer 17 Scribe Line Area 50 Dicing Stage 51 Dicing Blade 51a Blade Part 52 rotation axis 53 light source 53a inspection light 54 light receiving element 55 position recognition mechanism D diode pellet
Claims (8)
半導体ウェハにおいて素子形成面とは反対側のウェハ裏
面側からダイシングを行うことを特徴とする半導体ウェ
ハのダイシング方法。1. A method of dicing a semiconductor wafer, wherein dicing is performed from the back surface side of the wafer opposite to the element formation surface in a semiconductor wafer in which a plurality of semiconductor elements are collectively formed.
グ方法において、前記ダイシングによって前記ウェハ裏
面に断面形状が略V字形または略U字形または幅寸法が
段階的に変化する多段形状のダイシング溝を形成するこ
とを特徴とする半導体ウェハのダイシング方法。2. The method of dicing a semiconductor wafer according to claim 1, wherein the dicing forms a multi-step dicing groove having a substantially V-shaped or U-shaped cross-section or a stepwise change in width dimension on the back surface of the wafer by the dicing. A method for dicing a semiconductor wafer, comprising:
グ方法において、前記半導体ウェハには、前記素子形成
面側にアノードまたはカソードが配置され、前記ウェハ
裏面側にはカソードまたはアノードが配置されるダイオ
ードが形成されることを特徴とする半導体ウェハのダイ
シング方法。3. The semiconductor wafer dicing method according to claim 1, wherein the semiconductor wafer has an anode or a cathode arranged on the element formation surface side and a cathode or an anode arranged on the wafer back surface side. A method for dicing a semiconductor wafer, which comprises:
側のウェハ裏面側を上向きにした姿勢で載置されるダイ
シングステージと、前記ウェハ裏面側に接触することに
よってダイシング動作を行うダイシングツールと、前記
ウェハ裏面側を上向きにした姿勢の前記半導体ウェハの
ダイシング位置を認識して前記ダイシングツールの前記
半導体ウェハに対するダイシング位置を制御する位置認
識手段とを含むことを特徴とする半導体ウェハのダイシ
ング装置。4. A dicing stage in which a semiconductor wafer is mounted in a posture in which a wafer rear surface side opposite to an element formation surface thereof faces upward, and a dicing tool for performing a dicing operation by contacting the wafer rear surface side. And a position recognizing unit that recognizes a dicing position of the semiconductor wafer in a posture with the back surface of the wafer facing upward and controls a dicing position of the dicing tool with respect to the semiconductor wafer. .
グ装置において、前記ダイシングツールは、回転するダ
イシングブレードからなり、前記ダイシングブレードの
外周部の断面形状が略V字形または略U字形を呈し、前
記ウェハ裏面に形成されるダイシング溝は、略V字形ま
たは略U字形または幅寸法が段階的に変化する多段形状
となることを特徴とする半導体ウェハのダイシング装
置。5. The dicing apparatus for a semiconductor wafer according to claim 4, wherein the dicing tool comprises a rotating dicing blade, and an outer peripheral portion of the dicing blade has a substantially V-shaped or U-shaped cross-section. The dicing device for a semiconductor wafer, wherein the dicing groove formed on the back surface of the wafer has a substantially V shape, a substantially U shape, or a multi-step shape whose width dimension changes stepwise.
が配置され、前記素子形成面とは反対側のウェハ裏面に
はカソードまたはアノードが配置されるように複数のダ
イオードが一括して形成された半導体ウェハから、ダイ
シングによって前記ダイオードを個別に切り出してダイ
オードペレットを得るダイオードペレットの製造方法で
あって、前記素子形成面側の前記アノードまたはカソー
ド側の外形寸法を、前記ウェハ裏面側のカソードまたは
アノード側の外形寸法よりも大きくすることを特徴とす
るダイオードペレットの製造方法。6. A semiconductor in which a plurality of diodes are collectively formed such that an anode or a cathode is arranged on the element formation surface side and a cathode or an anode is arranged on the back surface of the wafer opposite to the element formation surface. A method of manufacturing a diode pellet, wherein the diode is individually cut out from a wafer by dicing to obtain a diode pellet, wherein an outer dimension of the anode or cathode side on the element formation surface side is a cathode or an anode side on the wafer back surface side. A method of manufacturing a diode pellet, which is characterized in that the size is larger than the external dimensions of the.
造方法において、個々の前記ダイオードペレットは、前
記素子形成面側の前記アノードまたはカソード側を底部
とし、前記ウェハ裏面側のカソードまたはアノード側を
頂部とする略角錐台を呈することを特徴とするダイオー
ドペレットの製造方法。7. The method of manufacturing a diode pellet according to claim 6, wherein each of the diode pellets has the anode or cathode side on the element formation surface side as a bottom portion and the cathode or anode side on the wafer back surface side as a top portion. A method of manufacturing a diode pellet, characterized by exhibiting a substantially truncated pyramid.
カソードまたはアノード側を頂部とする略角錐台形を呈
することを特徴とするダイオードペレット。8. The anode or cathode side is the bottom,
A diode pellet having a substantially truncated pyramid shape having a top on the cathode or anode side.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21641695A JPH0963993A (en) | 1995-08-24 | 1995-08-24 | Semiconductor wafer dicing method, dicing apparatus, diode pellet manufacturing method, and diode pellet |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21641695A JPH0963993A (en) | 1995-08-24 | 1995-08-24 | Semiconductor wafer dicing method, dicing apparatus, diode pellet manufacturing method, and diode pellet |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0963993A true JPH0963993A (en) | 1997-03-07 |
Family
ID=16688227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21641695A Pending JPH0963993A (en) | 1995-08-24 | 1995-08-24 | Semiconductor wafer dicing method, dicing apparatus, diode pellet manufacturing method, and diode pellet |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0963993A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6580152B2 (en) | 2001-08-21 | 2003-06-17 | Oki Electric Industry Co., Ltd. | Semiconductor with plural side faces |
US6646325B2 (en) | 2001-08-21 | 2003-11-11 | Oki Electric Industry Co, Ltd. | Semiconductor device having a step-like section on the back side of the substrate, and method for manufacturing the same |
JP2005038927A (en) * | 2003-07-16 | 2005-02-10 | Sanyo Electric Co Ltd | Semiconductor device and its manufacturing process |
US7312107B2 (en) | 2003-08-06 | 2007-12-25 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2008198779A (en) * | 2007-02-13 | 2008-08-28 | Toyota Motor Corp | Method for manufacturing a plurality of semiconductor devices |
CN118404723A (en) * | 2024-06-21 | 2024-07-30 | 南通莱欧电子科技有限公司 | A diode wafer cutting process optimization method and system |
-
1995
- 1995-08-24 JP JP21641695A patent/JPH0963993A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6580152B2 (en) | 2001-08-21 | 2003-06-17 | Oki Electric Industry Co., Ltd. | Semiconductor with plural side faces |
US6646325B2 (en) | 2001-08-21 | 2003-11-11 | Oki Electric Industry Co, Ltd. | Semiconductor device having a step-like section on the back side of the substrate, and method for manufacturing the same |
US6885109B2 (en) | 2001-08-21 | 2005-04-26 | Oki Electric Industry Co., Ltd. | Semiconductor device having a step-like section on the back side of the substrate, and method for manufacturing the same |
JP2005038927A (en) * | 2003-07-16 | 2005-02-10 | Sanyo Electric Co Ltd | Semiconductor device and its manufacturing process |
US7312107B2 (en) | 2003-08-06 | 2007-12-25 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2008198779A (en) * | 2007-02-13 | 2008-08-28 | Toyota Motor Corp | Method for manufacturing a plurality of semiconductor devices |
CN118404723A (en) * | 2024-06-21 | 2024-07-30 | 南通莱欧电子科技有限公司 | A diode wafer cutting process optimization method and system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10224455B2 (en) | Light emitting device and method of forming the same | |
US6867489B1 (en) | Semiconductor die package processable at the wafer level | |
US6803294B2 (en) | Semiconductor wafer and manufacturing method of semiconductor device | |
JP3904585B2 (en) | Manufacturing method of semiconductor device | |
CN1110842C (en) | Semiconductor IC device having discontinuous insulating regions and manufacturing method thereof | |
US20040129451A1 (en) | Method of separating semiconductor dies from a wafer | |
JP2004241626A (en) | Dicing apparatus and dicing method | |
CN1664991A (en) | Semiconductor device and manufacturing method of the same | |
JP4189710B2 (en) | Manufacturing method of light emitting diode | |
JP2763441B2 (en) | Method for manufacturing semiconductor device | |
US9679976B2 (en) | Semiconductor device and method of manufacturing the same | |
US6541352B2 (en) | Semiconductor die with contoured bottom surface and method for making same | |
JP2004146487A (en) | Method for manufacturing semiconductor device | |
US4197631A (en) | Method of manufacturing semiconductor components | |
JP3395620B2 (en) | Semiconductor light emitting device and method of manufacturing the same | |
JPH0963993A (en) | Semiconductor wafer dicing method, dicing apparatus, diode pellet manufacturing method, and diode pellet | |
KR20040086869A (en) | Wafer dicing method for making the semiconductor chip having various shape | |
EP0129915A1 (en) | A method of manufacturing an integrated circuit device | |
JP3227287B2 (en) | Method of manufacturing gallium nitride-based compound semiconductor chip and gallium nitride-based compound semiconductor device | |
JP2013058707A (en) | Semiconductor light-emitting element manufacturing method | |
JP3156756B2 (en) | Semiconductor light emitting device | |
JP2001060567A (en) | Method for manufacturing semiconductor device | |
US11646392B2 (en) | Method of manufacturing light-emitting device | |
JPS6226839A (en) | Semiconductor substrate | |
CN113658857A (en) | Process method for realizing cutting channels on back of thin wafer |