JPH09512379A - 記録担体上のｎ個の隣接トラックからのｎ個のディジタル信号を再生する装置 - Google Patents

Abstract

(57)【要約】 ｎ個のトラック（Ｔ_a.l〜Ｔ_a.n）の各々から読み取ったｎ個のディジタル信号からクロック信号（ｃｌ_n）を抽出するためにｎ個の位相ロックループ（１３．ｎ）が設けられる。電圧制御発振器（２１）はｎ個の位相ロックループに共通とする。各位相ロックループは電圧制御発振器（２１）の出力端子に結合される入力端子及び該ループにおける位相比較器（１７．ｎ）の第２入力端子に結合される出力端子を有する移相器ユニット（２５．ｎ）を具えている。該移相器ユニット（２５．ｎ）での移相は、制御信号発生器（２６．ｎ）によって取り出され、且つ前記移相器ユニット（２５．ｎ）の制御信号入力端子（２９）に供給される制御信号の作用のもとで制御される。前記制御信号発生ユニット（２５．ｎ）を積分素子とする。

Description

【発明の詳細な説明】 記録担体上のｎ個の隣接トラックからのｎ個のディジタル信号を 再生する装置 発明の分野 本発明は、ｎを１より大きい整数とし、記録担体上のｎ個の隣接トラックから のｎ個のディジタル信号を再生する装置であって、当該装置が： −各々が出力端子を有しており、ｎ個のトラックからｎ個の情報信号を読み取り 、これらの情報信号を前記出力端子に供給するｎ個の読み取りヘッドを具えてい る読み取り手段と； −前記ｎ個の読み取りヘッドの出力端子に結合される入力端子を有しており、前 記トラックから読み取ったｎ個の情報信号からｎ個のディジタル信号を取り出し て、これらのディジタル信号を出力端子に供給するｎ個の検出手段と； −前記読み取りヘッドのｎ個の出力端子に結合される入力端子を有しているｎ個 の位相ロックループであって、各位相ロックループが、該位相ロックループの入 力端子に結合される第１入力端子と、第２入力端子と、出力端子とを有する位相 比較器及び該位相比較器の出力端子に結合される入力端子と、前記位相比較器の 第２入力端子に結合され、所定周波数のクロック信号を供給する出力端子とを有 する電圧制御発振器を具えているｎ個の位相ロックループと； を具えており、前記電圧制御発振器を前記ｎ個の位相ロックループに共通とし、 このために前記装置が、前記ｎ個の位相比較器のうちの１つの位相比較器の出力 端子に各々結合されるｎ個の入力端子及び前記電圧制御発振器の入力端子に結合 される１個の出力端子を有している信号組合わせユニットを具え、且つ前記各位 相ロックループが、前記電圧制御発振器の出力端子に結合される入力端子と、前 記位相比較器の第２入力端子に結合される出力端子と、制御信号入力端子とを有 している移相器ユニット及び前記位相比較器の出力端子に結合される入力端子と 、前記移相器ユニットの制御信号入力端子に結合される出力端子とを有している 制御信号発生ユニットも具えているディジタル信号再生用装置及びｎ個の情報信 号からｎ個のクロック信号を取り出す装置に関するものである。 冒頭にて述べた種類の装置は、例えば関連文献の一覧における文献（３）の米 国特許第４，４７０，０８２号から既知である。この装置はＳＤＡＴ又はＤＣＣ タイプの磁気テープレコーダの形態でも用いられる。 発明の背景 冒頭にて述べた種類の装置は、ディジタル情報を複数の隣接トラックに記録し てある磁気記録担体を読み取ることができる。 従来の装置の欠点は、それが妨害の影響をかなり受けやすく、この結果、位相 ロックループが乱されるということにある。 発明の概要 本発明の目的は、妨害に対する不感性を向上させて、位相ロックループが殆ど 乱されることのないようにする装置を提供することにある。 本発明による装置は、制御信号発生ユニットを積分素子としたことを特徴とす る。 本発明は或る１つのチャネルにおける妨害が移相器ユニットを乱すことになる と云う次のような事実の認識に基づくものである。位相比較器の出力信号を積分 素子にて平均化し、これから移相器ユニット用の制御信号を取り出すことによっ て、これらの妨害に殆ど影響されない制御系を得ることができる。 好ましくは、積分素子がディジタル信号のビット周期に比べて比較的大きな時 定数を有するようにする。 なお、本出願の末尾における関連文献の一覧における文献（１）である以前に 出願した米国特許出願第１８４，６２４号及び一覧の文献（２）の欧州特許出願 第９３，２０１，３２７号にもｎ個のトラックから読み取った信号からクロック 信号を取り出す装置が記載されている。しかし、全ての位相ロックループに共通 の電圧制御発振器については述べられていない。 図面の簡単な説明 本発明の実施例を以下図面を参照してより一層詳細に説明するに、ここに、 図１は本発明による装置の実施例を示し、 図２ａ，図２ｂ，図２ｃ及び図２ｄは図１に示した実施例にて現われる幾つか の信号波形を示す。 実施例の説明 図１は互いに隣接して、しかもテープ形態の磁気記録担体２０の長手方向に記 録されたｎ個のトラックＴ_a.l〜Ｔ_a.nからディジタル信号を読み取るための装置 を示す。ここでは記録担体の片側半分だけを示してある。この装置はｎ個のトラ ックからアナログ信号を再生するｎ個の読み取りヘッド１４．１〜１４．ｎを具 えている読み取り手段を有する。ｎ個のアナログ信号はｎ−チャネルサンプラー １１に供給される。これらのアナログ信号は、固定発振器１２によってサンプラ ー１１に供給されるクロック周波数ｆ_bを有するクロック信号の作用のもとでサ ンプルされて、２進ディジタル信号ｃｈ１〜ｃｈｎにそれぞれ変換される。周波 数ｆ_bは以後称するクロック周波数ｃｌ_iよりも少なくとも１桁程度高くする。 ｎ個の各２進信号ｃｈ_iからクロック周波数ｃｌ_iを取り出し、このクロック周 波数をビット検出器９．１〜９．ｎでのビット検出用に用いる。ビット検出器の 入力端子はサンプラー１１の出力端子に結合され、各ビット検出器９．ｉはクロ ック信号ｃｌ_iを受信するクロック信号入力端子を有している。このようにビッ ト検出用のクロック信号を取り出すために、サンプラー１１にて得られる２進信 号ｃｈ１〜ｃｈｎの各々をｎ個の位相ロックループ１３．１〜１３．ｎのそれぞ れ１つに供給する。なお、ここでは位相ロックループ１３．ｎだけを完全に示し てある。他の位相ロックループも同様な構成とする。チャネルｃｈ１〜ｃｈｎの 各チャネルｃｈ_i、即ちチャネルｃｈｎの場合にも、対応する２進信号が位相比 較器１７．ｎの第１入力端子１３に供給される。位相比較器１７．ｎの出力端子 はループフィルタ１８を介して電圧制御発振器２１の制御信号入力端子に結合さ せる。発振器２１は離散−時間発振器とすることができる。ループフィルタ１８ 及び電圧制御発振器２１はｎ個の位相ロックループ１３．１〜１３．ｎの全てに 共通とする。 しかしながら、ループフィルタ１８の前にそれぞれのループにおける信号を組 合わせるユニット１９を設けることもできる。 発振器２１の出力端子は移相器ユニット２５．ｎの入力端子２７に結合させる 。この移相器ユニット２５．ｎの出力端子２８は位相比較器１７．ｎの第２入力 端子１６に結合させる。ループ１３．ｎについて示してあるように、各ループは 、例えば低域フィルタの如き、積分素子の形態の制御信号発生ユニット２６．ｎ を具えており、このユニットの入力端子は位相比較器１７．ｎの出力端子に結合 させ、出力端子は移相器ユニット２５．ｎの制御信号入力端子２９に結合させる 。積分素子２６．ｎはディジタル信号のビット周期Ｔ_bに比べて比較的大きな時 定数を有する。好ましくは、その時定数をビット周期より１００倍以上の大きさ 、例えばビット周期の数１００倍とする。移相器ユニット２５．ｎは、その入力 端子２７に供給される信号を、制御信号入力端子２９に供給される制御信号の作 用のもとで所定時間遅延させて発生する。 低域フィルタ１８及び電圧制御発振器２１はループ１３．１〜１３．ｎに共通 であるから、位相比較器１７．１〜１７．ｎの出力端子の全てはループフィルタ １８に結合される出力端子を有している例えば加算器形態の信号組合わせユニッ ト１９の入力端子に結合される。 従って、各ループは破線にて示したようなブロック２．ｎを含む。発振器２１ の出力端子は全てのブロック２．１〜２．ｎのそれぞれの入力端子２４．１〜２ ４．ｎに結合させる。さらに、それぞれのブロックにおける比較器１７．１〜１ ７．ｎの第２入力端子１６に供給される信号はクロック信号ｃｌ_l〜ｃｌ_nとして ビット検出器９．１〜９．ｎのクロック信号入力端子にも供給する。さらに、低 域フィルタ２６．ｎの遮断周波数は低域フィルタ１８の遮断周波数とほぼ同じと するか、又はそれよりも小さくすることに留意すべきである。 図示の装置は次のように作動する。ＶＣＯ２１は累算器として構成することが できる。斯種の累算器は常に、この累算器に記憶済みの値ｓｗに、或る所定の繰 返し速度で或る所定の一定値ｃｗを加えてから、この累積値ａｃｗを累算器に記 憶値として記憶する。このことは常にａｃｗ＝ｃｗ＋ｓｗの関係が成り立つこと を意味する。従って、ＶＣＯ２１の出力端子には、正と負のしきい値＋Ｄと−Ｄ との間にて所定の周波数を有するのこぎり波として変化するのこぎり波状の信号 が現われる。制御値ｒｗがＶＣＯ２１の入力端子に供給される場合には累算器は 次のような累算、即ちａｃｗ＝（ｃｗ＋ｒｗ）＋ｓｗを行なう。これによりＶＣ Ｏ２１の出力端子には別ののこぎり波周波数ののこぎり波状信号が現われること になる。制御ループはのこぎり波周波数を、この周波数が例えば信号ｃｈ_nのよ うな、読み取られる信号のビット周波数にほぼ等しくなるように制御する。この のこぎり波状信号を移相器２５．ｎでの移相後に位相比較器１７．ｎの入力端子 １６に供給する。位相比較器１７．ｎの動作を図２ａ，２ｂ，２ｃ及び２ｄに示 した信号波形によってさらに説明する。図２ａは位相比較器１７．ｎの入力端子 １６に供給されるのこぎり波状信号を示し、図２ｂは位相比較器１７．ｎの入力 端子１３に供給される信号におけるアイパターンを示す。ビット２ｄは入力端子 １３に供給される実際の信号を示す。図２ａの信号はビット検出器９．ｎのクロ ック信号入力端子にも供給される。ビット検出器９．ｎでは、図２ａの信号にお ける立下り縁が図２ｃにて示したクロックパルスを発生し、このクロックパルス で信号ｃｈ_nを図２ｂに示したようにアイパターンの中心でサンプルして、ディ ジタル信号を得るようにする。図２ｃにおける信号のクロック周波数は１／Ｔ_b であり、この周波数は図２ｂ及び図２ｄにおける信号のビット周波数に相当する 。図２ａののこぎり波状信号の値は図２ｄに示した信号の立上り又は立下り縁の 作用のもとでサンプルされる。図２ａから明らかなように、これによりサンプル 値ｂ₁及びｂ₂が得られ、これらの値は前述したような制御値ｒｗとして作用し得 る。 ループ１３．ｎは発振器２１を制御し、従って瞬時ｔ₁及びｔ₂（図２ｄ参照） でのサンプリングにより、それぞれほぼ０のサンプリング値が得られるようにの こぎり波周波数を制御して、ビット検出器９．ｎでの検出瞬時のタイミングが正 しく取られるようにする。 信号組合わせユニット１９は加算器形態のものとし、その加算後にサンプルの 平均をとることができる。信号組合わせユニット１９をマルチプレクサとして構 成し、様々なループからのサンプルをビット周波数の少なくともｎ倍とすべき多 重化周波数で多重化することができる。このようにすると、制御系がｎ個のチャ ネル全体の平均をとるため、この制御系はいずれかのループに対して必ずしも正 しい値を発生しなくなる。従って、移相器２５．ｎを設けて、平均化した制御結 果から開始して、クロック周波数ｃｌ_nが確実に正しいサンプル位相を有するよ うな移相又は時間シフトが行われるようにする。移相器２５．ｎはモジュロ−Ｄ カウンタ形態のものとすることができる。これによると、移相器２５．ｎの制御 信号入力端子２９に供給される信号値に比例する移相が得られる。 ロック・イン中には、このロック・インに必要とされる時間を最小とするため にフィルタ２６．ｎの帯域幅を拡張させることに留意すべきである。さらに、信 号ｃｈ_l〜ｃｈ_nからｎ個のクロック信号を取り出す位相ロックループを具えてい る回路装置は集積化形態又は所要に応じソフトウェアで実現することができるこ とにも留意すべきである。 関連する文献の一覧 (1)１９９４年１月１９日出願の米国特許出願第１８４，６２４号（ＰＨＮ１ ４．３５５） (2)欧州特許出願９３，２０１，３２７（ＰＨＮ１４．４４２） (3)米国特許第４，４７０，０８２号

Claims (1)

1. 【特許請求の範囲】 １．ｎを１より大きい整数とし、記録担体上のｎ個の隣接トラックからのｎ個の ディジタル信号を再生する装置であって、当該装置が： −各々が出力端子を有しており、ｎ個のトラックからｎ個の情報信号を読み取 り、これらの情報信号を前記出力端子に供給するｎ個の読み取りヘッドを具えて いる読み取り手段と； −前記ｎ個の読み取りヘッドの出力端子に結合される入力端子を有しており、 前記トラックから読み取ったｎ個の情報信号からｎ個のディジタル信号を取り出 して、これらのディジタル信号を出力端子に供給するｎ個の検出手段と； −前記読み取りヘッドのｎ個の出力端子に結合される入力端子を有しているｎ 個の位相ロックループであって、各位相ロックループが、該位相ロックループの 入力端子に結合される第１入力端子と、第２入力端子と、出力端子とを有する位 相比較器及び該位相比較器の出力端子に結合される入力端子と、前記位相比較器 の第２入力端子に結合され、所定周波数のクロック信号を供給する出力端子とを 有する電圧制御発振器を具えているｎ個の位相ロックループと； を具えており、前記電圧制御発振器を前記ｎ個の位相ロックループに共通とし 、このために前記装置が、前記ｎ個の位相比較器のうちの１つの位相比較器の出 力端子に各々結合されるｎ個の入力端子及び前記電圧制御発振器の入力端子に結 合される１個の出力端子を有している信号組合わせユニットを具え、且つ前記各 位相ロックループが、前記電圧制御発振器の出力端子に結合される入力端子と、 前記位相比較器の第２入力端子に結合される出力端子と、制御信号入力端子とを 有している移相器ユニット及び前記位相比較器の出力端子に結合される入力端子 と、前記移相器ユニットの制御信号入力端子に結合される出力端子とを有してい る制御信号発生ユニットも具えているディジタル信号再生用装置において、前記 制御信号発生ユニットを積分素子としたことを特徴とするディジタル信号再生用 装置。 ２．前記積分素子がディジタル信号のビット周期に比べて比較的大きな時定数を 有するようにしたことを特徴とする請求項１に記載の装置。 ３．前記時定数がビット周期の１００倍以上の大きさとなるようにしたことを特 徴とする請求項２に記載の装置。 ４．前記電圧制御発振器がディジタル信号のビット周波数にほぼ等しい周波数の 発振信号を供給するようにしたことを特徴とする請求項１，２又は３に記載の装 置。 ５．前記積分素子を低減フィルタとしたことを特徴とする請求項１，２又は３に 記載の装置。 ６．前記信号組合わせユニットの出力端子と、前記電圧制御発振器の入力端子と の間に第２低域フィルタを結合させ、前記最初に述べた低域フィルタの遮断周波 数が前記第２低域フィルタの遮断周波数よりも低くなるうよにしたことを特徴と する請求項５に記載の装置。 ７．各位相ロックループにおける移相器ユニットの出力端子を前記検出手段に結 合させて、検出周波数を検出手段に供給するようにしたことを特徴とする請求項 １〜６のいずれか一項に記載の装置。 ８．ｎ個の情報信号からｎ個のクロック信号を取り出す装置であって、 −ｎ個の情報信号を受信するｎ個の入力端子と； −前記装置のｎ個の入力端子に結合される入力端子を有しているｎ個の位相ロ ックループであって、各位相ロックループが、該位相ロックループの入力端子に 結合される第１入力端子、第２入力端子及び出力端子を有する位相比較と、該位 相比較器の出力端子に結合される入力端子及び前記位相比較器の第２入力端子に 結合され、所定周波数のクロック信号を供給する出力端子を有している電圧制御 発振器とを具えているｎ個の位相ロックループと； −前記ｎ個のクロック信号を供給するｎ個の出力端子と； を具えており、前記電圧制御発振器を前記ｎ個の位相ロックループに共通と し、このために前記装置が、前記ｎ個の位相比較器のうちの１つの位相比較器の 出力端子に各々結合されるｎ個の入力端子及び前記電圧制御発振器の入力端子に 結合される１個の出力端子を有している信号組合わせユニットを具え、且つ前記 各位相ロックループが、前記電圧制御発振器の出力端子に結合 される入力端子と、前記位相比較器の第２入力端子に結合される出力端子と、制 御信号入力端子とを有している移相器ユニット及び前記位相比較器の出力端子に 結合される入力端子と、前記移相器ユニットの制御信号入力端子に結合される出 力端子とを有している制御信号発生ユニットを具え、且つ前記装置の出力端子の １つがクロック信号を供給するために前記移相器ユニットの出力端子に結合され るようにしたクロック信号抽出装置において、前記制御信号発生器を積分素子と したことを特徴とするクロック信号抽出装置。