JPH09501531A

JPH09501531A - Type II PCMCIA hard disk drive card

Info

Publication number: JPH09501531A
Application number: JP7501775A
Authority: JP
Inventors: クッチオ，アレン; ブラナー，カート; ビークロフト，ハロルド; ハットセル，ラリー; リー，ジェフ; メッツ，ロバート
Original assignee: マックスター・コーポレーション
Priority date: 1993-06-11
Filing date: 1994-04-28
Publication date: 1997-02-10
Also published as: KR960703257A; AU6825894A; CN1131995A; EP0704089A1; EP0704089A4; BR9406810A; WO1994029852A1; CA2164853A1

Abstract

(57)【要約】タイプII ＰＣＭＣＩＡ仕様を満たすハード・ディスク・ドライブを与える。このディスク・ドライブは、外側ハウジング（１２）と、ドライブをホスト・コンピュータに挿入できるようにするコネクタ（１４）とを有する。ドライブのすべての構成要素は、単一のプリント回路ボード（９０）に取り付けられる。回路ボードは、ハウジングの長さの約３分の１であり、ディスク（１８）とコネクタの間に位置する。ボード長を削減したので、回路ボードをディスクと同じ平面に配置することができ、したがって、アセンブリ全体の厚さは追加されない。 (57) [Summary] Give a hard disk drive that meets the Type II PCMCIA specifications. The disk drive has an outer housing (12) and a connector (14) that allows the drive to be inserted into a host computer. All components of the drive are mounted on a single printed circuit board (90). The circuit board is about one-third the length of the housing and is located between the disc (18) and the connector. The reduced board length allows the circuit board to be placed in the same plane as the disk, and therefore does not add to the overall assembly thickness.

Description

【発明の詳細な説明】タイプ II ＰＣＭＣＩＡハード・ディスク・ドライブ・カード発明の背景１．発明の分野本発明は、ＰＣＭＣＩＡタイプII仕様を満たすハード・ディスク・ドライブ・アセンブリに関する。２．関連技術の説明大部分のコンピュータ・システムは、ハード・ディスク・ドライブなどの大容量メモリ記憶装置を含む。ハード・ディスク・ドライブ装置は、大量の２進情報を記憶できる磁気ディスクを含む。磁気ディスクは通常、一般にスピン・モータと呼ばれる電動機によって回転されるハブに結合される。ドライブ装置は、ディスクの磁界を磁化し検知するヘッドも有する。ヘッドは通常、ディスク・ドライブのベース・プレートに取り付けられた軸受アセンブリの周りで旋回できるカンチレバー式アクチュエータの端部に位置する。アクチュエータ・アームは、ベース・プレートに取り付けられた磁石と協働するコイルを有する。コイルに電流を与えると、アーム上でトルクが発生し、ヘッドがディスクに対して移動する。コイルおよび磁石は一般に、ボイスコイル・モータまたはＶＣＭと呼ばれる。典型的なディスク・ドライブ装置のアクチュエータ・アーム、モータ、その他の構成要素は、比較的小型でもろく、したがって、過度の外部衝撃荷重または振動を受けたときに損傷しやすい。このため、ハード・ディスク・ドライブは通常、ねじまたはその他の固定手段によってコンピュータ・システムのハウジングにかたく取り付けられる。ハード・ディスク・ドライブは、ユーザにとって重要なプログラムおよびその他の情報を含む。そのような情報を異なるコンピュータ・システムへ送ることが望ましいこともある。通常、ハード・ディスクからプログラムを送るには、フロッピー・ディスク上に情報をロードし、あるいは、そのような情報を電話回線を介して送信する必要がある。そのような方法は、特にプログラムが長いものであり、あるいは、大量のデータがある場合、時間がかかることがある。コンピュータのスロットに挿入できる携帯可能なハード・ディスク・ドライブが開発されている。ドライブ装置の構成要素損傷の程度を低減するために、ハウジングおよびディスク・アセンブリはかなり剛性に構築される。このような剛性のアセンブリは通常、重量および体積が大きく、一般に携帯および保管が困難である。国際パーソナル・コンピュータ・メモリ・カード協会（ＰＣＭＣＩＡ）は最近、コンピュータ内のスロットに挿入できる携帯可能なメモリ・カード用の仕様を発表した。ＰＣＭＣＩＡ規格には、タイプＩフォーマット、タイプIIフォーマット、タイプIIIフォーマットが含まれ、各フォーマットは、異なるカード厚さによって区別される。メモリは、単に追加カードを挿入することによってコンピュータに追加することができる。同様に、モデムやファクシミリ（ＦＡＸ）は、手で押し込むことによってシステムに追加することができる。カードの標準化フォーマットによって、ユーザは、システムのタイプや構成にかかわらずに、あるコンピュータのメモリ・カードを他のコンピュータに挿入することができる。標準化ＰＣＭＣＩＡカードは、ほぼクレジット・カードの寸法であり、コンピュータ中の対応するコネクタに対合するコネクタを含む。カードの寸法が小さいので、携帯および保管が容易な電子アセンブリがもたらされる。容易に携帯してコンピュータの既存のスロットに挿入することができるようにＰＣＭＣＩＡフォーマットに準拠したハード・ディスク・ドライブ装置を有することが非常に望ましい。そのようなハード・ディスク・カードは、それを硬質の表面上に落とすことなどによってドライブ装置に加えられる大きな衝撃荷重に耐えられるほど剛性でなければならない。そのようなカードが存在することによって、ユーザは、今日フロッピー・ディスクが使用されているのと同様にメモリを累積することができる。ハード・ディスク・ドライブ装置は、ドライブの動作を制御するいくつかの集積回路を含む。回路は通常、アクチュエータ・アーム・アセンブリのトランスデューサに結合された読取り／書込みチャネルを含む。読取り／書込みチャネルは、ホスト・コンピュータに結合されたインタフェース制御装置に接続される。インタフェース制御装置は、ディスクとホストの間で送られるデータを記憶するためにバッファとして使用されるランダム・アクセス・メモリ装置に結合される。ディスク・ドライブは、ボイスコイルに電流を与えて、トラックの中心上にヘッドを維持し（サーボ・ルーチン）、ヘッドをトラック間で移動する（シーク・ルーチン）回路も含む。ディスク・ドライブは通常、モータを整流し、モータおよびディスクを一様な速度で回転させる回路も含む。前述の回路の動作は通常、マイクロプロセッサ・ベースの制御装置によって制御される。従来型のディスク・ドライブは、制御装置と他の回路のインタフェースをとる別の回路も含む。このチップは一般に、グルー論理機構と呼ばれる。米国特許第４９７９０５６号は、インタフェース制御装置、読取り／書込みチャネル、アクチュエータ、スピン・モータ回路の動作を制御するマイクロプロセッサ・ベースの制御装置を有するハード・ディスク・アーキテクチャを開示している。このシステムは、データと同じトラック・セクタにサーボ情報を記憶する埋込みサーボ・フォーマットを使用する。各セクタの間に、プロセッサは、ドライブのボイスコイル・スピン・モータ回路を作動させる。プロセッサは、スピン・モータおよびボイスコイルを作動させると共に、ホスト・コンピュータとディスクの間でデータを送ることができるようにする階層を使用する。このシステムは、ディスクとホストの間でデータを効率的に送る制御装置ベースのシステムを与えるが、そのようなシステムは通常、プリント回路ボード上に取り付けなければならない大量の電気構成要素を必要とする。米国特許第４９３３７８５号および米国特許第５０２５３３５号は、一般にＨＤＡと呼ばれるディスク・ドライブ・ハウジングに取り付けられたプリント回路ボードを有する従来型のハード・ディスク・ドライブを開示する。ＨＤＡは通常、密封され、アセンブリのディスクとアクチュエータ・アームとスピン・モータとを含む。ＨＤＡは、ドライブのヘッドに接続された前置増幅器を含むこともできる。残りの電気構成要素（インタフェース制御装置、読取り／書込みチャネル、アクチュエータ回路など）は外部プリント回路ボード上に位置する。回路ボードは、ＨＤＡの長さおよび幅全体に沿って延びる。したがって、アセンブリ全体の厚さは、ＨＤＡの厚さ、プリント回路ボードの厚さ、電気構成要素の高さによって決定される。１９９２年１１月１３日に出願され本発明と同じ出願人に譲渡された米国特許出願第０７／９７５００８号は、直径が１．８インチであり、ＰＣＭＣＩＡ仕様のタイプIII要件を満たすハード・ディスク・ドライブを開示している。この出願は、米国特許第４９３３７８５号および米国特許第５０２５３３５号と同様に、ＨＤＡの長さおよび幅にわたって延びるプリント回路ボードを含む。そのようなボード構成を使用しても、タイプII ＰＣＭＣＩＡ仕様を満たすディスク・ドライブは提供されないことが分かっている。タイプII ＰＣＭＣＩＡ仕様を満たすハード・ディスク・ドライブ・アセンブリを与えることが望ましい。発明の概要本発明は、タイプII ＰＣＭＣＩＡ仕様を満たすハード・ディスク・ドライブである。このディスク・ドライブは、ディスクを回転させる小形スピン・モータを含む。スピン・モータの回転は、サーボ・チップ内のスピン・モータ回路によって制御される。ディスクは、情報をディスクに記憶し、かつディスクから検索するトランスデューサを有するアクチュエータ・アーム・アセンブリに対して回転する。アクチュエータ・アームは、サーボ・チップ内のアクチュエータ回路によって制御されるボイスコイルによって回転される。ディスク・ドライブは、外側ハウジングと、ドライブをホスト・コンピュータに挿入できるようにするコネクタとを有する。トランスデューサは、データ・マネージャ・チップを介してディスクとホスト・コンピュータの間で情報を送る読取り／書込みチップに結合される。データ・マネージャ、読取り／書込みチップ、サーボ・チップはすべて、制御装置チップによって制御される。ドライブのすべての電気構成要素は、単一のプリント回路ボードに取り付けられる。回路ボードは、ハウジングの長さの約３分の１であり、ディスクとコネクタの間に位置する。ボード長を削減することによって、回路ボードをディスクと同じ平面に配置することができ、したがって、アセンブリ全体の厚さは追加されない。この小型アセンブリは、タイプII ＰＣＭＣＩＡ厚さ要件を満たすハード・ディスク・ドライブを与える。したがって、本発明の目的は、タイプII ＰＣＭＣＩＡ仕様を満たすハード・ディスク・ドライブを提供することである。本発明の目的は、ハード・ディスク・ドライブ・アセンブリのプリント回路ボードの寸法を削減するアーキテクチャを提供することでもある。本発明の目的および利点は、下記の詳細な説明および添付の図面を検討した後、当業者には容易に明らかになろう。図面の簡単な説明第１図は、本発明のハード・ディスク・ドライブの斜視図である。第２図は、ハード・ディスク・ドライブの平面断面図である。第３図は、ハード・ディスク・ドライブのカバーの底面図である。第４図は、アクチュエータ・アーム・アセンブリの断面図である。第５図は、ドライブのプリント回路ボードおよびコネクタを示すハード・ディスク・ドライブの断面図である。第６図は、スピン・モータの断面図である。第７図は、プリント回路ボードの底面図である。第８図は、ディスク・ドライブのシステム・アーキテクチャの概略図である。第９図は、システムのデータ・マネージャ・チップの概略図である。第１０図は、システムのサーボ・チップの概略図である。第１１図は、ディスクのセクタを表す図である。第１２図は、システムの制御装置チップの概略図である。第１３図は、システムのＲ／Ｗチップの概略図である。第１４ａ図は、ディスク・ドライブの動作のフローチャートである。第１４ｂ図は、ディスク・ドライブの動作のフローチャートである。第１４ｃ図は、ディスク・ドライブの動作のフローチャートである。第１４ｄ図は、ディスク・ドライブの動作のフローチャートである。第１４ｅ図は、ディスク・ドライブの動作のフローチャートである。第１４ｆ図は、ディスク・ドライブの動作のフローチャートである。第１４ｇ図は、ディスク・ドライブの動作のフローチャートである。発明の詳細な説明図面を参照し、さらに具体的には参照符号によって図面を参照すると、第１図は、本発明のハード・ディスク・ドライブ１０を示している。ディスク・ドライブ１０は、ホスト・コンピュータ（図示せず）に挿入できるカードとして構築される。装置１０は、ハウジング１２とコネクタ１４とを含む。好ましい実施形態では、ハウジングの寸法は８５．６×５４．０×５．０ｍｍである。この寸法は、国際パーソナル・コンピュータ・メモリ・カード協会（ＰＣＭＣＩＡ）がタイプII電子カードに関して発行した仕様に準拠している。ＰＣＭＣＩＡは、標準電子カードの寸法およびその他の要件をリストした仕様を発表した協会である。ＰＣＭＣＩＡ仕様に準拠した各コンピュータは、標準化カードを収容できるスロットを含む。そのような規格を用いた場合、システムの型式や構成にかかわらずに、あるコンピュータの電子カードを他のコンピュータに容易に挿入することができる。ＰＣＭＣＩＡ規格のコピーは、１０３０ＧＥａｓｔＤｕａｎｅＡｖｅｎｕｅ，Ｓｕｎｎｙｖａｌｅ，Ｃａｌｉｆｏｒｎｉａ９４０８６の国際パーソナル・コンピュータ・メモリ・カード協会に書面で申し込むことによって得ることができる。ＰＣＭＣＩＡ規格には、それぞれ、異なる厚さを有する、３種のカードが含まれる。タイプＩカードの厚さは約３．３ｍｍであり、タイプIIカードの厚さは約５．０ｍｍであり、タイプIIIカードの厚さは約１０．５ｍｍである。コンピュータは、タイプIIカードを収容するのに十分な幅をもつ隣接する複数のスロットを有する。タイプＩカードとタイプIIカードは共に単一のスロットを占有するが、タイプIIIカードは２つのスロットを占有する。各コンピュータ・スロットは、コンピュータ・システムとの相互接続を可能にするためにマザーボードに取り付けられた６８ピン・コネクタを含む。ＰＣＭＣＩＡ規格は最初、内部モデム・ボードおよびファクシミリ・ボードを含め、メモリ・カードまたは論理カード、あるいはその両方に関して確立された。本発明は、ＰＣＭＣＩＡタイプIIカード・フォーマットを満たすことができるハード・ディスク・ドライブ装置を提供するものである。好ましい実施形態では、カード・アセンブリ１０のコネクタ１４は、コンピュータ中に位置する６８ピン・コネクタに対合できる６８本のピンを有する。コネクタ１４は通常、コンピュータ・コネクタ中に位置するピン（図示せず）に対応する複数のソケット１６を有する誘電材料で構築される。コネクタは、電力、接地、データ用に指定されたある種のピンを有する。ＰＣＭＣＩＡ仕様の必要に応じて、接地専用のソケットは電力専用のソケットよりも長く、電力専用のソケットはデータ専用のソケットよりも長い。そのような構成では、電圧スパイクや電力サージをカード内で発生させずに、動作中の「ライブ」システムにカードを挿入することができる。第２図ないし第７図を参照すると、ハード・ディスク・ドライブは、スピン・モータ２０によって回転されるディスク１８を含む。ディスク１８は通常、従来技術で知られているように磁気コーティングで覆われた金属製基板、ガラス製基板、セラミック製基板、またはコンポジット基板で構築される。第６図に示したように、スピン・モータ２０は、一対の円錐形軸受２６によってスピンドル磁石２４に結合されたハブ２２を含む。ハブ２２内には、ステータ２８と、ハブ２２の内側表面に取り付けられた磁石３２と協働するいくつかの巻線３０がある。巻線３０に電流を与えると磁束が形成され、その磁束は磁石３２を通過しハブ２２およびディスク１８を回転させる。ハブ２２は、円錐形軸受２６の対応するテーパ付き表面３６に沿って摺動する一対のテーパ付き内側表面３４を有する。テーパ付きハブ表面３６と軸受２６の間に、２つの部材２２および２６間の相対的な摩擦なし回転を可能にする薄い流体層がある。円錐形軸受２６間には、軸受流体用の槽として働く空間３８がある。軸受流体は、スピンドル磁石２４の磁束によってハブ２２と軸受２６の間に維持される鉄−流体潤滑油であることが好ましい。円錐形軸受２６は、手持ちコンピュータまたはディスク・ドライブ、あるいはその両方に加えられる可能性があるタイプの衝撃荷重に耐えることができる小形スピン・モータ２０を形成する。ディスク１８は、ディスク・クランプ４２によってハブ・ショルダ４０に固定される。ディスク・クランプ４２は、モータ２０上に超音波融解された熱塑性材料で構築することが好ましい。熱塑性プラスチックは、ハブ２２中に位置する複数の溝４４に流れ込んでいる。溝４４中のプラスチックは、ｚ軸でのディスク１８の移動を防止する。クランプ４２の一部は、ディスク１８の内径とハブ２２の間の空間にも流れ込み、ディスク１８の横方向移動を防止している。固定スピンドル２４は、一対のキャップ４５および４６によって固定される。底部キャップ４５は、１層の接着剤層５０によってベース・プレート４８に取り付けられる。好ましい実施形態では、この接着剤は、ＭｉｎｎｅｓｏｔａＭａｎｕｆａｃｔｕｒｉｎｇ＆ＭｉｎｎｉｎｇＣｏ．（「３Ｍ」）がＡＦ４６の名で販売している材料である。フィルム５０は、下部円錐形軸受２６をキャップ４５に取り付けるためにも使用される。上部キャップ４６は、固定スピンドル２４に取り付けられる。好ましい実施形態では、キャップ４６とカバー５２は、カバー５２上に取り付けられた粘弾性フィルム材料５４によって結合される。粘弾性材料５４は、モータ２０の高さと、ベース・プレート４８とカバー５２の間の空間との間の公差を補償する。粘弾性材料５４は、モータ２０に加わる衝撃荷重および振動荷重も減衰させる。第２図に示したように、ディスク１８は、一般にヘッドと呼ばれる一対のトランスデューサ５８を有するアクチュエータ・アーム・アセンブリ５６に対して回転する。トランスデューサ５８は、ディスク１８の対応する各隣接表面を磁化し、その磁界を検知することができるコイル（図示せず）を含む。各ヘッド５８は、アクチュエータ・アーム６２に取り付けられたフレックスビーム６０によって支持される。好ましい実施形態では、各フレックスビーム６０は、比較的弾性の誘電材料（図示せず）によって分離された１枚または複数枚の導電プレート（図示せず）から構築される。この金属プレートは、トランスデューサ５８に送られる信号用の導電経路を与えることができる。ヘッド５８はそれぞれ、ディスクの表面とトランスデューサの間に空気軸受を形成するためにディスク１８の回転によって生成される空気流と協働するスライダ（図示せず）を含む。空気軸受は、ヘッド５８をディスク１８の表面から上昇させる。フレックスビームは、空気軸受によってヘッドをディスク表面から分離するのに十分な可とう性をもつように形成され、ディスク１８とモータ２０の軸方向の振れを拘束する。ヘッド５８は、水平記録または垂直記録を行うように構築することができる。フレックスビーム６０は、接着剤によってアクチュエータ・アーム６２のスロットに挿入される。好ましい実施形態では、接着剤は、プライマ、熱、ＵＶ光源によって硬化することができる。アクチュエータ・アーム６２は、重量が小さくかつ強靭な炭化ケイ素で形成することが好ましい。アクチュエータ・アーム６２は、軸受アセンブリ６６の周りで旋回する。第４図に示したように、軸受アセンブリ６６は、ベース・プレート４８から延びる軸受ブロック６８を含む。第２図を参照すると、アクチュエータ・アーム６２は、ブロック６８のＶ字形スロット７２内へ延びる三角形のローラ軸受７０を有している。ローラ軸受７０は、Ｃ字形ばねクリップ７４によってブロック６８に接触するように押し込まれる。ローラ軸受７０の頂点は、アクチュエータ・アーム６２が軸受アセンブリ６６の周りで回転したときに軸受がブロック６８に対して転動するように、スロット７２の頂点に係合する。本発明のローラ軸受は、比較的少規模の摩擦を発生させ、手持ちディスク・ドライブに加えられる典型的な衝撃荷重に耐えることができる小形軸受アセンブリとすることができる。アクチュエータ・アーム６２の端部には、一対の固定コイル７８間に位置する磁石７６がある。この磁石は、Ｎ極とＳ極を有し、そのため、コイルを通じて一方向に電流が送られたとき、Ｎ極がコイルに垂直な力を受け、逆の方向に電流が与えられたとき、Ｓ極が同じ方向の力を受ける。磁石およびコイルは、一般にボイスコイル・モータまたはＶＣＭ８０と呼ばれ、アクチュエータ・アーム６２を回転させ、ヘッド５８をディスク１８に対して移動する。第４図に示したように、コイル７８は、磁束用の帰還経路を形成し、ボイスコイル８０の領域に磁束を維持するフェライト材料で形成されたＣ字形シールド・プレート８２に取り付けられる。第２図および第５図に示したように、コネクタ１４は、ハウジング１２の一端に位置し、ベース・プレート４８およびカバー５２中のくぼみ表面８４によって固定される。くぼみ表面８４は、コネクタ１４がハウジング１２に対してどちらかの方向に移動するのを妨げる。コネクタ・ソケット１６はそれぞれ、プリント回路ボード９０（ＰＣＢ）上の導電表面パッド８８にはんだ付けされたテール８６を有する。第５図に示したように、プリント回路ボード９０は、ベース・プレート４８によって支持され、ディスク・ドライブ・アセンブリ１０を操作するのに必要なすべての電気構成要素を含む。第７図に示したように、プリント回路ボード９０には制御装置チップ９２、読取り／書込みチャネル・チップ９４、サーボ・チップ９６が取り付けられる。各チップは、従来技術で周知の従来型の技法によってボード９０にはんだ付けされた集積回路パッケージ内に収納される。第２図に示したように、回路ボード９０の逆の面は、データ・マネージャ・チップ９８、前置増幅器チップ１００、読取り専用メモリ（ＲＯＭ）チップ１０２を含む。ボード９０は、ドライブ・アセンブリの電気系を完成するために抵抗器１０４やキャパシタ１０６などの受動要素も含む。ボード９０は、ディスク１８とコネクタ１４の間に位置する。第５図に示したように、プリント回路ボード９０は、ディスク１８にほぼ平行な平面に位置する。ボード９０をディスク１８とほぼ「同一平面」に配置すると、ディスク・ドライブ・アセンブリの全体的な厚さが減少する。第２図に示したように、プリント回路ボード９０は、可とう性回路ボード１０８によってアクチュエータ・アーム・アセンブリ５６に結合される。可とう性回路ボード１０８は通常、回路全体にわたって延びる導電トレースを密封する、一般に商標ＫＡＰＴＯＮで販売されているポリイミド・シートで構築される。可とう性回路１０８の一端は、フレックスビーム６０にはんだ付けされ、あるいは超音波接着された接点パッド１１０を有する。第５図に示したように、回路１０８の逆の端部は、カバー・プレート５２上に位置するクランプ・ダウン・ストリップ１１６によってプリント回路ボード９０上の対応するパッドに動作可能に接触するように押し付けられる接点パッドを有する。クランプ・ダウン・ストリップ１１６は、カバー・プレート５２がベース・プレート４８に取り付けられたときに可とう性回路１０８の接点パッドに圧力を加える。クランプ・ダウン・ストリップ１１６は、可とう性回路１０８とプリント回路ボード９０の結合／結合解除を、この２つの部材をはんだ付けする必要なしに行う手段を形成している。第２図に示したように、ディスク・ドライブ・アセンブリは、それぞれ、ボイスコイル８０のコイル７８およびスピン・モータ２０の巻線３０にプリント回路ボード９０を結合する、可とう性回路１２６および１２８も含む。可とう性回路１２６および１２８は、クランプ・ダウン・ストリップ１１６によって回路ボード９０上の対応するパッドに接触するように押し付けられる接点パッドを有する。第３図および第４図に示したように、カバー５２には、ベース・プレート４８の対応する表面１２４に押し付けられる弾性シール１２２が取り付けられる。エラストマ１２２は、ディスク１８、スピン・モータ２０、アクチュエータ・アーム・アセンブリ５６を、一般にＨＤＡ１２６と呼ばれる領域に密封する。カバー・プレート５２は、クランプ１２８によってベース・プレート４８に取り付けられる。クランプ１２８は、プレート４８および５２の対応するスロット１３２内へ延びるいくつかのばねタブ１３０を有する。クランプ１２８は、ディスク・ドライブ・アセンブリ１０の縁部に加えられる外部衝撃荷重および振動荷重を吸収する弾性ストリップ１３４を有することができる。ディスク・ドライブ１０は通常、ホスト・コンピュータに装填され、したがって、カードの縁部はコンピュータ・ハウジングによって支持される。したがって、コンピュータに加えられた衝撃荷重または振動荷重は通常、ドライブの縁部を通じてディスク・ドライブへ伝達される。弾性ストリップ１３４は、このような荷重を減衰させて、損傷や、ドライブの動作の妨害を防止する。クランプは、ねじやそれに相当するその他の固定手段を使用せずにベース・プレート４８をカバー５２に取り付ける手段を構成する。ねじ部品をなくすると、アセンブリの全体的な高さを削減するうえで助けとなる。第２図および第３図に示したように、カバー５２は、ベース・プレート４８の対応する溝１３８に挿入されて２つの部材４８および５２を整列させる矩形ピン１３６を有する。ベース・プレート４８は、ＨＤＡ１２６の外部に位置するブリーザ・フィルタ１４２を含むフィルタ・チャンバ１４０を有する。ベース・プレート４８は、ＨＤＡ１２６とチャンバ１４０の間の流体連通を可能にするスロット１４２を有する。ＨＤＡ１２６内の空気の圧力がドライブ１０の外部の大気よりも低いとき、差分圧力によって、空気は、クランプ１２８を越えて、カバー５２とベース・プレート４８の界面を通じＨＤＡ領域１２６およびベース４８内へポンピングされる。このＨＤＡ領域１２６は、フィルタ・チャンバ１４０と流体連通し、フィルタ・チャンバ１４０も、ＨＤＡと流体連通する。ポンピングされた空気は、フィルタ・チャンバ１４０を通じてＨＤＡ１２６に流れ込む。空気中の炭化水素、酸性ガス、その他の不純物は、ブリーザ・フィルタ１４２によって捕捉される。ブリーザ・フィルタは、湿度調整要素を有することもできる。ディスク・ドライブ・アセンブリ１０は、ＨＤＡ内の不純物を除去する再循環フィルタ１４６も有する。再循環フィルタ１４６は、壁１４６によってＨＤＡから分離されたチャンバの中央に位置する。フィルタ１４６は、上流チャンバ１５０を下流チャンバ１５１から分離する。ディスク１８が回転すると、空気が上部チャンバ１５２に流れ込み、フィルタ１４６を通じて下部チャンバ１４６に流れ込み、再びディスク１８のＨＤＡ領域１２６に流れ込む。ディスク・ドライブは、炭化水素、酸性ガス、水を吸収する材料で構築された環境管理アセンブリ１８０を有することもできる。第８図は、ハード・ディスク・ドライブ・アセンブリ１０のシステム・アーキテクチャの概略図を示す。このシステムは、ディスク・ドライブの動作を制御する。データは通常、ディスクの直径と同心の環状トラックに沿って磁気ディスク１８上に記憶される。好ましい実施形態では、ディスクの直径は１．８インチである。１．８インチ・ディスクについて説明するが、本発明が１．３”、２．５ ”、３．５”など他の直径を有するディスクと共に使用できることを理解されたい。１．８”ディスクの場合、システムは通常、ディスク表面当たり１３０個のトラック上にデータを記憶する。各トラックは、複数のサーボ・セクタを含む。各セクタは、最大７６８バイトのデータを記憶することができる。アセンブリ全体では、最大で１３０Ｍバイトのデータを記憶することができる。第８図に示したように、システム１０は、データ・マネージャ・チップ９８と、制御装置チップ９２と、サーボ・チップ９６と、読取り／書込み（「Ｒ／Ｗ」）チップ９４とを含む。システムは、制御装置９２に結合された読取り専用メモリ（「ＲＯＭ」）装置１０２と、ヘッド５８およびＲ／Ｗチップ９４に接続された前置増幅器回路１００も有する。制御装置９２は、それぞれ、直列回線２０４および２０６を通じて、サーボ９６およびＲ／Ｗ９４に結合される。制御装置９２は、アドレス／データ・バス２０８によってデータ・マネージャ９８に結合され、命令バス２１０によってＲＯＭ２０２に結合される。データ・マネージャ９８は、アドレス／データ・バス２１４によってホスト２１２に結合され、データ・バス２１６によってＲ／Ｗチップ９４に結合される。Ｒ／Ｗチップ９４は、回線２１８によって前置増幅器チップに接続される。サーボ・チップ９６は、サーボ回線２２０を通じてＲ／Ｗチップ９４に結合される。サーボ・チップ９６は、それぞれ、回線２２２および２２４を通じて、ボイスコイル８０およびスピン・モータ２０にも接続される。前置増幅器１００は、回線２２６を通じてヘッド５８に接続される。制御装置９２は、生データ回線２２８によってＲ／Ｗチップ９４にも結合される。直列回線およびアドレス／データ・バスは、それぞれのチップ間で情報を送るのに必要な制御信号回線を含む。本明細書の全体にわたって回線の語を使用するが、この語が複数の回線を含むことができることを理解されたい。第９図に示したように、データ・マネージャ９８は、ホスト・インタフェース制御装置回路２３０によってホスト２１２に結合される。インタフェース制御装置２３０は、ホスト・プロトコルに従ってリターン・ハンドシェークなどを行うことによってホスト２１２とのインタフェースをとるハードウェアを含む。好ましい実施形態では、インタフェース制御装置２３０は、ＰＣＭＣＩＡプロトコルに適合する。インタフェース制御装置２３０は、データ・バス２３４を通じてランダム・アクセス・メモリ（ＲＡＭ）装置２３２に結合される。ＲＡＭ２３２は、ホスト２１２とディスク１８の間で送られるデータを記憶するデータ・バッファを構成している。好ましい実施形態では、ＲＡＭは最大４．０Ｋバイトのデータを記憶することができる。通常、３．５Ｋバイトのメモリが、ホストとディスクの間で送られるデータを記憶することだけのために使用される。残りの０．５Ｋバイトのメモリは、通常、ある所定のディスク・ドライブ特性を記憶することだけのために使用されるスクラッチ・パッドを形成する。各ディスク・ドライブが組み立てられたときに、ドライブ装置の様々な特性が判定され、ディスク上に記憶される。ディスク・ドライブに電力が供給されると、制御装置は初期設定ルーチンを実行する。このルーチンの一部は、ディスクからドライブ特性を検索し、ＲＡＭのスクラッチ・パッド部分に記憶する。ＲＡＭ２３２の管理は、アドレス・バス２３８上でメモリ装置２３２へのアドレスを与え、回線２４０上にイネーブル制御信号を与えるメモリ制御装置回路２３６によって制御される。メモリ制御装置回路２３６は、回線２４２を通じてインタフェース制御装置回路からアクセス要求を受け取る。制御装置回路２３６は、回線２４６を介してディスク制御装置回路２４４からもアクセス要求を受け取る。ディスク制御装置回路２４４は、ディスク・マネージャ・チップ９８とＲ／Ｗチップ９４の間のインタフェースを形成している。ディスク制御装置回路２４４は、回線２４８上でインタフェース回路２３６から読取り／書込み制御信号を受け取る。この信号は、読取り・書込みゲート回線２５０および２５２でＲ／Ｗチップ９４へ送られる。インタフェース・メモリ・ディスク制御装置回路は、回線２５４、２５６、２５８を介して制御装置チップ９２にも接続される。メモリ制御装置２３６は、ＲＡＭ２３２とインタフェース制御装置回路２３０の間、ＲＡＭ２３２とディスク制御装置回路２４４の間、制御装置チップ９２とデータ・マネージャ・チップ９８の間でのデータの記憶および検索を制御する。ＲＡＭ２３２と制御装置チップ９２は、専用データ・バス２０８によって結合される。制御装置チップ９２は、ＲＡＭ２３２にアクセスしたいときにアドレスおよびデータ・マネージャ・チップ選択（ＤＭＣＳ）制御信号を与える。ホスト２１２は、データをディスク１８上に書き込むためにまず、インタフェース制御装置回路２３０が受け取る書込み要求を与える。インタフェース制御装置回路２３０は必要なハンドシェーキング・シーケンスを実行する。インタフェース制御装置回路２３０は、ホストから得た論理アドレスおよびデータをメモリ・バッファ２３２に記憶するためにメモリ制御装置回路２３６へのアクセス要求を生成する。次いで、メモリ制御装置回路２３６は、メモリ・マッピング方式に従ってバッファ２３２にデータを記憶する。インタフェース制御装置回路２３０は、制御装置チップ９２へ送られるＨＯＳＴＩＮＴ割込み信号を生成する。制御装置チップ９２は、ＨＯＳＴＩＮＴ信号に肯定応答した後、ホスト２１２によって与えられた論理アドレスを読み取るためにＲＡＭ２３２へのアクセスを要求する。制御装置チップ９２は、論理アドレスを物理ディスク・アドレスに変換する。制御装置チップ９２は次いで、シーク・ルーチンを開始して、ヘッド５８をディスク１８上の適当な位置に移動することができる。ボイスコイル８０がトランスデューサ５８を所望のディスク・セクタに移動すると、制御装置チップ９２は、データ・マネージャ９８にＺセクタ信号を与える。ディスク制御装置回路２４４は、Ｚセクタ信号を受け取った後、メモリ制御装置回路２３６にデータ・アクセス要求を与える。メモリ制御装置回路２３６は、ＲＡＭ２３２の対応する内容をバス２１６上に置くことによってディスク１８上への書込みシーケンスを開始する。ホスト２１２は、データを読み取るために、インタフェース制御装置回路２３０が受け取る読取り要求を与える。要求された論理アドレスはバッファ２３２に記憶される。ＨＯＳＴＩＮＴ信号が生成され、制御装置チップ９２によって論理アドレスが検索される。制御装置チップ９２は、物理アドレスをディスク上の実際のセクタに変換し、次いでそれに応じて、シーク・ルーチンを開始してアクチュエータ・アームを移動する。トランスデューサが適当なディスク位置の上方にきたとき、制御装置チップ９２は、データ・マネージャ９８にＺセクタ信号を与える。次いで、ディスク制御装置回路２４４は、ＲＡＭ２３２をイネーブルするメモリ制御装置回路２３６へのメモリ・アクセス要求を生成する。データは次いで、ディスク制御装置回路２４４を通じてＲ／Ｗチップ９４からバッファ２３２へ送られる。メモリ制御装置回路２３６は次いで、データをインタフェース制御装置回路２３０を通じてＲＡＭ２３２からホスト２１２へ送る。第１０図に示したように、サーボ・チップ９６は、それぞれ、ボイスコイル８０およびスピン・モータ２０を駆動する、ボイスコイル制御回路２７０およびスピン・モータ制御回路２７２を含む。サーボ・チップ９６は、二方向１６ビット同期直列ポート２７４によって制御装置チップ９２に結合される。直列ポート２７４は、回線２７８によってアナログ・ディジタル（Ｄａｃ）変換器に結合される。Ｄａｃ２７８は、スピン・モータＤａｃポート２８０と、ボイスコイルＤａｃポート２８２と、アナログ・ディジタル（Ａｄ）Ｄａｃポート２８４とを含む。ボイスコイル・ポートは、３つの信号Ｖｖｃｍｏｆｆｓｅｔ、Ｖｖｃｍｔｒａｃｋ、Ｖｃｍｇａｉｎｒａｎｇｅを回線２８８ないし２９２上で音声制御回路２７０に与える。この３つの信号は、加算回路２９４内で加算される。Ｖｖｃｍｏｆｆｓｅｔ信号は、ボイスコイル８０用のバイアス電圧を供給する。Ｖｖｃｍｔｒａｃｋ信号は、ボイスコイル８０の駆動信号をさらに正確に制御するためにバイアス信号を変動させる二次電圧信号を与える。Ｖｃｍｇａｉｎｒａｎｇｅ信号は、バイアス信号のより高い分解能を与える別の二次信号であり、通常、ドライブのサーボ・ルーチン時に使用される。Ｖｃｍ信号の振幅は、制御装置チップ９２により二方向直列ポート２７４を通じてボイスコイル・ポート２８０に提供される８ビット・データ・ストリームによって決定される。データ・コマンドは、直列ポートによって復号される７ビット・アドレスおよび読取り／書込みビットを伴う。このデータは、７ビット・アドレスの内容に従って妥当なＤａｃポートへ送られる。加算回路２９４は、ドライバ回路２９８をバイアスさせる信号を演算増幅器２９６に与える。ドライバ回路２９８は、ピンＶｃｍＰ３００およびＶｃｍＮ３０２を通じてボイスコイルのコイル７８に接続される。ボイスコイル制御回路２７０は、ボイスコイル８０に供給される電流の直接電流制御を行うために演算増幅器２９６にフィードバックされる電流センサ３０４も含む。スピン・モータ・ポート２８０は、信号Ｖｓｐｎｏｆｆｓｅｔ、Ｖｓｐｎｔｒａｃｋ、Ｖｓｐｎｇａｉｎｒａｎｇｅを回線３０６ないし３１０を通じてスピン・モータ制御回路２７２に与える。ボイスコイル回路２７０とほぼ同じ構成要素、すなわち、加算回路３１２と、演算増幅器３１４と、ドライバ回路３１６と、電流センサ３１８とを含むスピン・モータ回路がこれらの信号を受け取る。加算回路は、前述のようにＶｓｐｉｎ（）信号を加算する。ボイスコイル信号と同様に、オフセット信号がバイアス電圧を与え、その他の信号がバイアス電圧の調整を施す。ドライバ回路３１６は、それぞれ回線３２０ないし３２４上でピンＡ、Ｂ、Ｃを通じてスピン・モータの巻線に接続される。ドライバ回路３１６は、制御装置チップ９２によってＶｃｏｍｍ回線３２８で与えられた整流信号を受け取った後に出力回線Ａ、Ｂ、Ｃのドライバの適当な組合せを順次イネーブルするスピンドル制御論理機構３２６によって制御される。整流信号Ｖｃｏｍｍが与えられるたびに、制御論理機構３２６は順次正しいドライバをイネーブルし、その結果、回線Ａ、Ｂ、またはＣの適当な組合せでスピン・モータに電流が与えられる。スピン・モータ制御回路２７２は、回線Ａ、Ｂ、Ｃに接続されたバックｅｍｆセンサ３３０と、回線３３２上のモータの中央トラップ（ＣＴ）とを有する。センサ３３０は、バックｅｍｆ信号を比較器３３４に与え、比較器３３４は、この信号を基準電圧と比較する。比較器３３４は、回線３３６上で制御装置チップ９２にＶｐｈａｓｅ信号を与える。制御装置チップ９２は、Ｖｐｈａｓｅ信号を使用して、Ｖｃｏｍｍ回線３２８を通じてスピン・モータ２０を整流する。好ましい実施形態では、ドライバ回路３１６は、モータに与えられる電流レベルを増加させるために追加ドライバに接続することができる追加回線ＳｐｎＧａ、ＳｐｎＧｂ、ＳｐｎＧｃを有する。この特徴によって、より高い回転トルクを必要とする追加ディスクを含むディスク・ドライブでサーボ・チップ９６を使用することができる。サーボ・チップ９６は、様々な入力信号を受け取るアナログ・マルチプレクサ３３８を有する。これらの信号は、多重化され、Ｄａｃ変換器２６７のディジタル・アナログ回路を使用するアナログ・ディジタル（Ａｄｃ）変換器３４０へ送られる。Ａｄｃは、比較器３４２と、一連の８ビット・データ・ストリングを生成する直列近似レジスタ（ＳＡＲ）３４４とを含む。動作時には、マルチプレクサ３３８が、比較器３４２にアナログ信号を供給する。ＳＡＲ３４４は、連続８ビット・ワードを生成し、このワードがＡｄＤＡＣポート２８４へ送られ、前記ポートがこのワードをアナログ比較器信号に変換する。アナログ比較器信号は、マルチプレクサ３３８からのアナログ信号と比較される。第１のワードは、最上位ビットが１にセットされ、すべてのその他のビットは０にセットされる。最上位ビットがアナログ信号よりも大きい場合、直列ポート２７４にビット１が与えられる。ＳＡＲ３４４は、次の８ビット・ワードを生成し、このワードが再び、アナログ信号に変換され比較器３４２によって比較される。新しいワードの次の上位ビットは１にセットされる。このルーチンは、直列ポート２７４に８ビットが供給されアナログ信号の振幅が定義されるまで継続する。直列ポート２７４は次いで、このビットを直列回線３０４を通じて制御装置チップ９２へ送る。マルチプレクサ３３８は、それぞれ、回線３４６および３４８上でバックｅｍｆセンサ３３０および電流センサ３１８から入力信号ＶｂｅｍｆおよびＶｉｓｐｎを受け取る。回線３５０および３５２を通じてＲ／Ｗチップ９４からのＡ−Ｂサーボ信号およびＣ−Ｄサーボ信号がマルチプレクサ３３８に供給される。ボイスコイル電流センサ３０４の出力信号Ｖｉｖｃｍは、回線３５４上でマルチプレクサ３３８に提供される。これらのフィードバック信号は、Ａｄｃ３４０および直列ポート２７４を通じて制御装置チップ９２へ送られる。ボイスコイル制御回路２７０は、制御装置チップ９２からのコマンドに応答してヘッド５８をディスクに対して位置決めする。制御装置チップ９２および制御回路２７０は、シーク・ルーチンまたはサーボ・ルーチンに従ってアクチュエータを移動する。シーク・ルーチンでは、ヘッド５８が、ディスク上の第１のトラック位置から第２のトラック位置へ移動される。サーボ・ルーチンは、トラックのセンターライン上にトランスデューサ５８を維持するために使用される。好ましい実施形態では、ディスク１８は、埋込みサーボ情報を含む。第１１図は、ディスクのトラック上の典型的なセクタを示す。各セクタはまず、サーボ・フィールドと、それに続くＩＤフィールドとを含む。ＩＤフィールドは、セクタを識別するヘッダ・アドレスを含む。ＩＤフィールドの後に、データ・フィールドとエラー訂正コード情報が続く。ＥＣＣフィールドの後に、データ・フィールドＤ０のデータの小数部を含む次のデータ・フィールドＤ１を識別する別のＩＤフィールドが続く。サーボ・フィールドは、まず書込み・読取りフィールドを含み、次いで自動利得制御（ＡＧＣ）フィールドを含み、その後にデータなし周期（ＤＣギャップ）が続く。ＤＣギャップの終わりに同期パルスがある。サーボ・フィールドは、セクタの特定のシリンダ（トラック）を識別するグレー・コードといくつかのサーボ・バーストＡ、Ｂ、Ｃ、Ｄも含む。サーボ・バーストＡおよびＢは、トラックのセンターラインに外側縁部を有する。サーボ・バーストＣは、中央の、偶数トラック用のトラックのセンターライン上に位置する。サーボ・バーストＤは、サーボ・バーストＣの頂部縁部に位置する底部縁部を有する。トラックのセンターラインに対するトランスデューサの位置は、サーボ・バーストＡないしＤの振幅を読み取ることによって判定することができる。ＡＧＣフィールドは、サーボ・バーストの基準電圧値を設定するために使用される。同期パルスは、ＡＧＣフィールドの後で、遷移を有さない所定の数のクロック・サイクルの後に検知される第１の電圧遷移として識別される。たとえば、トランスデューサがＡＧＣフィールドを検知した後、同期パルスが検出される前に、電圧遷移なしで３クロック・サイクルを発生することができる。代替方式として、グレー・コードの始めによって、同期パルスを示す電圧遷移を与えることができる。第１２図は、コア・マイクロプロセッサ３６０を含む制御装置チップ９２の概略図を示す。好ましい実施形態では、コアは、テキサス・インストルメンツ社（ＴｅｘａｓＩｎｓｔｒｕｍｅｎｔｓＩｎｃ．）が部品名ＤＳＰＴＭＳ３２０Ｃ２５で販売しているプロセッサの修正バージョンである。プロセッサ３６０は、インテル社（ＩｎｔｅｌＣｏｒｐ．）がファミリ名８０Ｃ１９６で販売している制御装置チップなど従来型のハード・ディスク・ドライブ制御装置よりも少ない命令セットで動作する。命令セットが削減されたため、メモリ・アクセス要求の数が少なくなっている。プロセッサ・ブロック３６０は、ＲＡＭメモリ（図示せず）を含む。従来型のＲＡＭ装置は、５．０Ｖ公称電源によって動作する。一般にポータブル・ラップトップ・コンピュータで使用されている３．３Ｖ公称電圧レベルで動作するハード・ディスク・ドライブとすることが望ましい。従来型のＲＡＭ装置は、３．３Ｖで動作する際、ＲＡＭ装置が５．０Ｖで動作するときよりも低速でプロセッサ・メモリ・アクセス要求に応答する。ＲＡＭが低速であると、プロセッサの性能が低下する。所定の機能に対して必要とされるメモリ・アクセス要求が少ないプロセッサを使用すると、プロセッサの性能にそれほど影響を与えずに３．３Ｖで動作できるシステムが構成される。ＤＳＰマイクロプロセッサは、命令およびデータを送る２つの別々の内部バス（図示せず）を有する。二重バス・アーキテクチャによって、プロセッサは、取出しルーチン、復号ルーチン、読取りルーチン、実行ルーチンを並列して実行することができる。ＤＳＰのパイプライン機能は、プロセッサの性能を大幅に向上させる。ＤＳＰプロセッサは、レジスタとＲＡＭ装置の両方として機能するオンボード・メモリを有する。制御装置チップは、プロセッサ３６０に結合されたサポーティング「オンチップ」ハードウェアも含む。このサポーティング・ハードウェアは、直列回線２０４および２０６を通じてサーボ・チップ９６およびＲ／Ｗチップ９４に結合された二方向１６ビット同期直列ポート３６２を含む。直列ポート３６２も、バス３６４を通じてプロセッサ３６０に接続される。直列ポート３６２は、プロセッサ３６０とチップ９４および９６の間にバッファとなるレジスタを含む。ポート３６２は、プロセッサ３６０によって与えられるアドレスに応答してＲ／Ｗチップ９４およびサーボ・チップ９６に関するチップ選択信号も生成する。直列ポート３６２は、レジスタ・ファイル３６６に接続される。制御装置チップ９６は、グレー・コード回路３７０と、サーボ・ストローブ回路３７２と、バースト復調回路３７４と、自動利得制御（ＡＧＣ）回路３７６と、書込みディスエーブル回路３７８とを含む状態マシン３６８を有する。バースト復調回路３７４は、回線３８０を介して他の回路の動作を制御する。復調回路３７４は、回線３８４を通じてタイマ回路３８２に接続される。グレー・コード回路３７０とバースト復調回路３７６は共に、Ｒ／Ｗチップ９４から生データを受け取るために生データ回線３２８に接続される。タイマ回路３８２は、いくつかのタイマを有し、そのうちの１つは、セクタのサーボ・バーストよりも前に「タイムアウト」する。プレサーボ・タイマがタイムアウトすると、タイマ回路３８２は、回線３８６上でＡＧＣ回路３７６にＡＧＣ信号を与える。ＡＧＣ信号はＡＧＣ回路３７６をイネーブルし、ＡＧＣ回路は、回線３８８を通じてＲ／Ｗチップ９４の自動利得制御回路をイネーブルする。タイマ回路３８２はまた、回線３８４上でバースト復調回路３７４に探索信号を与える。探索信号によって、バースト復調回路３７４は、セクタのサーボ・バースト内で同期パルスの探索を開始することができる。バースト復調回路３７４は、探索信号を受け取った後、所定数のクロック・サイクル内に（生データ回線２２８からの）信号遷移が発生しなかったときに内部同期マーク・フィールドをイネーブルする。内部同期マーク・フィールドがイネーブルされてから所定時間内に遷移が発生した場合、バースト復調回路３７４は、同期パルスが検出されたことを示すＨセクタ信号を生成する。Ｈセクタ信号は、回線３９４でＺセクタ回路３９２に与えられ、回線３９０でプロセッサ３６０に与えられる。復調回路３７４からのＨセクタ信号は、ｚセクタ回路３９２内のタイマ対を設定する。ｚセクタ回路３９２は、タイマが「タイムアウト」したときに回線２５８上でデータ・マネージャ９８およびＲ／Ｗチップ９４にｚセクタ信号を与える。各データ・フィールドＤ０およびＤ１ごとにタイマがあることが好ましい。ｚセクタ回路３９２がｚセクタ信号を生成するのは、回路３９２がイネーブル回線３９６を通じてプロセッサ３６０によってイネーブルされた場合だけである。バースト復調回路３７４は、同期パルスが検出された後にグレー・コード回路３７０をイネーブルする。グレー・コード回路３７０は、生データ回線２２８で与えられるグレー・コードを記憶するシフト・レジスタを含む。その場合、グレー・コードは、後でプロセッサ３６０が検索できるように、バス３９８を通じてレジスタ・ファイル３６６中の専用アドレスに記憶される。同期パルスが検出されたとき、バースト復調回路３７４中の内部タイマも設定される。タイマがタイムアウトすると、バースト復調回路３７４は、グレー・コード回路３７０をディスエーブルし、サーボ・ストローブ回路３７２をイネーブルする。サーボ・ストローブ回路３７２は、回線３９９上で一連の２ビット信号を送出し、Ｒ／Ｗチップ９４内の内部回路をイネーブルし、Ａ−Ｂ信号およびＣ−Ｄ信号をサーボ・チップ９６に与える。Ａ−Ｂ信号およびＣ−Ｄ信号は次いで、Ａｄｃ変換器３４０および直列ポート３７４および３６２を通じてレジスタ・ファイル３６６へ送られる。タイマ３８２が探索信号を生成すると、バースト復調回路３７４は、書込みディスエーブル回路３７８もディスエーブルする。データ・マネージャ・チップ９８からの書込みイネーブル回線２５２は、書込みディスエーブル回路３７８を通じて前置増幅器１００に経路指定され、その結果、書込みディスエーブル回路３７８は、書込み信号をディスエーブルし、データがディスク上に書き込まれるのを妨げることができる。書込みディスエーブル回路３７８は、サーボ・バースト時に書込み信号をディスエーブルして、データがサーボ・フィールドに書き込まれるのを防止する。書込みディスエーブル回路３７８はまた、回線４００を介して衝撃センサ（図示せず）によってイネーブルされる。衝撃センサは、ディスク・ドライブが所定の値を超えて加速されたときにイネーブリング信号を与える。衝撃センサおよび書込みディスエーブル回路３７８は、ドライブが過度の衝撃を受けたときにデータの書込みを防止する。制御装置チップ９２は、バス４０４および４０６を通じてプロセッサ３６０およびレジスタ・ファイル３６６に結合されたインタフェース・モジュール４０２を含む。インタフェース・モジュール４０２は、プロセッサ２６０とレジスタ・ファイル３６６の間にメモリ・マップを与える。モジュラ・インタフェース４０２によって、サポーティング・オンチップ・ハードウェアをそれぞれの異なるタイプのプロセッサに結合することができる。モジュール４０２は、回線４１０を介してデコーダ４０８に結合される。デコーダ４０８は、プロセッサ３６０によって与えられるアドレスを復号し、回線４１２および２５６を通じてＲＯＭ１０２またはデータ・マネージャ・チップ９８を選択するチップ選択制御信号ＲＯＭおよびＤＭをイネーブルする。制御装置チップ９２は、回線４１４上でシステム・クロックからクロック信号を受け取る発振器４１２を含む。発振器４１２は、回線４１８上でクロック回路４１６にクロック信号を与える。クロック回路４１６は、Ｒ／Ｗチップ９４、データ・マネージャ・チップ９８、サーボ・チップ９６、マイクロプロセッサ３６０、制御装置９２のサポート・ハードウェアに回線４２０ないし４２８上でクロック信号を与える。好ましい実施形態では、発振器４１２は、３０ＭＨｚクロック信号を生成する。発振器４１２は、回線４２３を通じてスリープ回路４３０に接続される。スリープ回路４３０は、回線４３４で回路４３０にＩＮＴｂ信号が与えら得たときに発振器４１２をディスエーブルする。ＩＮＴｂ信号は通常、ホスト・プロセッサ（図示せず）によって与えられる。ホスト・プロセッサは通常、ディスク・アクセス要求が所定の時間間隔にわたって生成されなかったとき、レジスタ・ファイル３６６のレジスタ内のビットをセットすることによってスリープ信号を与える。サポート・ハードウェアは、Ｖｐｈａｓｅ回線３３６およびＶｃｏｍｍ回線３２８を通じてサーボ・チップ９６に接続されたスピン回路４３６も含む。スピン回路４３６は、回線４３８および４４０によってレジスタ・ファイル３６６とプロセッサ３６０の両方に接続される。スピン回路３３６がＶｐｈａｓｅ信号を受け取ると、回路４３６はＳＰＩＮＩＮＴ回線４４０上でプロセッサ３６０に割込み信号を与える。Ｖｐｈａｓｅ信号は、スピン回路４３６内の内部Ｖｃｏｍｍタイマも設定する。スピン・ブロック回路４３６は、レジスタ・ファイル３６６中の専用レジスタも読み取る。レジスタ・ファイル３６６の内容は、スピン回路４３６がＶｐｈａｓｅ信号を受け取ってから、回路４３６がサーボ・モジュール９６のスピン制御回路２７２に関するＶｃｏｍｍ信号を生成するまでの時間間隔を与えるものである。プロセッサ３６０は、連続的に動作する内部タイマ（図示せず）を有する。プロセッサ３６０がＳＰＩＮＩＮＴピン４４０に肯定応答し、回線がスピン回路４３６によって活動化されると、プロセッサ３６０は、内部タイマの時間と、スピン回路４３６中のＶｃｏｍｍタイマの値を読み取る。Ｖｃｏｍｍタイマ値は、Ｖｐｈａｓｅ信号を受け取ってから、プロセッサ３６０がＳＰＩＮＩＮＴ割込み信号に肯定応答するまでに経過した時間の長さを示す。Ｖｃｏｍｍ時間は、内部プロセッサ・タイマの時間値から減じられる。この結果得られる時間は理論時間と比較され、スピン・モータ２０の速度にエラーがあるかどうかが判定される。スピン・モータ２０は通常、１回転当たりに３６個のＶｐｈａｓｅ信号が生成される１２個の極を有する。プロセッサは、まずＨセクタ割込みに応答し（ボイスコイル・サブタスク）、第２にＳＰＩＮＩＮＴ割込み信号に応答し（スピン・モータ・サブタスク）、次いでＨＯＳＴＩＮＴ割込み信号またはＤＩＳＫＩＮＴ割込み信号に応答する（データ・サブタスク）階層に従って、割込み信号Ｈｓｅｃｔｏｒ、ＳＰＩＮＩＮＴ、ＨＯＳＴＩＮＴ、ＤＩＳＫＩＮＴに肯定応答する。したがって、バースト復調回路３７４が同期パルス信号を検出すると、Ｈセクタ回線３９０上でプロセッサ３６０にパルスが送られる。プロセッサ３６０は、Ｈセクタ信号を受け取った後、サーボ・ルーチンを開始することができる。プロセッサ３６０は最初に、グレー・コード情報を含むレジスタ・ファイル３６６内のレジスタを読み取る。プロセッサ３６０は、ヘッド５８のシリンダ位置を判定し、次いで、ボイスコイル制御情報を含むデータを直列ポート３６２に書き込む。直列ポート３６２は次いで、サーボ・チップ９６へデータを送る。グレー・コードが（たとえば、ディスクに対するデータの読取りまたは書込みに関する）所望のトラック位置に対応する場合、プロセッサは、イネーブル回線３９６を通じてＺセクタ回路３９２をイネーブルする。グレー・コードを読み取った後、プロセッサ３６０は、Ａ−Ｂ・Ｃ−Ｄサーボ情報を含む。サーボ・バースト情報は、トラックのセンターラインに対するヘッド５８の位置を判定するためにプロセッサ３６０によって処理される。プロセッサ３６０は次いで、後でサーボ・チップ９６へ送れるように直列ポート３６２にデータを書き込む。プロセッサ３６０がシーク・ルーチンを実行している場合、レジスタ・ファイル３６６からサーボ情報が取り出されることはない。サーボ・ルーチンの後、プロセッサは、スピン回路４３６からのＳＰＩＮＩＮＴ信号に肯定応答し、実際のモータ速度と理論モータ速度の間の差を算出する。好ましい実施形態では、プロセッサは、各セクタのエラー値を記憶し、ディスクの各回転ごとの平均スピン・モータ・エラーを計算する。プロセッサ３６０は次いで、通常、ディスク１８の１回転当たりに１度だけ発生するインデックス・セクタの間に、スピン・モータ２０の速度を制御する制御データを直列ポート３６２を通じてサーボ・チップ９６に書き込む。スピン・ルーチンの後に、プロセッサ３６０は、ＨＯＳＴＩＮＴ割込み信号またはＤＩＳＫＩＮＴ割込み信号に肯定応答する。ＨＯＳＴＩＮＴピンが活動状況である場合、プロセッサ３６０は、データ・マネージャ９８のバッファ２３２に記憶されている論理アドレスを検索する。プロセッサ３６０は、論理アドレスをディスク上の実際のセクタ位置に変換する。プロセッサ３６０は、ヘッド５８が所望のトラックの上方に位置していない場合、シーク・ルーチンを開始する。ヘッドがヘッドの所望のセクタに到達した後、制御装置チップ９２はデータ・マネージャ９８にＺセクタ信号を与え、データ・マネージャは次いで、Ｒ／Ｗチップ９４と共にデータを送る。活動状況ＤＩＳＫＩＮＴ信号は、データ転送の終わり、またはデータを送るプロセス中のエラーを示す。レジスタ・ファイル３６６は通常、エラーが発生したときにセットされるエラー・ビットを有する。プロセッサ３６０は、エラー・ビットを読み取り、エラーがある場合はエラー訂正ルーチンを実行する。第１３図は、Ｒ／Ｗチップ９４の概略図を示す。Ｒ／Ｗチップ９４は、制御装置チップ９２の直列ポート３６２に結合された二方向１６ビット同期直列ポート４５０を含む。直列ポート４５０は、回線４５４を通じて制御装置回路４５２に結合される。制御装置４５２は、回線４５８を通じてマルチプレクサ４５６に接続される。マルチプレクサ４５６は、直列ポート４５０および制御装置回路４５２を通じて制御装置チップ９２から受け取った命令に応じてヘッドの様々な回線を多重化する。Ｒ／Ｗチップ９４は、バス４７０を通じて検出回路４６２に結合されたデータ・ポート４６０を有する。検出回路４６２は、それぞれ、回線４６６および４６８によって、マルチプレクサ４５６および制御装置回路４５２に結合される。回路４６２は、トランスデューサによって供給される電圧の遷移を検出し、回線４７０を通じてデータ・ポート２４６にディジタル出力を与える。Ｒ／Ｗチップ９４は、制御装置チップ９２のサーボ・ストローブ回路３７２に接続されたデコーダ４７２を有する。デコーダ４７２は、回線４７６を通じてサーボ・バースト回路４７４に結合される。デコーダ４７２は、サーボ・ストローブから受け取ったパルスに応答してサーボ・バースト回路４７４をイネーブルする。サーボ・バースト回路４７４は、回線３５０および３５２上でサーボ信号Ａ−ＢおよびＣ−Ｄをサーボ・チップ９６に与える。好ましい実施形態では、Ｒ／Ｗチップ９４は、シリコン・システムズ社（ＳｉｌｉｃｏｎＳｙｓｔｅｍｓＩｎｃ．（「ＳＳＩ」））が部品名３２Ｐ４７３０で販売している製品に類似の集積回路である。前置増幅器チップは、ＴＩが部品名ＴＬＶ２２３４で販売している従来型の集積回路であることが好ましい。第１４ａ図ないし第１４ｇ図は、ディスク・ドライブの典型的な動作シーケンスのフローチャートである。処理論理ブロック５００で、ホスト２１２は、論理アドレスＡ０ないしＡ６３にデータを書き込む要求をディスク・ドライブに提示している。他の条件は、ヘッド位置がディスクのセクタの終わりであることである。論理ブロック５０２で、データ・マネージャ９８は、ホストから得た物理アドレスおよびデータをＲＡＭバッファ２３２に記憶し、ＨＯＳＴＩＮＴ割込み信号を活動化する。ディスクが回転するにつれて、セクタのサーボ・フィールドがヘッドに接近していく。論理ブロック４０４で、タイマ回路３８２の探索タイマがタイムアウトし、探索信号およびＨセクタ信号をそれぞれバースト復調回路３７４およびプロセッサ３６０に与える。論理ブロック５０６で、ＡＧＣ回路もイネーブルされ、自動利得制御を開始する制御信号をＲ／Ｗチップ９４に与える。論理ブロック５０８で、サーボ・チップ９６のスピン・モータ制御回路は、制御装置チップ９２のスピン回路４３６が受け取るＶｐｈａｓｅ信号を並列経路に沿って生成する。論理ブロック５１０で、スピン回路４３６は、プロセッサ３６０に対するＳＰＩＮＩＮＴ割込み信号を生成し、内部タイマを開始する。スピン回路４３６は、レジスタ・ファイル３６６にもアクセスして、Ｖｐｈａｓｅ信号からＶｃｏｍｍ信号が生成されるまでの時間間隔を求める。論理ブロック５１２で、スピン回路３３６は所定の時間間隔の後にＶｃｏｍｍ信号を生成する。論理ブロック５０６で、バースト復調回路３７４は、Ｒ／Ｗチップ９４から生データを読み取り、論理ブロック５１４で、同期パルスの検出時にグレー・コード回路３７０をイネーブルする。論理ブロック５１６で、バースト復調回路３７４は、グレー・コード回路３７０をディスエーブルし、サーボ・ストローブ回路３７２をイネーブルする。サーボ・ストローブ回路３７２は、Ｒ／Ｗチップ９４にサーボ・ストローブ・パルスを与える。論理ブロック５１８で、Ｒ／Ｗチップ９４は、サーボ・チップ９６にサーボ信号Ａ−ＢおよびＣ−Ｄを与える。論理ブロック５１８および５２０で、サーボ・チップ９６が、アナログ・サーボ信号をディジタル・データ・ストリングに変換し、ディジタル・データ・ストリングが、制御装置チップ９２へ送られ、レジスタ・ファイル３６６に記憶される。それに続いて論理ブロック５２２で、サーボ・バーストのＩＤフィールドがレジスタ・ファイル３６６に記憶される。処理論理ブロック５２４で、プロセッサ３６０はＨセクタ割込み信号に肯定応答する。決定論理ブロック５２６で、プロセッサ３６０は、ディスク・ドライブがシーク・ルーチンを実行しているかどうかを判定する。ドライブがシーク・ルーチンを実行している場合、処理論理ブロック５２８で、プロセッサはグレー・コード情報を含むレジスタ・ファイル３６６の内容を読み取る。論理ブロック５３０および５３１で、プロセッサ３６０は、グレー・コード・データと所望のトラック位置を比較し、シーク電流を計算し、直列ポート２７４および３６２を通じてサーボ・チップ９６へ送られる書込みコマンドを生成する。ディスクがサーボ・ルーチンを実行している場合、論理ブロック５３４で、プロセッサ３６０はサーボ・バースト情報を含むレジスタ・ファイル３６６の内容を読み取る。処理論理ブロック５３７および５３８で、サーボ・バースト情報を使用して、ヘッド５８がトラックのセンターライン上にあるかどうかが判定され、ボイスコイル訂正コマンドが算出される。次いで論理ブロック５３２で、プロセッサ３６０は、直列ポートを通じてサーボ・チップ９６へボイスコイル制御データを含む書込みコマンドを生成する。ディジタルボイスコイル制御データは、サーボ・チップのＤａｃによってアナログ信号に変換され、ボイスコイルに与えられてアセンブリのアクチュエータ・アームおよびヘッドを移動する。論理ブロック５３８で、プロセッサ２６０は、ＳＰＩＮＩＮＴ割込み信号が存在する場合、それに肯定応答する。処理論理ブロック５４０で、プロセッサ３６０は、プロセッサ内部タイマおよびスピン回路４３６のＶｃｏｍｍタイマを読み取り、Ｖｐｈａｓｅ信号間の時間間隔を算出する。決定論理ブロック５４２によれば、割込みの数が１回転に等しい場合、処理論理ブロック５４４および５４６で、スピン訂正コマンドが算出され、プロセッサ３６０は直列ポートを通じてサーボ・チップ９６へ書込みコマンドを生成する。スピン訂正コマンドは、基準時間と累積時間の差から算出される。論理ブロック５４７で、累積時間は零にリセットされる。新しい時間間隔値も、後でスピン回路４３６が使用できるようにレジスタ・ファイル３６６に記憶される。書込みコマンドがサーボ・チップに送られ、サーボ・チップがディジタル・ストリングをアナログ信号に変換し、このアナログ信号がスピン・モータ制御回路に与えられる。割込みの数が１回転に等しくない場合、論理ブロック５４８で、プロセッサ３６０によって累積時間が記憶される。処理論理ブロック５５０で、プロセッサ３６０は、データ・マネージャ９８からのＨＯＳＴＩＮＴ割込み信号に肯定応答する。次いで処理論理ブロック５５２で、プロセッサ３６０は、データ・マネージャ９８内のバッファ３３２から物理アドレスを検索し、かつレジスタ・ファイル３６６中のＩＤフィールド・データを検索する。論理ブロック５５４で、プロセッサ３６０は、論理アドレスを実際のセクタ位置に変換する。決定論理ブロック５５６によれば、ヘッド５８が実際のセクタ位置の上方に位置していない場合、プロセッサ論理ブロック５５８で、プロセッサ３６０は、シーク・ルーチンを開始し、サーボ・チップ９６への書込みコマンドを生成してボイスコイルを移動する。ヘッドが適切な位置にくるまで、アクチュエータ・アームは移動する。プロセッサ３６０は、実際のセクタ位置がヘッドに隣接するまで連続的にグレー・コードを読み取る。論理ブロック５６０で、プロセッサ３６０がセクタ回路３９２をイネーブルし、セクタ回路がセクタのサーボ・フィールドの後にＺセクタ・ピンを活動化する。Ｚセクタ・ピンが活動化されると、処理論理ブロック５６２で、データ・マネージャ９８のデータのＲ／Ｗチップ９４への書込みが開始され、Ｒ／Ｗチップはセクタのデータ・フィールドにこのデータを書き込む。ある典型的な実施形態を説明し添付の図面に図示したが、そのような実施形態が単に例示的なものであり、広範囲な本発明を制限するものではなく、かつ当業者なら様々な他の修正が思いつくと思われるので、本発明が図示し説明した特定の構成に限らないことを理解されたい。DETAILED DESCRIPTION OF THE INVENTION Type II PCMCIA Hard Disk Drive Card Background of the Invention 1. FIELD OF THE INVENTION The present invention relates to a hard disk drive assembly that meets the PCMCIA Type II specification. 2. 2. Description of Related Art Most computer systems include mass memory storage devices such as hard disk drives. Hard disk drive devices include magnetic disks that can store large amounts of binary information. Magnetic disks are typically coupled to a hub that is rotated by an electric motor, commonly referred to as a spin motor. The drive device also has a head that magnetizes and detects the magnetic field of the disk. The head is typically located at the end of a cantilevered actuator that can pivot about a bearing assembly mounted on the base plate of the disk drive. The actuator arm has a coil that cooperates with a magnet mounted on the base plate. When current is applied to the coil, torque is generated on the arm and the head moves with respect to the disk. The coils and magnets are commonly referred to as voice coil motors or VCMs. The actuator arms, motors, and other components of typical disk drive devices are relatively small and brittle, and thus susceptible to damage when subjected to excessive external shock loads or vibrations. For this reason, hard disk drives are typically rigidly attached to the computer system housing by screws or other fastening means. The hard disk drive contains programs and other information important to the user. It may be desirable to send such information to different computer systems. Usually, sending a program from a hard disk requires loading the information on a floppy disk or sending such information over a telephone line. Such methods can be time consuming, especially if the program is long or if there is a large amount of data. Portable hard disk drives have been developed that can be inserted into computer slots. In order to reduce the extent of drive device component damage, the housing and disk assembly is constructed to be fairly rigid. Such rigid assemblies are typically heavy and bulky and are generally difficult to carry and store. The International Personal Computer Memory Card Association (PCMCIA) recently announced a specification for a portable memory card that can be inserted into a slot in a computer. The PCMCIA standard includes a Type I format, a Type II format, and a Type III format, each format being distinguished by a different card thickness. Memory can be added to the computer simply by inserting an additional card. Similarly, a modem or fax machine (FAX) can be added to the system by pushing it in by hand. The standardized format of the card allows the user to insert the memory card of one computer into another, regardless of system type or configuration. A standardized PCMCIA card is approximately the size of a credit card and includes a connector that mates with a corresponding connector in the computer. The small size of the card provides an electronic assembly that is easy to carry and store. It is highly desirable to have a hard disk drive device that complies with the PCMCIA format so that it can be easily carried and inserted into an existing slot of a computer. Such a hard disk card must be stiff enough to withstand the high shock loads applied to the drive, such as by dropping it on a hard surface. The presence of such a card allows the user to accumulate memory as floppy disks are used today. Hard disk drive devices include several integrated circuits that control the operation of the drive. The circuit typically includes a read / write channel coupled to the transducer of the actuator arm assembly. The read / write channel is connected to an interface controller that is coupled to the host computer. The interface controller is coupled to a random access memory device used as a buffer to store data sent between the disk and the host. The disk drive also includes circuitry that applies current to the voice coil to maintain the head on the center of the track (servo routine) and move the head between tracks (seek routine). Disk drives typically also include circuitry to commutate the motor and rotate the motor and disk at a uniform speed. The operation of the circuits described above is typically controlled by a microprocessor-based controller. Conventional disk drives also include additional circuitry that interfaces the controller with other circuitry. This chip is commonly referred to as the glue logic. U.S. Pat. No. 4,979,056 discloses a hard disk architecture having an interface controller, a read / write channel, an actuator and a microprocessor-based controller that controls the operation of the spin motor circuit. This system uses an embedded servo format that stores servo information in the same track sector as the data. During each sector, the processor activates the voice coil spin motor circuit of the drive. The processor activates the spin motor and voice coil and uses a hierarchy that allows data to be sent between the host computer and the disk. Although this system provides a controller-based system that efficiently sends data between the disk and the host, such systems typically require a large number of electrical components that must be mounted on a printed circuit board. . U.S. Pat. No. 4,933,785 and U.S. Pat. No. 5,025,335 disclose conventional hard disk drives having a printed circuit board mounted in a disk drive housing, commonly referred to as an HDA. The HDA is typically hermetically sealed and includes the disk of the assembly, the actuator arm and the spin motor. The HDA may also include a preamplifier connected to the head of the drive. The remaining electrical components (interface controller, read / write channels, actuator circuits, etc.) are located on the external printed circuit board. The circuit board extends along the entire length and width of the HDA. Thus, the overall assembly thickness is determined by the HDA thickness, the printed circuit board thickness, and the electrical component height. US patent application Ser. No. 07/975008 filed Nov. 13, 1992 and assigned to the same applicant as the present invention has a hard disk drive that is 1.8 inches in diameter and meets the Type III requirements of the PCMCIA specification. Discloses the drive. This application includes printed circuit boards that extend the length and width of the HDA, similar to US Pat. No. 4,933,785 and US Pat. No. 5,025,335. It has been found that using such a board configuration does not provide a disk drive that meets the Type II PCMCIA specifications. It is desirable to provide a hard disk drive assembly that meets the Type II PCMCIA specifications. Summary of the invention The present invention is a hard disk drive that meets the Type II PCMCIA specifications. The disc drive includes a small spin motor that rotates the disc. The rotation of the spin motor is controlled by the spin motor circuit within the servo chip. The disk rotates with respect to an actuator arm assembly that has a transducer that stores and retrieves information from the disk. The actuator arm is rotated by a voice coil controlled by an actuator circuit within the servo chip. The disk drive has an outer housing and a connector that allows the drive to be inserted into a host computer. The transducer is coupled to a read / write chip that sends information between the disk and the host computer via a data manager chip. The data manager, read / write chips, servo chips are all controlled by the controller chip. All electrical components of the drive are mounted on a single printed circuit board. The circuit board is about one-third the length of the housing and is located between the disc and the connector. By reducing the board length, the circuit board can be placed in the same plane as the disk, thus adding no overall assembly thickness. This small assembly provides a hard disk drive that meets the Type II PCMCIA thickness requirements. Therefore, it is an object of the present invention to provide a hard disk drive that meets the Type II PCMCIA specifications. It is also an object of the present invention to provide an architecture that reduces the dimensions of the printed circuit board of a hard disk drive assembly. Objects and advantages of the present invention will be readily apparent to those of ordinary skill in the art after reviewing the following detailed description and accompanying drawings. Brief description of the drawings FIG. 1 is a perspective view of the hard disk drive of the present invention. FIG. 2 is a plan sectional view of the hard disk drive. FIG. 3 is a bottom view of the cover of the hard disk drive. FIG. 4 is a cross-sectional view of the actuator arm assembly. FIG. 5 is a cross-sectional view of a hard disk drive showing the printed circuit board and connectors of the drive. FIG. 6 is a sectional view of the spin motor. FIG. 7 is a bottom view of the printed circuit board. FIG. 8 is a schematic diagram of the system architecture of a disk drive. FIG. 9 is a schematic diagram of the data manager chip of the system. FIG. 10 is a schematic diagram of the servo chip of the system. FIG. 11 is a diagram showing sectors of the disc. FIG. 12 is a schematic diagram of the controller chip of the system. FIG. 13 is a schematic diagram of the R / W chip of the system. FIG. 14a is a flowchart of the operation of the disk drive. FIG. 14b is a flowchart of the operation of the disk drive. FIG. 14c is a flowchart of the operation of the disk drive. FIG. 14d is a flowchart of the operation of the disk drive. FIG. 14e is a flowchart of the operation of the disk drive. FIG. 14f is a flowchart of the operation of the disk drive. FIG. 14g is a flow chart of the operation of the disk drive. Detailed description of the invention Referring to the drawings and more particularly to the drawings by reference numbers, FIG. 1 shows a hard disk drive 10 of the present invention. The disk drive 10 is constructed as a card that can be inserted into a host computer (not shown). The device 10 includes a housing 12 and a connector 14. In the preferred embodiment, the housing dimensions are 85. 6x54. 0x5. It is 0 mm. This dimension complies with the specifications published by the International Personal Computer Memory Card Association (PCMCIA) for Type II electronic cards. PCMCIA is an association that has published specifications that list the dimensions and other requirements for standard electronic cards. Each computer that complies with the PCMCIA specification includes a slot that can accommodate a standardization card. When such a standard is used, the electronic card of one computer can be easily inserted into another computer regardless of the type and configuration of the system. A copy of the PCMCIA standard can be obtained by applying in writing to the International Personal Computer Memory Card Association of 1030 G East Duane Avenue, Sunnyvale, California 94086. The PCMCIA standard includes three types of cards, each with a different thickness. The thickness of the type I card is about 3. It is 3 mm and the thickness of the type II card is about 5. The thickness of the type III card is about 10. It is 5 mm. The computer has a plurality of adjacent slots that are wide enough to accommodate a Type II card. Both Type I and Type II cards occupy a single slot, while Type III cards occupy two slots. Each computer slot includes a 68-pin connector mounted on the motherboard to allow interconnection with a computer system. The PCMCIA standard was initially established for memory cards and / or logical cards, including internal modem boards and facsimile boards. The present invention provides a hard disk drive device capable of satisfying the PCMCIA Type II card format. In the preferred embodiment, the connector 14 of the card assembly 10 has 68 pins that can mate with a 68 pin connector located in the computer. The connector 14 is typically constructed of a dielectric material having a plurality of sockets 16 that correspond to pins (not shown) located in the computer connector. The connector has certain pins designated for power, ground, and data. Depending on the needs of the PCMCIA specification, sockets dedicated to ground are longer than sockets dedicated to power, and sockets dedicated to power are longer than sockets dedicated to data. Such a configuration allows the card to be inserted into a live "live" system without causing voltage spikes or power surges within the card. Referring to FIGS. 2-7, the hard disk drive includes a disk 18 rotated by a spin motor 20. The disk 18 is typically constructed of a metal substrate, glass substrate, ceramic substrate, or composite substrate covered with a magnetic coating as is known in the art. As shown in FIG. 6, the spin motor 20 includes a hub 22 coupled to a spindle magnet 24 by a pair of conical bearings 26. Within the hub 22 is a stator 28 and several windings 30 that cooperate with magnets 32 mounted on the inner surface of the hub 22. When a current is applied to the winding 30, a magnetic flux is formed which passes through the magnet 32 and rotates the hub 22 and the disk 18. Hub 22 has a pair of tapered inner surfaces 34 that slide along corresponding tapered surfaces 36 of conical bearing 26. Between the tapered hub surface 36 and the bearing 26 is a thin layer of fluid that allows relative frictionless rotation between the two members 22 and 26. Between the conical bearings 26 is a space 38 that acts as a reservoir for bearing fluid. The bearing fluid is preferably an iron-fluid lubricating oil maintained between the hub 22 and the bearing 26 by the magnetic flux of the spindle magnet 24. The conical bearing 26 forms a small spin motor 20 that can withstand the types of shock loads that may be applied to a handheld computer and / or disk drive. The disc 18 is fixed to the hub shoulder 40 by a disc clamp 42. The disc clamp 42 is preferably constructed of a thermoplastic material ultrasonically melted onto the motor 20. The thermoplastic has flowed into a plurality of grooves 44 located in the hub 22. The plastic in the groove 44 prevents movement of the disc 18 in the z-axis. A portion of the clamp 42 also flows into the space between the inner diameter of the disc 18 and the hub 22 to prevent lateral movement of the disc 18. The fixed spindle 24 is fixed by a pair of caps 45 and 46. The bottom cap 45 is attached to the base plate 48 by a layer of adhesive 50. In a preferred embodiment, the adhesive is Minnesota Ma nufacturing & Mining Co. (“3M”) is a material sold under the name AF46. The film 50 is also used to attach the lower conical bearing 26 to the cap 45. The upper cap 46 is attached to the fixed spindle 24. In the preferred embodiment, the cap 46 and the cover 52 are joined by a viscoelastic film material 54 mounted on the cover 52. The viscoelastic material 54 compensates for tolerances between the height of the motor 20 and the space between the base plate 48 and the cover 52. The viscoelastic material 54 also damps shock and vibration loads on the motor 20. As shown in FIG. 2, the disk 18 rotates relative to an actuator arm assembly 56 having a pair of transducers 58, commonly referred to as heads. Transducer 58 includes a coil (not shown) that magnetizes each corresponding adjacent surface of disk 18 and can sense its magnetic field. Each head 58 is supported by a flexbeam 60 attached to an actuator arm 62. In the preferred embodiment, each flexbeam 60 is constructed from one or more conductive plates (not shown) separated by a relatively elastic dielectric material (not shown). This metal plate can provide a conductive path for signals sent to the transducer 58. The heads 58 each include sliders (not shown) that cooperate with the airflow produced by the rotation of the disk 18 to form an air bearing between the surface of the disk and the transducer. The air bearing lifts the head 58 from the surface of the disk 18. The flex beam is formed by an air bearing so as to have sufficient flexibility to separate the head from the disk surface, and restrains the axial runout of the disk 18 and the motor 20. The head 58 can be constructed to perform horizontal recording or vertical recording. Flexbeam 60 is inserted into the slot of actuator arm 62 by an adhesive. In a preferred embodiment, the adhesive can be cured by primer, heat, UV light source. The actuator arm 62 is preferably formed of silicon carbide, which has a low weight and is strong. Actuator arm 62 pivots about bearing assembly 66. As shown in FIG. 4, the bearing assembly 66 includes a bearing block 68 extending from the base plate 48. Referring to FIG. 2, the actuator arm 62 has a triangular roller bearing 70 that extends into the V-shaped slot 72 of the block 68. The roller bearing 70 is pushed into contact with the block 68 by a C-shaped spring clip 74. The apex of the roller bearing 70 engages the apex of the slot 72 so that the bearing rolls relative to the block 68 when the actuator arm 62 rotates about the bearing assembly 66. The roller bearing of the present invention can be a small bearing assembly that produces a relatively small amount of friction and can withstand the typical impact loads applied to hand-held disk drives. At the end of the actuator arm 62 is a magnet 76 located between a pair of fixed coils 78. This magnet has a north pole and a south pole, so that when a current is sent in one direction through the coil, the north pole receives a force normal to the coil, and when a current is applied in the opposite direction, it becomes south. The poles receive a force in the same direction. The magnets and coils, commonly referred to as voice coil motors or VCMs 80, rotate the actuator arm 62 and move the head 58 relative to the disk 18. As shown in FIG. 4, the coil 78 is attached to a C-shaped shield plate 82 formed of a ferrite material that forms a return path for the magnetic flux and maintains the magnetic flux in the area of the voice coil 80. As shown in FIGS. 2 and 5, the connector 14 is located at one end of the housing 12 and is secured by a recessed surface 84 in the base plate 48 and cover 52. The recessed surface 84 prevents the connector 14 from moving relative to the housing 12 in either direction. Each connector socket 16 has a tail 86 soldered to a conductive surface pad 88 on a printed circuit board 90 (PCB). As shown in FIG. 5, the printed circuit board 90 is supported by the base plate 48 and contains all the electrical components necessary to operate the disk drive assembly 10. As shown in FIG. 7, the printed circuit board 90 has a controller chip 92, a read / write channel chip 94, and a servo chip 96 attached thereto. Each chip is housed in an integrated circuit package soldered to board 90 by conventional techniques known in the art. As shown in FIG. 2, the reverse side of the circuit board 90 includes a data manager chip 98, a preamplifier chip 100, and a read only memory (ROM) chip 102. The board 90 also contains passive components such as resistors 104 and capacitors 106 to complete the electrical system of the drive assembly. The board 90 is located between the disk 18 and the connector 14. As shown in FIG. 5, the printed circuit board 90 lies in a plane substantially parallel to the disk 18. Placing the board 90 substantially "coplanar" with the disk 18 reduces the overall thickness of the disk drive assembly. As shown in FIG. 2, the printed circuit board 90 is coupled to the actuator arm assembly 56 by the flexible circuit board 108. Flexible circuit board 108 is typically constructed of a polyimide sheet, commonly sold under the trademark KAPTON, which encloses conductive traces extending throughout the circuit. One end of the flexible circuit 108 has a contact pad 110 soldered to the flexbeam 60 or ultrasonically bonded. As shown in FIG. 5, the opposite end of circuit 108 is operatively contacted by a clamp down strip 116 located on cover plate 52 to a corresponding pad on printed circuit board 90. It has contact pads to be pressed. The clamp down strip 116 applies pressure to the contact pads of the flexible circuit 108 when the cover plate 52 is attached to the base plate 48. The clamp down strips 116 form a means of coupling / uncoupling the flexible circuit 108 and the printed circuit board 90 without having to solder the two components together. As shown in FIG. 2, the disk drive assembly also includes flexible circuits 126 and 128 which couple printed circuit board 90 to coil 78 of voice coil 80 and winding 30 of spin motor 20, respectively. Including. Flexible circuits 126 and 128 have contact pads that are pressed by clamp down strips 116 into contact with corresponding pads on circuit board 90. As shown in FIGS. 3 and 4, the cover 52 is fitted with a resilient seal 122 which is pressed against a corresponding surface 124 of the base plate 48. Elastomer 122 seals disk 18, spin motor 20, and actuator arm assembly 56 in an area commonly referred to as HDA 126. The cover plate 52 is attached to the base plate 48 by the clamp 128. Clamp 128 has a number of spring tabs 130 that extend into corresponding slots 132 of plates 48 and 52. The clamp 128 can have an elastic strip 134 that absorbs external shock and vibration loads applied to the edges of the disk drive assembly 10. The disk drive 10 is typically loaded into a host computer, so the edges of the card are supported by the computer housing. Therefore, shock or vibration loads applied to the computer are typically transferred to the disk drive through the edges of the drive. Elastic strips 134 dampen such loads to prevent damage and obstruction of drive operation. The clamps provide a means of attaching the base plate 48 to the cover 52 without the use of screws or other similar fastening means. Eliminating the threaded components helps reduce the overall height of the assembly. As shown in FIGS. 2 and 3, the cover 52 has a rectangular pin 136 that is inserted into a corresponding groove 138 in the base plate 48 to align the two members 48 and 52. The base plate 48 has a filter chamber 140 containing a breather filter 142 located outside the HDA 126. The base plate 48 has slots 142 that allow fluid communication between the HDA 126 and the chamber 140. When the pressure of the air in the HDA 126 is lower than the atmosphere outside the drive 10, the differential pressure causes the air to pump past the clamp 128, through the interface of the cover 52 and the base plate 48, and into the HDA region 126 and the base 48. To be done. The HDA region 126 is in fluid communication with the filter chamber 140, and the filter chamber 140 is also in fluid communication with the HDA. The pumped air flows into the HDA 126 through the filter chamber 140. Hydrocarbons, acid gases and other impurities in the air are captured by the breather filter 142. The breather filter can also have a humidity conditioning element. The disk drive assembly 10 also has a recirculation filter 146 that removes impurities in the HDA. Recirculation filter 146 is located in the center of the chamber separated from HDA by wall 146. The filter 146 separates the upstream chamber 150 from the downstream chamber 151. As the disk 18 rotates, air flows into the upper chamber 152, through the filter 146 and into the lower chamber 146, and again into the HDA region 126 of the disk 18. The disk drive may also have an environmental management assembly 180 constructed of materials that absorb hydrocarbons, acid gases, and water. FIG. 8 shows a schematic diagram of the system architecture of the hard disk drive assembly 10. This system controls the operation of the disk drive. Data is typically stored on magnetic disk 18 along an annular track concentric with the diameter of the disk. In the preferred embodiment, the diameter of the disc is 1. It is 8 inches. 1. An 8-inch disk will be described. 3 ", 2. 5 ", 3. It should be appreciated that it can be used with disks having other diameters such as 5 ". For an 8 "disc, the system typically stores data on 130 tracks per disc surface. Each track contains multiple servo sectors. Each sector can store up to 768 bytes of data. The entire assembly can store up to 130 Mbytes of data As shown in Figure 8, the system 10 includes a data manager chip 98, a controller chip 92, and a servo chip 96. And a read / write (“R / W”) chip 94. The system also has a read only memory (“ROM”) device 102 coupled to the controller 92 and a preamplifier circuit 100 connected to the head 58 and the R / W chip 94. Controller 92 is coupled to servo 96 and R / W 94 through series lines 204 and 206, respectively. Controller 92 is coupled to data manager 98 by address / data bus 208 and ROM 202 by instruction bus 210. Data manager 98 is coupled to host 212 by address / data bus 214 and to R / W chip 94 by data bus 216. The R / W chip 94 is connected to the preamplifier chip by line 218. Servo chip 96 is coupled to R / W chip 94 through servo line 220. Servo chip 96 is also connected to voice coil 80 and spin motor 20 via lines 222 and 224, respectively. Preamplifier 100 is connected to head 58 via line 226. Controller 92 is also coupled to R / W chip 94 by raw data line 228. Serial lines and address / data buses include the control signal lines necessary to send information between the respective chips. Although the term line is used throughout this specification, it is to be understood that this term can include multiple lines. As shown in FIG. 9, the data manager 98 is coupled to the host 212 by the host interface controller circuit 230. The interface controller 230 includes hardware that interfaces with the host 212 by performing a return handshake according to the host protocol. In the preferred embodiment, the interface controller 230 complies with the PCMCIA protocol. Interface controller 230 is coupled to random access memory (RAM) device 232 via data bus 234. RAM 232 constitutes a data buffer that stores data sent between host 212 and disk 18. In the preferred embodiment, the RAM is up to 4. 0K bytes of data can be stored. Usually 3. 5K bytes of memory are used only to store the data sent between the host and the disk. The remaining 0. The 5 Kbytes of memory typically form scratch pads that are used only to store certain predetermined disk drive characteristics. As each disk drive is assembled, various characteristics of the drive device are determined and stored on the disk. When power is applied to the disk drive, the controller executes an initialization routine. Part of this routine retrieves drive characteristics from disk and stores them in the scratch pad portion of RAM. Management of RAM 232 is controlled by memory controller circuit 236 which provides an address to memory device 232 on address bus 238 and an enable control signal on line 240. The memory controller circuit 236 receives an access request from the interface controller circuit over line 242. The controller circuit 236 also receives access requests from the disk controller circuit 244 via line 246. The disk controller circuit 244 forms the interface between the disk manager chip 98 and the R / W chip 94. Disk controller circuit 244 receives read / write control signals from interface circuit 236 on line 248. This signal is sent to read / write gate lines 250 and 252 to R / W chip 94. The interface memory disk controller circuit is also connected to the controller chip 92 via lines 254, 256, 258. Memory controller 236 controls the storage and retrieval of data between RAM 232 and interface controller circuit 230, between RAM 232 and disk controller circuit 244, and between controller chip 92 and data manager chip 98. RAM 232 and controller chip 92 are coupled by a dedicated data bus 208. Controller chip 92 provides address and data manager chip select (DMCS) control signals when it wants to access RAM 232. To write data onto disk 18, host 212 first provides a write request that interface controller circuit 230 receives. Interface controller circuit 230 performs the necessary handshaking sequence. The interface controller circuit 230 generates a request to access the memory controller circuit 236 to store the logical address and data obtained from the host in the memory buffer 232. The memory controller circuit 236 then stores the data in the buffer 232 according to the memory mapping scheme. Interface controller circuit 230 generates a HOSTINT interrupt signal that is sent to controller chip 92. Controller chip 92, after acknowledging the HOSTINT signal, requests access to RAM 232 to read the logical address provided by host 212. Controller chip 92 translates the logical address into a physical disk address. The controller chip 92 can then initiate a seek routine to move the head 58 to the proper position on the disk 18. When the voice coil 80 moves the transducer 58 to the desired disk sector, the controller chip 92 provides a Z sector signal to the data manager 98. The disk controller circuit 244 provides a data access request to the memory controller circuit 236 after receiving the Z sector signal. Memory controller circuit 236 initiates the write sequence on disk 18 by placing the corresponding contents of RAM 232 on bus 216. The host 212 provides the read request received by the interface controller circuit 230 to read the data. The requested logical address is stored in buffer 232. The HOSTINT signal is generated and the controller chip 92 retrieves the logical address. The controller chip 92 translates the physical address into the actual sector on the disk and then initiates a seek routine to move the actuator arm accordingly. When the transducer is above the proper disk position, the controller chip 92 provides the data manager 98 with a Z sector signal. The disk controller circuit 244 then generates a memory access request to the memory controller circuit 236 that enables the RAM 232. The data is then sent from the R / W chip 94 to the buffer 232 through the disk controller circuit 244. The memory controller circuit 236 then sends the data from the RAM 232 to the host 212 through the interface controller circuit 230. As shown in FIG. 10, servo chip 96 includes voice coil control circuit 270 and spin motor control circuit 272, which drive voice coil 80 and spin motor 20, respectively. Servo chip 96 is coupled to controller chip 92 by bidirectional 16-bit synchronous serial port 274. Serial port 274 is coupled by line 278 to an analog to digital (Dac) converter. Dac 278 includes a spin motor Dac port 280, a voice coil Dac port 282, and an analog digital (Ad) Dac port 284. The voice coil port provides three signals, Vvcmoffset, Vvcmtrack, Vcmgain range, to the voice control circuit 270 on lines 288-292. The three signals are added in the adder circuit 294. The Vvc moffset signal provides the bias voltage for the voice coil 80. The Vvc mtrack signal provides a secondary voltage signal that varies the bias signal to more accurately control the drive signal of the voice coil 80. The Vcm gain range signal is another secondary signal that provides a higher resolution of the bias signal and is typically used during drive servo routines. The amplitude of the Vcm signal is determined by the 8-bit data stream provided by controller chip 92 to voice coil port 280 through bidirectional serial port 274. The data command involves a 7-bit address and read / write bit decoded by the serial port. This data is sent to the valid Dac port according to the contents of the 7-bit address. The adder circuit 294 provides a signal for biasing the driver circuit 298 to the operational amplifier 296. The driver circuit 298 is connected to the coil 78 of the voice coil through pins VcmP300 and VcmN302. Voice coil control circuit 270 also includes a current sensor 304 that is fed back to operational amplifier 296 to provide direct current control of the current supplied to voice coil 80. Spin motor port 280 provides signals Vspnoffset, Vspntrack, and Vspn gain range to spin motor control circuit 272 over lines 306-310. Approximately the same components as voice coil circuit 270, the spin motor circuit including summing circuit 312, operational amplifier 314, driver circuit 316, and current sensor 318, receive these signals. The adder circuit adds the Vspin () signals as described above. Similar to the voice coil signal, the offset signal provides the bias voltage and the other signals adjust the bias voltage. The driver circuit 316 is connected to the spin motor windings through pins A, B, C on lines 320-324, respectively. Driver circuit 316 is controlled by spindle control logic 326 which sequentially enables the appropriate combination of drivers on output lines A, B, C after receiving the rectified signal provided on controller chip 92 on Vcomm line 328. Each time the commutation signal Vcomm is applied, the control logic 326 sequentially enables the correct driver, resulting in current being applied to the spin motor on the appropriate combination of lines A, B, or C. The spin motor control circuit 272 has a back emf sensor 330 connected to lines A, B, C, and a central trap (CT) of the motor on line 332. Sensor 330 provides a back emf signal to comparator 334, which compares the signal to a reference voltage. Comparator 334 provides the Vphase signal to controller chip 92 on line 336. Controller chip 92 uses the Vphase signal to commutate spin motor 20 through Vcomm line 328. In the preferred embodiment, the driver circuit 316 has additional lines SpnGa, Spn Gb, SpnGc that can be connected to additional drivers to increase the current level provided to the motor. This feature allows the servo tip 96 to be used in disk drives that include additional disks that require higher rotational torque. Servo chip 96 has an analog multiplexer 338 that receives various input signals. These signals are multiplexed and sent to an analog to digital (Adc) converter 340 using the digital to analog circuitry of Dac converter 267. The Adc includes a comparator 342 and a serial approximation register (SAR) 344 that produces a series of 8-bit data strings. In operation, multiplexer 338 provides an analog signal to comparator 342. The SAR 344 produces a continuous 8-bit word which is passed to the Ad DAC port 284 which converts the word into an analog comparator signal. The analog comparator signal is compared to the analog signal from multiplexer 338. The first word has the most significant bit set to 1 and all other bits set to 0. Bit 1 is provided to serial port 274 if the most significant bit is greater than the analog signal. The SAR 344 produces the next 8-bit word, which is again converted into an analog signal and compared by the comparator 342. The next high order bit of the new word is set to one. This routine continues until 8 bits are provided on the serial port 274 and the amplitude of the analog signal is defined. Serial port 274 then sends this bit to controller chip 92 over serial line 304. Multiplexer 338 receives input signals Vbemf and Visp n from back em f sensor 330 and current sensor 318 on lines 346 and 348, respectively. The AB and CD servo signals from R / W chip 94 are provided to multiplexer 338 via lines 350 and 352. The output signal Vivcm of voice coil current sensor 304 is provided to multiplexer 338 on line 354. These feedback signals are sent to controller chip 92 through Adc 340 and serial port 274. The voice coil control circuit 270 positions the head 58 with respect to the disk in response to a command from the controller chip 92. Controller chip 92 and control circuit 270 move the actuator according to a seek or servo routine. In the seek routine, the head 58 is moved from the first track position on the disk to the second track position. Servo routines are used to keep the transducer 58 on the centerline of the track. In the preferred embodiment, the disk 18 contains embedded servo information. FIG. 11 shows a typical sector on the track of a disc. Each sector first contains a servo field followed by an ID field. The ID field contains a header address that identifies the sector. The ID field is followed by the data field and error correction code information. The ECC field is followed by another ID field that identifies the next data field D1 containing the fractional part of the data in data field D0. The servo field first includes a write / read field, then an automatic gain control (AGC) field, followed by a no data period (DC gap). There is a sync pulse at the end of the DC gap. The servo field also contains a gray code that identifies a particular cylinder (track) of the sector and some servo bursts A, B, C, D. Servo bursts A and B have outer edges at the track centerline. Servo burst C is located on the center, centerline of the track for the even track. Servo burst D has a bottom edge located at the top edge of servo burst C. The position of the transducer with respect to the centerline of the track can be determined by reading the amplitude of servo bursts AD. The AGC field is used to set the reference voltage value of the servo burst. The sync pulse is identified as the first voltage transition detected after a predetermined number of clock cycles with no transitions after the AGC field. For example, after the transducer detects the AGC field, but before the sync pulse is detected, it can generate three clock cycles with no voltage transitions. Alternatively, the beginning of the Gray code can provide a voltage transition indicating a sync pulse. FIG. 12 shows a schematic diagram of the controller chip 92 including the core microprocessor 360. In the preferred embodiment, the core is a Texas Instruments Inc. ) Is a modified version of the processor sold under the part name DSP TMS3 20C25. The processor 360 is an Intel Corp. (Intel Corp. ) Operates with a smaller instruction set than conventional hard disk drive controllers such as the controller chips sold under the family name 80C196. The number of memory access requests is decreasing due to the reduced instruction set. Processor block 360 includes RAM memory (not shown). The conventional RAM device is 5. Operates with a 0V nominal power supply. 2. Commonly used in portable laptop computers It is desirable to have a hard disk drive that operates at a 3V nominal voltage level. A conventional RAM device is 3. When operating at 3V, the RAM device is 5. Responds to processor memory access requests slower than when operating at 0V. A slow RAM reduces processor performance. 2. By using a processor that requires less memory access for a given function, the performance of the processor is not significantly affected. A system that can operate at 3V is configured. The DSP microprocessor has two separate internal buses (not shown) for sending instructions and data. The dual bus architecture allows the processor to execute fetch, decode, read, and execute routines in parallel. The pipeline function of the DSP greatly improves the performance of the processor. The DSP processor has onboard memory that acts as both a register and a RAM device. The controller chip also includes supporting “on-chip” hardware coupled to the processor 360. The supporting hardware includes a bidirectional 16-bit synchronous serial port 362 coupled to the servo chip 96 and R / W chip 94 through serial lines 204 and 206. The serial port 362 is also connected to the processor 360 via the bus 364. Serial port 362 includes registers that buffer between processor 360 and chips 94 and 96. Port 3 62 also generates chip select signals for R / W chip 94 and servo chip 96 in response to the address provided by processor 360. The serial port 362 is connected to the register file 366. The controller chip 96 has a state machine 368 that includes a Gray code circuit 370, a servo strobe circuit 372, a burst demodulation circuit 374, an automatic gain control (AGC) circuit 376, and a write disable circuit 378. The burst demodulation circuit 374 controls the operation of other circuits via the line 380. The demodulation circuit 374 is connected to the timer circuit 382 through the line 384. Both Gray code circuit 370 and burst demodulation circuit 376 are connected to raw data line 328 to receive raw data from R / W chip 94. The timer circuit 382 has several timers, one of which "times out" before the servo burst of a sector. When the pre-servo timer times out, timer circuit 382 provides the AGC signal to AGC circuit 376 on line 386. The AGC signal enables the AGC circuit 376, which enables the automatic gain control circuit of the R / W chip 94 via line 388. Timer circuit 382 also provides a search signal to burst demodulation circuit 374 on line 384. The search signal allows the burst demodulation circuit 374 to begin searching for a sync pulse within the sector's servo burst. Burst demodulation circuit 374 enables the internal sync mark field when no signal transitions (from raw data line 228) occur within a predetermined number of clock cycles after receiving the search signal. If a transition occurs within a predetermined time after the internal sync mark field is enabled, burst demodulation circuit 374 generates an H sector signal indicating that a sync pulse has been detected. The H sector signal is provided to Z sector circuit 392 on line 394 and to processor 360 on line 390. The H sector signal from demodulation circuit 374 sets the timer pair in z sector circuit 392. The z-sector circuit 392 provides the z-sector signal to the data manager 98 and R / W chip 94 on line 258 when the timer "timeouts". There is preferably a timer for each data field D0 and D1. The z-sector circuit 392 produces the z-sector signal only when the circuit 392 is enabled by the processor 360 through the enable line 396. The burst demodulation circuit 374 enables the gray code circuit 370 after the sync pulse is detected. Gray code circuit 370 includes a shift register that stores the gray code provided on raw data line 228. In that case, the Gray code is stored at a dedicated address in register file 366 over bus 398 for later retrieval by processor 360. When the sync pulse is detected, the internal timer in burst demodulation circuit 374 is also set. When the timer times out, burst demodulation circuit 374 disables Gray code circuit 370 and enables servo strobe circuit 372. Servo strobe circuit 372 sends out a series of 2-bit signals on line 399, enables internal circuitry within R / W chip 94, and provides AB and CD signals to servo chip 96. The A-B and C-D signals are then sent to register file 366 through Adc converter 340 and serial ports 374 and 362. When the timer 382 generates the search signal, the burst demodulation circuit 374 also disables the write disable circuit 378. The write enable line 252 from the data manager chip 98 is routed to the preamplifier 100 through the write disable circuit 378 so that the write disable circuit 3 78 disables the write signal and the data is Can be prevented from being written on the disc. The write disable circuit 378 disables the write signal during servo bursts to prevent data from being written to the servo field. Write disable circuit 378 is also enabled by a shock sensor (not shown) via line 400. The shock sensor provides an enabling signal when the disk drive is accelerated above a predetermined value. The shock sensor and write disable circuit 378 prevents writing of data when the drive is subjected to excessive shock. Controller chip 92 includes interface module 402 coupled to processor 360 and register file 366 via buses 404 and 406. Interface module 402 provides a memory map between processor 260 and register file 366. The modular interface 402 allows supporting on-chip hardware to be coupled to each different type of processor. Module 402 is coupled to decoder 408 via line 410. Decoder 408 decodes the address provided by processor 360 and enables chip select control signals ROM and DM which select ROM 102 or data manager chip 98 over lines 412 and 256. Controller chip 92 includes an oscillator 412 that receives a clock signal from the system clock on line 414. Oscillator 412 provides a clock signal on line 418 to clock circuit 416. Clock circuit 416 provides the clock signals on lines 420-428 to the supporting hardware of R / W chip 94, data manager chip 98, servo chip 96, microprocessor 360, controller 92. In the preferred embodiment, oscillator 412 produces a 30 MHz clock signal. The oscillator 412 is connected to the sleep circuit 430 through the line 423. Sleep circuit 430 disables oscillator 412 when line 434 receives the INTb signal on circuit 430. The INTb signal is typically provided by a host processor (not shown). The host processor typically provides a sleep signal by setting a bit in a register of register file 366 when a disk access request has not been generated for a predetermined time interval. The support hardware also includes a spin circuit 436 connected to the servo chip 96 through Vphase line 336 and Vcomm line 328. Spin circuit 436 is connected to both register file 366 and processor 360 by lines 438 and 440. When spin circuit 336 receives the Vphase signal, circuit 436 provides an interrupt signal to processor 360 on SPINTINT line 440. The Vphase signal also sets the internal Vcomm timer in the spin circuit 436. Spin block circuit 436 also reads the dedicated registers in register file 366. The contents of the register file 366 provide the time interval from the receipt of the Vphase signal by the spin circuit 436 until the circuit 436 produces the Vcomm signal for the spin control circuit 272 of the servo module 96. Processor 360 has an internal timer (not shown) that operates continuously. When the processor 360 acknowledges the SPININT pin 440 and the line is activated by the spin circuit 436, the processor 360 reads the internal timer time and the value of the Vcomm timer in the spin circuit 436. The Vcomm timer value indicates the amount of time that has elapsed from the receipt of the Vphase signal until the processor 360 acknowledges the SPINTINT interrupt signal. The Vcomm time is subtracted from the time value of the internal processor timer. The resulting time is compared to the theoretical time to determine if there is an error in the speed of spin motor 20. Spin motor 20 typically has 12 poles, where 36 Vphase signals are generated per revolution. The processor first responds to the H sector interrupt (voice coil subtask), secondly to the SPINTINT interrupt signal (spin motor subtask), and then to the HOSTINT or DISKINT interrupt signal (data subtask). Acknowledge the interrupt signals Hsector, SPINTINT, HOSTINT, and DISKINT according to the hierarchy. Therefore, when burst demodulation circuit 374 detects the sync pulse signal, a pulse is sent to processor 360 on H sector line 390. Processor 360 may initiate a servo routine after receiving the H sector signal. Processor 360 first reads a register in register file 366 that contains Gray code information. Processor 360 determines the cylinder position of head 58 and then writes data, including voice coil control information, to serial port 362. The serial port 362 then sends the data to the servo chip 96. If the Gray code corresponds to the desired track position (eg, for reading or writing data to the disc), the processor enables Z-sector circuit 392 through enable line 396. After reading the Gray code, the processor 360 includes the ABCD servo information. The servo burst information is processed by the processor 360 to determine the position of the head 58 with respect to the centerline of the track. Processor 360 then writes the data to serial port 362 for later delivery to servo chip 96. No servo information is retrieved from the register file 366 when the processor 360 is executing a seek routine. After the servo routine, the processor acknowledges the SPININT signal from the spin circuit 436 and calculates the difference between the actual motor speed and the theoretical motor speed. In the preferred embodiment, the processor stores the error value for each sector and calculates the average spin motor error for each revolution of the disk. Processor 360 then writes control data to servo chip 96 through serial port 362 to control the speed of spin motor 20 during an index sector, which typically occurs only once per revolution of disk 18. After the spin routine, processor 360 acknowledges the HOSTINT or DISKINT interrupt signals. If the HOSTINT pin is active, processor 360 retrieves the logical address stored in buffer 232 of data manager 98. Processor 360 translates the logical address into the actual sector location on the disk. Processor 360 initiates a seek routine if head 58 is not located above the desired track. After the head reaches the desired sector of the head, controller chip 92 provides a Z sector signal to data manager 98, which then sends the data with R / W chip 94. The activity status DISKINT signal indicates the end of data transfer or an error in the process of sending data. Register file 366 typically has error bits that are set when an error occurs. Processor 360 reads the error bits and executes an error correction routine if there is an error. FIG. 13 shows a schematic diagram of the R / W chip 94. The R / W chip 94 includes a bidirectional 16-bit synchronous serial port 450 that is coupled to the serial port 362 of the controller chip 92. Serial port 450 is coupled to controller circuit 452 via line 454. Controller 452 is connected to multiplexer 456 via line 458. Multiplexer 456 multiplexes the various lines of the head in response to commands received from controller chip 92 through serial port 450 and controller circuit 452. The R / W chip 94 has a data port 460 coupled to the detection circuit 462 via a bus 470. Detect circuit 462 is coupled to multiplexer 456 and controller circuit 452 by lines 466 and 468, respectively. Circuit 462 detects transitions in the voltage provided by the transducer and provides a digital output on line 470 to data port 246. The R / W chip 94 has a decoder 472 connected to the servo strobe circuit 372 of the controller chip 92. Decoder 472 is coupled to servo burst circuit 474 via line 476. Decoder 472 enables servo burst circuit 474 in response to the pulses received from the servo strobe. Servo burst circuit 474 provides servo signals AB and CD on lines 350 and 352 to servo chip 96. In the preferred embodiment, the R / W chip 94 is manufactured by Silicon Systems Inc. ("SSI") is an integrated circuit similar to the product sold under the part name 32P4730. The preamplifier chip is preferably a conventional integrated circuit sold by TI under the component name TLV2234. Figures 14a through 14g are flow charts of a typical operating sequence for a disk drive. At processing logic block 500, host 212 submits a request to the disk drive to write data to logical addresses A0 through A63. Another condition is that the head position be at the end of a sector of the disk. At logic block 502, data manager 98 stores the physical address and data obtained from the host in RAM buffer 232 and activates the HOSTINT interrupt signal. As the disk spins, the servo field of the sector approaches the head. At logic block 404, the search timer of timer circuit 382 times out and provides the search signal and the H sector signal to burst demodulation circuit 374 and processor 360, respectively. At logic block 506, the AGC circuit is also enabled to provide the R / W chip 94 with a control signal that initiates automatic gain control. At logic block 508, the spin motor control circuit of servo chip 96 generates a Vphase signal along the parallel path that is received by spin circuit 436 of controller chip 92. At logic block 510, the spin circuit 436 generates a SPINTINT interrupt signal to the processor 360 and starts an internal timer. The spin circuit 436 also accesses the register file 366 to determine the time interval from the Vphase signal to the generation of the Vcomm signal. At logic block 512, spin circuit 336 generates the Vcomm signal after a predetermined time interval. At logic block 506, the burst demodulation circuit 374 reads the raw data from the R / W chip 94, and at logic block 514 enables the gray code circuit 370 upon detection of a sync pulse. At logic block 516, burst demodulation circuit 374 disables Gray code circuit 370 and enables servo strobe circuit 372. The servo strobe circuit 372 gives a servo strobe pulse to the R / W chip 94. At logic block 518, R / W chip 94 provides servo signals A-B and C-D to servo chip 96. At logic blocks 518 and 520, servo chip 96 converts the analog servo signal into a digital data string, which is sent to controller chip 92 and stored in register file 366. . Following that, at logic block 522, the servo burst ID field is stored in register file 366. At processing logic block 524, processor 360 acknowledges the H-sector interrupt signal. At decision logic block 526, processor 360 determines if the disk drive is performing a seek routine. If the drive is performing a seek routine, processing logic block 528 causes the processor to read the contents of register file 366, which contains Gray code information. At logic blocks 530 and 531, the processor 360 compares the gray code data with the desired track position, calculates the seek current, and generates a write command to be sent to the servo chip 96 through the serial ports 274 and 362. . If the disk is performing a servo routine, at logic block 534, processor 360 reads the contents of register file 366, which contains servo burst information. In processing logic blocks 537 and 538, the servo burst information is used to determine if head 58 is on the centerline of the track and a voice coil correction command is calculated. Then at logic block 532, the processor 360 generates a write command containing voice coil control data to the servo chip 96 through the serial port. The digital voice coil control data is converted to an analog signal by the servo chip Dac and applied to the voice coil to move the actuator arm and head of the assembly. At logic block 538, processor 260 acknowledges the SPINTINT interrupt signal, if present. At processing logic block 540, the processor 360 reads the processor internal timer and the Vcomm timer of the spin circuit 436 to calculate the time interval between Vphase signals. According to decision logic block 542, if the number of interrupts is equal to one revolution, processing logic blocks 544 and 546 compute the spin correction command and processor 360 generates a write command to servo chip 96 through the serial port. The spin correction command is calculated from the difference between the reference time and the cumulative time. At logic block 547, the cumulative time is reset to zero. The new time interval value is also stored in register file 366 for later use by spin circuit 436. A write command is sent to the servo chip which converts the digital string into an analog signal which is provided to the spin motor control circuit. If the number of interrupts is not equal to one revolution, then at logic block 548, the cumulative time is stored by the processor 360. At processing logic block 550, processor 360 acknowledges the HOSTINT interrupt signal from data manager 98. Then in processing logic block 552, the processor 360 retrieves the physical address from the buffer 332 in the data manager 98 and the ID field data in the register file 366. At logical block 554, processor 360 translates the logical address into the actual sector location. According to decision logic block 556, if head 58 is not located above the actual sector position, processor logic block 558 causes processor 360 to initiate a seek routine and issue a write command to servo chip 96. Generate and move the voice coil. The actuator arm moves until the head is in the proper position. Processor 360 reads gray codes continuously until the actual sector position is adjacent to the head. At logic block 560, processor 360 enables sector circuit 392, which activates the Z sector pin after the sector's servo field. When the Z sector pin is activated, processing logic block 562 begins writing data from the data manager 98 to the R / W chip 94 which causes the R / W chip to place this data in the sector's data field. Write. While certain exemplary embodiments have been described and illustrated in the accompanying drawings, such embodiments are merely exemplary and are not intended to limit the scope of the invention, and those skilled in the art will appreciate various other embodiments. It should be understood that the invention is not limited to the particular configuration shown and described, as modifications will occur.

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＪＰ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＮ，ＭＷ，ＮＬ，ＮＯ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＩ，ＳＫ，ＴＪ，ＴＴ，ＵＡ，ＵＺ，ＶＮ (72)発明者ビークロフト，ハロルドアメリカ合衆国 80928 コロラド州・コロラドスプリングス・チスマンレイン・18375 (72)発明者ハットセル，ラリーアメリカ合衆国 80503 コロラド州・ロングモント・ジャドソンストリート・ 2326 (72)発明者リー，ジェフアメリカ合衆国 80503 コロラド州・ロングモント・イーグルコート・6450 (72)発明者メッツ，ロバートアメリカ合衆国 80030 コロラド州・ウエストミンスター・ペリーストリート・ 9052────────────────────────────────────────────────── ─── Continuation of front page (81) Designated countries EP (AT, BE, CH, DE, DK, ES, FR, GB, GR, IE, IT, LU, M C, NL, PT, SE), OA (BF, BJ, CF, CG , CI, CM, GA, GN, ML, MR, NE, SN, TD, TG), AT, AU, BB, BG, BR, BY, CA, CH, CN, CZ, DE, DK, ES, FI, G B, GE, HU, JP, KG, KP, KR, KZ, LK , LU, LV, MD, MG, MN, MW, NL, NO, PL, PT, RO, RU, SD, SE, SI, SK, T J, TT, UA, UZ, VN (72) Inventor Becroft, Harold United States 80928 Colorado, CO Rorad Springs Chisman Ray 18375 (72) Inventor Hatsel, Larry United States 80503 Lo, Colorado Ngmont Judson Street 2326 (72) Inventor Lee, Jeff United States 80503 Lo, Colorado Ngmont Eagle Court 6450 (72) Inventor Mets, Robert United States 80030 Colorado, U Estminster Perry Street 9052

Claims

[Claims] 1. A disc, A spin motor for rotating the disk, An actuator arm assembly coupled to the disk, A printed circuit board that lies in substantially the same plane as the disk; A controller chip mounted on the printed circuit board; A data manager attached to the printed circuit board, A read / write chip attached to the printed circuit board; A servo chip attached to the printed circuit board; The disk, the spin motor, the actuator arm assembly A housing for enclosing the printed circuit board Hard disk drive with. 2. In addition, a preamplifier mounted on the printed circuit board should be included. The hard disk drive according to claim 1, wherein: 3. The spin motor includes a spindle, a hub, the spindle and the front And a conical bearing coupled to the hub. Disk drive. 4. A cover in which the housing is connected by a clamp having a C-shaped cross section. 2. The housing according to claim 1, further comprising a base plate and a base plate. Disk drive. 5. The actuator arm assembly is a V-shaped slot for a bearing block. An actuator arm having a roller bearing extending into the The bearing is connected to the bearing block by a bearing fixing member. The hard disk drive according to claim 1. 6. The housing according to claim 1, wherein the housing has a thickness of about 5 mm. Hard disk drive. 7. The width of the housing is about 54 mm and the length is about 85 mm. The hard disk drive according to claim 6, wherein the hard disk drive is a hard disk drive. 8. A housing having a first end and a second end; A connector located at the first end of the housing; A disc located within the housing, A spin motor for rotating the disk, An actuator arm assembly coupled to the disk, A printed circuit located between the disk and the first end of the housing Board and A controller chip mounted on the printed circuit board; A data manager chip attached to the printed circuit board, A read / write chip attached to the printed circuit board; A servo module chip mounted on the printed circuit board; Portable hard disk drive card characterized by 9. Further, a preamplifier chip mounted on the printed circuit board is provided. 9. The hard disk drive according to claim 8, wherein the hard disk drive is a hard disk drive. 10. The spin motor includes a spindle, a hub, the spindle, and A conical bearing coupled to the hub, as set forth in claim 8. Disk drive. 11. The housing is connected to the housing by a clamp having a C-shaped cross section. 9. The bar of claim 8 including a bar plate and a base plate. Hard disk drive. 12. The actuator arm assembly comprises a V-shaped bearing block An actuator arm having a roller bearing extending into the lot; A roller bearing is coupled to the bearing block by a bearing fixing member. The hard disk drive according to claim 8. 13. 9. The method of claim 8, wherein the housing has a thickness of about 5 mm. The listed hard disk drive. 14． The housing has a width of about 54 mm and a length of about 85 mm. The hard disk drive according to claim 13, wherein the hard disk drive is a hard disk drive. 15. In a hard disk drive that can be coupled to an external device , Housing means having a first end and a second end; Disk means for storing information, Spin motor means for rotating the disk; Actuator arm assembly means for sending information with the disk; A data manager means for sending information with an external device, The actuator arm assembly means and the data manager means Read / write means for sending information between Actuator arm assembly means and spin motor means Servo module means for controlling The data manager means, the read / write means, the servo module Control means for controlling the control means, Said controller means, said data manager means, said read / write means, Front of the disk means and the housing supporting the servo module means A printed circuit board means disposed between the first ends; Hard disk drive with. 16. In addition, the signal from the actuator arm assembly means is increased. A preamplifier means attached to said printed circuit board means for width 16. The hard disk drive according to claim 15, wherein the hard disk drive is a hard disk drive. 17． The spin motor means includes a spindle, a hub, and the spindle. And a conical bearing coupled to the hub. The listed hard disk drive. 18. Said housing means are connected by a clamp having a C-shaped cross section 16. A cover plate and a base plate including a closed cover plate and a base plate. The listed hard disk drive. 19. The actuator arm assembly means is a V-shaped bearing block. An actuator arm having a roller bearing extending into the slot, A roller bearing is connected to the bearing block by a bearing fixing member. 16. The hard disk drive according to claim 15. 20. The thickness of the housing means is about 5 mm. The hard disk drive described in 5. 21. The housing has a width of about 54 mm and a length of about 85 mm. The hard disk drive according to claim 20, wherein the hard disk drive is a hard disk drive. 22. In a hard disk drive that can be coupled to an external device , Housing means having a first end and a second end; A connector located at the first end of the housing means; Disk means for storing information, Spin motor means for rotating the disk; Actuator arm assembly means for sending information with the disk; A data manager means for sending information with an external device, The actuator arm assembly means and the data manager means Read / write means for sending information between Actuator arm assembly means and spin motor means Servo module means for controlling The data manager means, the read / write means, the servo module Control means for controlling the control means, Said controller means, said data manager means, said read / write means, Front of the disk means and the housing supporting the servo module means A printed circuit board means disposed between the first ends; A portable hard disk drive featuring. 23. In addition, the signal from the actuator arm assembly means is increased. A preamplifier means attached to said printed circuit board means for width 23. The hard disk drive according to claim 22, wherein the hard disk drive is a hard disk drive. 24. The spin motor means includes a spindle, a hub, and the spindle. And a conical bearing coupled to the hub. The listed hard disk drive. 25. Said housing means are connected by a clamp having a C-shaped cross section 23. A cover plate and a base plate are included. The listed hard disk drive. 26. The actuator arm assembly means is a V-shaped bearing block. An actuator arm having a roller bearing extending into the slot, A roller bearing is connected to the bearing block by a bearing fixing member. 23. The hard disk drive according to claim 22. 27. 23. The thickness of the housing means is about 5 mm. Hard disk drive described in. 28. The housing has a width of about 54 mm and a length of about 85 mm. The hard disk drive of claim 27, wherein the hard disk drive is a hard disk drive. 29. In a hard disk drive that can be coupled to an external device , A housing having a thickness of about 10 mm, A disc disposed in the housing, A spin motor for rotating the disk, An actuator arm assembly coupled to the disk, Information is sent between the disk and the external device to enable the spin motor and Located within the housing to control the actuator arm assembly. Electronic means A hard disk drive comprising: 30. The housing has a width of about 54 mm and a length of about 85 mm. 30. The hard disk drive according to claim 29, wherein: 31. Said electronic means includes data manager means for transmitting information with an external device; , Said actuator arm assembly means and said data manager means Read / write means for transmitting information between the actuator arm assembly and the actuator arm assembly. Buri means and servo module means for controlling the spin motor means, The data manager means, the read / write means, the servo module 30. A housing according to claim 29, further comprising a controller means for controlling the loop means. Disk drive. 32. The spin motor includes a spindle, a hub, the spindle, and 30. A conical bearing coupled to the hub, as set forth in claim 29. Hard disk drive. 33. The housing is connected to the housing by a clamp having a C-shaped cross section. 30. The bar of claim 29 including a bar plate and a base plate. Hard disk drive. 34. The actuator arm assembly comprises a V-shaped bearing block An actuator arm having a roller bearing extending into the lot; A roller bearing is coupled to the bearing block by a bearing fixing member. 30. The hard disk drive according to claim 29. 35. Said electronic means includes data manager means for transmitting information with an external device; , Said actuator arm assembly means and said data manager means Read / write means for transmitting information between the actuator arm assembly and the actuator arm assembly. Buri means and servo module means for controlling the spin motor means, The data manager means, the read / write means, the servo module 31. The controller according to claim 30, further comprising: a controller device controlling the controller means. Disk drive. 36. The spin motor includes a spindle, a hub, the spindle, and 36. A conical bearing coupled to the hub. Hard disk drive. 37. The housing is connected to the housing by a clamp having a C-shaped cross section. 37. A bar plate and a base plate are included in claim 36. Hard disk drive. 38. The actuator arm assembly comprises a V-shaped bearing block An actuator arm having a roller bearing extending into the lot; A roller bearing is coupled to the bearing block by a bearing fixing member. The hard disk drive according to claim 37, wherein the hard disk drive is a hard disk drive. 39. And further comprising a connector located at the first end of the housing 30. The hard disk drive according to claim 29, wherein: