JPH0945793A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0945793A JPH0945793A JP21119495A JP21119495A JPH0945793A JP H0945793 A JPH0945793 A JP H0945793A JP 21119495 A JP21119495 A JP 21119495A JP 21119495 A JP21119495 A JP 21119495A JP H0945793 A JPH0945793 A JP H0945793A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- region
- film transistors
- group
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 230000000295 complement effect Effects 0.000 claims abstract description 17
- 239000010409 thin film Substances 0.000 claims description 88
- 239000010408 film Substances 0.000 claims description 57
- 239000012535 impurity Substances 0.000 claims description 25
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000002425 crystallisation Methods 0.000 claims description 5
- 230000008025 crystallization Effects 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052741 iridium Inorganic materials 0.000 claims description 2
- 229910052762 osmium Inorganic materials 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 230000001737 promoting effect Effects 0.000 claims description 2
- 229910052703 rhodium Inorganic materials 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 abstract description 14
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 150000002500 ions Chemical class 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000002513 implantation Methods 0.000 abstract 2
- 238000000034 method Methods 0.000 description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- 239000010407 anodic oxide Substances 0.000 description 14
- 230000000694 effects Effects 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 239000010410 layer Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- 102400000267 Rhomboid-related protein 2, N-terminal fragment Human genes 0.000 description 3
- 101800000645 Rhomboid-related protein 2, N-terminal fragment Proteins 0.000 description 3
- 101800000716 Tumor necrosis factor, membrane form Proteins 0.000 description 3
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229940078494 nickel acetate Drugs 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 239000008151 electrolyte solution Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical class [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 235000002906 tartaric acid Nutrition 0.000 description 1
- 239000011975 tartaric acid Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 アクティブマトリクス型の液晶表示装置にお
いて、周辺回路を高速動作可能な回路とする。 【構成】 画素回路と周辺回路とが集積化されたアクテ
ィブマトリクス型の液晶表示装置において、周辺回路を
Ｐチャネル型とＮチャネル型とをそれぞれ複数個直列に
したＣＭＯＳ構造とする。こような構成とすることで、
周辺回路の耐圧を高くすることができ、高速動作を行わ
すことができる。また同一の不純物領域に一方の薄膜ト
ランジスタのドレイン領域と他方の薄膜トランジスタの
ソース領域とを形成することで、信頼性の高い直列接続
を可能とする。
いて、周辺回路を高速動作可能な回路とする。 【構成】 画素回路と周辺回路とが集積化されたアクテ
ィブマトリクス型の液晶表示装置において、周辺回路を
Ｐチャネル型とＮチャネル型とをそれぞれ複数個直列に
したＣＭＯＳ構造とする。こような構成とすることで、
周辺回路の耐圧を高くすることができ、高速動作を行わ
すことができる。また同一の不純物領域に一方の薄膜ト
ランジスタのドレイン領域と他方の薄膜トランジスタの
ソース領域とを形成することで、信頼性の高い直列接続
を可能とする。
Description
【０００１】
【産業上の利用分野】本明細書で開示する発明は、薄膜
トランジスタを利用した集積回路に関する。特に薄膜ト
ランジスタを用いたアクティブマトリクス型の液晶表示
装置に利用される構成に関する。
トランジスタを利用した集積回路に関する。特に薄膜ト
ランジスタを用いたアクティブマトリクス型の液晶表示
装置に利用される構成に関する。
【０００２】
【従来の技術】従来よりガラス基板上に薄膜トランジス
タを集積化したアクティブマトリクス型の液晶表示装置
が知られている。このアクティブマトリクス型の液晶表
示装置は、マトリクス状に配置された画素領域の画素
（数百×数百以上の数で配置されている）の一つ一つに
配置された一つ以上の薄膜トランジスタと、この画素領
域に配置された薄膜トランジスタを駆動するための周辺
回路を構成するための薄膜トランジスタとを同一ガラス
基板上または同一石英基板上に集積化した構成を有して
いる。
タを集積化したアクティブマトリクス型の液晶表示装置
が知られている。このアクティブマトリクス型の液晶表
示装置は、マトリクス状に配置された画素領域の画素
（数百×数百以上の数で配置されている）の一つ一つに
配置された一つ以上の薄膜トランジスタと、この画素領
域に配置された薄膜トランジスタを駆動するための周辺
回路を構成するための薄膜トランジスタとを同一ガラス
基板上または同一石英基板上に集積化した構成を有して
いる。
【０００３】このような構成においては、リアリティー
のよい高速動作を行わせるために周辺回路にはできるだ
け高い駆動電圧を加えることが要求される。しかし一方
で得られる薄膜トランジスタの耐圧があまり高くないの
で、駆動電圧を高くすることには限界がある。
のよい高速動作を行わせるために周辺回路にはできるだ
け高い駆動電圧を加えることが要求される。しかし一方
で得られる薄膜トランジスタの耐圧があまり高くないの
で、駆動電圧を高くすることには限界がある。
【０００４】
【発明が解決しようとする課題】本明細書で開示する発
明は、アクティブマトリクス型の液晶表示装置におい
て、高い駆動電圧で駆動できる周辺回路構成を提供する
ことを課題とする。
明は、アクティブマトリクス型の液晶表示装置におい
て、高い駆動電圧で駆動できる周辺回路構成を提供する
ことを課題とする。
【０００５】
【課題を解決するための手段】本明細書で開示する発明
の一つは、同一の島状半導体層を用いてＰチャネル型の
薄膜トランジスタが複数直列に接続された構成と、同一
の島状半導体層を用いてＮチャネル型の薄膜トランジス
タが複数直列に接続された構成と、を有し、前記複数直
列接続された構成の出力同士を接続し相補型の構成を有
していることを特徴とする。
の一つは、同一の島状半導体層を用いてＰチャネル型の
薄膜トランジスタが複数直列に接続された構成と、同一
の島状半導体層を用いてＮチャネル型の薄膜トランジス
タが複数直列に接続された構成と、を有し、前記複数直
列接続された構成の出力同士を接続し相補型の構成を有
していることを特徴とする。
【０００６】本明細書で開示する他の発明の構成は、一
方の群を構成する複数直列に接続されたＰチャネル型の
薄膜トランジスタと、他方の群を構成する複数直列に接
続されたＮチャネル型の薄膜トランジスタと、を有し、
前記一方の群の出力と前記他方の群の出力とは接続され
て相補型に構成され、前記直列接続は、隣合う一方の薄
膜トランジスタのソース領域と隣合う他方の薄膜トラン
ジスタのドレイン領域とが直接接していることを特徴と
する。
方の群を構成する複数直列に接続されたＰチャネル型の
薄膜トランジスタと、他方の群を構成する複数直列に接
続されたＮチャネル型の薄膜トランジスタと、を有し、
前記一方の群の出力と前記他方の群の出力とは接続され
て相補型に構成され、前記直列接続は、隣合う一方の薄
膜トランジスタのソース領域と隣合う他方の薄膜トラン
ジスタのドレイン領域とが直接接していることを特徴と
する。
【０００７】本明細書で開示する他の発明の構成は、一
方の群を構成する複数直列に接続されたＰチャネル型の
薄膜トランジスタと、他方の群を構成する複数直列に接
続されたＮチャネル型の薄膜トランジスタと、を有し、
前記一方の群の出力と前記他方の群の出力とが接続され
相補型に構成され、前記直列接続は、隣合う一方の薄膜
トランジスタのソース領域と隣合う他方の薄膜トランジ
スタのドレイン領域とが同一の不純物領域内に形成され
ていることでなされていることを特徴とする。
方の群を構成する複数直列に接続されたＰチャネル型の
薄膜トランジスタと、他方の群を構成する複数直列に接
続されたＮチャネル型の薄膜トランジスタと、を有し、
前記一方の群の出力と前記他方の群の出力とが接続され
相補型に構成され、前記直列接続は、隣合う一方の薄膜
トランジスタのソース領域と隣合う他方の薄膜トランジ
スタのドレイン領域とが同一の不純物領域内に形成され
ていることでなされていることを特徴とする。
【０００８】また本明細書で開示する発明は、上記それ
ぞれの発明において、薄膜トランジスタの活性層が結晶
性珪素膜で構成されており、この結晶性珪素膜中に珪素
の結晶化を助長する金属元素が１×１０15原子ｃｍ-3〜
５×１０19原子ｃｍ-3の濃度で含まれていることを特徴
とする。
ぞれの発明において、薄膜トランジスタの活性層が結晶
性珪素膜で構成されており、この結晶性珪素膜中に珪素
の結晶化を助長する金属元素が１×１０15原子ｃｍ-3〜
５×１０19原子ｃｍ-3の濃度で含まれていることを特徴
とする。
【０００９】上記の金属元素としては、Ｆｅ、Ｃｏ、Ｎ
ｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕ
から選ばれた一種または複数種類の元素が用いることが
好ましい。特にＮＩ元素を用いることが、その効果や再
現性の点から好ましい。
ｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕ
から選ばれた一種または複数種類の元素が用いることが
好ましい。特にＮＩ元素を用いることが、その効果や再
現性の点から好ましい。
【００１０】また本明細書で開示する発明において、Ｎ
チャネル型の薄膜トランジスタの少なくとも一つのドレ
イン領域とチャネル形成領域との間に低濃度不純物領域
を形成することは有効である。この低濃度不純物領域
は、Ｎ型を付与する不純物の濃度が前記ドレイン領域に
おけるＮ型を付与する不純物の濃度に比較して２桁程度
低いものとして構成される。
チャネル型の薄膜トランジスタの少なくとも一つのドレ
イン領域とチャネル形成領域との間に低濃度不純物領域
を形成することは有効である。この低濃度不純物領域
は、Ｎ型を付与する不純物の濃度が前記ドレイン領域に
おけるＮ型を付与する不純物の濃度に比較して２桁程度
低いものとして構成される。
【００１１】またＮチャネル型の薄膜トランジスタの少
なくとも一つにおいて、ドレイン領域とチャネル形成領
域との間にオフセットゲイト領域を形成してもよい。
なくとも一つにおいて、ドレイン領域とチャネル形成領
域との間にオフセットゲイト領域を形成してもよい。
【００１２】また上記の低濃度不純物領域とオフセット
ゲイト領域を併用して配置してもよい。
ゲイト領域を併用して配置してもよい。
【００１３】
【作用】図３（Ｂ）に示すようにアクテクブマトリクス
型の液晶表示装置の周辺回路を構成する相補型の構成に
おいて、Ｎチャネル型の薄膜トランジスタとＰチャネル
型の薄膜トランジスタとをそれぞれ直列接続した構造と
し、しかもその接続を１３１や１４３で示されるように
同一の活性層内において直接行うことで、 （１）耐圧を高めることができ、リアリティーの高い高
速動作を行わすことができる。 （２）金属配線による接触不良や接触抵抗の経時変化と
いった問題を回避することができる。
型の液晶表示装置の周辺回路を構成する相補型の構成に
おいて、Ｎチャネル型の薄膜トランジスタとＰチャネル
型の薄膜トランジスタとをそれぞれ直列接続した構造と
し、しかもその接続を１３１や１４３で示されるように
同一の活性層内において直接行うことで、 （１）耐圧を高めることができ、リアリティーの高い高
速動作を行わすことができる。 （２）金属配線による接触不良や接触抵抗の経時変化と
いった問題を回避することができる。
【００１４】また、配線が特に増えるわけではないの
で、生産歩留りを低下させることのない構成とすること
ができる。
で、生産歩留りを低下させることのない構成とすること
ができる。
【００１５】また、直列に接続された薄膜トランジスタ
の一つは不良になっても通常はそこがショートしてしま
うのみであるので、回路全体の動作を行わすことができ
る。
の一つは不良になっても通常はそこがショートしてしま
うのみであるので、回路全体の動作を行わすことができ
る。
【００１６】また、とすることで、元々が動作速度の大
きいＮチャネル型の薄膜トランジスタの動作速度を低下
させ、Ｐチャネル型の薄膜トランジスタの動作速度と合
わせることができる。そして、相補型の構成を最大限に
生かすことができる。また、Ｎチャネル型の薄膜トラン
ジスタに特有なホットキャリア効果を抑制することがで
き、装置全体の信頼性を高めることができる。
きいＮチャネル型の薄膜トランジスタの動作速度を低下
させ、Ｐチャネル型の薄膜トランジスタの動作速度と合
わせることができる。そして、相補型の構成を最大限に
生かすことができる。また、Ｎチャネル型の薄膜トラン
ジスタに特有なホットキャリア効果を抑制することがで
き、装置全体の信頼性を高めることができる。
【００１７】
〔実施例１〕図４に本実施例で示す構成が利用されるア
クティブマトリクス型の液晶表示装置の概略の構成を示
す。図４には、ガラス基板上に集積化されたマトリクス
状に配置された４つの画素領域と、この画素領域に配置
された薄膜トランジスタを駆動するためのアナログバッ
ファー回路（周辺回路に配置される）４０１と４０２と
が示されている。
クティブマトリクス型の液晶表示装置の概略の構成を示
す。図４には、ガラス基板上に集積化されたマトリクス
状に配置された４つの画素領域と、この画素領域に配置
された薄膜トランジスタを駆動するためのアナログバッ
ファー回路（周辺回路に配置される）４０１と４０２と
が示されている。
【００１８】図４に示す構成においては、アナログバッ
ファー回路の耐圧を高めるために、Ｐチャネル型の薄膜
トランジスタとＮチャネル型の薄膜トランジスタとをそ
れぞれ２つ直列に接続し、相補型の回路を構成してい
る。
ファー回路の耐圧を高めるために、Ｐチャネル型の薄膜
トランジスタとＮチャネル型の薄膜トランジスタとをそ
れぞれ２つ直列に接続し、相補型の回路を構成してい
る。
【００１９】図１〜図３に図４に示す回路の一部の作製
工程を示す。図１〜図３に示されているのは、図４のア
ナログバッファー回路と一つの画素領域において画素電
極に接続される薄膜トランジスタ回路とを同一のガラス
基板上に集積化して作製する工程である。なお以下にお
いては、アナログバッファー回路を周辺回路と称するこ
ととする。また画素に配置される薄膜トランジスタ回路
の部分を画素回路と称することとする。
工程を示す。図１〜図３に示されているのは、図４のア
ナログバッファー回路と一つの画素領域において画素電
極に接続される薄膜トランジスタ回路とを同一のガラス
基板上に集積化して作製する工程である。なお以下にお
いては、アナログバッファー回路を周辺回路と称するこ
ととする。また画素に配置される薄膜トランジスタ回路
の部分を画素回路と称することとする。
【００２０】まずガラス基板１０１上に下地膜として酸
化珪素膜１０２を３０００Åの厚さにプラズマＣＶＤ法
で成膜する。次に非晶質珪素膜１０３をプラズマＣＶＤ
法または減圧熱ＣＶＤ法で５００Åの厚さに成膜する。
（図１（Ａ））
化珪素膜１０２を３０００Åの厚さにプラズマＣＶＤ法
で成膜する。次に非晶質珪素膜１０３をプラズマＣＶＤ
法または減圧熱ＣＶＤ法で５００Åの厚さに成膜する。
（図１（Ａ））
【００２１】次にレーザー光の照射によって非晶質珪素
膜１０３を結晶化させる。この結晶化の方法は、加熱に
よる方法、光の照射による方法、ニッケル等の珪素の結
晶化を助長する金属元素を利用して加熱によって結晶化
させる方法等の手段を利用することができる。
膜１０３を結晶化させる。この結晶化の方法は、加熱に
よる方法、光の照射による方法、ニッケル等の珪素の結
晶化を助長する金属元素を利用して加熱によって結晶化
させる方法等の手段を利用することができる。
【００２２】本実施例例では所定の濃度に調整したニッ
ケル酢酸塩溶液を用いてニッケル元素の非晶質珪素膜へ
の導入を行う。まず所定の濃度にニッケル濃度を調整し
たニッケル酢酸塩溶液を非晶質珪素膜上に塗布し、スピ
ンコーターによって余分な溶液を吹き飛ばす。そして、
非晶質珪素膜の表面に均一にニッケル元素が接して保持
された状態を得る。
ケル酢酸塩溶液を用いてニッケル元素の非晶質珪素膜へ
の導入を行う。まず所定の濃度にニッケル濃度を調整し
たニッケル酢酸塩溶液を非晶質珪素膜上に塗布し、スピ
ンコーターによって余分な溶液を吹き飛ばす。そして、
非晶質珪素膜の表面に均一にニッケル元素が接して保持
された状態を得る。
【００２３】この方法は、ニッケル元素を均一に層状に
非晶質軽膜の表面に接して保持させることができるとい
う有用性がある。またその濃度調整を容易に行うことが
できるので、最終的に珪素膜中に残留するニッケル元素
（または珪素の結晶化を助長する金属元素）の濃度を制
御することが容易であるという特徴を有する。
非晶質軽膜の表面に接して保持させることができるとい
う有用性がある。またその濃度調整を容易に行うことが
できるので、最終的に珪素膜中に残留するニッケル元素
（または珪素の結晶化を助長する金属元素）の濃度を制
御することが容易であるという特徴を有する。
【００２４】ニッケル酢酸塩溶液を用いて非晶質珪素膜
の表面にニッケル元素を接して保持させた状態を得た
ら、５５０℃、４時間の加熱処理を行うことにより、非
晶質珪素膜を結晶化させる。こうして結晶性珪素膜を得
る。
の表面にニッケル元素を接して保持させた状態を得た
ら、５５０℃、４時間の加熱処理を行うことにより、非
晶質珪素膜を結晶化させる。こうして結晶性珪素膜を得
る。
【００２５】次にパターニングを施すことにより、周辺
回路を構成する薄膜トランジスタ（図ではＴＦＴと略記
する）の活性層１０４、１０５を形成する。また同時に
画素回路に配置される薄膜トランジスタの活性層１０６
を形成する。（図１（Ｂ））
回路を構成する薄膜トランジスタ（図ではＴＦＴと略記
する）の活性層１０４、１０５を形成する。また同時に
画素回路に配置される薄膜トランジスタの活性層１０６
を形成する。（図１（Ｂ））
【００２６】さらにゲイト絶縁膜となる酸化珪素膜１０
７を１０００Åの厚さにプラズマＣＶＤ法で成膜する。
（図１（Ｂ））
７を１０００Åの厚さにプラズマＣＶＤ法で成膜する。
（図１（Ｂ））
【００２７】次にゲイト電極を形成するためのアルミニ
ウム膜１０８を５０００Åの厚さにスパッタ法または電
子ビーム蒸着法で成膜する。このアルミニウム中には、
スカンジウムを0.2wt 重量％の割合で含有させる。次に
陽極酸化方法を用いて緻密な陽極酸化膜（図示せず）を
２００Å程度の厚さに成膜する。（図１（Ｃ））
ウム膜１０８を５０００Åの厚さにスパッタ法または電
子ビーム蒸着法で成膜する。このアルミニウム中には、
スカンジウムを0.2wt 重量％の割合で含有させる。次に
陽極酸化方法を用いて緻密な陽極酸化膜（図示せず）を
２００Å程度の厚さに成膜する。（図１（Ｃ））
【００２８】この緻密な陽極酸化膜の形成方法は、３〜
１０％の酒石酸を含んだＰＨ≒７のエチレングルコール
溶液を電解溶液として用いて行う。この方法において
は、印加電圧によって陽極酸化膜の膜厚を制御すること
ができる。
１０％の酒石酸を含んだＰＨ≒７のエチレングルコール
溶液を電解溶液として用いて行う。この方法において
は、印加電圧によって陽極酸化膜の膜厚を制御すること
ができる。
【００２９】またこの緻密な陽極酸化膜の代わりにオゾ
ン水（またはオゾン水を含む溶液）による洗浄を行い、
アルミニウム膜の表面に酸化膜を形成するのでもよい。
ただしこの酸化膜は緻密なバリア効果の高いものである
ことが必要とされる。
ン水（またはオゾン水を含む溶液）による洗浄を行い、
アルミニウム膜の表面に酸化膜を形成するのでもよい。
ただしこの酸化膜は緻密なバリア効果の高いものである
ことが必要とされる。
【００３０】この陽極酸化膜は、ゲイト電極のパターニ
ングの際に配置されるレジストマスクの密着性を高める
ために利用される。
ングの際に配置されるレジストマスクの密着性を高める
ために利用される。
【００３１】次に図１（Ｄ）に示すようにレジストマス
ク１０９を配置し、アルミニウム膜１０８をエッチング
エッチングしてゲイト電極１１０〜１１５を形成する。
（図１（Ｄ））
ク１０９を配置し、アルミニウム膜１０８をエッチング
エッチングしてゲイト電極１１０〜１１５を形成する。
（図１（Ｄ））
【００３２】次に各ゲイト電極１１０〜１１５に電解溶
液中において通電して、緻密な陽極酸化膜１１６〜１２
１を形成する。この陽極酸化膜の膜厚は５００Åとす
る。こうしてその周囲が陽極酸化膜で覆われたゲイト電
極１１０〜１１５を得ることができる。（図１（Ｅ））
液中において通電して、緻密な陽極酸化膜１１６〜１２
１を形成する。この陽極酸化膜の膜厚は５００Åとす
る。こうしてその周囲が陽極酸化膜で覆われたゲイト電
極１１０〜１１５を得ることができる。（図１（Ｅ））
【００３３】なお、図１（Ｅ）に示す工程において、レ
ジストマスク１０９を除去した後に緻密な陽極酸化膜の
形成を行うと、その露呈した上面及び側面に陽極酸化膜
を形成することができる。
ジストマスク１０９を除去した後に緻密な陽極酸化膜の
形成を行うと、その露呈した上面及び側面に陽極酸化膜
を形成することができる。
【００３４】これら緻密な陽極酸化膜は、後の工程にお
いて、アルミニウムの異常成長やクラックの発生が起こ
らないようにするために形成される。なおゲイト電極の
側面における陽極酸化膜を厚く形成すると、後の不純物
イオンの注入工程において、オフセットゲイト構造を形
成することができる。（図２（Ａ））
いて、アルミニウムの異常成長やクラックの発生が起こ
らないようにするために形成される。なおゲイト電極の
側面における陽極酸化膜を厚く形成すると、後の不純物
イオンの注入工程において、オフセットゲイト構造を形
成することができる。（図２（Ａ））
【００３５】次にレジストマスク１０９を取り除き図２
（Ａ）に示す状態を得る。
（Ａ）に示す状態を得る。
【００３６】次にＲＩＥ法によるエッチングを行うこと
により、露呈したゲイト絶縁膜１０７を除去する。この
結果、図２（Ｂ）に示すように１２２〜１２７で示され
る残存したゲイト絶縁膜を得る。なお、図１（Ｅ）のレ
ジストマスク１０９が配置された状態でゲイト絶縁膜１
０７のエッチングを行い、その後にレジストマスクを除
去することにより、図２（Ｂ）に示す状態を得てもよ
い。
により、露呈したゲイト絶縁膜１０７を除去する。この
結果、図２（Ｂ）に示すように１２２〜１２７で示され
る残存したゲイト絶縁膜を得る。なお、図１（Ｅ）のレ
ジストマスク１０９が配置された状態でゲイト絶縁膜１
０７のエッチングを行い、その後にレジストマスクを除
去することにより、図２（Ｂ）に示す状態を得てもよ
い。
【００３７】次に図２（Ｃ）に示すように周辺回路に配
置される４つの薄膜トランジスタの半分を覆うレジスト
マスク１２８を形成し、Ｐ（リン）イオンの注入をプラ
ズマドーピング法でもって行う。この工程において、周
辺回路を構成するＮチャネル型の薄膜トランジスタのソ
ース領域１２９と１３１、ドレイン領域１３１と１３
３、さらにチャネル形成領域１３０と１３２が自己整合
的に形成される。
置される４つの薄膜トランジスタの半分を覆うレジスト
マスク１２８を形成し、Ｐ（リン）イオンの注入をプラ
ズマドーピング法でもって行う。この工程において、周
辺回路を構成するＮチャネル型の薄膜トランジスタのソ
ース領域１２９と１３１、ドレイン領域１３１と１３
３、さらにチャネル形成領域１３０と１３２が自己整合
的に形成される。
【００３８】ここで、左側の薄膜トランジスタのドレイ
ン領域と右側の薄膜トランジスタのソース領域とは同一
のＮ型領域でもって構成されている。別の見方をすれ
ば、２つの薄膜トタンジスタのドレイン領域とソース領
域とは直接接触した状態となっている。
ン領域と右側の薄膜トランジスタのソース領域とは同一
のＮ型領域でもって構成されている。別の見方をすれ
ば、２つの薄膜トタンジスタのドレイン領域とソース領
域とは直接接触した状態となっている。
【００３９】また画素回路は、２つのＮチャネル型の薄
膜トランジスタが２つ直列に接続された構成となる。即
ち、ソース領域１３４と１３６、ドレイン領域１３６と
１３８が形成され、同時にチャネル形成領域１３５と１
３７が形成される。ここで１３６のＮ型領域は、左側の
薄膜トランジスタのドレイン領域と右側の薄膜トランジ
スタのソース領域とを兼ねた構成となっている。
膜トランジスタが２つ直列に接続された構成となる。即
ち、ソース領域１３４と１３６、ドレイン領域１３６と
１３８が形成され、同時にチャネル形成領域１３５と１
３７が形成される。ここで１３６のＮ型領域は、左側の
薄膜トランジスタのドレイン領域と右側の薄膜トランジ
スタのソース領域とを兼ねた構成となっている。
【００４０】この画素回路の構成は、１つの薄膜トラン
ジスタのソース／ドレイン間に加わる電圧を下げること
になるので、画素電極からのリーク電流を低減すること
ができるという顕著な効果を有する。
ジスタのソース／ドレイン間に加わる電圧を下げること
になるので、画素電極からのリーク電流を低減すること
ができるという顕著な効果を有する。
【００４１】次にレジストマスク１２８を取り除き、図
２（Ｄ）に示すように新たなレジストマスク１３９と１
４０を形成する。そしてＢ（ボロン）イオンの注入を行
う。この工程で、直列に接続されたＰチャネル型の薄膜
トランジスタのソース領域１４１とドレイン領域１４
３、さらにソース領域１４３とドレイン領域１４５とが
形成される。ここで、１４３で示されるＮ型の領域が右
側の薄膜トランジスタのドレイン領域と右側の薄膜トラ
ンジスタのソース領域とを兼ねている。
２（Ｄ）に示すように新たなレジストマスク１３９と１
４０を形成する。そしてＢ（ボロン）イオンの注入を行
う。この工程で、直列に接続されたＰチャネル型の薄膜
トランジスタのソース領域１４１とドレイン領域１４
３、さらにソース領域１４３とドレイン領域１４５とが
形成される。ここで、１４３で示されるＮ型の領域が右
側の薄膜トランジスタのドレイン領域と右側の薄膜トラ
ンジスタのソース領域とを兼ねている。
【００４２】次にレジストマスク１４０を取り除き、全
体にレーザー光の照射を行う。このレーザー光の照射を
行うことで、先にＰイオン及びＢイオンの注入された領
域の活性化とイオンの注入によって生じた損傷をアニー
ルする。
体にレーザー光の照射を行う。このレーザー光の照射を
行うことで、先にＰイオン及びＢイオンの注入された領
域の活性化とイオンの注入によって生じた損傷をアニー
ルする。
【００４３】上記レーザー光の照射によるアニール工程
の後、層間絶縁膜となる酸化珪素膜１４６をプラズマＣ
ＶＤ法によって成膜する。（図３（Ａ））
の後、層間絶縁膜となる酸化珪素膜１４６をプラズマＣ
ＶＤ法によって成膜する。（図３（Ａ））
【００４４】次に画素電極を構成するＩＴＯ電極１５２
を形成する。その後、コンタクトホールの形成を行い、
周辺回路のＮチャネル型の薄膜トランジスタ（ＮＴＦ
Ｔ）の一方のソース領域に接続されるソース配線１４
７、他方の薄膜トランジスタのドレイン領域に接続され
るドレイン電極１４８を形成する。また、Ｐチャネル型
の薄膜トランジスタ（ＰＴＦＴ）の他方の薄膜トランジ
スタのソース領域に接続されるソース配線１４８、他方
の薄膜トランジスタのドレイン領域に接続されるドレイ
ン電極１４９を形成する。
を形成する。その後、コンタクトホールの形成を行い、
周辺回路のＮチャネル型の薄膜トランジスタ（ＮＴＦ
Ｔ）の一方のソース領域に接続されるソース配線１４
７、他方の薄膜トランジスタのドレイン領域に接続され
るドレイン電極１４８を形成する。また、Ｐチャネル型
の薄膜トランジスタ（ＰＴＦＴ）の他方の薄膜トランジ
スタのソース領域に接続されるソース配線１４８、他方
の薄膜トランジスタのドレイン領域に接続されるドレイ
ン電極１４９を形成する。
【００４５】こうしてＰチャネル型の薄膜トランジスタ
が直列接続され、またＮチャネル型の薄膜トランジスタ
が直列接続され、さらにそれの直列接続されたＰ及ぶＮ
型の薄膜トランジスタの群が電極１４８によって相補型
に構成されたものを得ることができる。
が直列接続され、またＮチャネル型の薄膜トランジスタ
が直列接続され、さらにそれの直列接続されたＰ及ぶＮ
型の薄膜トランジスタの群が電極１４８によって相補型
に構成されたものを得ることができる。
【００４６】また画素回路においても、一方の薄膜トラ
ンジスタのソース領域に接続されるソース電極１５０と
他方の薄膜トランジスタのドレイン領域に接続されるド
レイン電極１５２が形成される。このドレイン電極１５
２は画素電極１５２に接続される。
ンジスタのソース領域に接続されるソース電極１５０と
他方の薄膜トランジスタのドレイン領域に接続されるド
レイン電極１５２が形成される。このドレイン電極１５
２は画素電極１５２に接続される。
【００４７】これらの配線は、チタン膜とアルミニウム
膜とチタン膜との３層構造を有する積層膜でもって構成
される。
膜とチタン膜との３層構造を有する積層膜でもって構成
される。
【００４８】こうして、直列接続されたＰチャネル型の
薄膜トランジスタ（ＰＴＦＴ）と直列接続されたＮチャ
ネル型の薄膜トランジスタ（ＮＴＦＴ）でもって、相補
型に構成された薄膜トランジスタ回路を構成することが
できる。（図３（Ｂ））
薄膜トランジスタ（ＰＴＦＴ）と直列接続されたＮチャ
ネル型の薄膜トランジスタ（ＮＴＦＴ）でもって、相補
型に構成された薄膜トランジスタ回路を構成することが
できる。（図３（Ｂ））
【００４９】本実施例においては、薄膜トランジスタを
２つ直列に接続する例を示した。しかし、さらに多数個
を直列接続する構成としてもよい。また、画素回路の構
成もさらに複数個の薄膜トランジスタを直列接続する構
成としてもよい。
２つ直列に接続する例を示した。しかし、さらに多数個
を直列接続する構成としてもよい。また、画素回路の構
成もさらに複数個の薄膜トランジスタを直列接続する構
成としてもよい。
【００５０】〔実施例２〕本実施例の概略の構成を図５
に示す。図５に示すのは、図３（Ｂ）に示す構成の変形
例である。図５に示す構成が特徴とするのは、周辺回路
を構成するＮＴＦＴに低濃度不純物領域を配置した点で
ある。
に示す。図５に示すのは、図３（Ｂ）に示す構成の変形
例である。図５に示す構成が特徴とするのは、周辺回路
を構成するＮＴＦＴに低濃度不純物領域を配置した点で
ある。
【００５１】一般にＰＴＦＴとＮＴＦＴとを同一基板上
に集積化して構成すると、ＰＴＦＴの動作速度はＮＴＦ
Ｔに比較して低いものとなってしまう。一方、ＮＴＦＴ
はホットキャリア効果によって劣化し易いという問題が
ある。
に集積化して構成すると、ＰＴＦＴの動作速度はＮＴＦ
Ｔに比較して低いものとなってしまう。一方、ＮＴＦＴ
はホットキャリア効果によって劣化し易いという問題が
ある。
【００５２】ＰＴＦＴとＮＴＦＴの動作速度の違い、即
ち特性の違いは、相補型の構成にとって好ましいもので
はない。また、ＮＴＦＴが劣化し易いという問題も、Ｎ
ＴＦＴとＰＴＦＴとが相補って動作しなければならない
構成においてはマイナス要因となる。
ち特性の違いは、相補型の構成にとって好ましいもので
はない。また、ＮＴＦＴが劣化し易いという問題も、Ｎ
ＴＦＴとＰＴＦＴとが相補って動作しなければならない
構成においてはマイナス要因となる。
【００５３】そこで、本実施例に示す構成においては、
５０３〜５０６で示されるような低濃度不純物領域を配
置することで、ＮＴＦＴの動作速度を低下させ、またソ
ース／ドレイン間に加わる電界強度を緩和させること
で、ホットキャリア効果の発生を抑制し、上記の問題を
改善することを特徴とする。
５０３〜５０６で示されるような低濃度不純物領域を配
置することで、ＮＴＦＴの動作速度を低下させ、またソ
ース／ドレイン間に加わる電界強度を緩和させること
で、ホットキャリア効果の発生を抑制し、上記の問題を
改善することを特徴とする。
【００５４】低濃度不純物領域は、ソースまたはドレイ
ン領域よりも導電型を付与する不純物の濃度が２桁程小
さい領域である。この領域は、高抵抗領域として機能す
るので、ＴＦＴの動作速度を低下させる作用を有する。
また、ソース／チャネル間、チャネル／ドレイン間の電
界強度を緩和させるので、ホットキャリア効果を抑制す
るという作用を有する。
ン領域よりも導電型を付与する不純物の濃度が２桁程小
さい領域である。この領域は、高抵抗領域として機能す
るので、ＴＦＴの動作速度を低下させる作用を有する。
また、ソース／チャネル間、チャネル／ドレイン間の電
界強度を緩和させるので、ホットキャリア効果を抑制す
るという作用を有する。
【００５５】本実施例に示すような構成を採用すること
で、ＰＴＦＴとＮＴＦＴとの特性の違いを是正すること
ができる。そして相補型に構成された回路の動作特性を
高めることができる。
で、ＰＴＦＴとＮＴＦＴとの特性の違いを是正すること
ができる。そして相補型に構成された回路の動作特性を
高めることができる。
【００５６】〔実施例３〕本実施例の概略の構成を図６
に示す。図６に示す構成が特徴とするのは、図５に示す
構成に加えて、さらに低濃度不純物領域６０９〜６１２
を配置し、画素回路におけるＯＦＦ電流特性を改善した
点である。低濃度不純物領域は、ドレイン領域とチャネ
ル形成領域との間に加わる電界強度を緩和させる機能を
有するので、ＯＦＦ動作時のリーク電流を低減できると
いう作用を有する。
に示す。図６に示す構成が特徴とするのは、図５に示す
構成に加えて、さらに低濃度不純物領域６０９〜６１２
を配置し、画素回路におけるＯＦＦ電流特性を改善した
点である。低濃度不純物領域は、ドレイン領域とチャネ
ル形成領域との間に加わる電界強度を緩和させる機能を
有するので、ＯＦＦ動作時のリーク電流を低減できると
いう作用を有する。
【００５７】画素回路においては、所定の時間において
画素電極に電荷を保持する機能が求められるので、この
ようにして出来るだけＯＦＦ電流値を下げておくこと
は、非常に有用なことなる。
画素電極に電荷を保持する機能が求められるので、この
ようにして出来るだけＯＦＦ電流値を下げておくこと
は、非常に有用なことなる。
【００５８】なお６０５〜６０８は、周辺回路のＮＴＦ
Ｔに配置される低濃度不純物領域である。
Ｔに配置される低濃度不純物領域である。
【００５９】
【発明の効果】アクティブマトリクス型の液晶表示装置
の周辺回路に、それぞれ直列接続されたＰチャネル型と
Ｎチャネル型の薄膜トランジスタを相補型に接続した構
成を採用することで、高い耐圧を有し、高速動作を行わ
すことができる構成を実現できる。
の周辺回路に、それぞれ直列接続されたＰチャネル型と
Ｎチャネル型の薄膜トランジスタを相補型に接続した構
成を採用することで、高い耐圧を有し、高速動作を行わ
すことができる構成を実現できる。
【００６０】また、直列接続を配線によって行うのでは
なく、共通の不純物濃度領域（ソースまたはドレイン領
域）を設けることで行うことによって、作製歩留りや生
産性を高めるとができる。また信頼性を高めることがで
きる。
なく、共通の不純物濃度領域（ソースまたはドレイン領
域）を設けることで行うことによって、作製歩留りや生
産性を高めるとができる。また信頼性を高めることがで
きる。
【図１】 薄膜トランジスタ回路の作製工程を示す図。
【図２】 薄膜トランジスタ回路の作製工程を示す図。
【図３】 薄膜トランジスタ回路の作製工程を示す図。
【図４】 薄膜トランジスタ回路の概要を示す図。
【図５】 薄膜トランジスタ回路一例を示す。
【図６】 薄膜トランジスタ回路一例を示す。
１０１ ガラス基
板 １０２ 下地膜
（酸化珪素膜） １０３ 非晶質珪
素膜 １０４、１０５、１０６、 結晶性珪
素膜 １０７ ゲイト絶
縁膜 １０８ アルミニ
ウム膜 １０９ レジスト
マスク １１０、１１１、１１２、１１３、１１４ ゲイト電
極 １１６、１１７、１１８、１１９、１２０ 緻密な陽
極酸化膜 １２１、 緻密な陽
極酸化膜 １２２、１２３、１２４、１２５、１２６ 残存した
ゲイト絶縁膜 １２７ 残存した
ゲイト絶縁膜 １２８、１４０ レジスト
マスク １２９、１３１、１３３、１３４、１３６ Ｎ型を有
する領域 １３８ Ｎ型を有
する領域 １４１、１４３、１４５ Ｐ型を有
する領域 １３０、１３２、１３５、１３７、１４２ チャネル
形成領域 １４４ チャネル
形成領域 １４６ 層間絶縁
膜 １４７ ソース電
極 １４８ ドレイン
／ソース電極 １４９ ドレイン
電極 １５０ ソース電
極 １５１ ドレイン
電極 １５２ 画素電極
（ＩＴＯ電極）
板 １０２ 下地膜
（酸化珪素膜） １０３ 非晶質珪
素膜 １０４、１０５、１０６、 結晶性珪
素膜 １０７ ゲイト絶
縁膜 １０８ アルミニ
ウム膜 １０９ レジスト
マスク １１０、１１１、１１２、１１３、１１４ ゲイト電
極 １１６、１１７、１１８、１１９、１２０ 緻密な陽
極酸化膜 １２１、 緻密な陽
極酸化膜 １２２、１２３、１２４、１２５、１２６ 残存した
ゲイト絶縁膜 １２７ 残存した
ゲイト絶縁膜 １２８、１４０ レジスト
マスク １２９、１３１、１３３、１３４、１３６ Ｎ型を有
する領域 １３８ Ｎ型を有
する領域 １４１、１４３、１４５ Ｐ型を有
する領域 １３０、１３２、１３５、１３７、１４２ チャネル
形成領域 １４４ チャネル
形成領域 １４６ 層間絶縁
膜 １４７ ソース電
極 １４８ ドレイン
／ソース電極 １４９ ドレイン
電極 １５０ ソース電
極 １５１ ドレイン
電極 １５２ 画素電極
（ＩＴＯ電極）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１４ 21/336 ６１７Ａ ６１８Ｇ
Claims (9)
- 【請求項１】同一の島状半導体層を用いてＰチャネル型
の薄膜トランジスタが複数直列に接続された構成と、 同一の島状半導体層を用いてＮチャネル型の薄膜トラン
ジスタが複数直列に接続された構成と、 を有し、 前記複数直列接続された構成の出力同士を接続し相補型
の構成を有していることを特徴とする半導体装置。 - 【請求項２】一方の群を構成する複数直列に接続された
Ｐチャネル型の薄膜トランジスタと、 他方の群を構成する複数直列に接続されたＮチャネル型
の薄膜トランジスタと、 を有し、 前記一方の群の出力と前記他方の群の出力とは接続され
て相補型に構成され、 前記直列接続は、隣合う一方の薄膜トランジスタのソー
ス領域と隣合う他方の薄膜トランジスタのドレイン領域
とが直接接していることを特徴とする半導体装置。 - 【請求項３】一方の群を構成する複数直列に接続された
Ｐチャネル型の薄膜トランジスタと、 他方の群を構成する複数直列に接続されたＮチャネル型
の薄膜トランジスタと、 を有し、 前記一方の群の出力と前記他方の群の出力とが接続され
相補型に構成され、 前記直列接続は、隣合う一方の薄膜トランジスタのソー
ス領域と隣合う他方の薄膜トランジスタのドレイン領域
とが同一の不純物領域内に形成されていることでなされ
ていることを特徴とする半導体装置。 - 【請求項４】一方の群を構成する複数直列に接続された
Ｐチャネル型の薄膜トランジスタと、 他方の群を構成する複数直列に接続されたＮチャネル型
の薄膜トランジスタと、 を有し、 前記一方の群の出力と前記他方の群の出力とが接続され
相補型に構成され、 前記直列接続は、隣合う一方の薄膜トランジスタのソー
ス領域と隣合う他方の薄膜トランジスタのドレイン領域
とが同一の不純物領域のみを介して行われていることを
特徴とする半導体装置。 - 【請求項５】請求項１乃至請求項４において、 薄膜トランジスタの活性層は結晶性珪素膜で構成されて
おり、 前記結晶性珪素膜中には、珪素の結晶化を助長する金属
元素が１×１０15原子ｃｍ-3〜５×１０19原子ｃｍ-3の
濃度で含まれていることを特徴とする半導体装置。 - 【請求項６】請求項５において、金属元素としてＦｅ、
Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃ
ｕ、Ａｕから選ばれた一種または複数種類の元素が用い
られていることを特徴とする半導体装置。 - 【請求項７】請求項１乃至請求項４において、Ｎチャネ
ル型の薄膜トランジスタの少なくとも一つにはドレイン
領域とチャネル形成領域との間に低濃度不純物領域が形
成されており、 前記低濃度不純物領域におけるＮ型を付与する不純物の
濃度は、前記ドレイン領域におけるＮ型を付与する不純
物の濃度に比較して低いことを特徴とする半導体装置。 - 【請求項８】請求項１乃至請求項４において、 Ｎチャネル型の薄膜トランジスタの少なくとも一つにお
いて、ドレイン領域とチャネル形成領域との間にオフセ
ットゲイト領域が形成されていることを特徴とする半導
体装置。 - 【請求項９】請求項１乃至請求項４において、 Ｎチャネル型の薄膜トランジスタの少なくとも一つには
ドレイン領域とチャネル形成領域との間に低濃度不純物
領域とオフセットゲイト領域とが形成されており、 前記低濃度不純物領域におけるＮ型を付与する不純物の
濃度は、前記ドレイン領域におけるＮ型を付与する不純
物の濃度に比較して低いことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21119495A JPH0945793A (ja) | 1995-07-27 | 1995-07-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21119495A JPH0945793A (ja) | 1995-07-27 | 1995-07-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945793A true JPH0945793A (ja) | 1997-02-14 |
Family
ID=16601943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21119495A Pending JPH0945793A (ja) | 1995-07-27 | 1995-07-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945793A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007017982A1 (ja) * | 2005-08-11 | 2007-02-15 | Sharp Kabushiki Kaisha | 回路基板、電子装置、及び、回路基板の製造方法 |
| US8300295B2 (en) | 2009-03-13 | 2012-10-30 | Seiko Epson Corporation | Thin film semiconductor device, electrooptic device, and electronic equipment |
-
1995
- 1995-07-27 JP JP21119495A patent/JPH0945793A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007017982A1 (ja) * | 2005-08-11 | 2007-02-15 | Sharp Kabushiki Kaisha | 回路基板、電子装置、及び、回路基板の製造方法 |
| US8035103B2 (en) | 2005-08-11 | 2011-10-11 | Sharp Kabushiki Kaisha | Circuit board, electronic device, and method for producing circuit board |
| US8300295B2 (en) | 2009-03-13 | 2012-10-30 | Seiko Epson Corporation | Thin film semiconductor device, electrooptic device, and electronic equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100420026C (zh) | 半导体器件及其制造方法 | |
| JP3744980B2 (ja) | 半導体装置 | |
| JPH07106594A (ja) | 半導体装置およびその作製方法 | |
| JPH0758339A (ja) | 半導体装置およびその作製方法 | |
| JPH07297407A (ja) | 半導体集積回路 | |
| JPH07302912A (ja) | 半導体装置 | |
| JPH07169974A (ja) | 半導体装置およびその作製方法 | |
| JP3190483B2 (ja) | 半導体装置作製方法 | |
| JP3527009B2 (ja) | 半導体装置およびその作製方法 | |
| JP3190482B2 (ja) | 半導体装置およびその作製方法 | |
| US5866444A (en) | Integrated circuit and method of fabricating the same | |
| JP3452981B2 (ja) | 半導体集積回路およびその作製方法 | |
| JP7030285B2 (ja) | 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法 | |
| JP4675433B2 (ja) | 半導体装置の作製方法 | |
| JP7055285B2 (ja) | 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法 | |
| JPH0945793A (ja) | 半導体装置 | |
| JP2762219B2 (ja) | 半導体装置およびその作製方法 | |
| US6211535B1 (en) | Method of manufacturing a semiconductor device | |
| JPH07218932A (ja) | 半導体装置およびその作製方法 | |
| JPH0936378A (ja) | 半導体装置 | |
| JP3375814B2 (ja) | アクティブマトリクス表示装置 | |
| JP3431741B2 (ja) | 半導体装置 | |
| JP3535275B2 (ja) | 半導体装置の作製方法 | |
| JP3874825B2 (ja) | 半導体装置及び電気光学装置の作製方法 | |
| JP4197270B2 (ja) | 半導体集積回路の作製方法 |