JPH0944276A - 省電力システム - Google Patents
省電力システムInfo
- Publication number
- JPH0944276A JPH0944276A JP7192235A JP19223595A JPH0944276A JP H0944276 A JPH0944276 A JP H0944276A JP 7192235 A JP7192235 A JP 7192235A JP 19223595 A JP19223595 A JP 19223595A JP H0944276 A JPH0944276 A JP H0944276A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- stop
- timer
- power saving
- idle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 18
- 230000010365 information processing Effects 0.000 claims description 5
- 239000013256 coordination polymer Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】省電力システムにおいて、ＣＰＵを停止させ省
電力機能を実現し、計算処理中に誤ってＣＰＵが停止状
態に移行しても、その処理を完了させる。 【解決手段】アイドル検出回路５で、ＣＰＵ１のアイド
ル状態を検出し、ＣＰＵ動作・停止制御回路４で、アイ
ドル検出回路５とタイマ３とからの入力信号によって規
定時間停止状態を強制的に解除する。ＩＯポート２はタ
イマ３に対するカウント時間を設定する。
電力機能を実現し、計算処理中に誤ってＣＰＵが停止状
態に移行しても、その処理を完了させる。 【解決手段】アイドル検出回路５で、ＣＰＵ１のアイド
ル状態を検出し、ＣＰＵ動作・停止制御回路４で、アイ
ドル検出回路５とタイマ３とからの入力信号によって規
定時間停止状態を強制的に解除する。ＩＯポート２はタ
イマ３に対するカウント時間を設定する。
Description
【０００１】
【発明の属する技術分野】本発明は、情報処理装置に関
し、特に、情報処理装置の省電力システムに関する。
し、特に、情報処理装置の省電力システムに関する。
【０００２】
【従来の技術】従来の情報処理装置の省電力システムに
ついて図面を参照して説明する。
ついて図面を参照して説明する。
【０００３】図２は従来例の省電力システムを示すブロ
ック図である。
ック図である。
【０００４】アイドル検出回路１３は、ＣＰＵのアクセ
スや入出力装置１４からのアクセスを監視して、ＣＰＵ
１１がアイドル状態かどうかを判定する。アイドル検出
回路１３がアイドル状態だと判断すると、ＣＰＵ動作・
停止制御回路１２に対してＣＰＵ停止リクエスト信号１
５をイネーブルにする。ＣＰＵ動作・停止制御回路１２
は、ＣＰＵ１１に対してＣＰＵ停止信号１６をイネーブ
ルにし、ＣＰＵ１１は動作を停止する。ＣＰＵ１１が停
止しているためアイドル検出回路１３は、入出力装置１
４からのアクセスがあるまでＣＰＵ停止リクエスト信号
１５をイネーブルにし続ける。入出力装置１４からアク
セスがあると、アイドル検出装置１３はＣＰＵ停止リク
エスト信号１５をディセーブルにする。ＣＰＵ動作・停
止制御回路１２はＣＰＵ停止信号１６をディセーブルに
しＣＰＵ１１は動作を再開する。
スや入出力装置１４からのアクセスを監視して、ＣＰＵ
１１がアイドル状態かどうかを判定する。アイドル検出
回路１３がアイドル状態だと判断すると、ＣＰＵ動作・
停止制御回路１２に対してＣＰＵ停止リクエスト信号１
５をイネーブルにする。ＣＰＵ動作・停止制御回路１２
は、ＣＰＵ１１に対してＣＰＵ停止信号１６をイネーブ
ルにし、ＣＰＵ１１は動作を停止する。ＣＰＵ１１が停
止しているためアイドル検出回路１３は、入出力装置１
４からのアクセスがあるまでＣＰＵ停止リクエスト信号
１５をイネーブルにし続ける。入出力装置１４からアク
セスがあると、アイドル検出装置１３はＣＰＵ停止リク
エスト信号１５をディセーブルにする。ＣＰＵ動作・停
止制御回路１２はＣＰＵ停止信号１６をディセーブルに
しＣＰＵ１１は動作を再開する。
【０００５】
【発明が解決しようとする課題】上述した従来の省電力
システムでは、現在ＣＰＵがアイドル状態か計算処理中
なのかを見極めることに主眼をおき、計算処理中はＣＰ
Ｕを停止しないように苦心している。しかし、アイドル
時の動作はＳＷの作りなどに依存しするため、計算処理
状態とアイドル状態を完全に区別することは困難であ
る。
システムでは、現在ＣＰＵがアイドル状態か計算処理中
なのかを見極めることに主眼をおき、計算処理中はＣＰ
Ｕを停止しないように苦心している。しかし、アイドル
時の動作はＳＷの作りなどに依存しするため、計算処理
状態とアイドル状態を完全に区別することは困難であ
る。
【０００６】従って、計算処理中に誤ってＣＰＵを停止
状態に移行すると、入出力装置などからの外部入力要因
がないとＣＰＵを動作状態に復帰できないため、ＳＷの
動作が停止し、計算処理が完了しないという問題があっ
た。
状態に移行すると、入出力装置などからの外部入力要因
がないとＣＰＵを動作状態に復帰できないため、ＳＷの
動作が停止し、計算処理が完了しないという問題があっ
た。
【０００７】
【課題を解決するための手段】本発明の省電力システム
は、ＣＰＵのアイドル状態を検出してＣＰＵを停止させ
る省電力機能を有する情報処理装置の省電力システムで
あって、ＣＰＵのアイドル状態を検出しＣＰＵ停止信号
を出力するアイドル検出回路と、設定された時間が経過
する毎にＣＰＵ停止解除信号を出力するタイマと、アイ
ドル検出回路とタイマとからの入力信号によって規定時
間停止状態を強制的に解除する機能を有しＣＰＵの動作
および停止を制御するＣＰＵ動作・停止制御回路と、Ｃ
ＰＵからの命令によりタイマに対するカウント時間を設
定するＩＯポートとから構成されている。
は、ＣＰＵのアイドル状態を検出してＣＰＵを停止させ
る省電力機能を有する情報処理装置の省電力システムで
あって、ＣＰＵのアイドル状態を検出しＣＰＵ停止信号
を出力するアイドル検出回路と、設定された時間が経過
する毎にＣＰＵ停止解除信号を出力するタイマと、アイ
ドル検出回路とタイマとからの入力信号によって規定時
間停止状態を強制的に解除する機能を有しＣＰＵの動作
および停止を制御するＣＰＵ動作・停止制御回路と、Ｃ
ＰＵからの命令によりタイマに対するカウント時間を設
定するＩＯポートとから構成されている。
【０００８】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。
面を参照して説明する。
【０００９】図１は本発明の省電力システムの一実施の
形態を示すブロック図である。
形態を示すブロック図である。
【００１０】ＣＰＵ１は、タイマ制御ＩＯ２に対してデ
ータを設定し、カウントする時間をタイマに設定してお
く。アイドル検出回路５は、ＣＰＵ１のアクセスや入出
力装置９からのアクセスなどを監視してＣＰＵ１がアイ
ドル状態かどうかを判定する。アイドル検出回路５は、
ＣＰＵ１が現在アイドル状態にあると判断すると、ＣＰ
Ｕ１を停止させるようにＣＰＵ動作・停止制御回路４に
ＣＰＵ停止リクエスト信号８を送出する。ＣＰＵ動作・
停止制御回路４は、ＣＰＵ停止リクエスト信号８を検出
し、ＣＰＵ１にＣＰＵ停止信号７を送出する。これを受
けてＣＰＵ１は動作を停止する。ＣＰＵ１が停止状態に
あるためアイドル検出回路５は、入出力装置９からのア
クセス等がなければ常にＣＰＵ１はアイドル状態だと判
断してＣＰＵ停止リクエスト信号８をアクティブにし続
ける。
ータを設定し、カウントする時間をタイマに設定してお
く。アイドル検出回路５は、ＣＰＵ１のアクセスや入出
力装置９からのアクセスなどを監視してＣＰＵ１がアイ
ドル状態かどうかを判定する。アイドル検出回路５は、
ＣＰＵ１が現在アイドル状態にあると判断すると、ＣＰ
Ｕ１を停止させるようにＣＰＵ動作・停止制御回路４に
ＣＰＵ停止リクエスト信号８を送出する。ＣＰＵ動作・
停止制御回路４は、ＣＰＵ停止リクエスト信号８を検出
し、ＣＰＵ１にＣＰＵ停止信号７を送出する。これを受
けてＣＰＵ１は動作を停止する。ＣＰＵ１が停止状態に
あるためアイドル検出回路５は、入出力装置９からのア
クセス等がなければ常にＣＰＵ１はアイドル状態だと判
断してＣＰＵ停止リクエスト信号８をアクティブにし続
ける。
【００１１】タイマ３は、制御ＩＯ２に設定された時間
が経過する毎に、ＣＰＵ停止解除信号６を出力する。Ｃ
ＰＵ動作・停止制御回路４は、ＣＰＵ停止解除信号６を
検出すると、規定時間ＣＰＵ停止信号７をディセーブル
にする。従って、ＣＰＵ１は動作状態に復帰する。規定
時間が経過した後、ＣＰＵ停止制御回路４はＣＰＵ停止
信号７を再度イネーブルにする。ＣＰＵ停止信号７が再
度アクティブとなったため、ＣＰＵ１は再び動作を停止
する。
が経過する毎に、ＣＰＵ停止解除信号６を出力する。Ｃ
ＰＵ動作・停止制御回路４は、ＣＰＵ停止解除信号６を
検出すると、規定時間ＣＰＵ停止信号７をディセーブル
にする。従って、ＣＰＵ１は動作状態に復帰する。規定
時間が経過した後、ＣＰＵ停止制御回路４はＣＰＵ停止
信号７を再度イネーブルにする。ＣＰＵ停止信号７が再
度アクティブとなったため、ＣＰＵ１は再び動作を停止
する。
【００１２】アイドル検出回路５は、ＫＢ入力などの入
力装置からのアクセスを検出すると、ＣＰＵ停止リクエ
スト信号８をインアクティブにする。これを検出する
と、ＣＰＵ動作・停止制御回路４はＣＰＵ停止信号６を
ディセーブルにする。ＣＰＵ１は動作を再開する。
力装置からのアクセスを検出すると、ＣＰＵ停止リクエ
スト信号８をインアクティブにする。これを検出する
と、ＣＰＵ動作・停止制御回路４はＣＰＵ停止信号６を
ディセーブルにする。ＣＰＵ１は動作を再開する。
【００１３】
【発明の効果】以上説明したように、本発明の省電力シ
ステムは、ＣＰＵのアイドル状態を検出しＣＰＵ停止信
号を出力するアイドル検出回路と、設定された時間が経
過する毎にＣＰＵ停止解除信号を出力するタイマと、ア
イドル検出回路とタイマとからの入力信号によって規定
時間停止状態を強制的に解除する機能を有しＣＰＵの動
作および停止を制御するＣＰＵ動作・停止制御回路とを
有することにより、ＣＰＵを停止させ省電力機能を実現
できると共に、計算処理中に誤ってＣＰＵが停止状態に
移行しても、ＣＰＵ動作・停止制御回路により規定時間
停止状態を強制的に解除してその計算処理を完了できる
という効果がある。
ステムは、ＣＰＵのアイドル状態を検出しＣＰＵ停止信
号を出力するアイドル検出回路と、設定された時間が経
過する毎にＣＰＵ停止解除信号を出力するタイマと、ア
イドル検出回路とタイマとからの入力信号によって規定
時間停止状態を強制的に解除する機能を有しＣＰＵの動
作および停止を制御するＣＰＵ動作・停止制御回路とを
有することにより、ＣＰＵを停止させ省電力機能を実現
できると共に、計算処理中に誤ってＣＰＵが停止状態に
移行しても、ＣＰＵ動作・停止制御回路により規定時間
停止状態を強制的に解除してその計算処理を完了できる
という効果がある。
【図１】本発明の省電力システムの一実施の形態を示す
ブロック図である。
ブロック図である。
【図２】従来例の省電力システムを示すブロック図であ
る。
る。
【符号の説明】 １ ＣＰＵ ２ タイマ制御ＩＯ ３ タイマ ４ ＣＰＵ動作・停止制御回路 ５ アイドル検出回路 ６ ＣＰＵ停止解除信号 ７ ＣＰＵ停止信号 ８ ＣＰＵ停止リクエスト信号 １１ ＣＰＵ １２ ＣＰＵ動作・停止制御回路 １３ アイドル検出回路 １４ 入出力装置 １５ ＣＰＵ停止リクエスト信号 １６ ＣＰＵ停止信号
Claims (1)
- 【請求項１】 ＣＰＵのアイドル状態を検出して前記Ｃ
ＰＵを停止させる省電力機能を有する情報処理装置の省
電力システムであって、 前記ＣＰＵのアイドル状態を検出しＣＰＵ停止信号を出
力するアイドル検出回路と、設定された時間が経過する
毎にＣＰＵ停止解除信号を出力するタイマと、前記アイ
ドル検出回路と前記タイマとからの入力信号によって規
定時間停止状態を強制的に解除する機能を有し前記ＣＰ
Ｕの動作および停止を制御するＣＰＵ動作・停止制御回
路と、前記ＣＰＵからの命令により前記タイマに対する
カウント時間を設定するＩＯポートとから構成されるこ
とを特徴とする省電力システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7192235A JPH0944276A (ja) | 1995-07-27 | 1995-07-27 | 省電力システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7192235A JPH0944276A (ja) | 1995-07-27 | 1995-07-27 | 省電力システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0944276A true JPH0944276A (ja) | 1997-02-14 |
Family
ID=16287906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7192235A Pending JPH0944276A (ja) | 1995-07-27 | 1995-07-27 | 省電力システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0944276A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6788698B1 (en) | 1999-03-23 | 2004-09-07 | Kabushiki Kaisha Toshiba | Data switching apparatus and data switching method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06175754A (ja) * | 1992-12-02 | 1994-06-24 | Hitachi Ltd | 主記憶内容の自動保存機構 |
-
1995
- 1995-07-27 JP JP7192235A patent/JPH0944276A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06175754A (ja) * | 1992-12-02 | 1994-06-24 | Hitachi Ltd | 主記憶内容の自動保存機構 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6788698B1 (en) | 1999-03-23 | 2004-09-07 | Kabushiki Kaisha Toshiba | Data switching apparatus and data switching method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5586332A (en) | Power management for low power processors through the use of auto clock-throttling | |
| US6775786B2 (en) | Method and apparatus for power mode transition in a multi-thread processor | |
| US6016548A (en) | Apparatus for controlling duty ratio of power saving of CPU | |
| JPH10228340A (ja) | 電子装置 | |
| US6567921B1 (en) | Asynchronous low power mode bus controller circuit and method of low power mode operation | |
| EP2715481A1 (en) | Waking an electronic device | |
| KR970002550A (ko) | 정보처리장치 및 그 제어 방법 | |
| KR920702783A (ko) | 컴퓨터 전력 관리 시스템 | |
| KR950033777A (ko) | 컴퓨터 시스템에서 전력 소모를 감소시키기 위한 방법 및 장치 | |
| JP3233553B2 (ja) | コンピュータシステムおよびコンピュータシステムのストップクロック制御方法 | |
| US20050015636A1 (en) | Method and the computer system for reducing the possibility of cold reset | |
| JP2755209B2 (ja) | 省電力制御用入力装置 | |
| JPH0944276A (ja) | 省電力システム | |
| JP3542409B2 (ja) | 情報処理装置 | |
| US5767594A (en) | Computer keyboard power saving method | |
| JPH11203173A (ja) | ウオッチドッグタイマ回路 | |
| JPH0728573A (ja) | バッテリ駆動携帯型データ機器 | |
| JPH0944278A (ja) | 省電力制御装置及びこれを使用した携帯機器、並びに省電力制御方法 | |
| JP3299117B2 (ja) | 情報処理装置 | |
| JP3302149B2 (ja) | コンピュータシステム | |
| KR20040042663A (ko) | 전원 제어 장치 및 방법 | |
| JPH11191289A (ja) | メモリコントローラ | |
| JPH06337739A (ja) | コンピュータシステム | |
| JPH0969026A (ja) | 情報処理装置用マウス | |
| JPH03296119A (ja) | パーソナルコンピュータの消費電力低減装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980721 |