JPH0936317A

JPH0936317A - メモリ素子およびその製造方法

Info

Publication number: JPH0936317A
Application number: JP7179818A
Authority: JP
Inventors: Hiroyuki Kado; 博行加道; Takao Toda; 隆夫任田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1995-07-17
Filing date: 1995-07-17
Publication date: 1997-02-07

Abstract

(57)【要約】【目的】従来の微細加工方法で容易に特性を制御でき
るクーロンブロケード効果を利用したメモリ素子を提供
する。【構成】絶縁性基板１上の一対の電極２、３間に形成
された金属あるいは半導体の微粒子が分散された第１の
抵抗体４と、抵抗体４に電気絶縁体物質５を介して形成
された第２の抵抗体６と、抵抗体６に形成された第３の
電極７から構成され、第１の抵抗体４に電子を蓄積さ
せ、その最に生じる静電場により生じる電極２と３の間
に流れるトンネル電流の変化をモニターしてメモリ状態
を確認する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はトンネル接合を利用した
電子１個単位で動作が可能なメモリ素子およびその製造
方法に関するものである。

【０００２】

【従来の技術】情報化社会を支えるＬＳＩは、半導体素
子すなわちトランジスタの微細化により高集積化を行っ
ている。また、素子を微細化することにより、キャリア
の走行距離や容量が縮小され、高速化等、ＬＳＩの高性
能化が可能となる。現在量産が進んでいる１６ＭＤＲＡ
Ｍでは、ゲート長が０．５μｍ、また、サンプル出荷が
行われ始めた６４ＭＤＲＡＭでは、ゲート長が０．３５
μｍ程度となっており、研究段階では０．１μｍ以下の
ゲート長でも動作確認が行われている。

【０００３】しかし、このような素子の微細化をさらに
進めた場合、ゲート電極と半導体基板間にトンネル漏れ
電流が発生するなど物理的な問題や、さらには、１動作
当りの電子数が減ってくるために、統計的な電子数のゆ
らぎが増大し、誤動作を起こし易くなるといった根本的
な問題が発生する。このために、現在のＬＳＩのよう
に、電子の統計的な性質に動作の基礎をおくのではな
く、個々の電子を制御することにより動作する単一電子
トンネル素子が提案されている。この素子の特徴は、微
細化が進む程、動作が完全になり究極の特性を引き出せ
る点にあり、例えばこれをメモリに応用することによ
り、人間の脳より６桁速く、現在の半導体メモリより６
桁大容量のメモリが得られる。

【０００４】

【発明が解決しようとする課題】単一電子トンネル素子
は、クーロンブロッケード効果にその動作原理を置いて
いるが、この効果を引き出すには、トンネル接合で挟ま
れた島の静電容量を小さくする必要がある。特に室温動
作を考えると、島の静電容量を１ａＦ以下にする必要が
あり、このような構造を作製するためには、ｎｍレベル
の構造形成技術が必要である。

【０００５】現在、このような微細構造を作製する技術
は乏しく、自然構造を利用した素子がいくつか提案され
ている。例えば、"Appl. Phys. Lett., Vol.61, 1992,
p3145"に記載されているような原子層ドーピングＧａＡ
ｓ細線の横にサイドゲートを設けた単一電子トンネル素
子や、"Proc. IEDM, 1993, p541"に記載されているよう
な極薄ポリシリコンをチャンネルとして用いた単一電子
トンネル素子が作製されている。しかし、前者はＧａＡ
ｓ細線中に存在す荷電不純物のランダム配置を利用して
トンネル接合を形成し、また後者はポリシリコン中のグ
レインを島として利用し、電子が流れ易い部分をチャン
ネルとしているため、どちらもその構造を制御性良く作
製することが難しく、作製される素子にもその特性にば
らつきが現れていた。

【０００６】本発明は、前記従来技術の課題を解決し、
比較的シンプルな構成から成り、従来の微細加工方法で
クーロンブロッケード特性を制御できるメモリ素子およ
びその製造方法を提供することを目的とする。

【０００７】

【課題を解決するための手段】前記目的を達成するた
め、本発明のメモリ素子は、第１および第２の電極間
に、少なくとも金属あるいは半導体の複数の微粒子を含
む第１の抵抗体が形成され、前記第１の抵抗体に電気絶
縁性物質を介して、少なくとも金属あるいは半導体の複
数の微粒子を含む第２の抵抗体が形成され、前記第２の
抵抗体に第３の電極が形成された構成であることを特徴
とする。

【０００８】前記構成において、電圧印加により抵抗体
に流れる電流が、少なくとも１つ以上の微粒子を介して
流れるトンネル電流であることが好ましい。

【０００９】また、第１の抵抗体、第２の抵抗体および
第１の抵抗体と第２の抵抗体間の電気絶縁性物質が層状
に積層された構成であることが好ましい。

【００１０】また、微粒子は、電気絶縁性物質で分離さ
れていることが好ましい。また、微粒子間の電気絶縁性
物質および第１の抵抗体と第２の抵抗体間の電気絶縁性
物質が同一の材料であることが好ましい。

【００１１】また、金属あるいは半導体の微粒子の直径
が５０ｎｍ以下であることが好ましい。

【００１２】また、電気絶縁性物質が酸化物または窒化
物であることが好ましい。次に、本発明のメモリ素子の
製造方法は、第１および第２の電極間に、少なくとも金
属あるいは半導体の複数の微粒子を含む第１の抵抗体を
形成する工程と、前記第１の抵抗体に電気絶縁性物質を
介して、少なくとも金属あるいは半導体の複数の微粒子
を含む第２の抵抗体を形成する工程と、前記第２の抵抗
体に第３の電極を形成する工程からなるメモリ素子の製
造方法であって、前記第１と第２の抵抗体と前記第１と
第２の抵抗体間の電気絶縁性物質を、層状に積層するこ
とを特徴とする。

【００１３】前記構成において、第１あるいは第２の抵
抗体は、電気絶縁性物質と金属あるいは半導体微粒子と
を交互に堆積させることにより形成することが好まし
い。

【００１４】また、第１あるいは第２の抵抗体は、電気
絶縁性物質と金属あるいは半導体微粒子とを同時に堆積
させることにより形成することが好ましい。

【００１５】また、第１あるいは第２の抵抗体を熱処理
し、金属あるいは半導体微粒子の大きさまたは密度を制
御することが好ましい。

【００１６】

【作用】本発明の構成によれば、第１と第２の電極間に
電圧を印加すると、電子がトンネル効果により第１の抵
抗体中の微粒子を通って電極間を移動しチャンネルを形
成する。一方チャンネルに対して第３の電極の電圧を下
げると、第３の電極から第２の抵抗体中の微粒子に電子
がトンネル効果により１個づつ移動し、逆に電圧を上げ
ると微粒子内の電子は１個づつ出ていく。しかし第３の
電極への印加電圧を０にしても、クーロンブロッケード
効果により、電子は第２の抵抗体中の微粒子内に残り、
第２の抵抗体中の微粒子の電位は０にはならない。この
電位の影響を受けて、第１と第２の電極間に形成された
チャンネルを流れる電流は変化する。したがって、第２
の抵抗体中の微粒子内の電子数を情報として記録するこ
とが可能なメモリが実現する。この場合、チャンネルを
流れる電流を検出することにより情報の読み出しが可能
となる。

【００１７】また、第１の抵抗体、第２の抵抗体および
第１の抵抗体と第２の抵抗体間の電気絶縁性物質が層状
に積層された構成にすることにより、第１と第２の抵抗
体の間隔を電気絶縁性物質の膜厚で制御でき、特性の制
御が容易な素子構成となる。

【００１８】また、微粒子を電気絶縁性物質で分離し埋
め込むことにより、安定なトンネル電流を流すことがで
きる。

【００１９】また、微粒子間の電気絶縁性物質および第
１の抵抗体と第２の抵抗体間の電気絶縁性物質を同一の
材料で構成することにより効率的に素子が作製できる。

【００２０】また、金属あるいは半導体の微粒子の直径
を５０ｎｍ以下とすることにより、トンネル接合部の静
電容量が小さくなり、比較的高温（室温程度）で動作さ
せることができる。

【００２１】また電気絶縁性薄膜を酸化物または窒化物
で構成することにより、腐食性ガス中や高温雰囲気中に
おいても安定に動作する素子を実現できる。

【００２２】さらに、本発明の製造方法によれば、金属
あるいは半導体微粒子を各種成膜技術により堆積させる
ことや、電気絶縁性物質と金属あるいは半導体微粒子を
交互にあるいは同時に堆積させることで抵抗体を容易に
作製することができ、さらに第１と第２の抵抗体間の距
離も電気絶縁性物質の膜厚で調整できるため比較的容易
にメモリ素子の特性の制御が可能となる。さらに、第１
あるいは第２の抵抗体の形成と、電気絶縁性物質の堆積
と、その表面へのもう一方の抵抗体の形成が連続的にで
きるため効率よく製造することが可能となる。

【００２３】また、電気絶縁性物質と金属あるいは半導
体微粒子を交互に堆積させることで制御性よく抵抗体を
作製することができる。

【００２４】また、電気絶縁性物質と金属あるいは半導
体微粒子を同時に堆積させることで高速に抵抗体を作製
することができる。

【００２５】また、抵抗体の熱処理で微粒子の大きさや
密度を制御することによって所望の特性の抵抗体が得ら
れる。

【００２６】

【実施例】以下に本発明の実施例におけるメモリ素子に
ついて説明する。

【００２７】図１は本発明の実施例におけるメモリ素子
の断面構成図を示したものである。メモリ素子は、絶縁
性基板１上の一対の電極２、３間に形成された金属ある
いは半導体の微粒子が分散された第１の抵抗体４と、抵
抗体４上に電気絶縁体物質５を介して形成された第２の
抵抗体６と、抵抗体６上に形成された第３の電極７から
構成される。

【００２８】電極７と電極２（あるいは電極３）間に電
圧を印加すると電子は電気絶縁性物質８をトンネル効果
により移動し微粒子９に蓄えられる。この状態におい
て、蓄積された電子により微小な静電場が発生する。上
記の静電場により、電極２と電極３間に流れるトンネル
電流は微粒子９内に電子が存在する場合と存在しない場
合で異なり、トンネル電流値あるいはトンネル電流が流
れ始める電圧値（Ｉ−Ｖ特性）等を読み出せば微粒子９
内の電子状態が検出できる。以上の動作から、微粒子９
内の電子状態を記録情報としたメモリが実現する。

【００２９】このメモリ素子の具体的な素子構造ならび
に製造方法を図２にしたがって説明する。図２は、本実
施例のメモリ素子の断面図を示したものである。メモリ
素子は、Ｓｉ基板１０表面の熱酸化膜１１上に１００ｎ
ｍの間隔で形成された一対の電極１２、１３表面に、平
均粒径が５ｎｍのＡｕ微粒子がＳｉＯ₂中に０．５〜１
ｎｍ程度の間隔で分散された抵抗体薄膜１４が形成さ
れ、その上に電気絶縁性物質である厚さ２０ｎｍのＳｉ
Ｏ₂薄膜１５を介して、ＳｉＯ₂中に平均粒径が５ｎｍの
Ａｕ微粒子が分散された厚さ３０ｎｍの抵抗体薄膜１６
が形成され、さらにその上に第３の電極１７が形成され
た構成である。上記のようにＡｕ微粒子がＳｉＯ₂中に
０．５〜１ｎｍの間隔で形成されなければ、トンネル電
流を確実に流すことはできない。また、本実施例ではＳ
ｉＯ₂薄膜１５の厚みを２０ｎｍとしたが、最低５ｎｍ
以上の膜厚にしなければ、抵抗体６中に蓄積された電子
がトンネル電流として抵抗体４に流れてしまう。従っ
て、電気絶縁性物質であるＳｉＯ₂薄膜１５は５ｎｍ以
上が必要となる。

【００３０】電極１２および電極１３は、厚さ１０ｎｍ
のＣｒ薄膜を真空蒸着後、厚さ０．１μｍのＡｕ薄膜を
真空蒸着し、リソグラフィーにより作製した。

【００３１】抵抗体薄膜１４、１６およびＳｉＯ₂薄膜
１５は図３に示すスパッタリング装置を用いて作製し
た。スパッタターゲットには石英（ＳｉＯ₂）ガラスタ
ーゲット１８とＡｕターゲット１９を用いた。Ｓｉ熱酸
化膜１１上に電極１２と電極１３を有する基板２０はヒ
ーター２１を備えた基板ホルダ２２に固定され、これに
直結した回転軸により回転させることによって、ＳｉＯ
₂ターゲット１８またはＡｕターゲット１９のいずれか
のターゲット上方に持ってくることができる。基板２０
の位置と各ターゲット上方での滞在時間とはコンピュー
タで制御されている。スパッタリング中のコンタミネー
ションを防ぐため、各ターゲット周囲、およびその延長
上を覆う形のシールド板２３を設けている。スパッタリ
ングガスにはアルゴンを用い、ガス導入口２４から流入
させ、ガス排出口２５を真空排気系に接続して、ガス圧
を１．０Ｐａ、基板温度を２００℃、ＳｉＯ₂ターゲッ
ト１８への印加電力は２５０Ｗ、Ａｕターゲット１９へ
の印加電力は１０Ｗとした。

【００３２】まず、基板２０をＡｕターゲット１９の上
で２０秒間滞在させてＡｕ微粒子からなる抵抗体薄膜１
４を堆積させた。次に、基板２０を回転させてＳｉＯ₂
ターゲット１８の上で２分間滞在させて厚さ２０ｎｍの
ＳｉＯ₂膜１５を堆積させた。この方法で作製したＡｕ
微粒子を透過型電子顕微鏡で断面観察したところ、Ａｕ
の平均粒径は５ｎｍであることがわかった。

【００３３】次にこの抵抗体薄膜１４表面に厚さ３０ｎ
ｍの抵抗体薄膜１６を同じ装置でＡｕとＳｉＯ₂を順次
堆積させることにより作製し、その表面に電極１７をＣ
ｒとＡｕの真空蒸着とリソグラフィーにより形成するこ
とによりメモリ素子を完成した。

【００３４】上記の実施例では、電極１２、電極１３、
および電極１７は、Ａｕ／Ｃｒ薄膜を用いたが、金属、
半導体など用途に応じて各種導電性材料を用いることが
できる。例えば、本実施例で用いたＳｉ基板１０とし
て、低抵抗Ｓｉを用い、これを電極１７として利用する
ことも可能である。この場合、素子構成は、Ｓｉ基板１
０上に抵抗体薄膜１６、ＳｉＯ₂薄膜１５、抵抗体薄膜
１４（あるいは電極１２、１３）、電極１２、１３（あ
るいは抵抗体薄膜１４）の順に薄膜が形成された構成に
なる。

【００３５】また、抵抗体薄膜１６は、Ａｕターゲット
１９と絶縁物ターゲット１８をそれぞれ１回づつスパッ
タすることにより製造したが、基板２０をＡｕターゲッ
ト１９上と、絶縁物ターゲット１８上に交互に滞在させ
る操作を繰り返すことにより、粒径の揃ったＡｕ微粒子
を電気絶縁性物質中に分散させることができた。また、
基板２０を２つのターゲット１８、１９の間の上方に設
置し、Ａｕと絶縁物を同時にスパッタすることによって
もＡｕ微粒子を電気絶縁性物質中に分散した抵抗体薄膜
を作製することができる。

【００３６】また、抵抗体薄膜１４はＡｕ微粒子のみで
製造したが、抵抗体薄膜１６と同様に電気絶縁性物質中
に分散させてもよい。

【００３７】以上の製造方法によれば、抵抗体薄膜１
４、１６およびＳｉＯ₂薄膜１５が同じ装置で連続的に
作製することが可能であり、効率よく製造することがで
きる。

【００３８】さらに、抵抗体薄膜を構成する微粒子とし
ては、熱的、化学的に安定な材料である貴金属などを用
いることが望ましい。微粒子の大きさは５０ｎｍ以下と
するのが、作製上および微粒子間距離をｎｍのレベルで
比較的均一にする上で望ましいが、基本的には微粒子間
距離をトンネル電流が流れる大きさにすることが重要で
ある。実際にトンネル電流が流れる微粒子間距離は０．
５ｎｍ〜２ｎｍであり、微粒子間を電気絶縁性物質で埋
め込む場合の抵抗体薄膜１４、１６中の電気絶縁性物質
に対する微粒子の割合は、体積比で５〜７０％の領域で
比較的高温で動作するメモリ素子が得られた。

【００３９】また、電気絶縁性物質および電気絶縁性薄
膜１５の材料は酸化物、窒化物、有機材料など、トンネ
ル電流の変化を検出できる程度に導電性が低い材料であ
ればよい。

【００４０】なお、Ａｕターゲットを、アルミニウム
（Ａｌ）、珪素（Ｓｉ）、リン（Ｐ）、硫黄（Ｓ）、ク
ロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバル
ト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、亜鉛（Ｚ
ｎ）、ガリウム（Ｇａ）、ゲルマニウム（Ｇｅ）、ヒ素
（Ａｓ）、セレン（Ｓｅ）、パラジウム（Ｐｄ）、銀
（Ａｇ）、カドミウム（Ｃｄ）、インジウム（Ｉｎ）、
錫（Ｓｎ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）、白
金（Ｐｔ）、金（Ａｕ）、または鉛（Ｐｂ）から選ばれ
た少なくとも１種の金属あるいは半導体のターゲットに
代えて作製しても、粒径１〜５０ｎｍの金属あるいは半
導体の微粒子が均一に分散した多重トンネル接合が得ら
れた。

【００４１】また、上記実施例においては電気絶縁性物
質としてＳｉＯ₂を用いた場合を示したが、窒化珪素
（Ｓｉ₃Ｎ₄）、酸化アルミニウム（Ａｌ₂Ｏ₃）、窒化ア
ルミニウム（ＡｌＮ）、酸化チタン（ＴｉＯ₂）、酸化
ハフニウム（ＨｆＯ₂）を用いても耐食性に優れた抵抗
体薄膜１４、１６を製造できた。これらの電気絶縁性物
質は、酸化物や窒化物をスパッタリングして作製できる
が、珪素やアルミニウムなどの半導体材料や金属材料を
酸素や窒素を含む雰囲気中でスパッタリングすることに
よっても作製することができた。

【００４２】さらに、メモリ素子は、熱処理を行なうこ
とにより特性を向上することができた。この熱処理は用
いた金属あるいは半導体材料の融点の５分の１から５分
の３の間の温度で行なうのが適切であった。熱処理によ
り粒径が増大するとともに、粒径も揃い、微粒子結晶中
の歪や欠陥が除去されるため、特性が向上したものと考
えられる。電気絶縁性物質として窒化物材料を用いた場
合は熱処理による粒径の増大は僅かであったが、特性の
安定化をはかることができた。この場合粒径はスパッタ
リング中の基板温度により制御できた。

【００４３】スパッタリング中の基板温度を高くした
り、熱処理を行なうことにより微粒子の角がとれ、なめ
らかになったが、なめらかな微粒子の方が角ばった微粒
子よりも初期特性が優れていた。これはトンネル電流は
微粒子表面の状態に影響を受け易いため、表面がなめら
かな微粒子の方が安定した表面となり、安定したトンネ
ル電流が流れたためと考えられる。

【００４４】

【発明の効果】以上説明したように、本発明のメモリ素
子によれば、従来の薄膜製造方法により、金属あるいは
半導体の微粒子を均一に１ｎｍ程度のギャップで分離し
た多重トンネル接合が得られ、また、膜厚方向の制御で
その特性を制御できるため、従来の微細加工方法でクー
ロンブロッケードを利用したメモリ素子が得られる。ま
た耐食性に優れた電気絶縁性薄膜を用いることができる
ため、信頼性、長期安定性に優れたメモリ素子を提供す
ることができる。

【００４５】また、本発明の製造方法によれば、金属あ
るいは半導体の種類、微粒子の大きさ、密度、微粒子間
距離などを制御し易く、特性の優れたメモリ素子を再現
性良く製造することができる。

【図面の簡単な説明】

【図１】本発明の実施例におけるメモリ素子の構成断面
図

【図２】本発明の実施例におけるメモリ素子の構造断面
図

【図３】本発明の実施例におけるメモリ素子の製造に用
いる製造装置の概略図

【符号の説明】

１絶縁性基板２、３、７、１２、１３、１７電極４、６抵抗体５、８電気絶縁性物質９微粒子１０Ｓｉ基板１１Ｓｉ熱酸化膜１４、１６抵抗体薄膜１５ＳｉＯ₂薄膜１８石英ガラスターゲット１９Ａｕターゲット２０基板２１ヒーター２２基板ホルダ２３シールド板２４ガス導入口２５ガス排出口

Claims

【特許請求の範囲】

【請求項１】基板上に形成され金属または半導体からな
る複数の微粒子が絶縁層中に分散された第１の抵抗体
と、前記基板上の前記第１の抵抗体の両端に形成された
第１及び第２の電極と、前記第１の抵抗体上に電気絶縁
性物質層を介して形成された金属または半導体からなる
複数の微粒子が絶縁層中に分散された第２の抵抗体と、
前記第２の抵抗体上に形成された第３の電極とを有し、
前記第１の電極と前記第２の電極間に流れるトンネル電
流の特性により前記第２の抵抗体中の電子の有無を判断
することを特徴とするメモリ素子。
【請求項２】第１及び第２の抵抗体中に分散された金属
または半導体からなる複数の微粒子の間隔が０．５ｎｍ
〜１ｎｍであることを特徴とする請求項１記載のメモリ
素子。
【請求項３】電気絶縁性物質層の厚みが５ｎｍ以下であ
ることを特徴とする請求項１記載のメモリ素子。
【請求項４】金属あるいは半導体の微粒子の直径が５０
ｎｍ以下であることを特徴とする請求項１記載のメモリ
素子。
【請求項５】第１の抵抗体、第２の抵抗体および第１の
抵抗体と第２の抵抗体間の電気絶縁性物質が層状に積層
されたことを特徴とする請求項１記載のメモリ素子。
【請求項６】基板上に所定の間隔をおいて第１及び第２
の電極を形成する工程と、前記第１及び第２の電極が形
成された前記基板上に金属または半導体からなる複数の
微粒子が絶縁層中に分散された第１の抵抗体を形成する
工程と、前記第１の抵抗体に電気絶縁性物質層を介して
金属または半導体からなる複数の微粒子が絶縁層中に分
散された第２の抵抗体を形成する工程と、前記第２の抵
抗体上に第３の電極を形成する工程とを有するメモリ素
子の製造方法であって、前記電気絶縁性物質層を層状に
積層することを特徴とするメモリ素子の製造方法。
【請求項７】第１あるいは第２の抵抗体を電気絶縁性物
質と金属または半導体からなる微粒子とを交互に堆積さ
せることにより形成することを特徴とする請求項６記載
のメモリ素子の製造方法。
【請求項８】第１または第２の抵抗体を熱処理する工程
を付加したことを特徴とする請求項６記載のメモリ素子
の製造方法。