JPH09329807A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】低消費電力化を図った液晶表示装置を提供する
こと。 【解決手段】表示領域内において複数の画素CEL をマト
リックス状に配列し、行位置を選択する信号線21と、列
方向に個々の画素情報を与える画素信号線20とを設けて
これら信号線により与えられる信号により各画素の選択
を行い、選択された画素に与えられる画素情報により画
素表示を行うようにした表示装置において、各画素毎に
それぞれ設けられ画素毎に対応する信号線からの信号に
て動作する第１スイッチング素子SW1 と、各画素をブロ
ック単位で分けると共にこのブロック単位で分けた画素
をブロック単位で一括して選択するブロック選択手段13
と、各画素毎に設けられ、前記ブロック選択手段にて選
択されたブロック対応の画素において動作して前記第１
スイッチング素子とにより自画素に対する画素情報を取
得して画素表示に供する第２スイッチング素子SW2 とを
具備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の画素をマト
リックス状に配列し、各画素の駆動により表示を行うよ
うにした画像表示用の液晶表示装置に関する。

【０００２】

【従来の技術】液晶表示装置は、薄型軽量で低電圧駆動
が可能であるため、腕時計，電卓をはじめとし、ワード
プロセッサやパーソナルコンピュータ、小型ゲーム機器
等に広く用いられている。最近ではペン入力電子手帳と
してのニ−ズが高まり、携帯用端末機（ＰＤＡ）への需
要が拡大している。

【０００３】一方、マルチメディア化が進むにつれ複数
の画像の表示を、同一画面に行う必要が生じるようにな
ると、液晶表示装置としては大画面化及び高精細化が条
件となり、情報量も増え、駆動周波数が高くなる。よっ
て、これに伴い、より高速動作が可能なＩＣの開発が必
要となってくる。

【０００４】更に、駆動周波数が高くなると一般的に消
費電力の増加が問題となり、携帯用端末機（ＰＤＡ）が
電池駆動となることから考えても、小型軽量化のために
は低消費電力化が当然のことながら、要求されるように
なる。

【０００５】この低消費電力化のための液晶表示装置の
駆動方法としては、例えば、特開平３−２７１７９５号
公報開示の技術の如きが提案されている。この公報開示
の駆動方法をここではマルチフィールド駆動法と名付け
ることにする。

【０００６】従来、マトリックス状に配列された画素に
画像信号を書き込む場合、図１３に示すように、行方向
に配設された複数のアドレス線を上から順に走査してい
き、走査されたアドレス線に接続されている横一列の全
スイッチング素子がオンとなり、信号線からの信号が画
素電極に書き込まれることになる。この場合、同一のア
ドレス線に接続されている同一行のスイッチング素子は
オン状態となり、同一行に配設された全ての画素に所望
の信号を与えなけばならない。

【０００７】つまり、前フィールドと次フィールドにお
いて同じ画像を表示する場合に、同一の画像信号を信号
線に供給しなければならない。ただし、液晶の駆動方法
として極性を反転する必要がある場合、同一画像を表示
する場合においても、対向電圧に対し、極性の反転した
画像信号を加えることになる。しかし、これにおいても
液晶が劣化しない条件内にあれば、駆動周波数をより低
速化できる。前記マルチフィールド駆動においても、複
数のサブフィールドにより１フレームを構成しているた
め、１画素についてみると駆動周波数がサブフィールド
の数だけ分周され、低速化していることになる。また、
これによって消費電力を大幅に低減している。

【０００８】一方、液晶表示装置の表示画面を任意に領
域区分して、部分的にウインドウとし、このウィンドウ
内で動画を表示し、ウィンドウ外で静止画を表示すると
いった表示形態をとる場合、ウィンドウ部分に相当する
領域を表示することになった画素が備わっているアドレ
ス線に関しては動画表示を行うために本来は駆動周波数
を高くしておく必要がある。

【０００９】しかし、従来のマルチフィールド駆動法を
用いた場合、動画を表示する画素においては駆動周波数
を低くすることから、駆動周波数が低くなったことによ
る残像現象の発生を避けることができない。

【００１０】また、近年においては液晶表示装置は、駆
動電圧の低電圧化や駆動周波数の低減により、低消費電
力化されてきているが、さらに、低消費電力化できる構
造として、一画素毎にメモリを備えた構造が提案されて
いる（特開昭５８‐１９６５８２号公報または特開平３
‐７７９２２号公報参照）。この技術を採用することに
より、静止画については、一度、表示信号を各画素に伝
送してしまえば、その後はその画素のメモリに保持され
た信号で、その画素を常時表示すれば良い。そのため、
消費電力は理論上、極性反転のための消費電力だけにな
ることから、静止画については、消費電力は“０”に限
りなく近づいてきている。

【００１１】しかし、近年、マルチメディア化が進み、
動画像を表示する必要が増大しており、しかも、その動
画像は画素情報が速い速度で逐次変化する画像であるこ
とから、画素毎にメモリを持たせていても、そのメモリ
には高頻度で画素の信号を書き替える必要が生じる。そ
して、このように高頻度で画素の書き替えを行うように
なると、従来と同様に大幅に電力を消費してしまう。

【００１２】液晶表示装置の概略的な回路構成例を図１
４に示す。図１４の（ａ）に、液晶表示装置の要部の構
成をブロック図で示す。液晶表示装置は、図１４（ａ）
に示すように、液晶表示パネル１０と、信号線駆動回路
１１と、ゲート線駆動回路１２と、バッファ回路１３
と、コモン駆動回路１４と制御信号発生回路１５とを具
備する。

【００１３】液晶表示パネル１０は、図１４の（ｂ）に
示すように、複数個の微小な液晶表示セルＣＥＬをマト
リックス状に配設したものであり、それぞれの行単位で
行駆動用の行走査線Ｌa1，Ｌa2〜Ｌamを、そして、列単
位でそれぞれ画素信号線Ｌb1，Ｌb2〜Ｌbnを配してあ
り、各液晶表示セルＣＥＬはそれぞれ対応の行走査線に
よりスイッチＳＷが駆動されて、画素信号線からの画素
信号が対応の液晶表示セルＣＥＬに印加され、画素表示
される構成である。

【００１４】液晶表示セルＣＥＬはこの画素信号線から
の印加電位と、コモン電源（共通電源）ＶCOM 電位との
電位差分の電位が加えられることにより、その電位対応
に画素濃度を変化させる。

【００１５】コモン電源ＶCOM は共通電位の電源であ
り、これはコモン駆動回路１４により発生されるように
なっている。なお、制御信号発生回路１５は表示動作に
必要な各種の制御信号を発生して各部に与え、所要の動
作を行えるように制御している。また、各液晶表示セル
ＣＥＬに対応して、それぞれスイッチＳＷが設けてあ
り、このスィッチＳＷはそれぞれＴＦＴ（薄膜トランジ
スタ）で構成されていて、そのゲート端子は対応する行
の行走査線Ｌa1（〜Ｌa2〜Ｌam）に接続され、当該行走
査線の信号によりオンオフ制御される構成である。ま
た、各スイッチＳＷはそれぞれ対応の列の画素信号線Ｌ
b1（〜Ｌb2〜Ｌbn）と液晶表示セルＣＥＬとの間にソー
ス‐ドレイン間を接続して信号線駆動回路１１の出力を
液晶表示セルＣＥＬに与えることができるようにした構
成である。

【００１６】ゲート線駆動回路１２は順次、行走査線Ｌ
a1，Ｌa2〜Ｌamに駆動信号を与えて行単位で各液晶表示
セルのスイッチＳＷを構成するＴＦＴのゲートに信号を
与え、当該スイッチＳＷを駆動制御するためのものであ
る。

【００１７】このような構成において、ゲート線駆動回
路１２は垂直方向に配列した全行走査線Ｌa1，Ｌa2〜Ｌ
amを走査する時間周期でゲート線駆動信号をＧ１，Ｇ
２，Ｇ３，〜Ｇｍに順に発生する。

【００１８】ゲート線駆動信号Ｇ１，Ｇ２，Ｇ３，〜Ｇ
ｍの出力端子は行対応にその該当の行走査線Ｌa1，Ｌa2
〜Ｌamに接続されており、従って、当該ゲート線駆動信
号が発生された行走査線において、その行に接続されて
いる液晶セルの各スイッチＳＷがオンオフ制御されるこ
とになる。このようにして、ゲート線駆動回路１２によ
り、各行走査線が順次走査されることになる。

【００１９】一方、画像信号がバッファ回路１３を介し
て信号線駆動回路１１に与えられ、信号線駆動回路１１
では、行走査線の走査に対応して、その走査中の行の各
画素の状態を画像信号対応に制御すべく、その走査中の
行の各画素の表示信号がそれぞれ各画素対応に出力さ
れ、この各表示信号が各画素位置対応に配された画素信
号線Ｌb1，Ｌb2〜Ｌbnに出力される。

【００２０】図１４（ｂ）に示す如き、液晶パネルにお
いては、行走査線の信号をＯＮすることによって、その
行対応の液晶セルの各ＳＷがＯＮすると共に、信号線駆
動回路１１からの上述のような制御により、走査中の行
の各画素対応の表示信号を与えることで、表示画像の内
容対応の表示信号が画素信号線Ｌb1，Ｌb2〜Ｌbnを介し
て入力され、コモン駆動回路１４から与えられるコモン
電圧との電位差分の電圧が、液晶セルＣＥＬに印加され
て画素表示がなされる。

【００２１】ここで、液晶表示装置の駆動回路（モジュ
ール回路）の消費電力が、どの様な要因で決まるかを検
討する。なお、ここでは直流的に流れるバイアス電流に
よる消費費電力については当該モジュール回路の消費電
力には含めないものとする。

【００２２】液晶表示装置の駆動回路は上述したよう
に、基本的に、信号線駆動回路、バッファ回路、制御信
号発生回路、コモン駆動回路、ゲート線駆回路に分けら
れる。以下、それぞれについて詳細に述べる。

【００２３】[i] 信号線駆動回路 信号線駆動回路は、信号線を駆動するための駆動ＩＣで
ディジタル式とアナログ方式に分けられるが、一般にＯ
Ａ画像がディジタルであることから、整合性の良いディ
ジタル式について消費電力を検討する。

【００２４】ディジタル式の駆動ＩＣは基本的に信号の
サンプリング時間を決めるシフトレジスタ、ディジタル
信号をラッチするラッチ回路、このラッチ回路のラッチ
したディジタル信号をアナログ信号に変換するＤ／Ａ変
換回路、信号線を駆動する出力バッファからなる。

【００２５】ここで、消費電力を決める要因は、ラッチ
回路と出力バッファであるので、この２つのみ考える。
ラッチ回路の最大消費電力Ｐl は、画像信号に関する入
力等価容量をＣ_l 、サンプリングクロックに関する入力
等価容量をＣ_CK、画像のサンプリング周波数をｆ_s 、ラ
ッチ回路電源電圧をＶ_l でそれぞれ表すと、以下のよう
になる。

【００２６】 Ｐ_l ＝（Ｃ_l ＋２Ｃ_CK）＊ｆ_s ／２＊Ｖ² …(1) 出力バッファの最大消費電力Ｐ_obは、信号線容量を
Ｃ_ss、水平駆動周波数をｆ_h 、水平の画素数をＮ_h 、信
号線電圧をＶ_ssでそれぞれ表すと以下のようになる。

【００２７】 Ｐ_ob＝Ｎ_h ＊Ｃ_ss＊ｆ_h ＊Ｖ_s ² ／２ …(2) [ii] バッファ回路 バッファ回路は、入力のディジタル信号を受けてノイズ
除去や波形整形をして信号線駆動回路に安定な信号を供
給する部分で、省略される場合もあるが、基本的に必要
であるので考慮しておく。バッファ回路の最大消費電力
Ｐ_b は、クロックｆ_s に関する回路の入力等価容量をＣ
_bc、画像信号に関する回路の入力等価容量をＣ_bp、バッ
ファ回路の電源電圧をＶ_b でそれぞれ表すと、以下のよ
うになる。

【００２８】 Ｐ_b ＝（２Ｃ_bc＋Ｃ_bp）＊ｆ_s ／２＊Ｖ_b …(3) [iii] 制御信号発生回路 制御信号発生回路は、基本的にゲートアレイ化してお
り、信号により内部の周波数が異なるが、主に画像のサ
ンプリングクロックｆ_s に関係する消費電力が重要なフ
ァクターと考えられる。ゲートアレイ全体の最大消費電
力Ｐ_gaは、クロックｆ_s に関する回路の等価内部容量を
Ｃ_gac 、画像信号に関する回路の入力等価容量をＣ
_gap 、ゲートアレイの電源電圧をＶ_gaでそれぞれ表す
と、以下のようになる。

【００２９】 Ｐ_ga＝（２Ｃ_gac ＋Ｃ_gap ）＊ｆ_s ／２＊Ｖ_ga ² …(4) [iv] コモン駆動回路 コモン駆動回路は、コモン容量Ｃ_c を駆動するためのも
めで、コモン駆動回路の最大消費電力Ｐ_c は、コモンの
駆動周波数をｆ_c 、コモン駆動回路の電源電圧をＶ_c で
表すと、以下のようになる。なお、コモン反転の場合、
コモンの駆動周波数ｆ_c は水平駆動周波数ｆ_h の半分で
ある。

【００３０】Ｐ_c ＝Ｃ_c ＊ｆ_c ＊Ｖ_c ² …(5) [v] ゲート線駆動回路 ゲート線駆動回路は、ゲート線の容量Ｃ_g を駆動するた
めめもので、ゲート線駆動回路の最大消費電力Ｐ_g は、
ゲート線の駆動周波数をｆ_g 、ゲート線駆動回路の電源
電圧をＶ_g で表すと以下のようになる。なお、ゲート線
の駆動周波数ｆ_g は、通常、水平駆動周波数ｆ_h であ
る。

【００３１】Ｐ_g ＝Ｃ_g ＊ｆ_h ＊Ｖ_g …(6) [vi] 回路全体の消費電力Ｐ_all 以上より、回路全体の消費電力Ｐ_all は、以下のように
なる。

【００３２】 Ｐ_all ＝Ｐ_l ＋Ｐ_ob＋Ｐ_b ＋Ｐ_ga＋Ｐ_c ＋Ｐ_g ＝（Ｃ_l ＋２Ｃ_CK）＊ｆ_s ／２＊Ｖ_l ² −Ｎ_h ＊Ｃ_s ＊ｆ_h ＊Ｖ_s ² ／２＋（２Ｃ_bc＋Ｃ_bp）＊ｆ_s ／２＊Ｖ_b ² ＋（２Ｃ_gac ＋Ｃ_gap ）＊ｆ_s ／２ ＊Ｖ_ga ² ＋Ｃ_c ＊ｆ_c ＊Ｖ_c ² ＋Ｃ_g ＊ｆ_h ＊Ｖ_g （ここで、コモンは一定電圧でＮ_h ＊Ｃ_ss＞＞Ｃ_g とす
ると、 Ｐ_all ＝（Ｃ_l ＋２Ｃ_CK＋２Ｃ_bc＋Ｃ_bp＋２Ｃ_gac ＋Ｃ_gap ）＊（ｆ_s ／２ ）＊Ｖ² 十Ｎ_h ＊Ｃ_ss＊｛ｆ_h ／２）＊Ｖ² ＝Ｐ_all （Ｃ、ｆ、Ｖ） …(7) となり、容量Ｃと駆動周波数ｆ（水平周波数と画像のク
ロック周波数）とディジタル系の電源電圧Ｖの関数とな
る。ここで、上記容量Ｃはデバイス構造、また、上記電
圧Ｖはプロセスおよび液晶のＶ‐Ｔ特性など、ＩＣおよ
び液晶パネル構造で決まってしまう。しかし、周波数ｆ
は画像の水平走査周波数やフリッカ特性など、ンステム
及び画質から決まってくるもので、駆動法により下げる
ことが可能である。

【００３３】次に、液晶パネルの消費電力がどのような
要因で決まるかを検討する。液晶パネルは、基本的に図
１４に示すように、画素信号線と行走査線（ゲート線）
によってそれぞれ画像信号と走査信号が伝達され、画素
表示される。この時、画素信号線と行走査線の容量Ｃ
_sig 、Ｃ_g を駆動するために、それぞれＣ_sigfＶ² 、Ｃ
_gfＶ² の電力が消費される。この電力消費分は液晶セル
ＣＥＬの表示に直接的に寄与するものでないから、損失
分である。

【００３４】これを低減するには容量Ｃ、周波数ｆ、電
圧Ｖを下げる必要がある。そして、静止画であれば、周
波数ｆを“０”にすることができるが、動画であれば、
通常、これを“０”にすることはできないし、複雑な画
像であれば各液晶セルＣＥＬの表示濃度が頻繁に変わる
ことになるので、そのための駆動する電力も増加してし
まうという問題がある。

【００３５】先に提案されている画素メモリ付きＬＣＤ
は、スイッチＳＷを介して得た表示信号を当該画素メモ
リに保持させ、このメモリ内容を用いて画素の表示に供
するものであるが、これは静止画像表示に供する場合
に、駆動周波数ｆや静的消費電力を低減する効果のある
技術であるもの、動画表示に供される場合には、当然、
駆動周波数ｆを上げる必要があり、そのために全体の消
費電力は増加してしまう。

【００３６】

【発明が解決しようとする課題】以上のように、従来の
液晶表示装置では、表示画像の表示信号を画素毎に保持
できるようにした画素メモリ付き液晶表示装置とする
と、静止画表示に供する場合に、駆動周波数ｆや静的消
費電力を低減する効果が期待できるが、動画表示の場合
にそのような消費電力低減効果が全く期侍できないとい
う問題があった。

【００３７】特に近年のように、マルチメディアの浸透
に伴い、動画表示は必須の要件であり、また、液晶表示
装置は、ノートパソコンや、ハンディターミナル、携帯
ＴＶ、携帯電話、電子手帳、ゲーム機などのような携帯
機器に用いられることが多いから、消費電力の問題は解
決しなければならない大きな課題の一つである。

【００３８】従って、本発明は、マトリックス状に配列
した画素のうち、書き込みを必要としない画素への書き
込み動作による消費電力を大幅に低減することを目的と
する。

【００３９】また、本発明は、マトリックス状に配列し
た画素のうち、書き込みを必要としない画素への書き込
み動作による消費電力を大幅に低減することを目的とす
る。また、本発明は、個々の画素もしくは複数個の画素
からなる画素ブロック毎に選択駆動する表示方式におい
て、アレイ構成を変えることにより、アドレス線の配線
数を減らすことを目的とする。

【００４０】また、本発明は、列アドレス線駆動回路と
信号線ドライバを表示面に対し、同じ側に配置すること
により表示装置のサイズが問題となる場合に、より狭額
縁化を可能にして表示面積を広く確保できるようにする
ことを目的とする。

【００４１】また、本発明は、極性反転を必要とする液
晶材料で、書き込み極性により輝度差があり、それによ
るフリッカが生じる場合に、隣接する画素間で極性を異
ならせることによりフリッカを補償し、画質を改善する
ことを目的とする。また、本発明は、書き換えを行わな
い画素について、信号線ドライバへのクロックを停止も
しくは低速化することができるため、信号線ドライバで
の消費電力を低減できる。

【００４２】

【課題を解決するための手段】本発明においては、表示
領域内においてマトリックス状に配列した複数の画素
と、前記１画素に対し少なくとも２つ以上のスイッチン
グ素子と、前記１画素へ画像信号を供給する信号線と、
前記信号線に画像信号を供給する信号線ドライバと、前
記１画素への書き込み動作を制御する少なくとも２本以
上のアドレス線と、複数の前記アドレス線に走査信号を
供給するアドレス線駆動回路とを有し、走査信号に従っ
て個々の画素もしくは複数個の画素からなる画素ブロッ
ク毎に選択駆動することを基本的構成とした。

【００４３】そして、第１には本発明は、マトリックス
状に配列された複数の画素は、１画素内に少なくとも２
つ以上のスイッチング素子と、前記スイッチング素子を
制御するためにそれぞれ走査線（ゲート線）が配設され
ており、走査線より前記のスイッチング素子にＯＮ電圧
が印加されることによって、信号線より画像信号が印加
されることを特徴とする。

【００４４】これにより、個々の画素毎もしくは複数個
の画素からなる画素ブロック毎に任意選択を行うことが
できる。第２には本発明は、マトリックス状に配列され
た複数の画素は、１画素内に少なくとも２つ以上のスイ
ッチング素子と少なくとも１つ以上の整流素子を有し、
前記スイッチング素子を制御するためにそれぞれ走査線
が配設されており、走査線より前記のスイッチング素子
にＯＮ電圧が印加され、整流素子に加わる電圧関係によ
って画素電極電位を変えることができる。

【００４５】第３には本発明は、マトリックス状に配列
された複数の画素は、前記１画素に対し、２つのスイッ
チング素子と、２つの整流素子と、前記１画素へ画像信
号を供給する共通の信号線と、前記信号線に画像信号を
供給する信号線ドライバと、前記スイッチング素子にＯ
ＮもしくはＯＦＦとなる電圧を印加する異なる走査線お
よび電圧供給のためのアドレス線駆動回路とを有し、失
々の画素を駆動する第１および第２のスイッチング素子
において、第１のスイッチング素子のゲート電極は前記
アドレス線に接続し、第２のスイッチング素子のゲート
電極は前記ゲート線とは異なるゲート線に接続し、第１
および第２のスイッチング素子のソース電極は前記信号
線に接続し、第１のスイッチング素子のドレイン電極は
第１の整流素子に接続され、第２のスイッチング素子の
ドレイン電極は第２の整流素子に接続し、それぞれの整
流素子のもう一端がともに画素電極に接続される構成を
とることによって、画素単位での書き込み選択および印
加する画像信号の制御を行うことができる。これにより
画素単位での書き込み制御を行える。

【００４６】第４には本発明は、表示領域内においてマ
トリックス状に配列された複数の画素は、前記画素に画
像信号を送信する複数の信号線と、前記信号線に画像信
号を供給する信号線ドライバと、失々の画素を選択する
互いに直交した複数のアドレス線と、列方向に配設され
た複数の前記アドレス線に走査信号を供給する列アドレ
ス線駆動回路と、行方向に配設された複数の前記アドレ
ス線に走査信号を供給する行アドレス線駆動回路とを有
し、画素毎に選択走査することを可能にする表示方式に
おいて、前記列アドレス線と信号線の長さを変えること
によって、例えば信号線パッド部と列アドレス線パッド
部を横一列ではその間隔を維持できない場合に、前記パ
ッド部の位置を横一列としないことによって、前記列ア
ドレス線駆動回路と信号線ドライバは表示面に対し同じ
側に配置し、同一のテーブキャリアバッケージ上に実装
することを特徴とする。

【００４７】第５には本発明は、隣接する画素間におい
て書き込みの極性を同一もしくは同一としないことによ
って、極性が異なることで画素の輝度が異なる場合にお
いて、隣接する画素間で極性を反転させることでフリッ
カを補償することを特徴とする。

【００４８】第６には本発明は、１ライン分の画像デー
タを記憶後、一括して信号線へ画像信号を出力する表示
方式において、書き換えを行う画素のアドレスに合わせ
てクロックを変換するため、クロックの周波数を下げ
る、もしくは書き換えを行わない場合には、クロックを
停止することを特徴とする。

【００４９】第１の本発明によれば、マトリックス状に
配列した個々の画素もしくは複数個の画素からなる画素
ブロックにたいして、選択的に駆動することができる。
これにより、１フレーム中で書き換えを行う画素もしく
は画素ブロックと、行わない画素もしくは画素ブロック
との選択が行えるため、書き換えを必要としない画素夫
々に対し、信号を出力する必要が無くなり、消費電力を
減らすことができる。例えば、ウィンドウ表示を行う表
示方法において、動画と静止画が同一画面に同時に表示
する必要がある場合、動画を表示する画素と静止画を表
示する画素とをそれぞれ別に選択駆動できるため、静止
画を表示している画素については画質劣化が視覚特性で
視認されない領域まで駆動周波数を下げることが可能と
なり、消費電力を大幅に低減できることになる。

【００５０】第２の本発明によれば、マトリックス状に
配列した画素に対して、画素内に整流素子を有し、信号
線と画素電極間に配置することによって、信号線と画素
間のスイッチング素子がＯＮ状態になった場合において
も、信号線電位と画素電極電位の電圧関係によって画素
への書き込み動作を制御できる。これにより例えば従来
のように列方向に配列された画素に対して走査線にＯＮ
電圧が印加され、一括して選択されていた場合において
も、信号線に加える電圧によっては整流素子により、非
導通状態になるため、画素電極への信号書き込みが行わ
れないようにすることができる。よって同じ走査線に配
設された画素間においても選択的書き込み動作を行わせ
ることができる。この場合、書き換えを行う画素につい
ては前フィールドの画像信号をリセットする動作が必要
となるため、画素内に有する別のスイッチング素子を介
して画素電極と対向電極電位を一致させる手段をとるよ
うにすることもできる。

【００５１】第３の本発明によれば、１画素内にスイッ
チング素子を２つ、整流素子を２つ有し、前記スイッチ
ング素子を制御するための走査線が、列方向に配列され
た画素に対し２本配設され、前記走査線の選択する位相
を異ならせるとともに、信号線電位と画素電極電位の電
圧関係によって画素への書き込みおよび消去動作を制御
できる。この場合、整流素子が導通となる方向はお互い
に反対方向となるように配設されている。これにより、
例えば従来のように列方向に配列された画素に対して走
査線にＯＮ電圧が印加され、一括して選択されていた場
合においても、信号線に加える電圧によっては整流素子
により、非導通状態になるため、画素電極への信号書き
込みおよび消去が行われないようにすることができる。
また、この場合２本の走査線が列方向のみに配列されて
いるため、行アドレス線駆動回路のみによって実施でき
るもしくは夫々の行アドレス線駆動回路を片側に設置で
きるパネル構成がとれるため、ドライバが増えることに
よる額縁サイズが大きくならない。

【００５２】第４の本発明によれば、前記列アドレス線
と信号線の長さを変えることによって、前記列アドレス
線に備わっているパッド部と信号線に備わっているパッ
ド部とを異なる段に配置することで、各パッド部間のピ
ッチを大きくとれるため、前記パッド部を表示面に対し
同じ側に配置した場合にでも、信号線ドライバからの配
線と行アドレス線駆動回路の配線と力５重ならずにコン
タクトできる。これにより画素信号線を駆動する信号線
ドライバと、列アドレス線を駆動する列アドレス線駆動
回路が表示面に対し同じ側に配置することができ、ドラ
イバが増えることによる額縁サイズが大きくならない。

【００５３】第５の本発明によれば、書き込みの極性が
異なることによる画素の輝度差がフリッカとなって現れ
る場合において、隣接する画素間で極性を異ならせるこ
とができるため、フリッカを補償することができる。こ
の場合、マルチフィールド駆動でよく知られているよう
に、隣接する１画素毎に極性を反転させずに、複数画素
ブロック単位で反転させる、もしくは複数フィールドに
わたって反転を行うこともでき、視覚の時空間周波数特
性において視認される領域に入らないようにすることで
画質を十分維持できる。

【００５４】第６の本発明によれば、画素への書き換え
を行わない画素が存在する場合に、信号線へのクロック
を停止する、もしくは書き換えを行う画素のアドレスに
合わせてクロックの周波数を低くすることができるた
め、信号線ドライバでのクロックによる消費電力、ま
た、画像データをシフトさせるために消費する電力を低
減できる。

【００５５】

【発明の実施の形態】以下、本発明を具体例を参照して
記述する。はじめにマトリックス状に配列された複数の
画素のうち、個々の画素毎もしくは複数個の画素からな
る画素ブロック毎に、任意選択駆動を行う方式の液晶表
示装置を説明する。

【００５６】（第１具体例）第１の具体例は、複数の画
素をマトリックス状に配列した構造の画像表示用液晶表
示装置において、複数の画素のうち、個々の画素毎もし
くは複数個の画素からなる画素ブロック毎に、任意選択
駆動を行うようにして低消費電力化を図るものである。

【００５７】図１（ａ）は本発明の第１具体例に係る液
晶表示装置の要部の構成を示すブロック図であり、図１
（ｂ）は、各画素毎に選択するための液晶パネルのセル
構成を示してある。本具体例の液晶表示装置は、図１
（ａ）に示すように、液晶表示パネル１０と、信号線ド
ライバ１１と、行アドレス線駆動回路１２と、行画素カ
ウンタ回路１４と、行アドレス線信号発生回路１５と、
画素ブロックアドレス線駆動回路１３と、画素ブロック
カウンタ回路１６と、画素ブロックアドレス線信号発生
回路１７とを具備する。

【００５８】また、図１（ｂ）には、各画素毎に選択す
るための液晶パネルのセル構成を示してある。図２
（ａ）には、行アドレス線駆動回路１２での処理方法を
示してある。

【００５９】ここで、信号線ドライバ１１は入力画像信
号を受け、行アドレス線の走査に対応して、その走査中
の行の各画素の状態を画像信号対応に制御すべく、その
走査中の行の各画素の表示信号をそれぞれ各画素対応に
出力するもので、この各表示信号が各画素位置対応に配
された画素信号線２０に出力される。

【００６０】液晶表示パネル１０は複数の画素をマトリ
ックス状に配列した画像表示用の液晶パネルであり、こ
の液晶表示パネル１０は図１（ｂ）に示すように、行方
向に配線を延ばして複数の行アドレス線２１が、そし
て、列方向に配線を延ばして複数の画素信号線２０が、
それぞれ配されている。そして、行アドレス線２１と画
素信号線２０で囲まれる領域が個々の画素となる液晶セ
ルＣＥＬを構成している。

【００６１】各液晶セルＣＥＬはＴＦＴ（薄膜）トラン
ジスタからなる第１のスイッチング素子ＳＷ１と、同じ
くＴＦＴトランジスタからなる第２のスイッチング素子
ＳＷ２と、液晶Ｃ_LCと、容量Ｃ_s とからなる。本具体例
においては、画面を複数領域に分割し、駆動は各領域単
位で行うようにしたブロック駆動方式としてある。

【００６２】第１のスイッチング素子ＳＷ１は、そのゲ
ートがその液晶セルＣＥＬの座標位置対応の行アドレス
線２１に接続され、また、ソース‐ドレイン間をその液
晶セルＣＥＬの座標位置対応の信号線２０と第２のスイ
ッチング素子ＳＷ２のソース‐ドレイン間を介して液晶
Ｃ_LCの駆動電極に接続される構成としてある。液晶は駆
動電極とこれに対向する対向電極との間に液晶材料を挟
んだ構成であり、液晶Ｃ_LCも同様の構造になっている。
従って、対向電極に共通電位Ｖ_com を印加できるように
すると共に、液晶Ｃ_LCの駆動電極側と対向電極側との間
に補助容量Ｃ_sが介在する構成としてある。

【００６３】また、第２のスイッチング素子ＳＷ２のゲ
ートがその液晶セルＣＥＬが所属するブロックの画素ブ
ロックアドレス線２２に接続される。また、画素ブロッ
クアドレス線２２は前記ブロック単位で配線されてい
る。

【００６４】行アドレス線駆動回路１２は行アドレス線
駆動用の信号を発生するためのものであり、この行アド
レス線駆動回路１２は複数本ある各行アドレス線２１対
応の出力端子を有していて、この出力端子に各行アドレ
ス線２１は順に接続されて行アドレス信号を与えられる
構成である。

【００６５】行画素カウンタ回路１４は動画像のフレー
ム表示制御に対応して画像が表示されるように、行画素
位置を管理するためのカウンタであり、この行画素カウ
ンタ回路１４では、液晶表示パネル１０のマトリックス
配列された画素のうち、行に対して配列してある画素に
対応するアドレス線を全て駆動するのに要する時間（通
常、１フレーム）毎に、スタート信号Ｓ３が発せられ、
これにより、１フレームの期間に順に各出力端子を一巡
するかたちで当該各出力端子から信号（行アドレス信
号）がそれぞれ単独出力されるようになっている。

【００６６】行アドレス信号発生回路１５はフレーム表
示制御に対応したタイミングで位置フレームの期間に全
ての行を順に１行ずつ選択することができるようにした
行アドレス信号を発生する回路であり、この行アドレス
信号発生回路１５では、行に対して配設したアドレス線
を選択走査するための信号、行アドレス信号Ａ１が発せ
られる。

【００６７】ここで、本具体例における行アドレス信号
発生回路１５での処理方法は、１フレーム（１枚のフレ
ーム画像）を複数のサブフィールドに分割することによ
り、駆動周波数を下げるマルチフィールド駆動法で適用
されているように、選択を行う画素が備わっている行ア
ドレス線についてのみ走査が行われる。なお、マルチフ
ィールド駆動法はよく知られている技術であるため、そ
の詳細な説明はここでは省略する。

【００６８】前記行アドレス線駆動回路１２は行画素カ
ウンタ回路１４からのスタート信号Ｓ３と画素ブロック
カウンタ回路１６からの行アドレス信号Ａ１と、画素ブ
ロックアドレス信号発生回路１７からのアドレス信号Ａ
２とが与えられてこれより１フレームの期間に順番に液
晶パネルのマトリックス構成の画素の各行を駆動できる
ように駆動信号を発生するが、それを実施できるように
するために、この行アドレス線駆動回路１２には、シフ
トレジスタが内蔵されており、スタート信号Ｓ３を行方
向に１水平期間毎にシフトしていく。行アドレス線ＶＡ
１，ＶＡ２〜ＶＡＥへの信号は、スタート信号Ｓ３と行
アドレス信号との論理積によって行われる。

【００６９】図２（ｂ）には、画素ブロックアドレス線
駆動回路１３での処理方法を示してある。ここで、画素
ブロックカウンタ回路１６では、ブロック単位で配設し
ている画素に対応するアドレス線を全て駆動するのに要
する時間（通常、１水平時間）毎に、スタート信号Ｓ４
が発せられる。画素ブロックアドレス信号発生回路１７
では、選択する画素ブロック単位に配設したアドレス線
を選択走査するための信号、画素ブロックアドレス信号
Ａ２が発せられる。

【００７０】画素ブロックアドレス信号発生回路１７で
の処理方法はどのようなものであっても良いが、１水平
画像（１水平ライン分の画像）を複数のブロックに分割
しているため、駆動周波数は低い。画素ブロックアドレ
ス線駆動回路１３には、シフトレジスタと、それぞれの
アドレス線に対応したデータメモリと、マルチプレクサ
とを内蔵しており、スタート信号Ｓ４をシフトしてい
き、画素ブロックアドレス信号Ａ２との論理積によって
行われた結果が、前記データメモリに記録される。デー
タメモリ内では、画素ブロックアドレス線ＢＡ１，ＢＡ
２〜ＢＡＥへのゲート電圧の出力を選択する情報が記録
されており、マルチプレクサにより前記ゲート電圧の出
力が制御される。

【００７１】図１（ｂ）には、各画素毎に選択するため
の液晶表示パネル１０のセル構成を示してある。上述し
たように基本的なセル構成は、液晶ＣＬｃと、補助容量
Ｃｓと、スイッチング素子ＳＷ１およびＳＷ２よりな
る。そして、スイッチング素子ＳＷ１は行アドレス線２
１に接続しており、スイッチング素子ＳＷ２は画素ブロ
ックアドレス線２２に接続している。

【００７２】そして、前記行アドレス線駆動回路１２か
ら行アドレス線２１を介してＯＮ（オン）電圧が印加さ
れた場合に、この行アドレス線２１にゲートが接続され
ているスイッチング素子ＳＷ１はオン状態になり、画素
ブロックアドレス線駆動回路１３から画素ブロックアド
レス線２２を介してＯＮ（オン）電圧が印加された場合
に、この画素ブロックアドレス線２２にゲートが接続さ
れているスイッチング素子ＳＷ２はオン状態になる。

【００７３】これにより、複数ある画素（液晶セル）の
うち、前記行アドレス線駆動回路１２と画素ブロックア
ドレス線駆動回路１３にて前記各アドレス線にＯＮ（オ
ン）電圧が印加され、スイッチング素子ＳＷ１およびス
イッチング素子ＳＷ２が同時にＯＮ（オン）となった画
素についてのみ、画素信号線２０からの画像信号が印加
可能になる。画素ブロックアドレス線２２は画素のブロ
ック単位でそのブロック内のすべての画素のスイッチン
グ素子ＳＷ２に同時に与えられてオン状態にするので、
複数ある画素ブロックについて、各画素ブロック毎に任
意選択してそのブロックの画素を駆動可能な状態にする
といった制御を行うことができる。

【００７４】そして、スイッチング素子ＳＷ１およびス
イッチング素子ＳＷ２が同時にＯＮ（オン）となった画
素について、画素信号線２０からの画像信号が印加され
た段階でこれらスイッチング素子ＳＷ１およびＳＷ２を
介してその画素の容量Ｃ_s にこの画像信号が印加されて
保持され、この保持された画像信号が液晶Ｃ_s に印加さ
れて以後、書き替えが成されるまで、この容量Ｃ_s に保
持された画像信号で液晶Ｃ_s は液晶Ｃ_LCを駆動して表示
に供することになる。

【００７５】そのため、複数ある画素ブロックのうち
の、表示内容の書き替えの必要なブロックについてのみ
駆動可能な状態にすることができて、他は駆動しないこ
とにより、動画像表示を低消費電力で実施できるように
なる。

【００７６】図３は縦横３画素を１ブロックとした場合
を例に、一例としての動作を示している。図３（ａ）に
は、本具体例における各部の信号波形を示す。また、図
３（ｂ）には各画素のアドレスを示すとともに、図３
（ｃ），（ｄ）には前記（ａ）での信号波形での（ｂ）
における各画素毎のスイッチング結果を示す。

【００７７】図で画素アドレスＰxi,yj はＸ行Ｙ列のマ
トリックスにおけるＸi 行Ｙj 列目の画素を示し、Ｘi
は行アドレスに、Ｙj は列アドレスに相当している。こ
れより、行アドレスＶＡと列アドレスＢＡの論理積によ
って、画素のスイッチングが制御される。

【００７８】また、本具体例においては縦横３画素ずつ
の画素ブロックについて述べているが、ブロックの分割
方法については、各ブロック毎で画素数を同一としても
同一でなくしても良く、１画素以上のブロック単位で任
意に定めることができる。さらに、ブロック選択の利点
としては、動画の圧縮伝送方式として標準化されたＭＰ
ＥＧ１やＭＰＥＧ２とのマッチングの良さがあげられ
る。

【００７９】つまり、ＭＰＥＧ技術では、画像を８×８
や１６×１６（１６×８）等のブロック単位で分割し、
動きの“ある”、“無し”の判断と圧縮処理について
は、これら８×８や１６×１６（１６×８）等のブロッ
ク単位で行われる。従って、画素単位に選択できたとし
ても伝送されてくる情報はブロック単位となるため、有
効に情報を利用できない。よって、伝送されるブロック
の大きさに合わせたブロックで区切ることが望ましい。
また、ブロック毎にアドレス線を配設できるため、複数
列でブロック化することによって、パネルのアドレス線
数を少なくすることもできる。

【００８０】これにより、図４に示されるように、行ア
ドレス線駆動回路中に画素ブロックアドレス線駆動回路
と同様の機能をもたせることによって、ドライバ数を増
やさないようにすることができる。

【００８１】以上、第１の具体例は、マトリックス状に
配列された複数の画素をブロックに区分して、各ブロッ
ク毎に駆動制御可能にして画像の書き替えの必要のある
ブロックについて動作させ、他は動作させないようにす
る構成としたことにより、低消費電力化を図ることがで
きるようにしたものである。

【００８２】画像信号を記憶する記憶保持手段である容
量Ｃ_s を画素毎に設けた液晶表示装置において、書き替
えの必要な画素に対してのみ、与えられた画像信号の内
容に書き替える構成とすることによって低消費電力化を
図る例を次に第２具体例として説明する。

【００８３】（第２具体例）第２の具体例は、マトリッ
クス状に配列された複数の画素は、１画素内に少なくと
も２つ以上のスイッチング素子と少なくとも１つ以上の
整流素子を有し、前記スイッチング素子を制御するため
にそれぞれ走査線が配設されており、走査線より前記の
スイッチング素子にＯＮ電圧が印加され、整流素子に加
わる電圧関係によって画素電極電位を変えることができ
るようにするものである。

【００８４】ここではマトリックス状に配列した画素に
対して、画素内に整流素子を有し、信号線と画素電極間
に配置することによって、信号線と画素間のスイッチン
グ素子がＯＮ状態になった場合においても、信号線電位
と画素電極電位の電圧関係によって画素への書き込み動
作を制御できるようにする。これにより、例えば従来の
ように列方向に配列された画素に対して走査線にＯＮ電
圧が印加され、一括して選択されていた場合において
も、信号線に加える電圧によっては整流素子により、非
導通状態になるため、画素電極への信号書き込みが行わ
れないようにすることができる。このようにすることに
よって、同じ走査線に配設された画素間においても選択
的書き込み動作を行わせることができるようにして低消
費電力化を図る。

【００８５】詳細を説明する。第２の具体例は、マトリ
ックス状に配列された複数の画素のうち、個々の画素も
しくは複数個の画素からなる画素ブロック毎にリセット
パルスを印加後、行方向に配列された画素に対し、任意
選択駆動を行うものであり、図５に示す如きの構成を採
用する。

【００８６】図５においては本発明の第２具体例に係る
液晶表示装置の要部の構成を示してあり、本具体例の液
晶表示装置は、図示のように、複数画素をマトリックス
配列した構成の液晶表示パネル５０と、信号線ドライバ
５１と、行アドレス線駆動回路５２と、行画素カウンタ
回路５４と、行アドレス線信号発生回路５５と、リセッ
ト信号線駆動回路５３と、リセットカウンタ回路５６
と、リセット信号発生回路５７とを具備する。

【００８７】図５（ｂ）には、各画素毎に選択するため
の液晶パネルのセル構成を示してある。基本的なセル構
成は、液晶Ｃ_LCと、補助容量Ｃ_s と、スイッチング素子
ＳＷ１およびＳＷ２と、整流素子Ｄ１からなる。

【００８８】そして、スイッチング素子ＳＷ１はそのゲ
ートを行対応にそれぞれ設けてある行アドレス線５８に
おける自己画素対応の行アドレス線５８に接続してお
り、また、信号線ドライバ５１から列対応にそれぞれ設
けた画素信号線における自己画素対応の画素信号線とダ
イオードＤ１のアノード側との間を、当該スイッチング
素子ＳＷ１のソース‐ドレイン間で接続してある。そし
て、ダイオードＤ１のカソード側は液晶Ｃ_LCの駆動電極
に接続している。

【００８９】液晶は駆動電極とこれに対向する対向電極
との間に液晶材料を挟んだ構成であり、液晶Ｃ_LCも同様
の構造になっている。従って、対向電極に共通電位Ｖ
_com を印加できるようにすると共に、液晶Ｃ_LCの駆動電
極側と対向電極側との間に補助容量Ｃ_s が介在する構成
としてある。

【００９０】スイッチング素子ＳＷ２は列対応にそれぞ
れ設けてあるリセッ卜信号線５９の自己画素対応のリセ
ッ卜信号線５９にそのゲート側を接続しており、また、
スイッチング素子ＳＷ２のソース‐ドレイン間はダイオ
ードＤ１のカソード側とリセットパルスＶ_rsを与えるリ
セットパルスＴ_RS端子との間に接続してある。

【００９１】この構成により、前記リセット信号線駆動
回路５３より前記リセット信号線にＯＮ（オン）電圧が
印加されることで、スイッチング素子ＳＷ２がＯＮ（オ
ン）となった画素について、画素電極電位はＶ_rsとな
る。この場合の画素電極電位Ｖ_rsは、画素電極電位とし
て与えるべき最小の信号電圧Ｖmin 以下とする。

【００９２】次に行アドレス線駆動回路５２により行ア
ドレス線が線順次によって選択されていくが、ここで画
素信号線に加えられる電圧は、書き換えを行う画素（通
常、リセットパルスを加えた画素）については画像デー
タに従った画像信号Ｖsig が、書き換えを行わない画素
については、整流素子Ｄ１が非導通状態となる電圧Ｖof
f が印加される。

【００９３】つまり、信号線ドライバ５１からは、画素
信号線に対して書き換え実施対象画素（通常、リセット
パルスを加えた画素）については画像データに従った画
像信号Ｖsig が出力され、書き換えを行わない画素につ
いては、Ｖoff なるレベルの電圧が出力される。このＶ
off なるレベルの電圧は整流素子Ｄ１が非導通状態とな
る電圧である。

【００９４】ここで各電圧の関係は、例えば Ｖoff ≦Ｖrs≦Ｖmin ≦Ｖsig …（１） である。

【００９５】従って、行アドレス線からオン信号が与え
られたスイッチング素子ＳＷ１は、画素信号線から与え
られる画像データの電圧により、ダイオードＤ１がオン
となったり、オフ状態となったりする。書き替えを行う
画素に対しては、リセット信号線駆動回路５３から、リ
セット信号が与えられることになり、このリセット信号
が与えられた画素のスイッチング素子ＳＷ２は、オン状
態となってリセットパルスＴ_RS端子からのリセット電圧
Ｖ_rsがその画素の補助容量Ｃ_s に与えられ、補助容量Ｃ
_s はリセット電圧Ｖ_rsになる。

【００９６】このような構成をとることによって、オン
状態になっているスイッチング素子ＳＷ１を介してダイ
オードＤ１に画像データを与えることで、画像データの
内容（電圧レベル）とその画素の補助容量Ｃ_s の保持電
圧に対応してダイオードＤ１が導通／非導通になる。こ
れにより、書き込みの必要な画素についてはダイオード
Ｄ１が導通状態になって画素データがその画素の補助容
量Ｃ_s に与えられ、ここに保持され、液晶Ｃ_LCの画素表
示に供される。また、書き替えの必要のなかった画素は
ダイオードＤ１が非導通であるから補助容量Ｃ_s に電流
は流れず、その分、低消費電力化が図れる。

【００９７】全面書き替えの必要な場合は、対象の画素
にリセットパルスを印加する。このリセットパルスが印
加された画素についてはその補助容量Ｃ_s はリセット電
圧Ｖ_rsになっているので、新たに書き込みを行う必要が
でてくる。これを、オン状態になっているスイッチング
素子ＳＷ１を介してダイオードＤ１に画像データを与え
ることで、画像データの内容（電圧レベル）に対応して
ダイオードＤ１が導通／非導通になることにより、画素
データ対応に書き替えができることになる。

【００９８】なお、書き換えを行う画素に対しては別段
に設けたフレームメモリ等から画像情報を出力するよう
な構成とすることができる。また、表示画面上で書き換
えの多い領域を定め、その領域に本具体例を特に用いる
ことが望ましい。

【００９９】このように、マトリックス状に配列した画
素に対して、画素内に整流素子（ダイオード）を有し、
これを画素信号線と液晶の画素電極間に配置することに
よって、画素信号線と画素間のスイッチング素子がＯＮ
状態になった場合においても、信号線電位と画素電極電
位の電圧関係によって画素への書き込み動作を制御でき
るようにした。これにより、例えば、列方向に配列され
た画素に対して走査線にＯＮ電圧が印加され、それらの
画素が一括して選択されていた場合においても、画素信
号線に加える電圧によっては整流素子により、非導通状
態になるため、画素電極への信号書き込みが行われない
ようにすることができる。よって同じ走査線に配設され
た画素間においても選択的書き込み動作を行わせること
ができる。そして、この場合、書き換えを行う画素につ
いては前フィールドの画像信号をリセットする動作が必
要となるため、画素内に有する別のスイッチング素子を
介し補助容量の電位をリセット電位にし、これによって
液晶セルの画素電極と対向電極電位を一致させるように
した。

【０１００】このような構成により、書き替えを最小限
にして低消費電力化を図ることができるようになる。次
に、１画素内にスイッチング素子を２つ、整流素子を２
つ設け、前記スイッチング素子を制御するための走査線
を、列方向に配列された画素に対し２本配設すると共
に、前記走査線の選択する位相を異ならせるようにし、
信号線電位と画素電極電位の電圧関係によって画素への
書き込みおよび消去動作を制御できるようにした例を次
に第３の具体例として説明する。

【０１０１】（第３の具体例）第３の具体例は、マトリ
ックス状に配列された複数の画素のうち、個々の画素毎
もしくは複数個の画素からなる画素ブロック毎に、リセ
ットパルスを印加および任意選択駆動を行うものであ
る。図６（ａ）は本発明の第３具体例に係る液晶表示装
置の要部の構成を示すブロック図、図６（ｂ）はその各
液晶セルの大まかなセル構成を示す図である。本具体例
の液晶表示装置は、図６に示すように、液晶表示パネル
６０と、信号線ドライバ６１と、行アドレス線駆動回路
６２と、行画素カウンタ回路６４と、行アドレス線信号
発生回路６５とを具備する。

【０１０２】図６（ｂ）に、各画素毎に選択するための
液晶パネルのセル構成を示してあるが、基本的なセル構
成は、液晶Ｃ_LCと、補助容量Ｃ_s と、スイッチング素子
ＳＷ１およびＳＷ２と、整流素子Ｄ１およびＤ２により
なり、スイッチング素子ＳＷ１はそのゲートを行アドレ
ス線６６に接続しており、スイッチング素子ＳＷ２はそ
のゲートをリセット信号線６７に接続している。補助容
量Ｃ_s は液晶Ｃ_LCの駆動電極と対向電極との間に接続し
てあり、そして、画素位置対応の画素信号線と液晶Ｃ_LC
の駆動電極との間に順方向接続した整流素子Ｄ１を介し
てスイッチング素子ＳＷ１のソース‐ドレイン間を接続
し、また、逆方向接続した整流素子Ｄ２を介してスイッ
チング素子ＳＷ２のソース‐ドレイン間を接続した。

【０１０３】また、信号線ドライバ６１は画像対応の画
素データの他、Ｖ_rsなる電圧レベルのリセット信号と、
Ｖ_nsなる電圧レベルの非書き換え用信号を出力できるよ
うにしてあり、前記行アドレス線駆動回路６２より行ア
ドレス線６７にＯＮ（オン）電圧が印加されることで、
スイッチング素子ＳＷ２がＯＮ（オン）となった画素の
うち、書き換えを行う画素に対しては画素信号線よりＶ
_rsなるリセット信号を発生して印加し、書き換えを行わ
ない画素に対してはＶ_nsなる非書き換え用信号を発生し
て印加できる構成とした。

【０１０４】従って、前記行アドレス線駆動回路６２よ
り行アドレス線６７にＯＮ（オン）電圧を印加すること
で、スイッチング素子ＳＷ２がＯＮ（オン）となった画
素のうち、書き換えを行う画素に対しては画素信号線よ
りＶ_rsなるリセット信号を印加することができ、書き換
えを行わない画素に対してはＶ_nsなる非書き換え用信号
を印加することができる。

【０１０５】この場合のＶ_rsは、画素電極電位として与
えるべき最小の信号電圧Ｖ_min 以下とし、Ｖ_nsは画素電
極電位として与えるべき最大の信号電圧Ｖ_max 以上とす
る。次に行アドレス線６６にＯＮ電圧が印加され、スイ
ッチング素子ＳＷ１がＯＮ（オン）となった画素のう
ち、書き換えを行う画素に対しては画素信号線より画像
信号（画素データ）Ｖ_sig が印加され、また、書き換え
を行わない画素に対してはＶ_rsが印加される。

【０１０６】各電圧関係は例えば Ｖ_rs≦Ｖ_min ≦Ｖ_sig ≦Ｖ_max ≦Ｖ_ns …（２） である。この場合、行アドレス線６５，６６について、
同一の行アドレス線駆動回路から配線されていても良い
し、また別の行アドレス線駆動回路からの配線となって
いても良い。

【０１０７】このように、１画素内にスイッチング素子
を２つ、整流素子を２つ有し、前記スイッチング素子を
制御するための走査線が、列方向に配列された画素に対
し２本配設され、前記走査線の選択する位相を異ならせ
るとともに、信号線電位と画素電極電位の電圧関係によ
って画素への書き込みおよび消去動作を制御できるよう
にした。この場合、整流素子が導通となる方向は互いに
逆方向となるように配設し、これにより、例えば従来の
ように列方向に配列された画素に対して走査線にＯＮ電
圧が印加され、一括して選択されていた場合において
も、信号線に加える電圧によっては整流素子により、非
導通状態になるため、画素電極への信号書き込みおよび
消去が行われないようにすることができるようになり、
低消費電力化を図ることができる。また、この場合、２
本の走査線が列方向のみに配列されているため、行アド
レス線駆動回路のみによって実施できるもしくは夫々の
行アドレス線駆動回路を片側に設置できるパネル構成が
とれるため、ドライバが増えることによる額縁サイズが
大きくなるということを回避できる。

【０１０８】画素信号線を駆動する信号線ドライバと、
列アドレス線を駆動する列アドレス線駆動回路が表示面
に対し同じ側に配置することができるようにして、ドラ
イバが増えることによる額縁サイズが大きくならないよ
うにした別の例を次に説明する。

【０１０９】（第４の具体例）第４の具体例は、列方向
に配設された列アドレス線および列アドレス駆動回路を
有する表示装置において、信号線ドライバと前記列アド
レス線駆動回路とを表示面に対し同じ側に配置するもの
である。

【０１１０】図７（ａ）は本発明の第４具体例に係る液
晶表示装置のパネル周辺部のアレイ構成を示す図であ
り、７０は画素信号線、７１は列アドレス線、７２は画
素信号線のパッド、７３は列アドレス線のパッドであ
る。本具体例の液晶表示装置は、前記画素に画像信号を
送信する複数の画素信号線と、この画素信号線に画像信
号を供給する信号線ドライバと、夫々の画素を選択する
互いに直交した行アドレス線および列アドレス線と、行
方向に配設された複数の前記アドレス線に走査信号を供
給する行アドレス線駆動回路と、列方向に配設された複
数の前記アドレス線に走査信号を供給する列アドレス線
駆動回路とを有し、画素毎に選択走査することを可能に
する表示方式において、前記列アドレス線駆動回路と信
号線ドライバは表示面に対し同じ側に配置する。

【０１１１】このため、図７（ａ）に示すように、例え
ば、列アドレス線７１と画素信号線７０の長さを変える
ことによって、画素信号線のパッド７２と列アドレス線
のパッド７３とは段の異なった（横一列とならない）構
成をとることができる。

【０１１２】図７（ｂ）はパッドとタブ配線７５とのコ
ンタクト部を示す。パッドとタブ配線７５は、例えば異
方性導電膜７４などを介し、導通させるものとする。こ
のように、異方性導電膜を用いることによって、同一の
テープキャリア上に信号線ドライバおよび列アドレス線
駆動回路を実装することができるようになるため、列ア
ドレス線が増えたことによるモジュールの面積が増える
ことがなくなる。

【０１１３】図７（ｃ）は、本具体例において、信号線
ドライバと列アドレス線駆動回路とを同一のテーブキャ
リアパッケージとした場合の構成を示すものである。次
に液晶表示パネルにおいて、画素の書き込みの極性が異
なることによる画素の輝度差がフリッカとなって現れる
場合において、隣接する画素間で極性を異ならせること
ができ、フリッカを補償することができるようにした例
を第５の具体例として説明する。

【０１１４】（第５の具体例）第５の具体例は、複数画
素をマトリックス配列した液晶表示装置において、隣接
する画素間において書き込みの極性を反転させることに
より、極性が異なることで画素の輝度が異なる場合に生
じるフリッカを補償するものである。

【０１１５】図８には、各画素毎に選択するための液晶
パネルのセル構成を示してある。基本的なセル構成は、
第１の具体例とほぼ同様で、液晶Ｃ_LCと、補助容量Ｃ_s
と、スイッチング素子ＳＷ１およびＳＷ２よりなり、ス
イッチング素子ＳＷ１は行アドレス線８１に接続してお
り、スイッチング素子ＳＷ２は画素ブロックアドレス線
８２に接続している。

【０１１６】この場合、画素ブロックは異なる信号線に
配設された画素を一つのブロックとする。これにより、
前記各アドレス線駆動回路１２より前記各アドレス線８
１にＯＮ（オン）電圧が印加され、スイッチング素子Ｓ
Ｗ１およびＳＷ２が同時にＯＮ（オン）となった画素に
ついて、画素信号線８３および８４より画像信号が印加
されることになるが、この具体例では信号線８３と信号
線８４では極性の異なる画像信号が印加されるようにす
る。

【０１１７】また、選択された画素ブロックの画素のう
ち、＋（正極性）に書き込みが行われた画素数と、−
（負極性）に書き込みが行われた画素数と、ほぼ同数で
あることが望ましい。また、極性の反転方法は数フレー
ム毎に切り換えるようになっているのがよい。

【０１１８】このようにこの具体例は、隣接する画素間
において書き込みの極性を同一もしくは同一としないこ
とによって、極性が異なることで画素の輝度が異なる場
合において、隣接画素間で極性を反転させるようにし、
これによりフリッカを補償することを特徴とするもので
ある。書き込みの極性が異なることによる画素の輝度差
がフリッカとなって現れる場合において、この具体例で
は隣接画素間で極性を異ならせることができるため、フ
リッカを補償することができる。

【０１１９】この場合、マルチフィールド駆動でよく知
られているように、隣接する１画素毎に極性を反転させ
ずに、複数画素ブロック単位で反転させる、もしくは複
数フィールドに亙って反転を行うこともでき、視覚の時
空間周波数特性において視認される領域に入らないよう
にすることで画質を十分維持できる。

【０１２０】次に動作クロックの周波数を低減する技術
を第６の具体例として説明する。 （第６の具体例）第６の具体例は、１行内に書き換えを
行う画素と書き換えを行わない画素が含まれている場合
に、画像信号のアドレスに合わせてクロックを変換させ
ることを特徴とする。

【０１２１】図９は本発明の第６具体例に係る各部の信
号波形を示す。画像信号を受けて画素信号線に画素デー
タを出力する信号線ドライバ１１には、画像信号である
画像データＱと、クロックＣＫと、アドレス指定信号Ａ
Ｄとを入力する。その際、本具体例では、クロックＣＫ
を連続発生ではなく、停止期間を設けた図９の如きとす
る。

【０１２２】画像データＱは図９に示すように、書き換
えを行う画素に対する画像データをＱｓとし、書き換え
を行わない画素に対する画像データをＱ_nsとする。ま
た、ＳＴＨはスタートパルスであり、信号線ドライバ１
１には、クロックＣＫによりシフト動作するシフトレジ
スタを設けて画像データをシフトする構成とするが、こ
のＳＴＨは信号線ドライバ１１における第１段目のシフ
トレジスタヘ画像データ入力開始を指示するスタートパ
ルスとなる。

【０１２３】本具体例における信号線ドライバ１１はス
タートパルス入力後、シフトレジスタへの画像データ入
力が開始されるが、アドレス信号ＡＤによってクロック
ＣＫが制御されるため、画像データＱのシフト回数も制
御されることになる。ただし、この場合、書き換えを行
う画素の画像データは、ＳＴＨに同期してコントロール
回路より、信号線ドライバ１１ヘ入力されなければなら
ない。ここで、コントロール回路は図示はしていないが
液晶表示装置の制御の中枢を司るものである。

【０１２４】また、画像１ライン中において、書き換え
を行う画素と画素の間に書き換えを行わない画素が含ま
れる場合にも、同一行の画像データのうち、シフト回数
の多いものから画像データをＳＴＨに同期して信号線ド
ライバに入力させれば良い。

【０１２５】このように、本具体例によれば、画素への
書き換えを行わない画素が存在する場合に、信号線への
クロックを停止する、もしくは書き換えを行う画素のア
ドレスに合わせてクロックの周波数を低くすることがで
きるため、信号線ドライバでのクロックによる消費電
力、また、画像データをシフトさせるために消費する電
力を低減できる。

【０１２６】図１０はクロック周波数を低くする別の具
体例に係る各部の信号波形図である。本具体例において
は、１フレームの画像入力を開始を指示するスタートパ
ルスＳＴＶに同期させて、１フレーム分の書き換えを行
う画素に対する画像データを、書き込みラインに無関係
に、シリアルに信号線ドライバに入力開始させるように
する。

【０１２７】この場合、画像データはクロックが入力さ
れている間だけ、入力させるようにできる。但し、コン
トロールパネルからの出力はアドレス信号に合わせて変
換されており、必ずしも１ライン分の画像データがブロ
ック単位で送られる必要はない。また、この場合、クロ
ックを停止させずに表示画像に合わせて低速化すること
もできる。

【０１２８】以上、本発明を図示の各具体例に説明した
が、行アドレス線と列アドレス線を入れ換えることも、
スイッチング素子と整流素子の配置方法も変えることが
でき、本発明は各具体例に限定されるものではなく、そ
の要旨を逸脱しない範囲で、種々変形して実施すること
が可能である。

【０１２９】次に画素毎に任意に選択が可能であり、書
き換えたい部分だけ表示信号を伝送し、書き換えない部
分については表示信号を伝送する必要をなくして、メモ
リ機能をどこかに有する液晶表示装置であれば、伝送信
号により消費される電力を大幅に低減できるようにした
例を第７の具体例として説明する。

【０１３０】（第７の具体例）図１１に第７の具体例の
構成を、また、図１２に駆動タイミングチャートを示
す。図１１で、スイッチング素子であるＴＦＴトランジ
スタＴｒ１とＴｒ２のＶ_thは共に４［Ｖ］とする。Ｖ_gl
は選択信号であり、ＯＮ（オン）が５［Ｖ］で、ＯＦＦ
（オフ）が０［Ｖ］である。また、Ｖ_s1には、ある時間
は選択信号、ある時間は画素信号が入力される。選択信
号時は、ＯＮが１０［Ｖ］、ＯＦＦが５［Ｖ］である。
また、画素信号時は０〜−４［Ｖ］まで変化する。な
お、交流駆動の場合は駆動電圧２［Ｖ］の場合となる。

【０１３１】図１２（ａ）のタイミング図は画素（１，
１）を選択して書き込む場合について示している。まず
はじめに、Ｖ_g1とＶ_s1を同時に選択状態とする。つま
り、Ｖ_g1は５［Ｖ］、Ｖ_s1は１０［Ｖ］とする。

【０１３２】この時、Ｔｒ１はＯＮ（オン）状態とな
り、Ｖ_p1に選択信号５［Ｖ］が書き込まれる。次に、Ｖ
_s1を画像信号である−４［Ｖ］に変化させると、Ｔｒ１
はＯＦＦ状態となり、選択信号はホールドされる。この
ホールド期間に画像信号をＴｒ２を通して書き込む。次
に、Ｖ_g1の選択を終了し、０［Ｖ］に落とすと共に、Ｖ
_s1を選択信号５〜１０［Ｖ］の範囲に戻すとＴｒ１がＯ
Ｎ状態となり、非選択信号がＶ_p1として書き込まれる。

【０１３３】その後、次の選択期間までＶ_g1は選択状態
にならないので、画素に書き込まれた−４［Ｖ］の電圧
は次の選択期間に入る時までホールドされる。つまり、
Ｖ_s1が選択であろうとなかろうとＶ_g1か非選択である限
り、Ｔｒ１を通して選択信号期間は非選択信号が画素の
選択信号として書き込まれるので、画素の選択信号の保
持用に設けられた容量Ｃ_p1は画素信号がＶ_s1に入力され
ている期間のみ、保持できるレベルであれば良いため、
場合によっては浮遊容量のみで足りることから、特に設
ける必要はないし、また、非選択期間は画像信号は０〜
−４［Ｖ］までしか変化しないので、Ｔｒ２のＶ_thであ
る４［Ｖ］を超えないため、ＯＮになることはない。

【０１３４】つまり、同一の信号線Ｖ_s1でも、信号レベ
ルを変えることにより選択信号と画像信号を分ける事が
可能となる。さらに、消費電力を下げるために、非選択
信号力Ｓ出力された後は、画像信号でも、同じレベル
（非選択信号レベル：ここでは５［Ｖ］）を出力し、Ｖ
_s1の信号自体が変化しないようにレベル設定する事もで
きる。また、ＯＦＦ（オフ）する時間がかかる場合に
は、クロストークの原因にもなるので、これを防ぐため
に、図００Ａ（ｂ）に示したように、ＯＦＦするときに
少しオーバーシュートをＶ_g1に持たせることも考えられ
る。

【０１３５】以上説明した具体例では、ｎチャンネルＴ
ＦＴを用いた場合について示したが、ｐチャンネルを使
用しても本発明は適用可能である。また、本具体例は、
１画素選択について説明したが、ブロック（例えば、８
×８画素や１６×１６画素）毎に、選択する場合も含ま
れる。動画の伝送には、ＭＰＥＧ２が今後、利用される
ようになるが、この圧縮処理はブロック単位で行われ
る。従って、表示についてもブロック単位で行うように
した方が、適合性が良いし、ＭＰＥＧ情報を利用し易
い。

【０１３６】このように、画素毎に任意に選択が可能で
あるため、書き換えたい部分だけ表示信号を伝送し、書
き換えない部分については表示信号を伝送する必要がな
くなるため、メモリ機能をどこかに有する液晶表示装置
では、大幅に伝送信号により消費される電力を小さくす
ることができる。

【０１３７】以上、詳細に説明してきたように、第７の
具体例によれば、列方向の選択用の信号線を新たに設け
ることなく、画素毎の任意選択が可能となり、動いた部
分のみ、書換を行うことにより、動画像でも大幅に消費
電力を低減することができる。また、信号線駆動ドライ
バを画素電圧駆動用と選択用の両方に使用することがで
きるので、別々のドライバを両側に配置することなく、
片側に置くことができるようになるので、液晶パネルは
その構造として狭額縁構造とすることができる。さら
に、信号線ドライバを時分割された選択信号時と画像信
号時で異ならせることにより電源電圧を低減し、低耐圧
の低コストドライバを使用することができるようにな
る。

【０１３８】

【発明の効果】本発明によれば、マトリックス状に配列
した個々の画素もしくは複数個の画素からなる画素ブロ
ック毎に選択駆動することができるため、書き換え必要
としない画素夫々に対し、信号を出力する必要が無くな
り、消費電力を大幅に低減できる。また、ブロック毎に
アドレス線がつながるので、アドレス線の容量が小さく
なり、その分低消費電力化可能である。また、本発明に
よれば、整流素子を有し、画素電極電位と信号線電極電
位との電位関係によって、書き換えを行わない画素に対
して書き換えを制御できるため、書き換え必要としない
画素夫々に対し、信号を出力する必要が無くなり、消費
電力を大幅に低減できる。また、本発明によれば、画素
ブロックアドレス線駆動回路を必要としない、もしくは
信号線ドライバと画素ブロックアドレス線駆動回路とを
表示面に対して同じ側に配置できるパネル構成をとるこ
とができるため、同一表示画面面積の液晶表示装置であ
れば、液晶モジュールとしてのサイズを小さくすること
ができる。また、本発明によれば、画素ブロック内で極
性の異なる画素をほぼ同数ずつ書き込み動作できるた
め、フリッカを発生させることなく画質を改善できる。
また、本発明によれば、信号線ドライバへのクロックを
停止、もしくは低速化することができるため、信号線ド
ライバの消費電力を大幅に低減できる。

【０１３９】また、本発明によれば、画素毎に任意に選
択が可能であるため、書き換えたい部分だけ表示信号を
伝送し、書き換えない部分については表示信号を伝送す
る必要がなくなるため、メモリ機能をどこかに有する液
晶表示装置では、大幅に伝送信号により消費される電力
を小さくすることができる。

【図面の簡単な説明】

【図１】本発明を説明するための図であって、本発明の
第１の具体例に係る液晶表示装置の要部構成とその液晶
パネルのセル構成を示す図。

【図２】本発明を説明するための図であって、図１の装
置における行アドレス線駆動回路および画素ブロックア
ドレス線駆動回路での信号処理態様を示す図。

【図３】本発明を説明するための図であって、図１の装
置における各部の信号波形図と画素の選択状況とを示す
図。

【図４】同具体例における画素ブロック構成の一例を示
す図。

【図５】本発明を説明するための図であって、本発明の
第２の具体例に係る液晶表示装置の要部構成とその液晶
パネルのセル構成を示す図。

【図６】本発明を説明するための図であって、本発明の
第３の具体例に係る液晶表示装置の要部構成とその液晶
パネルのセル構成を示す図。

【図７】本発明を説明するための図であって、本発明の
第４の具体例に係る液晶表示装置の配線構成を示す図。

【図８】本発明を説明するための図であって、本発明の
第５の具体例に係る液晶表示装置の液晶パネルのセル構
成を示す図。

【図９】本発明を説明するための図であって、本発明の
第６の具体例に係る液晶表示装置の各部の信号波形図を
示す図。

【図１０】本発明を説明するための図であって、本発明
の第６の別の具体例に係る液晶表示装置の各部の信号波
形図を示す図。

【図１１】本発明を説明するための図であって、本発明
の第７の具体例の構成を示す図。

【図１２】本発明を説明するための図であって、本発明
の第７の具体例における駆動タイミングを示す図。

【図１３】従来の液晶表示装置の要部構成とその液晶パ
ネルのセル構成を示す図。

【図１４】従来の例を示した図。

【符号の説明】

１０，５０，６０…液晶表示パネル １１，５１，６１…信号線ドライバ １２，５２，６２…行アドレス線駆動回路 １４，５４，６４…行画素カウンタ回路 １５，５５，６５…行アドレス線信号発生回路 １３…画素ブロックアドレス線駆動回路 １６…画素ブロックカウンタ回路 １７…画素ブロックアドレス線信号発生回路 ５３…リセット信号線駆動回路 ５６…リセットカウンタ回路 ５７…リセット信号発生回路 ＳＷ１，ＳＷ２…スイッチング素子 Ｄ１，Ｄ２…整流素子 Ｃ_LC…液晶 Ｃ_s …補助容量。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 表示領域内において複数の画素をマトリ
   ックス状に配列し、行位置を選択するゲート線と、列方
   向に個々の画素情報を与える画素信号線とを設けてこれ
   らゲート線により与えられる信号により各画素の選択を
   行い、選択された画素に与えられる前記画素情報により
   画素表示を行うようにした液晶表示パネルを用いる液晶
   表示装置において、 前記各画素毎にそれぞれ設けられ、画素毎に対応する前
   記ゲート線からの信号にて動作する第１のスイッチング
   素子と、 各画素をブロック単位で分けると共に、このブロック単
   位で分けた画素をブロック単位で一括して選択するブロ
   ック選択手段と、 各画素毎に設けられ、前記ブロック選択手段にて選択さ
   れたブロック対応の画素において動作して前記第１のス
   イッチング素子とにより自画素に対する画素情報を取得
   して画素表示に供する第２のスイッチング素子と、を具
   備してなる液晶表示装置。
2. 【請求項２】 表示領域内において複数の画素をマトリ
   ックス状に配列し、行位置を選択するゲート線と、列方
   向に個々の画素情報を与える画素信号線とを設けてこれ
   らゲート線により与えられる信号により各画素の選択を
   行い、選択された画素に与えられる画素情報により画素
   表示を行うようにした液晶表示パネルを用いる液晶表示
   装置において、 前記各画素毎にそれぞれ設けられ、画素毎に対応する前
   記ゲート線からの信号にて動作する第１のスイッチング
   素子と、 この第１のスイッチング素子を介して与えられる自画素
   に対する画素情報をレベルにより通過させて画素表示に
   供する整流素子と、報を取得して画素表示に供する第２
   のスイッチング素子と、を具備してなる液晶表示装置。
3. 【請求項３】 表示領域内において複数の画素をマトリ
   ックス状に配列し、行位置を選択するゲート線と、列方
   向に個々の画素情報を与える画素信号線とを設けてこれ
   らゲート線により与えられる信号により各画素の選択を
   行い、選択された画素に与えられる画素情報を画素対応
   に設けた保持手段に保持してこの保持した画素情報によ
   り画素表示駆動を行うようにした液晶表示パネルを用い
   る液晶表示装置において、 前記行位置を選択するゲート線と異なるタイミングで当
   該ゲート線と同一行位置を選択する第２のゲート線と、 前記各画素毎にそれぞれ設けられ、画素毎に対応する前
   記ゲート線からの信号にて動作する第１のスイッチング
   素子と、 この第１のスイッチング素子を介して与えられる自画素
   に対する画素表示情報をその画素表示情報の持つ信号レ
   ベルに応じて通過させて画素表示に供する第１の整流素
   子と、 前記各画素毎にそれぞれ設けられ、画素毎に対応する前
   記第２のゲート線からの信号にて動作する第２のスイッ
   チング素子と、 この第２のスイッチング素子の動作時に前記保持手段の
   保持する画素表示情報の持つ信号レベルに応じて放電さ
   せて消失させる第２の整流素子と、を具備してなる液晶
   表示装置。
4. 【請求項４】 ほぼ直交して配置された垂直方向の選択
   に関わるゲート線と水平方向の選択に関する信号線と前
   記ゲート線と信号線が交差した部分に配置された画素と
   前記画素を選択するためのスイッチ素子を具備したアク
   ティブマトリックス型液晶表示装置において、 少なくとも前記信号線またはゲート線に前記画素を選択
   する信号と画像信号が時分割で印加されることを特徴と
   する液晶表示装置。