[go: up one dir, main page]

JPH09325354A - 液晶表示装置の製造方法及び液晶表示装置 - Google Patents

液晶表示装置の製造方法及び液晶表示装置

Info

Publication number
JPH09325354A
JPH09325354A JP14051996A JP14051996A JPH09325354A JP H09325354 A JPH09325354 A JP H09325354A JP 14051996 A JP14051996 A JP 14051996A JP 14051996 A JP14051996 A JP 14051996A JP H09325354 A JPH09325354 A JP H09325354A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
display device
scanning
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14051996A
Other languages
English (en)
Inventor
Masahiro Nakatani
昌弘 中谷
Hiroshi Miyama
博 深山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14051996A priority Critical patent/JPH09325354A/ja
Publication of JPH09325354A publication Critical patent/JPH09325354A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 アクティブマトリクス型の液晶表示装置にお
いて、走査配線の断線部分を蓄積容量用電極を介して、
レーザー溶接によりバイパス接続させることにより、断
線の救済が可能となり、品質を低下させることなく製造
歩留りの向上が図られ、コスト低減が可能となる。 【解決手段】 基板上にマトリクス状に配置された画素
電極22と、前記画素電極に近接して配置された薄膜ト
ランジスタと、前記薄膜トランジスタに信号を入力する
ための信号配線16と、前記薄膜トランジスタを走査す
るための走査配線23と、前記画素電極22と電気的に
接続され、かつ前記走査配線23とは絶縁体を介して対
向する蓄積容量用電極17とを備えた液晶表示装置の前
記走査配線の断線部24は、レーザー溶接により前記蓄
積容量用電極17を介してバイパス接続されていること
により、断線が救済されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は液晶表示装置、とり
わけ薄膜トランジスタをスイッチング素子として用いた
アクティブマトリクス型液晶表示装置に関するものであ
る。
【0002】
【従来の技術】近年、微細加工技術と液晶材料の進歩に
より、液晶パネルを用いたテレビ画像表示装置が商用ベ
ースで提供されている。その方式としては画像毎にスイ
ッチング素子を内蔵させた、いわゆるアクティブマトリ
クス方式が高コントラスト、高解像度等の利点から主流
になりつつある。
【0003】以下、図面を用いてこの従来のアクティブ
マトリクス型の液晶パネルの一例について説明する。図
2はアクティブマトリクス型の液晶パネルの等価回路を
示すものである。走査線群1と信号線群2との交差点毎
に、例えば電界効果型の薄膜トランジスタ(以下、電界
効果型トランジスタと呼ぶ)のスイッチング素子3と、
液晶セル4が配置される。5は全ての液晶セル4に共通
する透明導電層よりなる対向電極である。図3は一般的
なアクティブマトリクス方式の単位画素を示す平面配置
図である。図4は図3のA−A´線における断面図であ
る。
【0004】以下、製造工程順に説明する。まず、透明
性絶縁基板14の一主面上には画素電極6が形成され
る。透明性絶縁基板14には、例えばガラス基板が用い
られ、画素電極6には例えばITOが用いられる。次に
透明性絶縁基板14上に、走査線と電界効果型トランジ
スタのゲートを兼ねる導電層(走査配線)7が設けられ
る。この導電層7は、第一の導電層7aと第二の導電層
7bとの連続的な積層によって被着形成される。第一の
導電層7aには例えばCr薄膜が、第二の導電層7bに
は例えばMoSi2膜が用いられる。さらにその上には
第一の絶縁層15と、不純物をほとんど含まない第一の
非晶質シリコン層11、そして第二の絶縁層13が被着
される。これらは、連続的に被着されることが好まし
い。第一の絶縁層15と第二の絶縁層13には、例えば
Si34が用いられる。第二の絶縁層13はソース配線
及びドレイン配線時のエッチングストッパとして電界効
果型トランジスタのチャンネル部に島状にパタニングさ
れる。
【0005】第一の非晶質シリコン層11とソース配線
8の電極部とドレイン配線9の電極部との間のオーミッ
ク性を改善する目的で、例えば燐を含んだ第二の非晶質
シリコン層12が、前記第一の非晶質シリコン層11と
同時に電界効果型トランジスタのチャンネル部に島状に
パタニングされる。最後にソース配線8、及びドレイン
配線9が形成される。これら配線には、例えばAl薄膜
が用いられる。以上のような工程を経て、液晶表示装置
のアレイが完成する。
【0006】
【発明が解決しようとする課題】しかしながら、前記の
ような構成では微細加工プロセスに伴なうパターン不良
あるいはダストの付着よって、走査配線が断線すること
がある。断線のある走査電極には走査信号を入力するこ
とが不可能である。このため、画像表示の際には断線は
画面上では線欠陥として表れることになる。したがっ
て、断線があると液晶表示装置としての品質の維持が不
可能となる。また、断線の発生した液晶表示装置は、断
線不良として処理されていたため、歩留まりが低かっ
た。以上のように、走査配線の断線は液晶パネルの品質
向上、コスト低減を図る上で問題となっていた。
【0007】本発明は前記問題を解消することを目的と
し、走査配線の断線部を蓄積容量用電極を介してバイパ
ス接続させることにより、走査配線の断線を救済できる
液晶表示装置の製造方法及び前記製造方法により走査配
線の断線が救済されている液晶表示装置を提供するもの
である。
【0008】
【課題を解決するための手段】前記目的を達成するため
に、本発明の液晶表示装置の製造方法は、基板上にマト
リクス状に配置された画素電極と、前記画素電極に近接
して配置された薄膜トランジスタと、前記薄膜トランジ
スタに信号を入力するための信号配線と、前記薄膜トラ
ンジスタを走査するための走査配線と、前記画素電極と
電気的に接続され、かつ前記走査配線と絶縁体を介して
対向する蓄積容量用電極とを備える液晶表示装置の製造
方法であって、前記走査配線の断線の有無を検査する工
程と、走査配線の断線が有る場合には、断線部を前記蓄
積容量用電極を介してバイパス接続する工程とを含むこ
とを特徴とする。
【0009】また、本発明の液晶表示装置の製造方法
は、前記断線部を前記蓄積容量用電極を介してバイパス
接続する工程において、前記断線部の走査配線と前記蓄
積容量用電極との接続をレーザ溶接により行うことを特
徴とする。
【0010】また、本発明の液晶表示装置は、基板上に
マトリクス状に配置された画素電極と、前記画素電極に
近接して配置された薄膜トランジスタと、前記薄膜トラ
ンジスタに信号を入力するための信号配線と、前記薄膜
トランジスタを走査するための走査配線と、前記画素電
極と電気的に接続され、かつ前記走査配線と絶縁体を介
して対向する蓄積容量用電極とを備える液晶表示装置で
あって、走査配線の断線部が前記蓄積容量用電極を介し
てバイパス接続されることにより、断線が救済されてい
ることを特徴とする。
【0011】また、本発明の液晶表示装置は、前記断線
部の前記走査配線と前記蓄積容量用電極とがレーザ溶接
により接続されていることにより、前記断線部は前記蓄
積容量用電極を介してバイパス接続されていることを特
徴とする。
【0012】以上のような構成によれば、アクティブマ
トリクス型の液晶表示装置において、パタニング不良等
による走査配線の電気的な断線の発生に対し、蓄積容量
用電極を用いて断線を救済することができることにな
る。このため、従来は断線不良として処理されていたも
のが本発明の手段により良品化が可能となり、品質を低
下させることなく歩留まり向上が図られ、コスト低減が
可能となる。
【0013】
【発明の実施の形態】以下、本発明の一実施形態につい
て、図面を用いて説明する。図1は本発明の一実施形態
によるアクティブマトリクス型の液晶表示装置の単位画
素を示す平面配置図である。
【0014】この液晶表示装置の構成を製造工程順に説
明する。まず、ガラス基板上(図示せず)には透明電極
からなる画素電極22がパターン形成される。次に、ゲ
ートとなる走査配線23(Cr、Al等)が、前記画素
電極22とは電気的に分離してパターン形成される。走
査電極23と信号配線16との間には、両者の絶縁を保
つための第一の絶縁層(図示せず)が形成される。更に
電界効果型トランジスタ部には不純物をほとんど含まな
い第一の非晶質シリコン層21、及び第二の絶縁層20
が連続的に被着される。第二の絶縁層20は、後に形成
される信号配線16のエッチングストッパーとして電界
トランジスタのチャンネル部に島状にパタニングされ
る。次に第一の非晶質シリコン層21と信号配線16と
の間にオーミック性を改善する目的で、例えば燐を含ん
だ第二の非晶質シリコン層(図示せず)が第一の非晶質
シリコン層21と同様の位置に島状にパタニングされ
る。次に信号配線16、ドレイン電極19、及び蓄積容
量用電極17が、それぞれが電気的に独立した平面的な
電極(Mo、Al等)として形成される。ドレイン電極
19は画素電極22と開口コンタクト部18によって電
気的に接続され、蓄積容量用電極17も同様に開口コン
タクト部によって画素電極22に電気的に接続される。
【0015】ここで、信号配線部層を形成する方法に
は、金属層(Mo、Al等)となる材料をスパッタリン
グ法等により薄膜形成し、次にフォトリソ(フォトレジ
スト塗布、乾燥、露光、現像、並びにベーキング工
程)、エッチング(酸、アルカリ液によるウエットエッ
チング法もしくはプラズマ中ガス反応によるドライエッ
チング法)プロセスを経てパターン加工するものがあ
る。これらの製造工程を経てアレイ基板が完成する。従
来例と同様に、本実施形態においてもダスト付着等のプ
ロセスの異常によって、走査配線23の断線が発生す
る。従来例で説明したように、断線があると走査配線に
走査信号を入力することが不可能となる。このため、画
像表示の際には断線は、線欠陥として表れることにな
る。したがって、断線があると液晶表示装置としての品
質の維持が不可能となる。
【0016】そこで、まず検査工程において走査配線2
3の断線の有無を検査する。断線があれば、レーザ溶接
工程において断線部の右側、左側のそれぞれにレーザ装
置を使用してレーザを打ち込む。レーザの打ち込みは、
走査配線23と対向して設けられた蓄積容量用電極17
の範囲内で行う。打ち込みは蓄積容量用電極17側から
でも走査配線23側からでも良く、打ち込み数について
は任意で良い。レーザショット部25がレーザの打ち込
み部分である。前記レーザ溶接工程におけるレーザの打
ち込みによって、走査配線23と蓄積容量用電極17の
金属膜を溶解させ、両者を電気的に接続させることがで
きる。さらに、前記のように断線部の右側、左側のそれ
ぞれにレーザが打ち込まれているため、断線部は蓄積容
量用電極17を介してバイパス接続されることになる。
したがって、走査配線23は正常に動作することにな
る。ただし、走査配線と蓄積容量用電極が電気的に接続
された画素については、点欠陥の現象を生じ、正常な動
作は不可となるが、1画素の欠陥は許容範囲内である。
【0017】
【発明の効果】以上のように、本発明によればアクティ
ブマトリクス型の液晶表示装置において、走査配線の断
線部分を、蓄積容量用電極を介してバイパス接続するこ
とにより、断線の救済が可能となるため、品質を低下さ
せることなく製造歩留りの向上が図られ、コスト低減が
可能となる。
【図面の簡単な説明】
【図1】本発明の一実施形態における液晶表示装置の要
部平面図
【図2】一般的アクティブマトリクス型液晶パネルの等
価回路
【図3】従来の液晶表示装置の一例における要部平面図
【図4】図3のA−A´線における断面図
【符号の説明】
16 信号配線 17 蓄積容量用電極 18 開口コンタクト部 19 ドレイン電極 20 絶縁層 21 非晶質シリコン層 22 画素電極 23 走査配線 24 断線部 25 レーザショット部

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 基板上にマトリクス状に配置された画素
    電極と、前記画素電極に近接して配置された薄膜トラン
    ジスタと、前記薄膜トランジスタに信号を入力するため
    の信号配線と、前記薄膜トランジスタを走査するための
    走査配線と、前記画素電極と電気的に接続され、かつ前
    記走査配線と絶縁体を介して対向する蓄積容量用電極と
    を備える液晶表示装置の製造方法であって、前記走査配
    線の断線の有無を検査する工程と、走査配線の断線が有
    る場合には、断線部を前記蓄積容量用電極を介してバイ
    パス接続する工程とを含むことを特徴とする液晶表示装
    置の製造方法。
  2. 【請求項2】 前記断線部を前記蓄積容量用電極を介し
    てバイパス接続する工程において、前記断線部の走査配
    線と前記蓄積容量用電極との接続をレーザ溶接により行
    う請求項1記載の液晶表示装置の製造方法。
  3. 【請求項3】 基板上にマトリクス状に配置された画素
    電極と、前記画素電極に近接して配置された薄膜トラン
    ジスタと、前記薄膜トランジスタに信号を入力するため
    の信号配線と、前記薄膜トランジスタを走査するための
    走査配線と、前記画素電極と電気的に接続され、かつ前
    記走査配線と絶縁体を介して対向する蓄積容量用電極と
    を備える液晶表示装置であって、走査配線の断線部が前
    記蓄積容量用電極を介してバイパス接続されていること
    により、断線が救済されていることを特徴とする液晶表
    示装置。
  4. 【請求項4】 前記断線部の前記走査配線と前記蓄積容
    量用電極とがレーザ溶接により接続されていることによ
    り、前記断線部は前記蓄積容量用電極を介してバイパス
    接続されている請求項3記載の液晶表示装置。
JP14051996A 1996-06-03 1996-06-03 液晶表示装置の製造方法及び液晶表示装置 Pending JPH09325354A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14051996A JPH09325354A (ja) 1996-06-03 1996-06-03 液晶表示装置の製造方法及び液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14051996A JPH09325354A (ja) 1996-06-03 1996-06-03 液晶表示装置の製造方法及び液晶表示装置

Publications (1)

Publication Number Publication Date
JPH09325354A true JPH09325354A (ja) 1997-12-16

Family

ID=15270553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14051996A Pending JPH09325354A (ja) 1996-06-03 1996-06-03 液晶表示装置の製造方法及び液晶表示装置

Country Status (1)

Country Link
JP (1) JPH09325354A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249011B1 (en) 1999-02-26 2001-06-19 Nec Corporation Thin film transistor array with light shield layer
JP2003043951A (ja) * 2001-07-31 2003-02-14 Advanced Display Inc 表示装置および表示装置の製造方法ならびに表示装置の断線修復方法
KR100449535B1 (ko) * 1999-02-16 2004-09-21 엔이씨 엘씨디 테크놀로지스, 엘티디. 액정표시장치의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100449535B1 (ko) * 1999-02-16 2004-09-21 엔이씨 엘씨디 테크놀로지스, 엘티디. 액정표시장치의 제조방법
US6249011B1 (en) 1999-02-26 2001-06-19 Nec Corporation Thin film transistor array with light shield layer
US6352911B1 (en) 1999-02-26 2002-03-05 Nec Corporation Thin-film transistor array and method for producing the same
JP2003043951A (ja) * 2001-07-31 2003-02-14 Advanced Display Inc 表示装置および表示装置の製造方法ならびに表示装置の断線修復方法

Similar Documents

Publication Publication Date Title
US6028653A (en) Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor
US5990998A (en) Active matrix liquid crystal display and related method
KR100374435B1 (ko) 액정 표시 장치 및 그 제조 방법
JPH06160904A (ja) 液晶表示装置とその製造方法
US20060176415A1 (en) Display device and method for repairing line disconnection thereof
US20150325159A1 (en) Array substrate and testing method and manufacturing method thereof
JP3272625B2 (ja) アクティブマトリクス型液晶表示装置および画素欠陥修正方法
US5995174A (en) Liquid crystal display apparatus with source/drain electrodes and pixel electrode formed by the same material
US6924852B2 (en) Thin film transistor array substrate for preventing static electricity and manufacturing method thereof
US5952675A (en) Thin film transistor element array
JPH10339888A (ja) 薄膜トランジスタアレイ及びその製造方法
JPH01217423A (ja) 非晶質シリコン薄膜トランジスタアレイ基板
JP3133676B2 (ja) 液晶表示装置
JP2776360B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JPH04204831A (ja) アクティブマトリクス基板
US5715025A (en) Active matrix for liquid crystal displays in which a data bus consists of two data subbuses and each data subbus is separated from an adjacent data bus by one display electrode
JP2820738B2 (ja) 液晶表示装置用の薄膜トランジスタとクロスオーバ構体およびその製造法
JPH09325354A (ja) 液晶表示装置の製造方法及び液晶表示装置
JPH0444014A (ja) アクティブマトリクス型液晶表示装置
JP2687967B2 (ja) 液晶表示装置
US7006166B2 (en) Liquid crystal display having a member for preventing electrical shorting
JPH08114815A (ja) Tftアクティブマトリクス液晶基板の製造方法
JPH07253593A (ja) 液晶表示装置の製造方法
JP3277137B2 (ja) 液晶表示装置の製造方法
JPH01205460A (ja) 非晶質シリコン薄膜トランジスタアレイ基板の製造方法