JPH09321676A - 非再生局用マルチキャリア自動利得制御方式 - Google Patents
非再生局用マルチキャリア自動利得制御方式Info
- Publication number
- JPH09321676A JPH09321676A JP13452496A JP13452496A JPH09321676A JP H09321676 A JPH09321676 A JP H09321676A JP 13452496 A JP13452496 A JP 13452496A JP 13452496 A JP13452496 A JP 13452496A JP H09321676 A JPH09321676 A JP H09321676A
- Authority
- JP
- Japan
- Prior art keywords
- control voltage
- circuit
- level
- input
- variable gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 5
- 230000015654 memory Effects 0.000 description 9
- 230000004044 response Effects 0.000 description 7
- 230000001052 transient effect Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000000969 carrier Substances 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【課題】 入力信号のレベル低下時にAGC制御をオフ
とし、入力信号の復旧時における過大出力を防止したA
GC方式では、断直前の入力レベルよりも高いレベルが
入力されたときには過大出力を防止することが難しい。 【解決手段】 入力される信号のレベルを検出して所定
レベルよりも高いか否かを判別する入力判別器13と、
入力信号を増幅するための可変利得増幅器12の出力レ
ベルを所定レベルに制御するための制御電圧を出力する
自動利得制御回路14と、可変利得増幅器12の出力レ
ベルを最小レベルに制御するための制御電圧を出力する
制御電圧回路17と、入力判別器13の判別結果に基づ
いて可変利得増幅器12の利得制御電圧として自動利得
制御回路14または制御電圧回路17の制御電圧を切替
選択する切替器15とを備えており、入力される信号が
設定レベルよりも低下されたときに制御電圧回路17の
利得制御電圧を選択するように構成する。
とし、入力信号の復旧時における過大出力を防止したA
GC方式では、断直前の入力レベルよりも高いレベルが
入力されたときには過大出力を防止することが難しい。 【解決手段】 入力される信号のレベルを検出して所定
レベルよりも高いか否かを判別する入力判別器13と、
入力信号を増幅するための可変利得増幅器12の出力レ
ベルを所定レベルに制御するための制御電圧を出力する
自動利得制御回路14と、可変利得増幅器12の出力レ
ベルを最小レベルに制御するための制御電圧を出力する
制御電圧回路17と、入力判別器13の判別結果に基づ
いて可変利得増幅器12の利得制御電圧として自動利得
制御回路14または制御電圧回路17の制御電圧を切替
選択する切替器15とを備えており、入力される信号が
設定レベルよりも低下されたときに制御電圧回路17の
利得制御電圧を選択するように構成する。
Description
【0001】
【発明の属する技術分野】本発明は非再生局用マルチキ
ャリア自動利得制御(AGC)方式に関し、特にマイク
ロ波ディジタル無線送受信装置における、非再生局用マ
ルチキャリアの隣接キャリアへの干渉を防止したAGC
方式に関する。
ャリア自動利得制御(AGC)方式に関し、特にマイク
ロ波ディジタル無線送受信装置における、非再生局用マ
ルチキャリアの隣接キャリアへの干渉を防止したAGC
方式に関する。
【0002】
【従来の技術】一般に非再生局用マルチキャリアAGC
方式においては、入力信号のレベルに基づいてAGCの
利得制御を行っているため、入力信号レベルが予め定め
られた一定値以下、又は断になった場合にはAGCの利
得が最大となる。この状態では再度入力信号が入力され
た瞬間には、AGC利得が最大であるために、マルチ信
号の合成に際しては過渡応答による過大信号が出力さ
れ、正常な隣接キャリアに干渉が生じることがある。従
来、このようなAGC利得の過大が原因とされる隣接キ
ャリア干渉を防止するために、例えば特開平5−315
978号公報に記載されている方式等が採られていた。
方式においては、入力信号のレベルに基づいてAGCの
利得制御を行っているため、入力信号レベルが予め定め
られた一定値以下、又は断になった場合にはAGCの利
得が最大となる。この状態では再度入力信号が入力され
た瞬間には、AGC利得が最大であるために、マルチ信
号の合成に際しては過渡応答による過大信号が出力さ
れ、正常な隣接キャリアに干渉が生じることがある。従
来、このようなAGC利得の過大が原因とされる隣接キ
ャリア干渉を防止するために、例えば特開平5−315
978号公報に記載されている方式等が採られていた。
【0003】この公報に記載の方式は、図4に示される
ように、入力検出器20、減衰器21、出力検出器22
を有しており、入力検出器20で検出した入力レベルを
第1遅延手段23で遅延し、出力検出器22で検出した
出力レベルを第2遅延手段24で遅延し、両検出レベル
を比較演算部25で演算し、この演算結果をメモリ26
に記憶させ、あるいは切替手段27を介して制御部28
に入力し、制御部28において減衰器21を制御してい
る。また、入力検出器20の検出レベルに基づいて前記
切替手段27を切替え制御する検出切替部29を有して
おり、この検出切替部29の出力により前記メモリ26
と切替手段27とを制御するように構成されている。
ように、入力検出器20、減衰器21、出力検出器22
を有しており、入力検出器20で検出した入力レベルを
第1遅延手段23で遅延し、出力検出器22で検出した
出力レベルを第2遅延手段24で遅延し、両検出レベル
を比較演算部25で演算し、この演算結果をメモリ26
に記憶させ、あるいは切替手段27を介して制御部28
に入力し、制御部28において減衰器21を制御してい
る。また、入力検出器20の検出レベルに基づいて前記
切替手段27を切替え制御する検出切替部29を有して
おり、この検出切替部29の出力により前記メモリ26
と切替手段27とを制御するように構成されている。
【0004】この従来技術では、検出切替部29は入力
信号が存在する時には、メモリ26を書き込み可能状態
とし、切替手段27を比較演算部25からの信号を選択
させるように切替制御する。又、入力信号が断の時には
メモリ26の書き込み動作を停止させ、切替手段27を
メモリ26の出力を選択させるように切替制御する。こ
れにより、入力信号断の期間は減衰器21はメモリ26
から読み出された信号に基づいて、入力信号断の直前の
減衰量に固定される。又、再入力時には、減衰器21は
第1の遅延手段23と第2の遅延手段24により遅延さ
れた入力および出力の各レベルに基づいて制御されるた
め、減衰器21の過渡応答による過大出力信号を制御す
ることができる。
信号が存在する時には、メモリ26を書き込み可能状態
とし、切替手段27を比較演算部25からの信号を選択
させるように切替制御する。又、入力信号が断の時には
メモリ26の書き込み動作を停止させ、切替手段27を
メモリ26の出力を選択させるように切替制御する。こ
れにより、入力信号断の期間は減衰器21はメモリ26
から読み出された信号に基づいて、入力信号断の直前の
減衰量に固定される。又、再入力時には、減衰器21は
第1の遅延手段23と第2の遅延手段24により遅延さ
れた入力および出力の各レベルに基づいて制御されるた
め、減衰器21の過渡応答による過大出力信号を制御す
ることができる。
【0005】
【発明が解決しようとする課題】この従来の技術におい
ては、次のような問題が生じている。まず、第1の問題
点は、マルチキャリアのいずれかの入力信号が断にな
り、再度入力信号が入力された時に過渡応答による過大
な出力信号を出力するおそれがある。その理由は、入力
信号断の期間は入力信号断の直前の減衰量に固定される
ため、断直前のレベルより高いレベルの入力信号が入力
された場合はそのまま過大信号を出力するからである。
ては、次のような問題が生じている。まず、第1の問題
点は、マルチキャリアのいずれかの入力信号が断にな
り、再度入力信号が入力された時に過渡応答による過大
な出力信号を出力するおそれがある。その理由は、入力
信号断の期間は入力信号断の直前の減衰量に固定される
ため、断直前のレベルより高いレベルの入力信号が入力
された場合はそのまま過大信号を出力するからである。
【0006】また、第2の問題点は、回路構成が複雑な
ものとなり、高コストになるという問題である。その理
由は、入力断時に利得を制御するメモリ26、このメモ
リ26を選択するための切替手段27、これらメモリ2
6や切替手段27を制御するための検出切替部29、お
よび復帰時の過渡応答防止のための第1の遅延手段2
3,第2の遅延手段24が必須のものとされているため
である。
ものとなり、高コストになるという問題である。その理
由は、入力断時に利得を制御するメモリ26、このメモ
リ26を選択するための切替手段27、これらメモリ2
6や切替手段27を制御するための検出切替部29、お
よび復帰時の過渡応答防止のための第1の遅延手段2
3,第2の遅延手段24が必須のものとされているため
である。
【0007】本発明の目的は、隣接キャリア干渉を確実
に防止することができるとともに、回路の簡素化を図
り、その低コスト化を実現した非再生局用マルチキャリ
アAGC方式を提供することを目的とする。
に防止することができるとともに、回路の簡素化を図
り、その低コスト化を実現した非再生局用マルチキャリ
アAGC方式を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明のAGC方式は、
入力される信号のレベルを検出して所定レベルよりも高
いか否かを判別する入力判別器と、この信号を増幅する
可変利得増幅器の出力レベルを所定レベルに制御するた
めの制御電圧を出力するAGC回路と、前記可変利得増
幅器の出力レベルを最小レベルに制御するための制御電
圧を出力する制御電圧回路と、前記入力判別器の判別結
果に基づいて前記可変利得増幅器の制御電圧として前記
AGC回路または制御電圧回路の制御電圧を切替選択す
る切替器とを備えており、入力される信号が設定レベル
よりも低下されたときに制御電圧回路の制御電圧を選択
するように構成したことを特徴とする。
入力される信号のレベルを検出して所定レベルよりも高
いか否かを判別する入力判別器と、この信号を増幅する
可変利得増幅器の出力レベルを所定レベルに制御するた
めの制御電圧を出力するAGC回路と、前記可変利得増
幅器の出力レベルを最小レベルに制御するための制御電
圧を出力する制御電圧回路と、前記入力判別器の判別結
果に基づいて前記可変利得増幅器の制御電圧として前記
AGC回路または制御電圧回路の制御電圧を切替選択す
る切替器とを備えており、入力される信号が設定レベル
よりも低下されたときに制御電圧回路の制御電圧を選択
するように構成したことを特徴とする。
【0009】ここで、切替器には、少なくとも自動利得
制御回路から出力される制御電圧を一定時間だけ遅延さ
せて可変利得増幅器に入力させるための遅延回路が設け
られることが好ましい。この遅延時間は、可変利得増幅
器の制御電圧として制御電圧回路からAGC回路の制御
電圧を切り替えたときに、可変利得増幅器の出力変動が
定常状態に安定するのに必要とされる時間に設定され
る。また、本発明では、複数個の可変利得増幅器が複数
のキャリア信号に対応して設けられ、これら複数の可変
利得増幅器に対してそれぞれ個別に入力判別器、AGC
回路、切替器が設けられ、前記複数の可変利得増幅器に
対して共通に1つの制御電圧回路が設けられることが好
ましい。
制御回路から出力される制御電圧を一定時間だけ遅延さ
せて可変利得増幅器に入力させるための遅延回路が設け
られることが好ましい。この遅延時間は、可変利得増幅
器の制御電圧として制御電圧回路からAGC回路の制御
電圧を切り替えたときに、可変利得増幅器の出力変動が
定常状態に安定するのに必要とされる時間に設定され
る。また、本発明では、複数個の可変利得増幅器が複数
のキャリア信号に対応して設けられ、これら複数の可変
利得増幅器に対してそれぞれ個別に入力判別器、AGC
回路、切替器が設けられ、前記複数の可変利得増幅器に
対して共通に1つの制御電圧回路が設けられることが好
ましい。
【0010】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図1は、本発明の一実施の形態を示
す機能ブロック図であり、3キャリアの非再生局を示し
ている。この非再生局は、入力アンテナ1で受信したマ
ルチキャリア信号を受信機2で受信した後、ハイブリッ
ド3で3つに分配し、それぞれのキャリア増幅部4A,
4B,4Cにおいて増幅する。各キャリア増幅部4A〜
4Cで増幅されたキャリア信号はハイブリッド5で合成
され、送信機6および送信アンテナ7から送信される。
参照して説明する。図1は、本発明の一実施の形態を示
す機能ブロック図であり、3キャリアの非再生局を示し
ている。この非再生局は、入力アンテナ1で受信したマ
ルチキャリア信号を受信機2で受信した後、ハイブリッ
ド3で3つに分配し、それぞれのキャリア増幅部4A,
4B,4Cにおいて増幅する。各キャリア増幅部4A〜
4Cで増幅されたキャリア信号はハイブリッド5で合成
され、送信機6および送信アンテナ7から送信される。
【0011】前記各キャリア増幅部4A〜4Cは同じ構
成であり、図2には1つのキャリア増幅部4Aの内部構
成のブロック図を示す。入力される信号は、自己のキャ
リア信号の帯域のみが帯域ろ波器11により選択され、
可変利得増幅器12において増幅し、増幅したキャリア
信号を出力する。そして、前記可変利得増幅器12に入
力されるキャリア信号の入力レベルを検出し、この入力
レベルが予め設定された設定範囲内であるか否かを判別
する入力判別器13と、可変利得増幅器12の出力レベ
ルを検出し、この出力レベルが予め設定された所定のレ
ベルとなるように前記可変利得増幅器12の利得を制御
するための利得制御電圧を出力するAGC回路14と、
このAGC回路14から出力される制御電圧Vcを前記
入力判別器13の出力に基づいて選択する切替器15と
を備えている。
成であり、図2には1つのキャリア増幅部4Aの内部構
成のブロック図を示す。入力される信号は、自己のキャ
リア信号の帯域のみが帯域ろ波器11により選択され、
可変利得増幅器12において増幅し、増幅したキャリア
信号を出力する。そして、前記可変利得増幅器12に入
力されるキャリア信号の入力レベルを検出し、この入力
レベルが予め設定された設定範囲内であるか否かを判別
する入力判別器13と、可変利得増幅器12の出力レベ
ルを検出し、この出力レベルが予め設定された所定のレ
ベルとなるように前記可変利得増幅器12の利得を制御
するための利得制御電圧を出力するAGC回路14と、
このAGC回路14から出力される制御電圧Vcを前記
入力判別器13の出力に基づいて選択する切替器15と
を備えている。
【0012】前記切替器15には、前記可変利得増幅器
12に入力される利得制御電圧を遅延させるための時定
数T1の遅延回路16が内蔵されている。また、前記3
つの各キャリア増幅部4A〜4Cにそれぞれ設けられて
いる前記切替器15には、それぞれの可変利得増幅器1
2の利得を最小にするための利得制御電圧Vsが前記各
キャリア増幅部4A〜4Cとは別に設けられた制御電圧
回路17から入力されるように構成される。
12に入力される利得制御電圧を遅延させるための時定
数T1の遅延回路16が内蔵されている。また、前記3
つの各キャリア増幅部4A〜4Cにそれぞれ設けられて
いる前記切替器15には、それぞれの可変利得増幅器1
2の利得を最小にするための利得制御電圧Vsが前記各
キャリア増幅部4A〜4Cとは別に設けられた制御電圧
回路17から入力されるように構成される。
【0013】以上の構成のAGC方式の動作を説明す
る。なお、ここでは、1つのキャリア信号の動作を説明
する。定常時において、受信入力信号の入力レベルが予
め定められた設定範囲内である場合には、入力判別器1
3は切替器15の入力としてAGC回路14の出力であ
る利得制御電圧Vcを選択するように切替動作する。こ
れにより、可変利得増幅器12の出力レベルがAGC回
路14により検出され、AGC回路13はこれに基づい
て利得制御電圧Vcを出力することで、可変利得増幅器
12の利得は予め設定された一定の利得に制御され、一
定レベルのキャリア信号が出力される。
る。なお、ここでは、1つのキャリア信号の動作を説明
する。定常時において、受信入力信号の入力レベルが予
め定められた設定範囲内である場合には、入力判別器1
3は切替器15の入力としてAGC回路14の出力であ
る利得制御電圧Vcを選択するように切替動作する。こ
れにより、可変利得増幅器12の出力レベルがAGC回
路14により検出され、AGC回路13はこれに基づい
て利得制御電圧Vcを出力することで、可変利得増幅器
12の利得は予め設定された一定の利得に制御され、一
定レベルのキャリア信号が出力される。
【0014】次に受信入力レベルが予め定められた設定
値以下、又は入力断の状態になった場合には、入力判別
器13は切替器の入力としてそれまでのAGC回路14
の出力に替えて制御電圧回路17の出力である利得制御
電圧Vsを選択するように切替動作する。これにより、
制御電圧回路17からの利得を最小とするための利得制
御電圧Vsが各可変利得増幅器12に入力され、各可変
利得増幅器12の利得は最小となる。したがって、その
後において、受信入力レベルが前記設定値よりも高くな
り、或いは再びキャリア信号が入力され、入力判別器1
3により切替器15の入力が制御電圧回路17からAG
C回路14の出力に切り替えられた場合でも、その切り
替えの瞬時においては可変利得増幅器12は最小利得で
あるために、受信信号は可変利得増幅器12において最
小の利得で増幅されることになり、急激なレベル変動
や、高いレベルの受信入力信号に対する過渡応答を抑制
できる。これにより、可変利得増幅器12の過大出力信
号による隣接キャリア干渉を防止できる。
値以下、又は入力断の状態になった場合には、入力判別
器13は切替器の入力としてそれまでのAGC回路14
の出力に替えて制御電圧回路17の出力である利得制御
電圧Vsを選択するように切替動作する。これにより、
制御電圧回路17からの利得を最小とするための利得制
御電圧Vsが各可変利得増幅器12に入力され、各可変
利得増幅器12の利得は最小となる。したがって、その
後において、受信入力レベルが前記設定値よりも高くな
り、或いは再びキャリア信号が入力され、入力判別器1
3により切替器15の入力が制御電圧回路17からAG
C回路14の出力に切り替えられた場合でも、その切り
替えの瞬時においては可変利得増幅器12は最小利得で
あるために、受信信号は可変利得増幅器12において最
小の利得で増幅されることになり、急激なレベル変動
や、高いレベルの受信入力信号に対する過渡応答を抑制
できる。これにより、可変利得増幅器12の過大出力信
号による隣接キャリア干渉を防止できる。
【0015】また、この実施形態では、切替器15には
時定数T1の遅延回路16が内蔵されているため、再入
力時の復帰時における制御電圧回路17の出力からAG
C回路14の出力への切替時において、AGC回路14
の利得制御電圧Vcが高い場合でも、この利得制御電圧
Vcが遅延されて可変利得増幅器12に入力される。し
たがって、切替の瞬時には可変利得増幅器12の利得は
最小状態に保たれることになり、再入力される信号レベ
ルが断直前における入力信号のレベルよりも高い場合で
もその出力が過大になることはなく、前記した急激なレ
ベル変動や、高いレベルの受信入力信号に対する過渡応
答をさらに抑制することが可能となり、前記した可変利
得増幅器12の過大出力信号による隣接キャリア干渉を
さらに有効に防止することができる。
時定数T1の遅延回路16が内蔵されているため、再入
力時の復帰時における制御電圧回路17の出力からAG
C回路14の出力への切替時において、AGC回路14
の利得制御電圧Vcが高い場合でも、この利得制御電圧
Vcが遅延されて可変利得増幅器12に入力される。し
たがって、切替の瞬時には可変利得増幅器12の利得は
最小状態に保たれることになり、再入力される信号レベ
ルが断直前における入力信号のレベルよりも高い場合で
もその出力が過大になることはなく、前記した急激なレ
ベル変動や、高いレベルの受信入力信号に対する過渡応
答をさらに抑制することが可能となり、前記した可変利
得増幅器12の過大出力信号による隣接キャリア干渉を
さらに有効に防止することができる。
【0016】なお、前記遅延回路16の時定数T1は、
図3に示すように、受信入力レベルに応じて入力判別器
13が切替器15の入力を制御電圧回路17からAGC
回路14の出力に切り替えたときに生じる出力のレベル
変動が定常状態に落ちつくのに十分な時間に設定するこ
とで、前記した遅延による作用効果を確実なものとする
ことができる。
図3に示すように、受信入力レベルに応じて入力判別器
13が切替器15の入力を制御電圧回路17からAGC
回路14の出力に切り替えたときに生じる出力のレベル
変動が定常状態に落ちつくのに十分な時間に設定するこ
とで、前記した遅延による作用効果を確実なものとする
ことができる。
【0017】
【発明の効果】以上説明したように本発明は、可変利得
増幅器の制御電圧として、AGC回路の制御電圧と、利
得が最小になるように設定された制御電圧回路の制御電
圧とを入力レベルに基づいて切替選択するように構成
し、入力信号レベルが設定値以下、又は断になった場合
に、制御電圧回路の制御電圧を選択して利得を最小にし
ているので、入力信号レベルが復帰してAGC回路の制
御電圧に復帰された時に、可変利得増幅器の利得は最小
状態にあるため、可変利得増幅器の過渡応答による過大
出力信号を抑制し、隣接キャリア干渉を防止することが
できる。
増幅器の制御電圧として、AGC回路の制御電圧と、利
得が最小になるように設定された制御電圧回路の制御電
圧とを入力レベルに基づいて切替選択するように構成
し、入力信号レベルが設定値以下、又は断になった場合
に、制御電圧回路の制御電圧を選択して利得を最小にし
ているので、入力信号レベルが復帰してAGC回路の制
御電圧に復帰された時に、可変利得増幅器の利得は最小
状態にあるため、可変利得増幅器の過渡応答による過大
出力信号を抑制し、隣接キャリア干渉を防止することが
できる。
【0018】また、切替経路内に遅延回路が設けられて
いるため、選択されたAGC回路の制御電圧が可変利得
増幅器に入力される際に遅延が生じるため、可変利得増
幅器の利得が瞬時に増大されることはなく、入力信号レ
ベルの増大にかかわらず、前記した過大出力信号を抑制
し、隣接キャリア干渉を確実に防止することができる。
さらに、複数の可変利得増幅器に対して1つの制御電圧
回路が設けられるのみであるため、回路が簡素化でき、
低コストの非再生局用マルチキャリアAGC方式が提供
できる。
いるため、選択されたAGC回路の制御電圧が可変利得
増幅器に入力される際に遅延が生じるため、可変利得増
幅器の利得が瞬時に増大されることはなく、入力信号レ
ベルの増大にかかわらず、前記した過大出力信号を抑制
し、隣接キャリア干渉を確実に防止することができる。
さらに、複数の可変利得増幅器に対して1つの制御電圧
回路が設けられるのみであるため、回路が簡素化でき、
低コストの非再生局用マルチキャリアAGC方式が提供
できる。
【図1】本発明の実施形態の全体構成を示すブロック図
である。
である。
【図2】図1の構成の内部構成を示すブロック図であ
る。
る。
【図3】遅延回路における時定数を説明するための図で
ある。
ある。
【図4】従来のAGC方式の一例を示すブロック図であ
る。
る。
1 入力アンテナ 2 受信機 3 ハイブリッド 4A,4B,4C キャリア増幅部 5 ハイブリッド 6 送信機 7 送信アンテナ 11 帯域通過ろ波器 12 可変利得増幅器 13 入力判別器 14 AGC回路 15 切替器 16 遅延回路 17 制御電圧回路
Claims (4)
- 【請求項1】 入力される信号を可変利得増幅器により
利得制御する非再生局用マルチキャリア自動利得制御方
式において、前記入力される信号のレベルを検出して所
定レベルよりも高いか否かを判別する入力判別器と、前
記可変利得増幅器の出力レベルを所定レベルに制御する
ための制御電圧を出力する自動利得制御回路と、前記可
変利得増幅器の出力レベルを最小レベルに制御するため
の制御電圧を出力する制御電圧回路と、前記入力判別器
の判別結果に基づいて前記可変利得増幅器の制御電圧と
して前記自動利得制御回路または制御電圧回路の制御電
圧を切替選択する切替器とを備え、入力される信号が設
定レベルよりも低下されたときに前記制御電圧回路の制
御電圧を選択するように構成したことを特徴とする非再
生局用マルチキャリア自動利得制御方式。 - 【請求項2】 切替器には、少なくとも自動利得制御回
路から出力される制御電圧を一定時間だけ遅延させて可
変利得増幅器に入力させるための遅延回路が設けられる
請求項1の非再生局用マルチキャリア自動利得制御方
式。 - 【請求項3】 遅延回路の遅延時間は、可変利得増幅器
の制御電圧として制御電圧回路から自動利得制御回路の
制御電圧を切り替えたときに、可変利得増幅器の出力変
動が定常状態に安定するのに必要とされる時間である請
求項2の非再生局用マルチキャリア自動利得制御方式。 - 【請求項4】 複数個の可変利得増幅器が複数のキャリ
ア信号に対応して設けられ、これら複数の可変利得増幅
器に対してそれぞれ個別に入力判別器、自動利得制御回
路、切替器が設けられ、前記複数の可変利得増幅器に対
して共通に1つの制御電圧回路が設けられる請求項1な
いし3のいずれかの非再生局用マルチキャリア自動利得
制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13452496A JPH09321676A (ja) | 1996-05-29 | 1996-05-29 | 非再生局用マルチキャリア自動利得制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13452496A JPH09321676A (ja) | 1996-05-29 | 1996-05-29 | 非再生局用マルチキャリア自動利得制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09321676A true JPH09321676A (ja) | 1997-12-12 |
Family
ID=15130345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13452496A Pending JPH09321676A (ja) | 1996-05-29 | 1996-05-29 | 非再生局用マルチキャリア自動利得制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09321676A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1317107A1 (en) * | 2001-11-30 | 2003-06-04 | Motorola, Inc. | Power amplifier transient compensation in OFDM systems |
EP1207664A3 (en) * | 2000-11-16 | 2005-08-03 | Pioneer Corporation | Gain control in an OFDM receiver |
-
1996
- 1996-05-29 JP JP13452496A patent/JPH09321676A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1207664A3 (en) * | 2000-11-16 | 2005-08-03 | Pioneer Corporation | Gain control in an OFDM receiver |
EP1317107A1 (en) * | 2001-11-30 | 2003-06-04 | Motorola, Inc. | Power amplifier transient compensation in OFDM systems |
WO2003047195A1 (en) * | 2001-11-30 | 2003-06-05 | Motorola Inc | Power amplifier transient compensation in ofdm systems |
KR100922705B1 (ko) * | 2001-11-30 | 2009-10-22 | 프리스케일 세미컨덕터, 인크. | Ofdm 시스템들의 전력 증폭기 과도상태 보상 |
US7706758B2 (en) | 2001-11-30 | 2010-04-27 | Freescale Semiconductor, Inc. | Controlling power supply between a voltage generator, a load and a rechargeable battery |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5184349A (en) | Amplitude control of a burst signal in a receiver | |
US5465408A (en) | AGC circuit for operating in accordance with the nature of the interference signal and method for controlling this circuit | |
US6285863B1 (en) | System and method for providing automatic gain control with high dynamic range | |
US5450035A (en) | Automatic gain control apparatus | |
US6311047B1 (en) | Gain control method and circuit | |
KR20030067687A (ko) | 무선 수신기 | |
EP0594153B1 (en) | Power control circuit for a digital radio telephone | |
US6201440B1 (en) | Power amplifier and control circuit thereof | |
JPH09321676A (ja) | 非再生局用マルチキャリア自動利得制御方式 | |
EP0567546B1 (en) | Amplitude control of a burst signal in a receiver | |
US5548799A (en) | Mobile communication system having a control for limiting the number of carriers based on the level of intermodulation distortion | |
JP2000124818A (ja) | 無線送信装置 | |
KR20020012297A (ko) | 수신 안테나 간의 스위칭을 위한 회로 | |
JPH0613921A (ja) | Amチューナ | |
JP3970404B2 (ja) | 通信システム | |
JP2993097B2 (ja) | 自動利得制御方式 | |
JPH0410817A (ja) | アンテナ切り換えダイバーシチ受信装置 | |
JP4050212B2 (ja) | 信号受信装置 | |
JP2964929B2 (ja) | スペースダイバーシティ合成方式 | |
JPH08316757A (ja) | 自動利得制御方式 | |
JP3504080B2 (ja) | バースト信号受信装置 | |
JP2671874B2 (ja) | 受信スケルチ制御回路 | |
JPH05315978A (ja) | 自動利得制御回路 | |
KR100454962B1 (ko) | 이동통신시스템 수신기의 자동이득제어 장치 | |
JP4150113B2 (ja) | 自動チャンネルプリセット方法および装置および記録媒体 |