[go: up one dir, main page]

JPH09321312A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH09321312A
JPH09321312A JP8153098A JP15309896A JPH09321312A JP H09321312 A JPH09321312 A JP H09321312A JP 8153098 A JP8153098 A JP 8153098A JP 15309896 A JP15309896 A JP 15309896A JP H09321312 A JPH09321312 A JP H09321312A
Authority
JP
Japan
Prior art keywords
film
anodic oxide
forming
mask
anodizable material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8153098A
Other languages
Japanese (ja)
Inventor
Naoaki Yamaguchi
直明 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP8153098A priority Critical patent/JPH09321312A/en
Publication of JPH09321312A publication Critical patent/JPH09321312A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve the production yield of a thin film transistor having a light doped drain(LDD) region. SOLUTION: An anodic oxidation film 305 having a compact structure is formed on the surface of an Al film 304 and wet etched, using a resist mask 300. This results in a horizontal etching proceeding as shown by a distance 308 and the film 305 having a compact structure remains extruding from a pattern. The extruded film 307 is removed before etching a silicon oxide film 303. This avoids the influence of the etching of the silicon oxide film 303.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本明細書で開示する発明は、
薄膜トランジスタ作製工程に関する。
TECHNICAL FIELD [0001] The invention disclosed in the present specification is:
The present invention relates to a thin film transistor manufacturing process.

【0002】[0002]

【従来の技術】ガラス基板や石英基板上に形成される薄
膜トランジスタが知られている。この薄膜トランジスタ
は、アクティブマトリクス型の液晶装置や各種半導体集
積回路に利用することが考えられている。
2. Description of the Related Art A thin film transistor formed on a glass substrate or a quartz substrate is known. It is considered that the thin film transistor is used in an active matrix type liquid crystal device and various semiconductor integrated circuits.

【0003】一般に薄膜トランジスタは、その結晶性の
不完全さから、劣化が顕著であり、またOFF電流値が
大きいという問題がある。
In general, a thin film transistor has a problem that its crystallinity is incomplete, so that it is significantly deteriorated and the OFF current value is large.

【0004】これらの問題は、ソース/ドレイン領域
(特にドレイン領域)とチャネル形成領域との境界付近
における強電界に起因する。そこで、この強電界を緩和
させることで、上記の問題を解決する構成が知られてい
る。
These problems are caused by a strong electric field near the boundary between the source / drain region (particularly the drain region) and the channel formation region. Therefore, a configuration is known in which the above-mentioned problems are solved by relaxing this strong electric field.

【0005】このような構成として、LDD(ライトド
ープドレイン)領域やオフセットゲイト領域を配置する
構成が知られている。
As such a structure, a structure in which an LDD (lightly doped drain) region and an offset gate region are arranged is known.

【0006】上記LDD領域を自己整合的に形成する方
法として、特開平7−169974号公報に記載された
構成が知られている。
As a method of forming the LDD region in a self-aligned manner, the structure described in Japanese Patent Laid-Open No. 169974/1995 is known.

【0007】図3に上記公報に記載されたLDD領域を
配置した薄膜トランジスタの作製工程を示す。まず、ガ
ラス基板101上に下地酸化膜102として厚さ100
0〜3000Åの酸化珪素膜を形成する。
FIG. 3 shows a manufacturing process of the thin film transistor in which the LDD region described in the above publication is arranged. First, a thickness of 100 is formed as a base oxide film 102 on a glass substrate 101.
A silicon oxide film of 0 to 3000 Å is formed.

【0008】次にプラズマCVD法やLPCVD法によ
って非晶質珪素膜を500Åの厚さに成膜する。そして
加熱処理またはレーザー光の照射により、この非晶質珪
素膜を結晶性珪素膜に変成する。
Next, an amorphous silicon film is formed to a thickness of 500Å by plasma CVD method or LPCVD method. Then, the amorphous silicon film is transformed into a crystalline silicon film by heat treatment or laser light irradiation.

【0009】そして得られた結晶性珪素膜をパターニン
グすることにより、薄膜トランジスタの活性層を形成す
る。さらに、スパッタ法によって厚さ700〜1500
Åの酸化珪素膜104を形成する。
By patterning the obtained crystalline silicon film, an active layer of a thin film transistor is formed. Further, the thickness is 700 to 1500 by the sputtering method.
A Å silicon oxide film 104 is formed.

【0010】次に酸化珪素膜104上に図示しないアル
ミニウム膜をスパッタ法によって形成する。さらに図示
しない緻密な極薄い陽極酸化膜を形成する。この陽極酸
化膜は後に配置されるレジストマスクの密着性を高める
効果を有している。
Next, an aluminum film (not shown) is formed on the silicon oxide film 104 by a sputtering method. Further, a dense ultrathin anodic oxide film (not shown) is formed. This anodic oxide film has the effect of enhancing the adhesiveness of the resist mask to be arranged later.

【0011】そして、レジストマスク106を配置して
このアルミニウム膜をパターニングする。こうしてゲイ
ト電極の基となるパターン105を形成する。こうして
図3(A)に示す状態を得る。
Then, a resist mask 106 is arranged and the aluminum film is patterned. In this way, the pattern 105 serving as the base of the gate electrode is formed. Thus, the state shown in FIG. 3A is obtained.

【0012】次にアルミニウムでなるパターン103に
電解液中で電流を通じて陽極酸化を行う。この工程で5
000Åの陽極酸化物107を形成する。この陽極酸化
物(膜と呼ぶことは適当でない)は、多孔質状の膜質を
有したものとする。こうして図3(B)に示す状態を得
る。
Next, the pattern 103 made of aluminum is anodized by passing an electric current in an electrolytic solution. 5 in this step
A 000Å anodic oxide 107 is formed. This anodic oxide (which is not appropriate to call a film) has a porous film quality. Thus, the state shown in FIG. 3B is obtained.

【0013】その後、ドライエッチング法によって酸化
珪素膜104をエッチングする。そしてレジストマスク
106を除去する。こうして図3(C)に示す状態を得
る。この状態において、104’で示されるのが残存し
た酸化珪素膜である。
After that, the silicon oxide film 104 is etched by a dry etching method. Then, the resist mask 106 is removed. Thus, the state shown in FIG. 3C is obtained. In this state, the remaining silicon oxide film is denoted by 104 '.

【0014】次に、再び電解溶液中において、ゲイト電
極に電流を印加する。この工程は、緻密な膜質を有する
陽極酸化膜を形成する条件で行う。この結果、108で
示される緻密な膜質を有する陽極酸化膜が形成される。
Next, an electric current is applied to the gate electrode again in the electrolytic solution. This step is performed under the condition that an anodic oxide film having a dense film quality is formed. As a result, an anodized film 108 having a dense film quality is formed.

【0015】この工程においては、電解溶液が多孔質状
の陽極酸化物107の内部に侵入するので、108で示
されるような状態で緻密な膜質を有する陽極酸化膜が形
成される。こうして図3(D)に示すような状態を得
る。
In this step, since the electrolytic solution penetrates into the porous anodic oxide 107, an anodized film having a dense film quality is formed in the state shown by 108. Thus, the state as shown in FIG. 3D is obtained.

【0016】次に多孔質状の陽極酸化物107を除去す
る。そして、P(燐)イオンの注入を行う。この工程に
おいては、残存した酸化珪素膜の形状の関係で、111
及び112で示される領域に低濃度不純物領域が形成さ
れる。この低濃度不純物領域の長さは(D)のyで示さ
れる距離となる。
Next, the porous anodic oxide 107 is removed. Then, P (phosphorus) ion implantation is performed. In this step, due to the shape of the remaining silicon oxide film, 111
And 112 form low-concentration impurity regions. The length of this low-concentration impurity region is the distance indicated by y in (D).

【0017】即ち、110及び113の領域がソース及
びドレイン領域となる条件でPイオンの注入を行うと、
酸化珪素膜104' が存在する関係で、110及び11
3の領域に比較して、111及び112の領域にはより
低濃度に不純物が注入されることになる。
That is, when P ions are implanted under the condition that the regions 110 and 113 become the source and drain regions,
Due to the presence of the silicon oxide film 104 ′, 110 and 11
As compared with the region of 3, the regions of 111 and 112 are implanted with impurities at a lower concentration.

【0018】ここで、ドレイン領域113側に形成され
る低濃度不純物領域112がLDD(ライトドープドレ
イン)領域となる。
Here, the low concentration impurity region 112 formed on the drain region 113 side becomes an LDD (lightly doped drain) region.

【0019】Pイオンの注入が終了したら、レーザー光
の照射を行い注入された不純物の活性化とイオンの注入
により損傷した領域のアニールを行う。
After the implantation of P ions is completed, laser light is irradiated to activate the implanted impurities and anneal the region damaged by the implantation of ions.

【0020】こうして、ソース領域110、低濃度不純
物領域111と112(LDD領域)、ドレイン領域1
13を形成する。(図3(E))
Thus, the source region 110, the low concentration impurity regions 111 and 112 (LDD regions), and the drain region 1 are formed.
13 is formed. (FIG. 3 (E))

【0021】次に層間絶縁膜114を形成し、さらにソ
ース電極115とドレイン電極116を形成する。こう
して自己整合的に形成されたLDD領域を備えた薄膜ト
ランジスタが得られる。(図3(F))
Next, an interlayer insulating film 114 is formed, and then a source electrode 115 and a drain electrode 116 are formed. Thus, a thin film transistor having an LDD region formed in a self-aligned manner is obtained. (FIG. 3 (F))

【0022】以上に示した工程は、多孔質状の陽極酸化
物107の成長距離でもって、自己整合的にyで示され
る距離を有するLDD領域112を形成することができ
ることが特徴である。
The steps described above are characterized in that the LDD region 112 having a distance indicated by y can be formed in a self-aligned manner with the growth distance of the porous anodic oxide 107.

【0023】[0023]

【発明が解決しようとする課題】図3に示すような作製
工程で得られる薄膜トランジスタを作製すると、実際に
が以下に示すような問題が生じる。図4に実際の作製工
程の状態を示す。
When a thin film transistor obtained by the manufacturing process shown in FIG. 3 is manufactured, the following problems actually occur. FIG. 4 shows the state of the actual manufacturing process.

【0024】先ず図4(A)に示すように、ガラス基板
上に図示しない下地膜を形成し、さらに結晶性珪素膜で
なる活性層202を形成する。そしてゲイト絶縁膜とし
て機能する酸化珪素膜203を形成する。
First, as shown in FIG. 4A, a base film (not shown) is formed on a glass substrate, and then an active layer 202 made of a crystalline silicon film is formed. Then, a silicon oxide film 203 which functions as a gate insulating film is formed.

【0025】さらにアルミニウム膜204を形成し、そ
の表面に緻密な膜質を有する極薄い陽極酸化膜205を
形成する。(図4(A))
Further, an aluminum film 204 is formed, and an extremely thin anodic oxide film 205 having a dense film quality is formed on the surface thereof. (Fig. 4 (A))

【0026】次にレジストマスク200を配置し、ウェ
ットエッチング法によってアルミニウム膜204のパタ
ーニングを行う。
Next, the resist mask 200 is arranged, and the aluminum film 204 is patterned by the wet etching method.

【0027】この際、ほぼ等方的なエッチングが進行す
るウェットエッチングの特性から、208で示される距
離(この距離はアルミニウム膜204の膜厚とほぼ同じ
となる)でもって水平方向にもエッチングが進行する。
(図4(B))
At this time, due to the characteristic of wet etching in which substantially isotropic etching proceeds, etching is performed in the horizontal direction at a distance indicated by 208 (this distance is almost the same as the thickness of the aluminum film 204). proceed.
(FIG. 4 (B))

【0028】また、アルミニウムをエッチングするエッ
チャントでは酸化アルミニウムはほとんどエッチングさ
れないので、207で示されるように緻密な膜質を有す
る陽極酸化膜はひさし状に残存する。
Further, since the aluminum oxide is hardly etched by the etchant for etching aluminum, the anodic oxide film having a dense film quality as indicated by 207 remains like an eaves.

【0029】次に多孔質状の陽極酸化膜を形成する条件
で陽極酸化を行うことで、多孔質状の陽極酸化物210
が形成される。(図4(C))
Next, anodic oxidation is performed under the conditions for forming a porous anodic oxide film, whereby the porous anodic oxide 210 is formed.
Is formed. (FIG. 4 (C))

【0030】次にレジストマスク200を除去し、緻密
な膜質を有する陽極酸化条件によって陽極酸化膜を形成
する。この工程においては、212で示される陽極酸化
膜が形成される。(図4(D))
Next, the resist mask 200 is removed, and an anodized film is formed under the anodizing condition having a dense film quality. In this step, an anodic oxide film indicated by 212 is formed. (FIG. 4 (D))

【0031】この陽極酸化は、多孔質状の陽極酸化物2
10中に電解溶液が侵入するので、211で示されるア
ルミニウムパターン(ゲイト電極となる)の周囲表面に
陽極酸化膜212が形成された状態となる。
This anodic oxidation is a porous anodic oxide 2
Since the electrolytic solution penetrates into 10, the anodic oxide film 212 is formed on the peripheral surface of the aluminum pattern (to be the gate electrode) indicated by 211.

【0032】またこの緻密な膜質を有する陽極酸化膜2
12は極薄い緻密な膜質を有する陽極酸化膜207と一
体化してしまう。
The anodic oxide film 2 having this dense film quality
12 is integrated with the anodic oxide film 207 having an extremely thin and dense film quality.

【0033】こうして図4(D)に示す状態を得る。次
に酸化珪素膜203のエッチングを行う。この際、20
7で示される緻密な膜質を有する陽極酸化膜がひさし状
に残存している。従って、予定よりも大きな範囲で酸化
珪素膜213が残存してしまう。
Thus, the state shown in FIG. 4D is obtained. Next, the silicon oxide film 203 is etched. At this time, 20
The anodic oxide film having a dense film quality shown by 7 remains in an eaves shape. Therefore, the silicon oxide film 213 remains in a range larger than expected.

【0034】そして設計値とは異なった寸法で低濃度不
純物領域(LDD領域)が形成されてしまう。
Then, a low concentration impurity region (LDD region) is formed with a size different from the design value.

【0035】ひさし状に残存する陽極酸化膜は、薄いの
で、その存在が確かなものでない。従って、上記の状態
は、作製工程を不安定にし、また作製歩留りを下げる要
因となる。
Since the anodic oxide film remaining in the shape of an eaves is thin, its existence is not certain. Therefore, the above state becomes a factor that makes the manufacturing process unstable and lowers the manufacturing yield.

【0036】特に低濃度不純物領域の寸法のバラツキ
は、薄膜トランジスタの動作に大きな影響を与える。
In particular, the variation in the size of the low concentration impurity region has a great influence on the operation of the thin film transistor.

【0037】本明細書で開示する発明は、高い再現性で
もってLDD領域を得られる技術を提供することいを課
題とする。
An object of the invention disclosed in this specification is to provide a technique capable of obtaining an LDD region with high reproducibility.

【0038】[0038]

【課題を解決するための手段】本明細書で開示する発明
の一つは、図1にその作製工程を示すように、ゲイト絶
縁膜303上に陽極酸化可能な材料でなる膜304(図
1の場合はアルミニウム膜)を成膜する工程(図1
(A))と、前記膜上に陽極酸化膜305を形成する工
程と、前記陽極酸化可能な材料でなる膜上にマスク30
6を配置し、等方性のエッチング方法を用いて前記陽極
酸化可能な材料をパターニングする工程(図1(B))
と、を有し、前記パターニングを行う工程(図1
(B))において、前記陽極酸化膜307はパターニン
グされた陽極酸化可能な材料でなる膜のパターン306
からはみ出して前記マスク300下に残存し、前記マス
ク下に残存した陽極酸化膜を除去する工程(図1
(C))を有することを特徴とする。
One of the inventions disclosed in this specification is, as shown in the manufacturing process of FIG. 1, a film 304 (FIG. 1) made of a material capable of anodizing on a gate insulating film 303. In the case of, the step of forming an aluminum film (FIG. 1
(A)), a step of forming an anodized film 305 on the film, and a mask 30 on the film made of the anodizable material.
6 is arranged and the anodizable material is patterned using an isotropic etching method (FIG. 1B).
And a step of performing the patterning (see FIG. 1).
In (B)), the anodic oxide film 307 is a film pattern 306 made of a patterned anodizable material.
A step of removing the anodic oxide film that protrudes and remains under the mask 300 and remains under the mask (FIG. 1).
(C)).

【0039】他の発明の構成は、図1にその作製工程を
示すように、ゲイト絶縁膜303上に陽極酸化可能な材
料でなる膜304を成膜する工程(図1(A)と、前記
膜上に陽極酸化膜(図1(A))を形成する工程と、前
記陽極酸化可能な材料でなる膜上にマスク300を配置
し、等方性のエッチング方法を用いて前記陽極酸化可能
な材料をパターニングする工程(図1(B))と、前記
マスクを除去する工程(図1(E))と、を有し、前記
パターニングが行われる工程において、陽極酸化膜30
7は陽極酸化可能な材料でなる膜のパターン306から
はみ出して前記マスク300下に残存し、前記マスクを
除去する前に前記マスク下に残存している陽極酸化膜を
除去する工程(図1(C))を有することを特徴とす
る。
According to another structure of the invention, as shown in the manufacturing process of FIG. 1, a step of forming a film 304 made of an anodizable material on the gate insulating film 303 (FIG. 1A), A step of forming an anodic oxide film (FIG. 1A) on the film, a mask 300 is placed on the film made of the anodizable material, and the anodization can be performed using an isotropic etching method. The step of patterning a material (FIG. 1B) and the step of removing the mask (FIG. 1E) are performed, and in the step of performing the patterning, the anodic oxide film 30 is formed.
7 is a step of protruding from the film pattern 306 made of an anodizable material and remaining under the mask 300, and removing the anodic oxide film remaining under the mask before removing the mask (FIG. 1 ( C)).

【0040】他の発明の構成は、図1にその作製工程を
示すように、ゲイト絶縁膜303上に陽極酸化可能な材
料でなる膜304を成膜する工程(図1(A))と、前
記膜304上に緻密な膜質を有する陽極酸化膜305を
形成する工程(図1(A))と、前記陽極酸化可能な材
料でなる膜305上にマスク306を配置し、等方性の
エッチング方法を用いて前記陽極酸化可能な材料をパタ
ーニングする工程(図1(B))と、前記多孔質状の陽
極酸化物の外側にはみ出て存在する緻密な膜質を有する
陽極酸化膜307を除去する工程(図1(C))と、前
記パターニング工程において得られたパターンの側面に
多孔質状を有する陽極酸化物310を選択的に形成する
工程(図1(D))と、を有することを特徴とする。
In the structure of another invention, as shown in the manufacturing process of FIG. 1, a step of forming a film 304 made of an anodizable material on the gate insulating film 303 (FIG. 1A), A step of forming an anodized film 305 having a dense film quality on the film 304 (FIG. 1A), a mask 306 is placed on the film 305 made of the anodizable material, and isotropic etching is performed. Patterning the anodizable material using a method (FIG. 1 (B)), and removing the anodic oxide film 307 having a dense film quality that exists outside the porous anodic oxide. A step (FIG. 1C) and a step (FIG. 1D) of selectively forming a porous anodic oxide 310 on the side surface of the pattern obtained in the patterning step. Characterize.

【0041】他の発明の構成は、図1にその具体的な作
製工程を示すように、活性層302を覆ってゲイト絶縁
膜303を成膜する工程(図1(A))と、ゲイト絶縁
膜303上に陽極酸化可能な材料でなる膜304を成膜
する工程(図1(A)と、前記膜304上に緻密な膜質
を有する陽極酸化膜305を形成する工程(図1
(A))と、前記陽極酸化可能な材料でなる膜304上
にマスク300を配置し、等方性のエッチング方法を用
いて前記陽極酸化可能な材料をパターニングする工程
(図1(B))と、前記多孔質状の陽極酸化物の外側に
はみ出て存在する緻密な膜質を有する陽極酸化膜307
を除去する工程(図1(C))と、前記パターニングに
よって得られたパターンの側面に多孔質状を有する陽極
酸化物310を選択的に形成する工程(図1(D))
と、前記マスクを除去する工程(図1(E))と、露呈
しているゲイト絶縁膜を除去する工程(図1(F))
と、多孔質状を有する陽極酸化膜310を除去する工程
(図2(A))と、活性層に対して不純物イオンの注入
を行う工程(図2(A))と、を有することを特徴とす
る。
In the structure of another invention, as shown in a specific manufacturing process in FIG. 1, a step of forming a gate insulating film 303 to cover the active layer 302 (FIG. 1A) and a gate insulating film. A step of forming a film 304 made of an anodizable material on the film 303 (FIG. 1A) and a step of forming an anodized film 305 having a dense film quality on the film 304 (FIG. 1).
(A)) and a step of disposing a mask 300 on the film 304 made of the anodizable material and patterning the anodizable material using an isotropic etching method (FIG. 1B). And an anodic oxide film 307 having a dense film quality that exists outside the porous anodic oxide.
(FIG. 1C) and a step of selectively forming a porous anodic oxide 310 on the side surface of the pattern obtained by the patterning (FIG. 1D).
And a step of removing the mask (FIG. 1E) and a step of removing the exposed gate insulating film (FIG. 1F).
And a step of removing the porous anodic oxide film 310 (FIG. 2A) and a step of implanting impurity ions into the active layer (FIG. 2A). And

【0042】上記構成において、不純物イオンの注入を
行うことにより、(図2(A)の工程) 残存した陽極酸化可能な材料でなるパターン311下の
活性層中にチャネル形成領域316が形成され、多孔質
状の陽極酸化物が存在していた部分310下の活性層中
にソース及びドレイン領域よりも低濃度に不純物が添加
された低濃度不純物領域(LDD領域)315及び31
7が形成される。
In the above structure, by implanting impurity ions (step of FIG. 2A), a channel formation region 316 is formed in the active layer below the pattern 311 made of the remaining anodizable material. Low-concentration impurity regions (LDD regions) 315 and 31 in which an impurity is added to the active layer below the portion 310 where the porous anodic oxide was present in a concentration lower than that of the source and drain regions.
7 is formed.

【0043】[0043]

【実施例】【Example】

〔実施例1〕図1及び図2に本実施例の薄膜トランジス
タの作製工程を示す。先ずガラス基板301上に図示し
ない下地膜を成膜する。ここでは下地膜として3000
Å厚の酸化珪素膜を成膜する。成膜方法は、スパッタリ
ング法を用いる。なお、基板としては、石英基板を利用
するのでもよい。
[Embodiment 1] FIGS. 1 and 2 show a manufacturing process of a thin film transistor of this embodiment. First, a base film (not shown) is formed on the glass substrate 301. Here, as the base film, 3000
Å A thick silicon oxide film is formed. As a film forming method, a sputtering method is used. A quartz substrate may be used as the substrate.

【0044】次に図示しない非晶質珪素膜を減圧熱CV
D法で500Åの厚さに成膜する。さらにレーザー光の
照射を行うことにより、この非晶質珪素膜を結晶化さ
せ、結晶性珪素膜に変成する。レーザー光はKrFエキ
シマレーザー(波長248nm)を利用する。
Next, the amorphous silicon film (not shown) is subjected to decompression heat CV.
A film is formed to a thickness of 500Å by the D method. By further irradiating with laser light, this amorphous silicon film is crystallized and transformed into a crystalline silicon film. The laser light uses a KrF excimer laser (wavelength 248 nm).

【0045】結晶性珪素膜を得たら、パターニングを施
すことにより、薄膜トランジスタの活性層となる島状の
パターン302を形成する。(図1(A))
After the crystalline silicon film is obtained, patterning is performed to form an island-shaped pattern 302 which will be the active layer of the thin film transistor. (Fig. 1 (A))

【0046】次にゲイト絶縁膜および低濃度不純物領域
(LDD領域)を形成する際に利用される酸化珪素膜3
03を成膜する。成膜方法はプラズマCVD法を用い
る。酸化珪素膜303の膜厚は3000Åとする。
Next, the silicon oxide film 3 used when forming the gate insulating film and the low concentration impurity region (LDD region).
03 is formed. As a film forming method, a plasma CVD method is used. The thickness of the silicon oxide film 303 is 3000 Å.

【0047】さらに酸化珪素膜303上に後にゲイト電
極を構成することとなるアルミニウム膜304を成膜す
る。成膜方法はスパッタ法を利用する。また厚さは40
00Åとする。
Further, an aluminum film 304 which will later become a gate electrode is formed on the silicon oxide film 303. A sputtering method is used as a film forming method. The thickness is 40
00 °.

【0048】このアルミニウム膜中には、スカンジウム
を0.18重量%含有させる。これは、後の工程(特に加熱
が行われてしまうような工程)においてヒロックやウィ
スカーが形成されてしまうことを抑制するためである。
0.18% by weight of scandium is contained in this aluminum film. This is to prevent hillocks and whiskers from being formed in a subsequent step (particularly, a step in which heating is performed).

【0049】ヒロックやウィスカーというのは、アルミ
ニウムの異常成長により形成される針状あるいは刺状の
突起物のことである。
Hillocks and whiskers are needle-like or stab-like protrusions formed by abnormal growth of aluminum.

【0050】アルミニウム膜304を成膜したら、緻密
な陽極酸化膜を形成する条件で厚さ100Åの陽極酸化
膜305を形成する。(図1(A))
After forming the aluminum film 304, the anodic oxide film 305 having a thickness of 100 Å is formed under the condition of forming a dense anodic oxide film. (Fig. 1 (A))

【0051】ここでの陽極酸化は、電解溶液として3%
の酒石酸を含んだレチレングルコール溶液をアンモニア
水で中和したものを用いる。陽極酸化に当たっては、こ
の電解溶液中において、アルミニウム膜304を陽極、
白金を陰極として、両電極間に電流を流す。膜厚の制御
は、印加電圧によって行うことができる。
The anodic oxidation here is 3% as an electrolytic solution.
The solution obtained by neutralizing the retylene glycol solution containing tartaric acid in Example 1 with ammonia water is used. In the anodic oxidation, the aluminum film 304 is used as an anode in the electrolytic solution.
Platinum is used as a cathode and an electric current is passed between both electrodes. The film thickness can be controlled by the applied voltage.

【0052】ここで形成される陽極酸化膜305は、緻
密な膜質を有している。この陽極酸化膜305は、後に
アルミニウム膜304上に配置されるレジストマスクの
密着性を向上させるために必要とされる。また、後に行
われる多孔質状の陽極酸化物の形成の際に、その成長が
ゲイト電極の側面のみおいて進行するように、アルミニ
ウムパターンの上面をマスクする機能を有している。
The anodic oxide film 305 formed here has a dense film quality. The anodic oxide film 305 is required to improve the adhesiveness of the resist mask to be subsequently placed on the aluminum film 304. Further, it has a function of masking the upper surface of the aluminum pattern so that the growth proceeds only on the side surface of the gate electrode when the porous anodic oxide is formed later.

【0053】このようにして図1(A)に示す状態を得
る。次にレジストマスク300を配置する。そして、ウ
ェットエッチング法により306で示されるパターンを
形成する。
Thus, the state shown in FIG. 1A is obtained. Next, the resist mask 300 is arranged. Then, a pattern indicated by 306 is formed by the wet etching method.

【0054】ここではエッチャントとして、まず、クロ
ム混酸を用いて陽極酸化膜305をエッチングし、次に
アルミ混酸を用いてアルミニウムのエッチングを行う。
Here, as an etchant, first, the anodic oxide film 305 is etched using chromium mixed acid, and then aluminum is etched using aluminum mixed acid.

【0055】クロム混酸は、後述するアルミ混酸に酸化
クロムを純粋に溶かしたものを混ぜたものである。
The chromium mixed acid is a mixture of aluminum mixed acid described later in which chromium oxide is purely dissolved.

【0056】アルミ混酸とは、硝酸、酢酸、リン酸、水
を混合した溶液であり、アルミニウムを選択的にエッチ
ングする能力を有している。
The aluminum mixed acid is a solution in which nitric acid, acetic acid, phosphoric acid, and water are mixed, and has the ability to selectively etch aluminum.

【0057】ここでのエッチングは、等方性のエッチン
グである。上記ウェットエッチング以外の方法として
は、等方性のドライエッチングを利用することができ
る。
The etching here is isotropic etching. As a method other than the wet etching, isotropic dry etching can be used.

【0058】上記のアルミ混酸を用いたエッチングを行
うと、アルミニウム膜は水平方向にもエッチングされ
る。この水平方向へのエッチングの進行距離308は、
アルミニウム膜304の膜厚309程度となる。
When the above etching using aluminum mixed acid is performed, the aluminum film is also etched in the horizontal direction. The traveling distance 308 of the etching in the horizontal direction is
The film thickness of the aluminum film 304 is about 309.

【0059】本実施例においては、アルミニウム膜30
4の膜厚(309で示される)が4000Åであるの
で、308で示される距離も概略4000Åとなる。
In this embodiment, the aluminum film 30 is used.
Since the film thickness of 4 (indicated by 309) is 4000Å, the distance indicated by 308 is also approximately 4000Å.

【0060】この際、緻密な膜質を有する陽極酸化膜3
05は、307で示されるような形状で残存する。こう
して図1(B)に示す状態を得る。
At this time, the anodic oxide film 3 having a dense film quality
05 remains in the shape as shown at 307. Thus, the state shown in FIG. 1B is obtained.

【0061】図1(B)に示す状態を得たら、アルミニ
ウムパターン306からはみ出た緻密な膜質を有する陽
極酸化膜307を除去する。ここでは、エッチャントと
してクロム混酸を利用したウェットエッチングを行う。
After obtaining the state shown in FIG. 1B, the anodic oxide film 307 having a dense film quality and protruding from the aluminum pattern 306 is removed. Here, wet etching using chromium mixed acid as an etchant is performed.

【0062】この工程において、陽極酸化膜307のア
ルミニウムパターン306からはみ出たひさし状の部分
が除去される。そして301で示されるように極薄い陽
極酸化膜が残存する。(図1(C))
In this step, the canopy-like portion of the anodic oxide film 307 that protrudes from the aluminum pattern 306 is removed. Then, as indicated by 301, an extremely thin anodic oxide film remains. (Fig. 1 (C))

【0063】クロム混酸は、純水にクロム酸(CrO
3 )を溶かしたものをアルミ混酸に加えたものである。
このエッチャントは、酸化アルミニウムを選択的にエッ
チングする能力を有している。なお、アルミニウムに対
しては、その表面に不動態膜を形成するので、ほとんど
エッチングは進行しない。
Chromium mixed acid is a mixture of chromic acid (CrO) in pure water.
It is a mixture of 3 ) and aluminum mixed acid.
This etchant has the ability to selectively etch aluminum oxide. In addition, since a passivation film is formed on the surface of aluminum, etching hardly progresses.

【0064】次に多孔質状の陽極酸化物310を形成す
る。この工程は、電解溶液として3%のシュウ酸水溶液
を用いて行う。陽極酸化物310の成長距離は、陽極酸
化時間によって制御することができる。(図1(D))
Next, a porous anodic oxide 310 is formed. This step is performed using a 3% oxalic acid aqueous solution as an electrolytic solution. The growth distance of the anodic oxide 310 can be controlled by the anodic oxidation time. (Fig. 1 (D))

【0065】ここでは、陽極酸化物310の成長距離を
5000Åとする。この成長距離でもって、後に低濃度
不純物領域を形成することができる。なお、311で示
される領域がゲイト電極となる。
Here, the growth distance of the anodic oxide 310 is 5000 Å. With this growth distance, a low-concentration impurity region can be formed later. The region indicated by 311 becomes the gate electrode.

【0066】この工程においては、レジストマスク30
0が存在することと、緻密な膜質を有する陽極酸化膜3
01が存在するので、陽極酸化はゲイト電極311とな
るアルミニウムパターンの側面において選択的に進行す
る。
In this step, the resist mask 30
0 exists, and the anodic oxide film 3 has a dense film quality.
Since 01 exists, the anodic oxidation selectively progresses on the side surface of the aluminum pattern to be the gate electrode 311.

【0067】陽極酸化物301を形成したら、次にレジ
ストマスク300を専用の剥離液で除去する。(図1
(E))
After forming the anodic oxide 301, the resist mask 300 is then removed with a dedicated stripping solution. (Figure 1
(E))

【0068】そして再度、陽極酸化を行う。ここでは、
緻密な膜質を有する陽極酸化膜を形成する条件で陽極酸
化を行う。
Then, anodic oxidation is performed again. here,
Anodization is performed under the condition that an anodic oxide film having a dense film quality is formed.

【0069】この陽極酸化条件は、305で示される陽
極酸化膜を形成する場合と同じである。なお、膜厚を決
める条件は変更する必要がある。
This anodic oxidation condition is the same as that for forming the anodic oxide film 305. The conditions that determine the film thickness must be changed.

【0070】ここでは、312で示される緻密な膜質を
有する陽極酸化膜を1200Åの厚に形成する。この陽
極酸化膜312は、残存する極薄い(ここでは厚さ10
0Å)陽極酸化膜301と一体化してしまう。(図1
(E))
Here, an anodized film having a dense film quality indicated by 312 is formed with a thickness of 1200 Å. The anodic oxide film 312 has a very thin remaining thickness (here, a thickness of 10).
0Å) It is integrated with the anodic oxide film 301. (Figure 1
(E))

【0071】こうして図1(E)に示す状態を得る。次
に酸化珪素膜303の露呈部分をエッチング除去する。
ここでは、RIE法を用いたエッチング手段により、露
呈した酸化珪素膜303をエッチングする。
Thus, the state shown in FIG. 1 (E) is obtained. Next, the exposed portion of the silicon oxide film 303 is removed by etching.
Here, the exposed silicon oxide film 303 is etched by an etching method using the RIE method.

【0072】この工程の結果、313で示される酸化珪
素膜が残存する。(図1(F))
As a result of this step, the silicon oxide film 313 remains. (FIG. 1 (F))

【0073】図1(F)の状態を得たら、不純物イオン
の注入を行う。ここでは、Nチャネル型の薄膜トランジ
スタを作製するためにP(燐)イオンの注入を行う。な
お、Pチャネル型を作製するのであれば、B(ボロン)
イオンの注入を行う。
After obtaining the state shown in FIG. 1F, impurity ions are implanted. Here, P (phosphorus) ions are implanted in order to manufacture an N-channel thin film transistor. If a P-channel type is to be manufactured, B (boron) is used.
Ion implantation is performed.

【0074】この工程において、315と317の領域
に対しては、残存する酸化珪素膜313によって、注入
されるイオンの一部が遮蔽される。従って、315と3
17の領域は、314と318の領域に比較して低濃度
に不純物イオンが注入された領域となる。
In this step, the remaining silicon oxide film 313 shields some of the implanted ions from the regions 315 and 317. Therefore, 315 and 3
Region 17 is a region in which impurity ions are implanted at a lower concentration than regions 314 and 318.

【0075】不純物イオンの注入後、レーザー光の照射
を行うことによって、注入された不純物イオンの活性化
と、イオンが注入された領域の損傷のアニールとを行
う。レーザー光としては、KrFエキシマレーザーを用
いる。
After implanting the impurity ions, laser light irradiation is performed to activate the implanted impurity ions and anneal damage to the regions into which the ions are implanted. A KrF excimer laser is used as the laser light.

【0076】こうして、図2(A)に示すように、ソー
ス領域314、ドレイン領域318、チャネル形成領域
316、低濃度不純物領域315と317とが自己整合
的に形成される。
Thus, as shown in FIG. 2A, the source region 314, the drain region 318, the channel forming region 316, and the low concentration impurity regions 315 and 317 are formed in a self-aligned manner.

【0077】ここで、317で示される低濃度不純物領
域がLDD領域となる。
Here, the low concentration impurity region indicated by 317 becomes the LDD region.

【0078】図2(A)に示す状態を得たら、層間絶縁
膜として酸化珪素膜319を5000Åの厚さに成膜す
る。成膜方法は、プラズマCVD法を用いる。
After obtaining the state shown in FIG. 2A, a silicon oxide film 319 is formed as an interlayer insulating film to a thickness of 5000 Å. A plasma CVD method is used as a film forming method.

【0079】さらにコンタクトホール320と321の
形成を行う。こうして図2(B)に示す状態を得る。
Further, contact holes 320 and 321 are formed. Thus, the state shown in FIG. 2B is obtained.

【0080】次にチタン膜とアルミニウム膜とチタン膜
との積層膜でもって、ソース電極322、ドレイン電極
323を形成する。
Next, the source electrode 322 and the drain electrode 323 are formed with a laminated film of a titanium film, an aluminum film and a titanium film.

【0081】最後に350℃の水素雰囲気中において1
時間の加熱処理を行うことにより、図2(B)に示す薄
膜トランジスタを完成させる。
Finally, in a hydrogen atmosphere at 350 ° C., 1
The thin film transistor illustrated in FIG. 2B is completed by performing heat treatment for time.

【0082】〔実施例2〕本実施例は、LDD領域に相
当する低濃度不純物領域を形成せずに、オフセットゲイ
ト領域のみを配置した薄膜トランジスタの作製工程を示
す。
[Embodiment 2] This embodiment shows a manufacturing process of a thin film transistor in which only an offset gate region is arranged without forming a low concentration impurity region corresponding to an LDD region.

【0083】図5に本実施例の作製工程を示す。まず、
ガラス基板501上に図示しない下地膜を成膜し、さら
に結晶性珪素膜でなる活性層502を形成する。さらに
ゲイト絶縁膜として機能する酸化珪素膜503を成膜す
る。
FIG. 5 shows the manufacturing process of this embodiment. First,
A base film (not shown) is formed on a glass substrate 501, and an active layer 502 made of a crystalline silicon film is further formed. Further, a silicon oxide film 503 which functions as a gate insulating film is formed.

【0084】そして、ゲイト電極を構成するアルミニウ
ム膜504を成膜する。さらにその表面に緻密な膜質を
有する陽極酸化膜505を形成する。陽極酸化膜505
の膜厚は100Åとする。こうして図5(A)に示す状
態を得る。
Then, an aluminum film 504 forming a gate electrode is formed. Further, an anodic oxide film 505 having a dense film quality is formed on the surface thereof. Anodized film 505
The film thickness is 100Å. Thus, the state shown in FIG.

【0085】次にレジストマスク500を配置し、実施
例1に示したドライッチング法によって、506で示さ
れるようなパターンにパターニングを行う。この際、緻
密な膜質を有する陽極酸化膜507も同時にパターニン
グされる。ただし、506と507のパターンはエッチ
ングに対する耐性のために図示の如くことなるものとな
る。こうして図5(B)に示す状態を得る。
Next, the resist mask 500 is arranged and patterned by the dry etching method shown in the embodiment 1 to a pattern 506. At this time, the anodic oxide film 507 having a dense film quality is also patterned at the same time. However, the patterns 506 and 507 are different as shown because of their resistance to etching. Thus, the state shown in FIG. 5B is obtained.

【0086】次にクロム混酸を用いてひさし状に張り出
した部分の陽極酸化膜507を除去する。こうして図5
(C)に示す状態を得る。
Next, the portion of the anodic oxide film 507 that overhangs in a canopy shape is removed using chromium mixed acid. FIG.
The state shown in (C) is obtained.

【0087】次にレジストマスク500を除去し、再度
の陽極酸化を行う。ここでも緻密な膜質を有する陽極酸
化膜を形成する条件で陽極酸化を行う。ここでは、50
7で示される陽極酸化膜を1000Åの厚さに成膜す
る。この陽極酸化膜507の厚さでもって後にオフセッ
トゲイト領域が活性層中に形成される。(図5(D))
Next, the resist mask 500 is removed, and anodic oxidation is performed again. Also here, anodic oxidation is performed under the condition of forming an anodic oxide film having a dense film quality. Here, 50
An anodic oxide film shown by 7 is formed to a thickness of 1000Å. An offset gate region is formed later in the active layer with the thickness of the anodic oxide film 507. (FIG. 5 (D))

【0088】次に露呈している部分の酸化珪素膜503
をドライエッチング法によって除去する。こうして図5
(D)に示す状態を得る。この状態において508で示
される酸化珪素膜が残存する。
Next, the exposed portion of the silicon oxide film 503.
Are removed by a dry etching method. FIG.
The state shown in (D) is obtained. In this state, the silicon oxide film 508 remains.

【0089】図5(D)に示す状態を得たら、ソース/
ドレイン領域を形成するための不純物イオンの注入を行
う。ここでは、Pチャネル型を形成するためにB(ボロ
ン)イオンの注入をプラズマドーピング法でもって行
う。
When the state shown in FIG. 5D is obtained, the source /
Impurity ions are implanted to form a drain region. Here, implantation of B (boron) ions is performed by a plasma doping method in order to form a P-channel type.

【0090】この工程において、図5(D)に示すよう
に、509の領域がソース領域となり、513の領域が
ドレイン領域となる。また711の領域がチャネル形成
領域となる。また陽極酸化膜507の厚さでもってオフ
セットゲイト領域510と512が形成される。
In this step, as shown in FIG. 5D, the region 509 becomes the source region and the region 513 becomes the drain region. The region 711 becomes the channel formation region. Further, offset gate regions 510 and 512 are formed depending on the thickness of the anodic oxide film 507.

【0091】不純物イオンの注入が終了したら、レーザ
ー光の照射を行うことにより、注入された不純物イオン
の活性化と、イオンの注入時に生じた活性層に対する損
傷のアニールとを行う。
After the implantation of the impurity ions is completed, laser light irradiation is performed to activate the implanted impurity ions and anneal damage to the active layer generated at the time of implanting the ions.

【0092】次に層間絶縁膜として酸化珪素膜514を
成膜する。そしてコンタクトホールの形成を行い、ソー
ス電極515とドレイン電極516の形成を行う。ここ
で、ソース電極及びドレイン電極は、チタン膜とアルミ
ニウム膜とチタン膜との積層膜でもって構成する。
Next, a silicon oxide film 514 is formed as an interlayer insulating film. Then, contact holes are formed, and a source electrode 515 and a drain electrode 516 are formed. Here, the source electrode and the drain electrode are formed of a laminated film of a titanium film, an aluminum film, and a titanium film.

【0093】〔実施例3〕実施例1や実施例2に示した
薄膜トランジスタは、周辺駆動回路を一体化したアクテ
ィブマトリクス型の液晶表示装置やアクティブマトリク
ス型のEL表示装置に利用することができる。これらの
表示装置は、フラットパネルディスプレイと総称されて
いる。
[Third Embodiment] The thin film transistors described in the first and second embodiments can be used for an active matrix type liquid crystal display device and an active matrix type EL display device in which a peripheral drive circuit is integrated. These display devices are collectively referred to as flat panel displays.

【0094】これらの表示装置は、以下に示すような用
途に利用することができる。図6(A)に示すのは、デ
ジタルスチールカメラや電子カメラと称される装置であ
る。
These display devices can be used for the following applications. FIG. 6A shows a device called a digital still camera or an electronic camera.

【0095】この装置は、カメラ部2002に配置され
たCCDカメラで撮影した画像を電子的に保存する機能
を有している。そして撮影した画像を本体2001に配
置された表示装置2003に表示する機能を有してい
る。また、各種通信機能や情報記憶手段を備え、情報端
末として活用できるものも知られている。装置の操作
は、操作ボタン2004によって行われる。
This device has a function of electronically storing an image taken by a CCD camera arranged in the camera section 2002. A function of displaying the captured image on a display device 2003 arranged in the main body 2001 is provided. Further, there are also known ones that have various communication functions and information storage means and can be utilized as an information terminal. The operation of the device is performed by operation buttons 2004.

【0096】図6(B)に示すのは、携帯型のパーソナ
ルコンピュータである。この装置は、本体2101に装
着された開閉可能なカバー(蓋)2102に表示装置2
104が備えられ、キーボード2103から各種情報を
入力したり、各種操作を行うことができる。
FIG. 6B shows a portable personal computer. This device is provided with a display device 2 on a cover (cover) 2102 which is attached to the main body 2101 and can be opened and closed.
104 is provided, and various information can be input and various operations can be performed from the keyboard 2103.

【0097】図6(C)に示すのは、カーナビゲーショ
ンシステムにフラットパネルディスプレイを利用した場
合の例である。カーナビゲーションシステムは、アンテ
ナ部2304と表示装置2302を備えた本体から構成
されている。
FIG. 6C shows an example in which a flat panel display is used in the car navigation system. The car navigation system includes a main body including an antenna unit 2304 and a display device 2302.

【0098】ナビゲーションに必要とされる各種情報の
切り換えは、操作ボタン2303によって行われる。ま
た一般には図示しないリモートコントロール装置によっ
て行われる。
Switching of various information required for navigation is performed by the operation button 2303. Further, it is generally performed by a remote control device (not shown).

【0099】図6(D)に示すのは、投射型の液晶表示
装置の例である。図において、光源2402から発せら
れた光は、液晶表示装置2403によって光学変調さ
れ、画像となる。画層は、ミラー2404、2405で
反射されてスクリーン2406に映し出される。
FIG. 6D shows an example of a projection type liquid crystal display device. In the figure, light emitted from a light source 2402 is optically modulated by a liquid crystal display device 2403 to form an image. The image layer is reflected by the mirrors 2404 and 2405 and displayed on the screen 2406.

【0100】[0100]

【発明の効果】本明細書に開示する発明を利用すること
により、図1(C)に示す多孔質状の陽極酸化膜310
の成長距離によって、低濃度不純物領域の寸法を決める
ことができる。
By utilizing the invention disclosed in this specification, the porous anodic oxide film 310 shown in FIG. 1 (C) is used.
The size of the low-concentration impurity region can be determined by the growth distance of.

【0101】即ち、図1(C)に示すように不本意に残
存してしまう緻密な膜質を有する陽極酸化膜307のひ
さし状にはみ出した部分を除去することによって、多孔
質状の陽極酸化膜310の成長距離のみで低濃度不純物
領域の寸法を決めることができる。
That is, as shown in FIG. 1 (C), a portion of the anodic oxide film 307 having a dense film quality, which unintentionally remains, is protruded to remove a portion of the anodic oxide film. The size of the low concentration impurity region can be determined only by the growth distance of 310.

【0102】そして、高い再現性でもってLDD領域を
得ることができる。そして、高い生産歩留りでもって薄
膜トランジスタを作製することができる。
The LDD region can be obtained with high reproducibility. Then, the thin film transistor can be manufactured with a high production yield.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本明細書に開示する発明を利用して薄膜トラ
ンジスタを作製する工程を示す図。
1A to 1D are diagrams showing steps of manufacturing a thin film transistor using the invention disclosed in this specification.

【図2】 本明細書に開示する発明を利用して薄膜トラ
ンジスタを作製する工程を示す図。
2A to 2D are diagrams showing steps of manufacturing a thin film transistor using the invention disclosed in this specification.

【図3】 従来の技術における薄膜トランジスタの作製
工程を示す図。
FIG. 3 is a diagram showing a manufacturing process of a thin film transistor according to a conventional technique.

【図4】 従来の技術における薄膜トランジスタの作製
工程を示す図。
FIG. 4 is a diagram showing a manufacturing process of a thin film transistor according to a conventional technique.

【図5】 本明細書に開示する発明を利用して薄膜トラ
ンジスタを作製する工程を示す図。
5A to 5D are diagrams showing steps of manufacturing a thin film transistor using the invention disclosed in this specification.

【図6】 アクティブマトリクス型の表示装置を利用し
た各種装置の例を示す図。
6A to 6C are diagrams illustrating examples of various devices using an active matrix display device.

【符号の説明】[Explanation of symbols]

301 ガラス基板 302 活性層(結晶性珪素膜) 303 ゲイト絶縁膜(酸化珪素膜) 304 アルミニウム膜 305 緻密な膜質を有する陽極酸化
膜 300 レジストマスク 306 パターニングされたアルミニ
ウム膜 307 残存した緻密な膜質を有する
陽極酸化膜 301 残存した緻密な膜質を有する
陽極酸化膜 310 多孔質状を有する陽極酸化膜 311 ゲイト電極 312 緻密な膜質を有する陽極酸化
膜 313 残存したゲイト絶縁膜 314 ソース領域 315 低濃度不純物領域 316 チャネル形成領域 317 低濃度不純物領域(LDD領
域) 318 ドレイン領域 319 層間絶縁膜 320、321 コンタクトホール 322 ソース電極 323 ドレイン電極
301 glass substrate 302 active layer (crystalline silicon film) 303 gate insulating film (silicon oxide film) 304 aluminum film 305 anodized film having a dense film quality 300 resist mask 306 patterned aluminum film 307 having a remaining dense film quality Anodic oxide film 301 Remaining dense anodic oxide film 310 Porous anodic oxide film 311 Gate electrode 312 Anodized film 315 with dense film residual gate insulating film 314 Source region 315 Low concentration impurity region 316 Channel formation region 317 Low concentration impurity region (LDD region) 318 Drain region 319 Interlayer insulating film 320, 321 Contact hole 322 Source electrode 323 Drain electrode

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】ゲイト絶縁膜上に陽極酸化可能な材料でな
る膜を成膜する工程と、 前記膜上に陽極酸化膜を形成する工程と、 前記陽極酸化可能な材料でなる膜上にマスクを配置し、
等方性のエッチング方法を用いて前記陽極酸化可能な材
料をパターニングする工程と、 を有し、 前記パターニングを行う工程において、前記陽極酸化膜
はパターニングされた陽極酸化可能な材料でなる膜のパ
ターンからはみ出して前記マスク下に残存し、 前記マスク下に残存した陽極酸化膜を除去する工程を有
することを特徴とする半導体装置の作製方法。
1. A step of forming a film made of an anodizable material on a gate insulating film, a step of forming an anodized film on the film, and a mask on the film made of the anodizable material. Place
A step of patterning the anodizable material using an isotropic etching method, wherein in the step of performing the patterning, the anodized film is a patterned film of the anodizable material. A method of manufacturing a semiconductor device, comprising: a step of removing an anodic oxide film that protrudes and remains under the mask and remains under the mask.
【請求項2】ゲイト絶縁膜上に陽極酸化可能な材料でな
る膜を成膜する工程と、 前記膜上に陽極酸化膜を形成する工程と、 前記陽極酸化可能な材料でなる膜上にマスクを配置し、
等方性のエッチング方法を用いて前記陽極酸化可能な材
料をパターニングする工程と、 前記マスクを除去する工程と、 を有し、 前記パターニングを行う工程において、陽極酸化膜はパ
ターニングされた陽極酸化可能な材料でなる膜のパター
ンからはみ出して前記マスク下に残存し、 前記マスクを除去する前に前記マスク下に残存している
陽極酸化膜を除去する工程を有することを特徴とする半
導体装置の作製方法。
2. A step of forming a film made of an anodizable material on a gate insulating film, a step of forming an anodized film on the film, and a mask on the film made of the anodizable material. Place
The method comprises: patterning the anodizable material using an isotropic etching method; and removing the mask. In the patterning step, the anodized film is patterned anodizable. Fabrication of a semiconductor device characterized by including a step of protruding from a pattern of a film made of a different material and remaining under the mask, and removing the anodic oxide film remaining under the mask before removing the mask. Method.
【請求項3】ゲイト絶縁膜上に陽極酸化可能な材料でな
る膜を成膜する工程と、 前記膜上に緻密な膜質を有する陽極酸化膜を形成する工
程と、 前記陽極酸化可能な材料でなる膜上にマスクを配置し、
等方性のエッチング方法を用いて前記陽極酸化可能な材
料をパターニングする工程と、 前記多孔質状の陽極酸化物の外側にはみ出て存在する緻
密な膜質を有する陽極酸化膜を除去する工程と、 前記パターニング工程において得られたパターンの側面
に多孔質状を有する陽極酸化物を選択的に形成する工程
と、 を有することを特徴とする半導体装置の作製方法。
3. A step of forming a film made of an anodizable material on a gate insulating film, a step of forming an anodized film having a dense film quality on the film, and a step of using the anodizable material. Place a mask on the film
Patterning the anodizable material using an isotropic etching method, and removing the anodic oxide film having a dense film quality that exists outside the porous anodic oxide, And a step of selectively forming a porous anodic oxide on a side surface of the pattern obtained in the patterning step, the method for manufacturing a semiconductor device.
【請求項4】請求項1乃至請求項3において、 陽極酸化可能な材料はアルミニウムであることを特徴と
する半導体装置の作製方法。
4. The method for manufacturing a semiconductor device according to claim 1, wherein the anodizable material is aluminum.
【請求項5】活性層を覆ってゲイト絶縁膜を成膜する工
程と、 ゲイト絶縁膜上に陽極酸化可能な材料でなる膜を成膜す
る工程と、 前記膜上に緻密な膜質を有する陽極酸化膜を形成する工
程と、 前記陽極酸化可能な材料でなる膜上にマスクを配置し、
等方性のエッチング方法を用いて前記陽極酸化可能な材
料をパターニングする工程と、 前記多孔質状の陽極酸化物の外側にはみ出て存在する緻
密な膜質を有する陽極酸化膜を除去する工程と、 前記パターニングによって得られたパターンの側面に多
孔質状を有する陽極酸化物を選択的に形成する工程と、 前記マスクを除去する工程と、 露呈しているゲイト絶縁膜を除去する工程と、 多孔質状を有する陽極酸化膜を除去する工程と、 活性層に対して不純物イオンの注入を行う工程と、 を有することを特徴とする半導体装置の作製方法。
5. A step of forming a gate insulating film so as to cover the active layer, a step of forming a film made of an anodizable material on the gate insulating film, and an anode having a dense film quality on the film. A step of forming an oxide film, arranging a mask on the film made of the anodizable material,
Patterning the anodizable material using an isotropic etching method, and removing the anodic oxide film having a dense film quality that exists outside the porous anodic oxide, A step of selectively forming a porous anodic oxide on a side surface of the pattern obtained by the patterning, a step of removing the mask, a step of removing an exposed gate insulating film, A method for manufacturing a semiconductor device, comprising: a step of removing a anodic oxide film having a shape; and a step of implanting impurity ions into the active layer.
【請求項6】請求項5において、 不純物イオンの注入を行うことにより、 残存した陽極酸化可能な材料でなるパターン下の活性層
中にチャネル形成領域が形成され、 多孔質状の陽極酸化物が存在していた部分下の活性層中
にソース及びドレイン領域よりも低濃度に不純物が添加
された低濃度不純物領域が形成されることを特徴とする
半導体装置の作製方法。
6. The method according to claim 5, wherein by implanting impurity ions, a channel forming region is formed in the active layer under the pattern made of the remaining anodizable material, and the porous anodic oxide is formed. A method of manufacturing a semiconductor device, characterized in that a low-concentration impurity region in which an impurity is added at a lower concentration than that of a source and drain region is formed in an active layer below an existing portion.
JP8153098A 1996-05-24 1996-05-24 Manufacture of semiconductor device Pending JPH09321312A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8153098A JPH09321312A (en) 1996-05-24 1996-05-24 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8153098A JPH09321312A (en) 1996-05-24 1996-05-24 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH09321312A true JPH09321312A (en) 1997-12-12

Family

ID=15554938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8153098A Pending JPH09321312A (en) 1996-05-24 1996-05-24 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH09321312A (en)

Similar Documents

Publication Publication Date Title
CN100423290C (en) Semiconductor device with thin film transistor
JP3645380B2 (en) Manufacturing method of semiconductor device, information terminal, head mounted display, navigation system, mobile phone, video camera, projection display device
KR100574581B1 (en) Semiconductor device manufacturing method
JP3212060B2 (en) Semiconductor device and manufacturing method thereof
JP3645379B2 (en) Method for manufacturing semiconductor device
JP3173760B2 (en) Method for manufacturing semiconductor device
JPH07258893A (en) Anodic oxide and anodizing method
JPH0730125A (en) Semiconductor device and manufacturing method thereof
JPH09162415A (en) Semiconductor device and manufacturing method thereof
JPH0818055A (en) Semiconductor integrated circuit and its manufacture
JP4675433B2 (en) Method for manufacturing semiconductor device
JP2001125510A (en) Active matrix type el display device
JP2805590B2 (en) Method for manufacturing semiconductor device
JPH07218932A (en) Semiconductor device and manufacturing method thereof
JPH09321312A (en) Manufacture of semiconductor device
JPH1051003A (en) Formation of thin film transistor
JPH09321314A (en) Manufacture of semiconductor device
JPH09321313A (en) Manufacture of semiconductor device
JP4197270B2 (en) Method for manufacturing semiconductor integrated circuit
JPH07153971A (en) Semiconductor device and manufacturing method thereof
JP3140304B2 (en) Semiconductor device and manufacturing method thereof
JPH1065181A (en) Semiconductor device and its manufacture
JPH11340471A (en) Semiconductor device and its manufacture
JP4036917B2 (en) Thin film transistor manufacturing method
JPH1074951A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050120

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050907

A131 Notification of reasons for refusal

Effective date: 20050913

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060124