JPH09320267A - 昇圧回路の駆動方法および昇圧回路 - Google Patents

Abstract

(57)【要約】 【課題】 第１および第２の昇圧用容量C1、C2を具え、
昇圧回路の出力値VOUTが所定値以下のときには、一方の
昇圧用容量のレベルが昇圧されかつ他方の昇圧用容量は
前記一方の昇圧用容量のレベルによりオンされるスイッ
チ素子T1またはT2を介してプリチャージされるという動
作が交互に行なわれ、前記出力値が前記所定値より大の
ときには、前記交互動作が停止される型の昇圧回路を駆
動するに当たり、交互動作停止時もプリチャージレベル
を確保できる方法を提供する。 【解決手段】 前記交互動作を停止する際にはいずれか
一方の昇圧用容量のレベルが昇圧された状態で前記交互
動作を停止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、昇圧回路の駆動
方法およびその実施に好適な昇圧回路に関するものであ
る。

【０００２】

【従来の技術】例えばＤＲＡＭ（Dynamic Random Acces
s Memory) では、例えばそのワード線を電源電圧ＶＣＣ
以上に昇圧する必要がある。そのためＤＲＡＭには昇圧
回路が内蔵される。昇圧回路の従来例として、第１およ
び第２の昇圧用容量を具え、そして昇圧回路の出力値が
所定値以下のときには、一方の昇圧用容量のレベルが昇
圧されかつ他方の昇圧用容量は前記一方の昇圧用容量の
レベルによりオンされるスイッチ素子を介してプリチャ
ージされるという動作を交互に行ない、前記出力値が前
記所定値より大のときには前記交互動作を停止する型の
昇圧回路があった。このような昇圧回路の一例を図８に
示す。この従来の昇圧回路は、それぞれＮＭＯＳ容量か
らなる第１および第２の昇圧用容量Ｃ１，Ｃ２と、第１
〜第４のＮＭＯＳトランジスタＴ１〜Ｔ４と、論理回路
１１と、センサー回路１３とを具えるものであった。こ
こで、トランジスタＴ１のドレインは昇圧用容量Ｃ１の
第１電極に接続されている。この結節点を図中ノードＮ
３と示している。トランジスタＴ２のドレインは昇圧用
容量Ｃ２の第１電極に接続されている。この結節点を図
中ノードＮ４と示している。またトランジスタＴ１，Ｔ
２のソースはプリチャージ用電源（例えばＶＣＣ）に接
続されている。また、トランジスタＴ１のゲートはノー
ドＮ４に接続され、トランジスタＴ２のゲートはノード
Ｎ３に接続されている。また、トランジスタＴ３、Ｔ４
は、昇圧電圧出力端子ＶＯＵＴに昇圧値を供給するため
のトランジスタである。そのため、トランジスタＴ３は
ＶＯＵＴとノードＮ３とを接続し、トランジスタＴ４は
ＶＯＵＴとノードＮ４とを接続している。また論理回路
１１は、３入力のＮＯＲ素子１１ａ、３入力のＮＯＲ素
子１１ｂおよびインバータ１１ｃで構成してある。この
論理回路１１は昇圧用容量Ｃ１、Ｃ２での昇圧／プリチ
ャージ交互動作のタイミングをとる。そのため３入力Ｎ
ＯＲ素子１１ａの出力は昇圧用容量Ｃ１の第２電極に接
続してある。この結節点を図中ノードＮ１と示してい
る。３入力ＮＯＲ素子１１ｂの出力は昇圧用容量Ｃ２の
第２電極に接続してある。この結節点を図中ノードＮ２
と示している。一方の３入力ＮＯＲ素子の出力は、他方
の３入力ＮＯＲ素子の第１の入力にそれぞれ接続してあ
る。また一方の３入力ＮＯＲ素子１１ａの第２の入力に
は発振回路の出力信号である信号ＯＳＣが、また他方の
３入力ＮＯＲ素子１１ｂの第２の入力にはインバータ１
１ｃを介して前記信号ＯＳＣがそれぞれ入力されてい
る。また、それぞれの３入力ＮＯＲ素子の第３の入力に
は、センサー回路１３の出力すなわちセンサー信号Ｓｓ
がそれぞれ入力される。ここで、センサー回路１３は、
例えば図９（Ａ）、（Ｂ）に具体的回路例および等価回
路図をもって示したようなものとなっている。このセン
サー回路１３は、昇圧電圧出力端子ＶＯＵＴの出力レベ
ルが所定値以下の場合ローレベルを出力し、所定値より
大の場合ハイレベルを出力する。

【０００３】この図８に示した昇圧回路は、センサー信
号Ｓｓがローレベルの場合昇圧動作をする。すなわち、
一方の昇圧用容量が昇圧されかつ他方の昇圧用容量は前
記一方の昇圧用容量のレベルによりオンされるスイッチ
素子（Ｔ１またはＴ２）を介してプリチャージされると
いう動作を信号ＯＳＣのハイ／ローの繰り返しに応じ交
互に行なう。これに対し、センサー信号Ｓｓがハイレベ
ルの場合、３入力ＮＯＲ回路１１ａ，１１ｂの出力は信
号ＯＳＣのハイ／ローにかかわらずローレベルになるの
で、上記の交互動作は停止される。よって、この従来の
昇圧回路は低消費電力な回路といえた。

【０００４】

【発明が解決しようとする課題】しかしながら、上述し
た従来の昇圧回路では、センサー信号がハイレベルにな
って昇圧／プリチャージの交互動作（以下、単に昇圧動
作ともいう。）を停止しているとき、ノードＮ３、ノー
ドＮ４はいずれも低いレベルになってしまう。このた
め、昇圧用容量のレベルすなわちノードＮ３、Ｎ４のレ
ベルにより制御されているトランジスタＴ１、Ｔ２は十
分に働かなくなるので昇圧用容量Ｃ１、Ｃ２には充分な
プリチャージがされないから、プリチャージレベルが低
くなってしまうという問題がある。特に、ノードＮ３、
ノードＮ４のうちの、センサー信号Ｓｓがハイレベルに
なった時に昇圧されていた側のノード（例えばノードＮ
３と考える。）のレベルは、このセンサー信号に応じノ
ードＮ１およびＮ２の電位がＬｏｗレベルとなるために
降下してＶＣＣ以下になる。よってプリチャージ動作す
る側のトランジスタ（ここではＴ２）のゲートのレベル
もＶＣＣレベル程度にしかならないことになるため、プ
リチャージされる昇圧用容量（ここではＣ２）のレベル
は最高でもＶＣＣ−Ｖｔ（Ｖｔはトランジスタのしきい
値電圧）しかならない。したがって、次にセンサー信号
がローレベルになって昇圧動作を再開した時にこの昇圧
用容量（ここではＣ２）のレベルを昇圧しても十分な昇
圧レベルを得ることができず、昇圧効率が悪くなってし
まう。

【０００５】また、従来の昇圧回路ではセンサー信号は
３入力ＮＯＲ回路１１ａ，１１ｂにそのまま入力されて
いた。またこのセンサー信号は、昇圧電圧出力端子ＶＯ
ＵＴのレベルをセンスしているだけなので、そのレベル
がいつ切り替わるか判らない。したがって、ノードＮ
３、ノードＮ４の一方が所定通りに昇圧されかつ他方が
所定通りにプリチャージされる前にセンサー信号が昇圧
動作を停止する旨のレベルに切り替わってしまう場合も
ある。そのような場合は、昇圧動作を再開した際に、一
方の昇圧用容量が昇圧されかつ他方の昇圧用容量は前記
一方の昇圧用容量のレベルによりオンされるスイッチ素
子（Ｔ１またはＴ２）を介してプリチャージされるとい
う動作自体が良好になされない場合が生じるので、効率
の良い昇圧が行われなかったり、誤動作を引き起こして
しまう危険性がある。

【０００６】昇圧動作停止の際にもプリチャージが行な
える昇圧回路駆動方法およびその実施に好適な昇圧回路
の実現が望まれる。また、昇圧動作停止の際にも所望の
プリチャージが行なえ、かつ、昇圧動作の停止タイミン
グにかかわらず、該停止後再開される昇圧動作を正常に
行なえる昇圧回路の駆動方法およびその実施に好適な昇
圧回路の実現が望まれる。

【０００７】

【課題を解決するための手段】そこでこの出願の第１発
明（請求項１に記載の発明）によれば、第１および第２
の昇圧用容量を具え、昇圧回路の出力値が所定値以下の
ときには、一方の昇圧用容量のレベルが昇圧されかつ他
方の昇圧用容量は前記一方の昇圧用容量のレベルにより
オンされるスイッチ素子を介してプリチャージされると
いう動作が交互に行なわれ、前記出力値が前記所定値よ
り大のときには、前記交互動作が停止される型の昇圧回
路を駆動するに当たり、前記交互動作を停止する際には
いずれか一方の昇圧用容量のレベルが昇圧された状態で
前記交互動作を停止することを特徴とする。

【０００８】なお、この出願において、昇圧回路の出力
値が所定値以下とあるのを所定値より小さいと読み替
え、かつ、前記出力値が前記所定値より大とあるのを所
定値以上と読み替えても良いことは明らかである。

【０００９】この第１発明によれば、交互動作を停止し
た場合も、第１および第２の昇圧用容量のうちの一方の
昇圧用容量が昇圧された状態にあるから、他方の昇圧用
容量をプリチャージするためのスイッチ素子は該昇圧さ
れた一方の昇圧用容量でのレベルに応じてオン状態とさ
れる。したがって、交互動作停止時においても、第１お
よび第２の昇圧用容量のいずれか一方はプリチャージさ
れる。

【００１０】なお、この第１発明の場合は、交互動作停
止時、第１および第２の昇圧用容量のいずれが昇圧され
るかまでは特定されていない。よって、プリチャージ動
作していた側の昇圧用容量が突然昇圧される場合もある
し、または昇圧されていた側の昇圧用容量がそのまま昇
圧され続ける場合もあるので、交互動作停止時になされ
るプリチャージは、スイッチ素子が不完全なオン状態
（スイッチ素子のゲート電位が２ＶＣＣとなっていない
状態）でなされる場合もある。この点、第三発明とは相
違する（後述の第三発明、第四発明の説明参照）。

【００１１】また、この出願の第２発明（請求項４に記
載の発明）では第１発明を実施するための昇圧回路とし
て、第１の昇圧用容量と、第２の昇圧用容量と、前記第
２の昇圧用容量でのレベルにより制御され、前記第１の
昇圧用容量の第１電極をプリチャージ用電源に接続／非
接続する第１のスイッチ素子と、前記第１の昇圧用容量
でのレベルにより制御され、前記第２の昇圧用容量の第
１電極を前記プリチャージ用電源に接続／非接続する第
２のスイッチ素子と、前記第１の昇圧用容量でのレベル
により制御され、前記第１の昇圧用容量の第１電極を昇
圧回路の出力端子に接続／非接続する第３のスイッチ素
子と、前記第２の昇圧用容量でのレベルにより制御さ
れ、前記第２の昇圧用容量の第１電極を昇圧回路の出力
端子に接続／非接続する第４のスイッチ素子と、制御信
号により制御され、該制御信号が第１の状態のときは、
前記第１の昇圧用容量のレベルが前記第２のスイッチ素
子をオフ状態にするようなレベルに低下するよう該第１
の昇圧用容量の第２電極の電位を第１の電位にし、その
後、前記第２の昇圧用容量のレベルが昇圧されるように
該第２の昇圧用容量の第２電極の電位を第２の電位（た
だし第２の電位＞第１の電位）とし、また、該制御信号
が第２の状態のときはこれら２つの昇圧用容量それぞれ
の第２電極の電位を前記制御信号が第１の状態の場合と
逆の電位状態とする論理回路と、前記出力端子での出力
が所定値以下の場合は第１の信号をまた所定値より大き
い場合は第２の信号をセンサー信号として出力するセン
サー回路と、前記第１の状態／第２の状態が繰り返され
る繰り返し信号および前記センサー信号が入力され、該
センサー信号が前記第１の信号である場合は、該繰り返
し信号を前記制御信号として前記論理回路に出力し、該
センサー信号が前記第２の信号である場合は前記第１の
状態または第２の状態に固定された信号を前記制御信号
として前記論理回路に出力する制御信号生成回路とを具
えた昇圧回路を主張する。

【００１２】この第２発明の昇圧回路によれば、昇圧回
路の出力値が所定値以下のときには、一方の昇圧用容量
が昇圧されかつ他方の昇圧用容量は前記一方の昇圧用容
量のレベルによりオンされるスイッチ素子を介してプリ
チャージされるという動作が交互に行なわれ、前記出力
値が前記所定値より大のときには、前記交互動作が停止
されるという昇圧回路が、実現される。しかも、制御信
号生成回路は前記交互動作を停止する際にはいずれか一
方の昇圧用容量を必ず昇圧させるから、この第２発明の
昇圧回路によれば第１発明の駆動方法を容易に実施出来
る。

【００１３】またこの出願の第３発明（請求項２に記載
の発明）によれば、第１および第２の昇圧用容量を具
え、昇圧回路の出力値が所定値以下のときには、一方の
昇圧用容量のレベルが昇圧されかつ他方の昇圧用容量は
前記一方の昇圧用容量のレベルによりオンされるスイッ
チ素子を介してプリチャージされるという動作が交互に
行なわれ、前記出力値が前記所定値より大のときには、
前記交互動作が停止される型の昇圧回路を駆動するに当
たり、前記交互動作を停止する際には、その際に前記第
１および第２の昇圧用容量でそれぞれなされている動作
状態を保持した状態で前記交互動作を停止することを特
徴とする。

【００１４】この第３発明の駆動方法によれば、昇圧動
作を停止しようとした時に第１および第２昇圧用容量に
実際になされていた動作状態が保持された状態で昇圧動
作が停止される。よって、プリチャージ動作が選択され
ていた側の昇圧容量は所定レベルまでプリチャージがな
される。よって、昇圧動作の停止タイミングにかかわら
ず、昇圧動作が再開された場合の当該昇圧動作がスムー
スになされる。

【００１５】また、この出願の第４発明では第３発明を
実施するための昇圧回路として、第２発明でいう前記制
御信号生成回路を、前記センサー信号が前記第１の信号
である場合は前記繰り返し信号を通過させ出力し、か
つ、前記センサー信号が前記第２の信号となった場合は
それに応答して前記繰り返し信号の状態をラッチしそれ
を出力するラッチ回路で構成したことを特徴とする。

【００１６】この第４発明の構成によれば、センサー信
号が昇圧動作を停止する旨の信号になった時は、繰り返
し信号がその時の状態でラッチされて後段の論理回路に
制御信号として出力される。そのため、昇圧動作停止期
間においては、第１および第２の昇圧用容量では昇圧動
作停止直前になされていた動作が継続されるから、この
第４発明によれば第３発明を容易に実施することが出来
る。

【００１７】また、上述の第１〜第４発明の実施に当た
り、昇圧回路における前記交互動作を再開する際は、前
記交互動作を停止した際にプリチャージ動作が選択され
ていた側の昇圧用容量を先ずプリチャージした後に前記
交互動作を再開するのが好適である。交互動作が停止さ
れている期間においては一方の昇圧用容量のレベルによ
り他方の昇圧用容量はプリチャージされるのであるが、
交互動作が停止されている時間が長くなるとせっかくプ
リチャージした昇圧用容量のレベルもリーク電流によっ
て低下する。これに対し、この好適例のように、交互動
作再開時に先ずプリチャージをすれば、交互動作を長時
間停止した後においても所望の通りの昇圧動作が再開さ
れる。

【００１８】

【発明の実施の形態】以下図面を参照して、この出願に
かかる昇圧回路の駆動方法およびその実施に好適な昇圧
回路の各発明の実施の形態について説明する。なお、説
明に用いる各図はこれら発明を理解出来る程度に概略的
に示してあるにすぎない。また、各図において同様な構
成成分については同様の番号を付して示し、その重複す
る説明を省略することもある。

【００１９】１．第１発明、第２発明の実施の形態の説
明 図１〜図３は、第１発明および第２発明の説明図であ
る。特に図１は第２発明の実施の形態の昇圧回路２０の
構成を示した図、図２はこの昇圧回路２０における昇圧
動作を説明する波形図、図３はこの昇圧回路２０が昇圧
動作を停止した際の動作を主に説明する波形図である。

【００２０】はじめに、昇圧回路２０（第２発明）の構
成について図１を参照して説明する。この昇圧回路２０
は、それぞれＮＭＯＳ容量からなる第１および第２の昇
圧用容量Ｃ１，Ｃ２と、第１〜第４のスイッチ素子とし
ての第１〜第４のＮＭＯＳトランジスタＴ１〜Ｔ４と、
論理回路２１と、センサー回路１３と、制御信号生成回
路２３とを具えている。

【００２１】ここで、トランジスタＴ１のドレインは昇
圧用容量Ｃ１の第１電極に接続されている。この結節点
を図中ノードＮ３と示している。トランジスタＴ２のド
レインは昇圧用容量Ｃ２の第１電極に接続されている。
この結節点を図中ノードＮ４と示している。またトラン
ジスタＴ１，Ｔ２のソースは昇圧用電源（ここではＶＣ
Ｃ）に接続されている。また、トランジスタＴ１のゲー
トはノードＮ４に接続され、トランジスタＴ２のゲート
はノードＮ３に接続されている。また、トランジスタＴ
３、Ｔ４は、昇圧電圧出力端子ＶＯＵＴに昇圧値を供給
するためのトランジスタである。そのため、トランジス
タＴ３はＶＯＵＴとノードＮ３とを接続し、トランジス
タＴ４はＶＯＵＴとノードＮ４とを接続している。しか
も、トランジスタＴ３のゲートはノードＮ３と接続して
あり、トランジスタＴ４のゲートはノードＮ４と接続し
てある。

【００２２】また、センサー回路１３は、例えば図９を
用いて説明したもので構成できる。このセンサー回路１
３は、昇圧電圧出力端子ＶＯＵＴの出力レベルが所定値
以下の場合ローレベルを出力し、所定値より大の場合ハ
イレベルを出力する。

【００２３】また論理回路２１は、ここでは、第１のゲ
ートとしての２入力のＮＯＲ素子２１ａ、第２のゲート
としての２入力のＮＯＲ素子２１ｂおよび第３のゲート
としてのインバータ２１ｃで構成してある。そして、２
入力ＮＯＲ素子２１ａの出力は昇圧用容量Ｃ１の第２電
極に接続してある。この結節点を図中ノードＮ１と示し
ている。２入力ＮＯＲ素子２１ｂの出力は昇圧用容量Ｃ
２の第２電極に接続してある。この結節点を図中ノード
Ｎ２と示している。また、一方の２入力ＮＯＲ素子の出
力は、他方の２入力ＮＯＲ素子の第１の入力にもそれぞ
れ接続してある。よって、これら２入力ＮＯＲ素子２１
ａ，２１間は、フリップフロップ構成となっている。ま
た２入力ＮＯＲ素子２１ａの第２の入力には制御信号生
成回路２３からの制御信号Ｓｃが、また２入力ＮＯＲ素
子２１ｂの第２の入力にはインバータ２１ｃを介して前
記制御信号Ｓｃがそれぞれ入力されている。この論理回
路２１によれば、制御信号Ｓｃがハイレベルであると、
２入力ＮＯＲ素子２１ａの出力がローレベルになるから
ノードＮ１の電位すなわち昇圧用容量Ｃ１の第２電極の
電位を第１の電位（ここではローレベル）にできる。し
かも、２入力ＮＯＲ素子２１ａの出力がローレベルにな
ったことで２入力ＮＯＲ素子２１ｂの一方の入力がロー
レベルになり、かつ、２入力ＮＯ素子２１ｂの他方の入
力には制御信号Ｓｃの反転信号が入力されるから、ノー
ドＮ２のレベルすなわち昇圧用容量Ｃ２の第２電極のレ
ベルを、Ｃ１の第２電極での上記レベル変動に少し遅れ
て、第２の電位（ここではハイレベル）にできる。ま
た、制御信号Ｓｃがローレベルである場合は、この論理
回路２１は、ノードＮ１、ノードＮ２の各レベルを上記
の逆の状態で変化させることが出来る。

【００２４】また、制御信号生成回路２３は、センサー
信号Ｓｓを入力とするインバータと、該インバータの出
力を第１の入力とし発振回路からの信号ＯＳＣを第２の
入力としている２入力論理積素子ここでは２入力ＮＡＮ
Ｄ素子とで構成してある。この制御信号生成回路２３の
真理値表は下表のようになる。ただし、「０」は当該信
号がローレベルであることを示し、「１」は当該信号が
ハイレベルであることを示す。

【００２５】

【表１】

【００２６】従ってこの制御信号生成回路２３は、セン
サー信号Ｓｓがローレベルの場合はハイ／ローが繰り返
される信号ＯＳＣを、反転状態ではあるが、制御信号と
して後段の論理回路２１に出力する。これに対し、セン
サー信号Ｓｓがハイレベルの場合、この制御信号生成回
路２３は、信号ＯＳＣの状態にかかわらず、ハイレベル
の信号を後段の論理回路２１に出力する。したがって、
この制御信号生成回路２３の場合は、昇圧動作停止時に
おいて、ノードＮ２のレベルがハイレベルに固定される
ので、第２の昇圧用容量Ｃ２のレベルが昇圧された状態
で昇圧動作を停止できる。なおこの制御信号回路２３の
構成は図１（Ａ）の例に限られない。たとえば、図１
（Ａ）に示したように、信号ＯＳＣとセンサー信号Ｓｓ
を入力とする２入力ＮＯＲ素子で制御信号生成回路２３
を構成しても良い。そうした場合は、その真理値表は上
記表のものと異なるものとなるので、昇圧動作停止時に
おいて、ノードＮ１のレベルがハイレベルに固定される
から、第１の昇圧用容量Ｃ１のレベルが昇圧された状態
で昇圧動作を停止できる。もちろん、制御信号生成回路
２３の構成は他の任意好適な構成と出来る。

【００２７】次に、図１（Ａ）を用いて説明した昇圧回
路２０の動作を説明することにより、第１発明の昇圧回
路の駆動方法の実施の形態について説明する。

【００２８】はじめに、昇圧動作について図２を参照し
て説明する。昇圧回路出力端子ＶＯＵＴのレベルが所定
値以下であると考え、そのためセンサー回路１３はセン
サー信号Ｓｓとしてローレベルを出力しているものとす
る（図２の信号Ｓｓの波形図参照）。このようなとき発
振回路からの信号ＯＳＣがローレベルからハイレベルに
変化したとする（図２の信号ＯＳＣの波形図における時
刻ｔ１）。すると、ノードＮ１がローレベルとなるの
で、ノード３のレベルが昇圧されたレベル（図中ＶＢＯ
ＯＳＴで示すレベル。）から降下する。

【００２９】その後、論理回路２１の性質上、ノードＮ
２がローレベルからハイレベルとなり（図２の信号Ｎ２
の波形図における時刻ｔ２）、これに応じノードＮ４は
昇圧される。ここで、昇圧前のノードＮ４のレベルは、
１つ前のサイクルにて昇圧されたノードＮ３にゲートを
接続されたＴ２によって、ＶＣＣレベルまで十分プリチ
ャージされている。よって、ノード４のレベルを昇圧し
た際はノード４のレベルは十分高いレベル、理論的には
２ＶＣＣのレベルまで昇圧される。このようにノードＮ
４が昇圧されると、このノードＮ４からトランジスタＴ
４を通して昇圧電圧出力端子ＶＯＵＴに電荷が供給され
る（図２の信号ＶＯＵＴの波形図参照）。

【００３０】次に、信号ＯＳＣがハイレベルからローレ
ベルになると（図２の信号ＯＳＣの波形図における時刻
ｔ３）、まずノードＮ２がローレベルとなるので、ノー
ドＮ４が昇圧されたレベルから降下する。その後、論理
回路２１の性質上、ノードＮ１がハイレベルとなり（図
２の信号Ｎ１の波形図における時刻ｔ４）、これに応じ
ノードＮ３が昇圧されるので、このノードＮ３からトラ
ンジスタＴ３を通してＶＯＵＴに電荷が供給される。こ
のノードＮ３での動作の詳細は、前述したノードＮ４も
のと同じである。以上の動作を繰り返すことによって、
昇圧動作が行なわれる。

【００３１】一方、センサー信号に応じて昇圧動作を停
止したり再開する動作は次のように行なわれる。これを
図３を参照して説明する。

【００３２】センサー信号Ｓｓが第１の信号であるロー
レベルから第２の信号であるハイレベルになると（図３
の信号Ｓｓの波形図における時刻ｔ１１）、図１（Ａ）
を用いて説明した昇圧回路２０の制御信号生成回路２３
は既に説明したように、ハイレベル状態に固定された信
号を制御信号Ｓｃとして論理回路２１に出力する（上記
表１参照）。そのため、ノードＮ１はローレベルに固定
され（図３の信号Ｎ１の波形図における時刻ｔ１２）、
さらに少し遅れてノード２はハイレベルに固定される
（図３の信号Ｎ２の波形図における時刻ｔ１３）。その
ため、昇圧ノードであったノードＮ３のレベルは降下
し、一方、ノードＮ４のレベルは昇圧される。ここでノ
ードＮ４のレベルはその前のサイクルでプリチャージさ
れているからこの昇圧動作により所望の昇圧レベルに昇
圧された状態になる。また、このように高いレベルとさ
れたノードＮ４にゲートが接続されたトランジタＴ１は
オンするので、ノードＮ３のレベルは、このトランジス
タＴ１によって、十分にプリチャージされ、ＶＣＣレベ
ルを保つことができる。

【００３３】次に、センサー信号Ｓｓがハイレベルから
ローレベルになると（図３の信号Ｓｓの波形図における
時刻ｔ１４）、制御信号生成回路２３は、表１に示した
ように、信号ＯＳＣを制御信号として論理回路２１に出
力する。そのためこのＯＳＣ信号に合わせて、ノードＮ
１、ノードＮ２がロー／ハイと交互に変化することにな
るので、昇圧動作が再開される。

【００３４】以上の様に、この第１発明の昇圧回路駆動
方法、第２発明の昇圧回路によれば、センサー信号によ
り、昇圧動作を止めた時、どちらか一方の昇圧ノードは
必ず昇圧された状態で止まるので、昇圧されていないノ
ードのプリチャージを十分に行うことができる。これに
より、昇圧回路を止めたり、動かしたりしたときでも、
常に安定した昇圧効率を得ることができる。

【００３５】２．第３発明、第４発明の実施の形態の説
明 次に、図４および図５を参照して、第３発明および第４
発明の実施の形態について説明する。ここで、図４は第
４発明の実施の形態の昇圧回路３０の構成を示した図、
図５はこの昇圧回路３０が昇圧動作を停止した際の動作
を主に説明する波形図である。

【００３６】昇圧回路３０と昇圧回路２０との相違点
は、制御信号生成回路３１にある。この場合の制御信号
生成回路３１は、センサー信号Ｓｓが第１の信号（ここ
ではローレベル）である場合は前記繰り返し信号ＯＳＣ
を通過させて出力し、センサー信号Ｓｓが第２の信号
（ここではハイレベル）となった場合はそれに応答して
信号ＯＳＣの状態をラッチしそれを出力するラッチ回路
で構成してある。具体的には、インバータ３１ａと、ト
ランスファーゲート３１ｂと、クロックドインバータ３
１ｃと、インバータ３１ｄとで、制御信号生成回路３１
を構成してある。ここで、インバータ３１ａは論理回路
２１における２入力ＮＯＲ素子２１ａの一方の入力およ
びインバータ２１ｃの入力と接続してある。この結節点
を図４中ノードＮ５と示している。また、インバータ３
１ａの入力をトランスファーゲート３１ｂの出力と接続
してある。この結節点を図４中ノードＮ６と示してい
る。トランスファーゲート３１ｂの入力には信号ＯＳＣ
が入力されている。また、トランスファゲート３１ｂの
そのＰｃｈ側のゲートにはセンサー信号Ｓｓが入力さ
れ、Ｎｃｈ側のゲートはインバータ３１ｄの出力が接続
されている。またこのインバータ３１ｄの入力にはセン
サー信号Ｓｓが入力されている。またクロックドインバ
ータ３１ｃはその出力をノードＮ６に、その入力をノー
ド５にそれぞれ接続してある。さらにこのクロックドイ
ンバータ３１ｃのＰｃｈ側のゲートをインバータ３１ｄ
の出力に接続してあり、そのＮｃｈ側のゲートにはセン
サー信号Ｓｓが入力されている。

【００３７】次に、この昇圧回路３０の動作について説
明する。ただし昇圧動作は上述の昇圧回路２０の場合の
動作と同じであるのでその説明は省略し、ここでは昇圧
動作の停止および再開動作を図５を参照して説明する。

【００３８】センサー信号Ｓｓがローレベルからハイレ
ベルになると（図５の信号Ｓｓの波形図における時刻ｔ
１）、トランスファーゲート３１ｂがオフし、かつ、ク
ロックドゲート３１ｃがオンするので、信号ＯＳＣの現
在のレベルがラッチされる。これにより、以降信号ＯＳ
Ｃの状態が変化しても、昇圧回路の各ノードは現在の状
態を保持し、昇圧動作は行われない。例えば、信号ＯＳ
Ｃがそれがハイレベルのときラッチされたとすれば、ノ
ードＮ１がローレベルに固定され、かつ、ノードＮ２が
ハイレベルに固定された状態が形成される。また、信号
ＯＳＣがそれがローレベルのときラッチされたとすれ
ば、ノードＮ１がハイレベルに固定され、かつ、ノード
Ｎ２がローレベルに固定された状態が形成される。いず
れにしても、この昇圧回路３０によれば、昇圧動作を停
止しようとした際はその時に第１及び第２の昇圧用容量
Ｃ１、Ｃ２でそれぞれなされていた動作をそのまま固定
した状態で、昇圧動作を停止できる。したがって、この
昇圧回路３０によれば、昇圧回路がリセットされたり、
センサー信号Ｓｓのタイミングによって昇圧やプリチャ
ージの途中でこれら動作が停止されるということがなく
なる。

【００３９】次に、センサー信号Ｓｓがハイレベルから
ローレベルに戻ると（図５の信号Ｓｓの波形図における
時刻ｔ２）、トランスファーゲート３１ｂがオンし、か
つ、クロックドゲート３１ｃはオフするので、このラッ
チ回路はスルーとなる。これにより、以降の信号ＯＳＣ
の変化を受けて、昇圧動作が再開される。

【００４０】以上の様に、この第３発明の昇圧回路駆動
方法および第４発明の昇圧回路によれば、センサー信号
で昇圧回路を止める方法として、繰り返し信号（信号Ｏ
ＳＣ）をラッチするようにしたことにより、昇圧回路の
リセットによる昇圧ノードのプリチャージレベル低下
や、チャージやプリチャージの途中での昇圧回路のリセ
ットによる誤動作等をなくすことが出来る。

【００４１】３．その他の実施の形態の説明 上述の各実施の形態では、昇圧動作を停止した後の昇圧
動作の再開は、繰り返し信号（信号ＯＳＣ）をそのまま
入力することで行なっていた。しかし、昇圧動作の停止
時間が長時間となった場合は、昇圧ノード側とされてい
たノード（Ｎ３またはＮ４）やプリチャージ動作が選択
されていた側のノードのレベルはリーク電流の影響で低
下する。特に、プリチャージ動作が選択されていた側の
ノードのレベルが低下すると、昇圧動作が再開され該ノ
ードが昇圧された場合でも該ノードのレベルが所望のレ
ベルに達せず、そのため、所望のＶＯＵＴが得られなか
ったり他方の昇圧用容量のプリチャージも正常に行なわ
れなくなる。この実施の形態ではこれを回避する技術を
説明する。

【００４２】図６はそのための昇圧回路４０を示した図
である。この昇圧回路４０は、図４を用いて説明した昇
圧回路３０にさらに所定のプリチャージ補償回路４１お
よび遅延回路４３を付加して構成してある。以下、これ
らプリチャージ補償回路４１および遅延回路４３につい
て主に説明する。

【００４３】この場合のプリチャージ補償回路４１は、
第５〜第８のスイッチ素子としてのＮＭＯＳトランジス
タＴ５〜Ｔ８と、第３およびの第４の昇圧用容量として
のＭＯＳ容量Ｃ３、Ｃ４と、第２の制御信号生成回路５
１と、第２の論理回路５３とで構成してある。

【００４４】ここで、トランジスタＴ５は、そのドレイ
ンをノードＮ３と、そのソースをプリチャージ用電源
（ここではＶＣＣ）と、そのゲートを昇圧用容量Ｃ３の
第１電極と、それぞれ接続してある。トランジスタＴ５
のゲートと昇圧用容量Ｃ３の第１電極との結節点を図６
中ノードＮ７と示す。また、トランジスタＴ７は、その
ドレインをノードＮ４と、そのソースをプリチャージ用
電源と、そのゲートを昇圧用容量Ｃ４の第１電極と、そ
れぞれ接続してある。トランジスタＴ７のゲートと昇圧
用容量Ｃ４の第１電極との結節点を図６中ノードＮ８と
示す。また、ノードＮ７、ノードＮ８それぞれは、ＶＣ
Ｃ−Ｖｔレベル補償のためにトランジスタＴ６或はＴ７
を介し電源ＶＣＣと接続してある。

【００４５】また、第２の制御信号生成回路５１は、セ
ンサー信号Ｓｓが第２の信号（ここではハイレベル）か
ら第１の信号（ローレベル）に変化することに応答して
所定時間幅の第２の制御信号Ｓｃ２を発生するものであ
る。ここではＮＡＮＤ素子５１ａと第１〜第４のインバ
ータ５１ｂ〜５１ｅとで構成される公知のワンショツト
パルス発生回路で構成してある。具体的には、第１〜第
４のインバータ５１ｂ〜５１ｅを直列接続してあり、か
つ、第１のインバータ５１ａの出力及び第４のインバー
タ５１ｅの出力をＮＡＮＤ素子５１ａに入力してあり、
かつ、このＮＡＮＤ素子５１ａの出力を当該第２の制御
信号Ｓｃ２とする構成の回路としてある。この回路５１
によれば、センサー信号Ｓｓの立ち下がり時にワンショ
ットパルスが出力される。

【００４６】また、第２の論理回路５３は、この場合、
昇圧用容量Ｃ３の第２電極に出力が接続された２入力Ｎ
ＯＲ素子５３ａと、昇圧用容量Ｃ４の第２電極に出力が
接続された２入力ＮＯＲ素子５３ｂとで構成してある。
ただし、これら２入力ＮＯＲ素子５３ａ，５３ｂそれぞ
れの第１の入力には第２の制御信号生成回路５１の出力
Ｓｃ２を接続してある。さらに、２入力ＮＯ素子５３ａ
の第２の入力にはインバータ２１ｃの出力を接続してあ
り、また、２入力ＮＯ素子５３ｂの第２の入力はノード
Ｎ５と接続してある。ここで、２入力ＮＯＲ素子５３ａ
の出力と昇圧用容量Ｃ３の第２電極との結節点を図６中
ノードＮ９と示し、２入力ＮＯＲ素子５３ｂの出力と昇
圧用容量Ｃ４の第２電極との結節点を図６中ノードＮ１
０と示す。

【００４７】また、遅延回路５３は、制御信号生成回路
３１および論理回路２１の間に設けられており、プリチ
ャージ補償回路４１によるプリチャジーに要する時間を
考慮した時間だけ制御信号生成回路から出力される信号
Ｓｃを遅延させるものである。この遅延回路５２は任意
好適な構成と出来る。

【００４８】次に、図６を用いて説明した昇圧回路４０
の動作を説明する。ただし、昇圧動作は前述の昇圧回路
２０や３０と同様であるので、ここではそれは省略し、
昇圧動作を停止する動作及び再開する動作について説明
する。この説明を図７の波形図をも参照して行なう。

【００４９】センサー信号Ｓｓがローレベルからハイレ
ベルになると（図７の信号Ｓｓの波形図におけるｔ
１）、トランスファーゲート３１ｂがオフし、かつ、ク
ロックドゲート３１ｃがオンするので、ＯＳＣ信号のレ
ベルが現在のレベルの状態でラッチされる。これによ
り、以降ＯＳＣが変化しても、昇圧回路の各ノードは現
在の状態を保持し、昇圧は行われない。この時、ノード
Ｎ３が昇圧された状態にあると仮定すると、このノード
Ｎ３のレベルが加わるトランジスタＴ２がオンするか
ら、ノードＮ４はトランジスタＴ２を通してプリチャー
ジされ、ＶＣＣレベルになっている。しかし、この状態
で長時間たつと、リークによりノードＮ３のレベルは低
下し（図７の信号Ｎ３の波形図における例えば時刻ｔ２
参照）、そしてそれがＶＣＣレベル以下まで下がるとノ
ードＮ４のプリチャージもできなくなる為、ノードＮ４
のレベルもＶＣＣ−Ｖｔレベルまで低下してしまう（図
７の信号Ｎ４の波形図における例えば時刻ｔ２参照）。
この状態で、センサー信号がハイレベルからローレベル
に戻って（図７の信号Ｓｓの波形図における時刻ｔ
３）、昇圧回路が動き始めると、プリチャージが十分出
来ていないため、最初の１発目の十分な昇圧レベルが得
られなくなってしまう。そこで、この発明では、事前に
プリチャージを行う為にプリチャージ補償回路４１、遅
延回路４３がそれぞれ次のように動作する。昇圧動作停
止期間においてノードＮ３、ノードＮ４それぞれのレベ
ルがＶＣＣ−Ｖｔレベルまで落ちているとする。その状
態でセンサー信号がハイレベルからローレベルに戻る
と、まず第２の制御信号生成回路としてのワンショット
パルス発生回路５１によって、ワンショットパルスが作
られ、そのパルスとノードＮ５でのレベルとの論理によ
って、プリチャージが必要なノード（この場合ノードＮ
１０）にワンショットパルスが出力される。それにより
ノードＮ８が昇圧されるから、これに応じノードＮ４が
改めてＶＣＣレベルまでプリチャージされる。その後遅
延回路４３で適性に遅らされて出力される制御信号Ｓｃ
のタイミングでノードＮ４の昇圧が行われる。ノードＮ
４はプリチャージが十分に行われているので、昇圧時に
おいて十分な昇圧レベルを示すようになる。以後は制御
信号Ｓｃすなわち繰り返し信号ＯＳＣによって昇圧動作
が繰り返される。

【００５０】以上の様に、図６及び図７を用いて説明し
た実施の形態によれば、昇圧動作の再開に当たって所定
のプリチャージが先ずなされるので、昇圧動作を長時間
停止していたときに発生するリークによる昇圧レベルの
低下で、プリチャージレベルが低くなった場合でも、昇
圧動作は良好に再開される。

【００５１】

【発明の効果】上述した説明から明らかなようにこの出
願の第１発明および第２発明によれば、交互動作（昇圧
動作）を停止した場合も、第１および第２の昇圧用容量
のうちの一方の昇圧用容量を昇圧された状態にできるか
ら、他方の昇圧用容量をプリチャージするためのスイッ
チ素子は該昇圧された一方の昇圧用容量でのレベルに応
じてオン状態とされる。したがって、交互動作停止時に
おいても、第１および第２の昇圧用容量のいずれか一方
はプリチャージされる。そのため、従来に比べ昇圧効率
を改善できる。

【００５２】また、この出願の第３および第４発明によ
れば、交互動作を停止する際、第１および第２の昇圧用
容量に実際になされていた動作状態が保持された状態で
昇圧動作が停止される。よって、プリチャージ動作が選
択されていた側の昇圧容量は所定レベルまでプリチャー
ジがなされるから、昇圧動作の停止タイミングにかかわ
らず、昇圧動作が再開された場合の当該昇圧動作がスム
ースになされる。そのため、効率の良い昇圧が行なえ、
しかも、誤動作も生じない。

【００５３】また、昇圧動作再開に当たって所定のプリ
チャージを先ず実施する構成の場合、昇圧動作の停止時
間が長い場合のプリチャージレベルの低下が是正できる
ので、長い時間昇圧動作を停止していた後に昇圧動作を
再開した場合も効率の良い昇圧が行なえる。

【図面の簡単な説明】

【図１】第１および第２発明の説明図（その１）であ
り、主に第２発明の実施の形態の昇圧回路２０の構成説
明図である。

【図２】第１および第２発明の説明図（その２）であ
り、昇圧回路２０での昇圧動作の説明図である。

【図３】第１および第２発明の説明図（その３）であ
り、昇圧回路２０での昇圧動作停止動作及び再開動作の
説明図である。

【図４】第３および第４発明の説明図（その１）であ
り、主に第４発明の実施の形態の昇圧回路３０の構成説
明図である。

【図５】第３および第４発明の説明図（その２）であ
り、昇圧回路３０での昇圧動作停止動作および再開動作
の説明図である。

【図６】他の実施の形態の説明図（その１）であり、主
にこの実施の形態の昇圧回路４０の構成説明図である。

【図７】他の実施の形態の説明図（その２）であり、昇
圧回路４０での昇圧動作停止動作および再開動作の説明
図である。

【図８】従来の昇圧回路の構成およびその動作説明に供
する図である。

【図９】センサー回路の一例の説明図である。

【符号の説明】

Ｃ１：第１の昇圧用容量 Ｃ２：第２の昇圧用容量 Ｔ１：第１のスイッチ素子 Ｔ２：第２のスイッチ素子 Ｔ３：第３のスイッチ素子 Ｔ４：第４のスイッチ素子 ２０：第２発明の実施の形態の昇圧回路 ２１：論理回路 ２３：制御信号生成回路 ＯＳＣ：第１の状態／第２の状態が繰り返される繰り返
し信号 Ｓｃ：制御信号 Ｓｓ：センサー信号 ３０：第４発明の実施の形態の昇圧回路 ３１：制御信号生成回路（ラッチ回路） ４１：プリチャージ補償回路 ４３：遅延回路 Ｔ５：第５のスイッチ素子 Ｔ６：第６のスイッチ素子 Ｔ７：第７のスイッチ素子 Ｔ８：第８のスイッチ素子 Ｃ３：第３の昇圧用容量 Ｃ４：第４の昇圧用容量 ５１：第２の制御信号生成回路 ５３：第２の論理回路

Claims (12)

【特許請求の範囲】
1. 【請求項１】 第１および第２の昇圧用容量を具え、昇
   圧回路の出力値が所定値以下のときには、一方の昇圧用
   容量のレベルが昇圧されかつ他方の昇圧用容量は前記一
   方の昇圧用容量のレベルによりオンされるスイッチ素子
   を介してプリチャージされるという動作が交互に行なわ
   れ、前記出力値が前記所定値より大のときには、前記交
   互動作が停止される型の昇圧回路を駆動するに当たり、 前記交互動作を停止する際にはいずれか一方の昇圧用容
   量のレベルが昇圧された状態で前記交互動作を停止する
   ことを特徴とする昇圧回路の駆動方法。
2. 【請求項２】 第１および第２の昇圧用容量を具え、昇
   圧回路の出力値が所定値以下のときには、一方の昇圧用
   容量のレベルが昇圧されかつ他方の昇圧用容量は前記一
   方の昇圧用容量のレベルによりオンされるスイッチ素子
   を介してプリチャージされるという動作が交互に行なわ
   れ、前記出力値が前記所定値より大のときには、前記交
   互動作が停止される型の昇圧回路を駆動するに当たり、 前記交互動作を停止する際には、その際に前記第１およ
   び第２の昇圧用容量でそれぞれなされている動作状態を
   保持した状態で前記交互動作を停止することを特徴とす
   る昇圧回路の駆動方法。
3. 【請求項３】 請求項１または２に記載の昇圧回路の駆
   動方法において、 前記交互動作を再開する際は、前記交互動作を停止した
   際にプリチャージ動作が選択されていた側の昇圧用容量
   を先ずプリチャージした後に前記交互動作を再開するこ
   とを特徴とする昇圧回路の駆動方法。
4. 【請求項４】 第１の昇圧用容量と、 第２の昇圧用容量と、 前記第２の昇圧用容量でのレベルにより制御され、前記
   第１の昇圧用容量の第１電極をプリチャージ用電源に接
   続／非接続する第１のスイッチ素子と、 前記第１の昇圧用容量でのレベルにより制御され、前記
   第２の昇圧用容量の第１電極を前記プリチャージ用電源
   に接続／非接続する第２のスイッチ素子と、 前記第１の昇圧用容量でのレベルにより制御され、前記
   第１の昇圧用容量の第１電極を昇圧回路の出力端子に接
   続／非接続する第３のスイッチ素子と、 前記第２の昇圧用容量でのレベルにより制御され、前記
   第２の昇圧用容量の第１電極を昇圧回路の前記出力端子
   に接続／非接続する第４のスイッチ素子と、 制御信号により制御され、該制御信号が第１の状態のと
   きは、前記第１の昇圧用容量のレベルが前記第２のスイ
   ッチ素子をオフ状態にするようなレベルに低下するよう
   前記第１の昇圧用容量の第２電極の電位を第１の電位に
   し、その後、前記第２の昇圧用容量のレベルが昇圧され
   るように前記第２の昇圧用容量の第２電極の電位を第２
   の電位（第２の電位＞第１の電位）とし、また、該制御
   信号が第２の状態のときはこれら２つの昇圧用容量それ
   ぞれの第２電極の電位を前記制御信号が第１の状態の場
   合と逆の電位状態とする論理回路と、 前記出力端子での出力が所定値以下の場合は第１の信号
   をまた所定値より大きい場合は第２の信号をセンサー信
   号として出力するセンサー回路と、 前記第１の状態／第２の状態が繰り返される繰り返し信
   号および前記センサー信号が入力され、前記センサー信
   号が前記第１の信号である場合は、該繰り返し信号を前
   記制御信号として前記論理回路に出力し、前記センサー
   信号が前記第２の信号である場合は前記第１の状態また
   は第２の状態に固定された信号を前記制御信号として前
   記論理回路に出力する制御信号生成回路とを具えたこと
   を特徴とする昇圧回路。
5. 【請求項５】 請求項４に記載の昇圧回路において、 前記制御信号生成回路を、前記センサー信号が入力され
   るインバータと、該インバータの出力および前記繰り返
   し信号が入力される２入力論理積素子とで構成したこと
   を特徴とする昇圧回路。
6. 【請求項６】 請求項４に記載の昇圧回路において、 前記制御信号生成回路を、前記センサー信号および前記
   繰り返し信号が入力される２入力論理和素子で構成した
   ことを特徴とする昇圧回路。
7. 【請求項７】 請求項４に記載の昇圧回路において、 前記制御信号生成回路を、前記センサー信号が前記第１
   の信号である場合は前記繰り返し信号を通過させ出力
   し、かつ、前記センサー信号が前記第２の信号となった
   場合はそれに応答して前記繰り返し信号の状態をラッチ
   しそれを出力するラッチ回路で構成したことを特徴とす
   る昇圧回路。
8. 【請求項８】 請求項４に記載の昇圧回路において、 前記センサー回路からの出力が前記第２の信号から前記
   第１の信号に変化したときに応答して動作し、前記第１
   および第２の昇圧用容量のうち第２電極が前記第１の電
   位とされている側の昇圧用容量をプリチャージするため
   のプリチャージ補償回路と、 前記制御信号生成回路および前記論理回路の間に設けら
   れ、前記プリチャージ補償回路による前記プリチャジー
   に要する時間を考慮した時間だけ前記制御信号生成回路
   から出力される信号を遅延させる遅延回路とをさらに具
   えたことを特徴とする昇圧回路。
9. 【請求項９】 請求項８に記載の昇圧回路において、 前記プリチャージ補償回路を、 前記第１の昇圧用容量の第１電極を前記プリチャージ用
   電源に接続／非接続する第５のスイッチ素子と、 前記第５のスイッチ素子の制御端子に第１電極が接続さ
   れていて該制御端子の電位を昇圧する第３の昇圧用容量
   と、 前記第５のスイッチ素子の制御端子を前記プリチャージ
   用電源に接続／非接続する第６のスイッチ素子と、 前記第２の昇圧用容量の第１電極を前記プリチャージ用
   電源に接続／非接続する第７のスイッチ素子と、 前記第７のスイッチ素子の制御端子に第１電極が接続さ
   れていて該制御端子の電位を昇圧する第４の昇圧用容量
   と、 前記第７のスイッチ素子の制御端子を前記プリチャージ
   用電源に接続／非接続する第８のスイッチ素子と、 前記センサー信号が前記第２の信号から前記第１の信号
   に変化することに応答して所定時間幅の第２の制御信号
   を発生する第２の制御信号生成回路と、 該第２の制御信号と請求項４でいう制御信号（第１の制
   御信号）とにより制御され、前記第３および第４の昇圧
   用容量のうち、第２電極の電位が前記第１の電位となっ
   ている前記第１または第２の昇圧用容量に関連する第３
   または第４の昇圧用容量における第２電極の電位を前記
   第２の電位とし、他方の昇圧用容量における第２電極の
   電位を前記第１の電位とする第２の論理回路とで構成し
   たことを特徴とする昇圧回路。
10. 【請求項１０】 請求項４に記載の昇圧回路において、 前記論理回路は、第１のゲート、第２のゲートおよび第
    ３のゲートで構成してあり、しかも、 前記第１のゲートは、その第１の入力に前記制御信号が
    入力され、その第２の入力に前記第２のゲートの出力が
    接続され、その出力が前記第２のゲートの第１の入力お
    よび前記第１の昇圧用容量の第２電極にそれぞれ接続さ
    れた、２入力の論理和ゲートとしてあり、 前記第２のゲートは、その第１の入力に前記第２のゲー
    トの出力が接続され、その第２の入力に前記制御信号の
    反転信号が入力され、その出力が前記第１のゲートの第
    ２の入力および前記第２の昇圧用容量の第２電極にそれ
    ぞれ接続された、２入力の論理和ゲートとしてあり、 前記第３のゲートは前記制御信号を反転して前記第２の
    ゲートの第２の入力に出力するインバータとしてあるこ
    とを特徴とする昇圧回路。
11. 【請求項１１】 請求項９に記載の昇圧回路において、 前記第２の論理回路は、第１ゲートおよび第２のゲート
    で構成してあり、しかも、 前記第１のゲートは、その第１の入力に前記第１の制御
    信号が入力され、その第２の入力に前記第２の制御信号
    が入力され、その出力が前記第３の昇圧用容量の第２電
    極に接続された、２入力論理和ゲートとしてあり、 前記第２のゲートは、その第１の入力に前記第２の制御
    信号が入力され、その第２の入力に前記第１の制御信号
    の反転信号が入力され、その出力が前記第４の昇圧用容
    量の第２電極に接続された、２入力論理和ゲートとして
    あることを特徴とする昇圧回路。
12. 【請求項１２】 請求項４に記載の昇圧回路において、 前記第１の状態／第２の状態が繰り返される繰り返し信
    号が発振回路からの出力信号であることを特徴とする昇
    圧回路。