JPH09294093A

JPH09294093A - 局内回線終端盤の等化回路

Info

Publication number: JPH09294093A
Application number: JP8106966A
Authority: JP
Inventors: Kazutoshi Komatsu; 一俊小松; Riyuuma Kakinuma; 隆馬柿沼; Seiichi Yamano; 誠一山野
Original assignee: Nippon Telegraph and Telephone Corp; Oki Electric Industry Co Ltd
Current assignee: Nippon Telegraph and Telephone Corp; Oki Electric Industry Co Ltd
Priority date: 1996-04-26
Filing date: 1996-04-26
Publication date: 1997-11-11

Abstract

(57)【要約】【課題】簡単で小型化した局内回線終端盤の等化回路
を実現する。【解決手段】ノイズ除去された受信信号が、ＡＧＣ
（自動利得制御回路）３１によって正規化される。加算
器３２は、帰還信号に応じてＡＧＣ３１の出力信号のレ
ベルを変更する。位相判定手段４０は、固定発振周波数
を分周して位相がずらされた複数の信号φ１〜φ８を用
いて、加算器３２の出力信号のサンプリングを行い、該
加算器３２の出力信号の立上がりに対応するタイミング
を設定する。サンプリング手段６０は、設定されたタイ
ミングに同期して加算器３２の出力信号をサンプリング
し、再生データを生成する。一方、ＢＴ等化器５１とＤ
／Ａ変換器５２は、設定されたタイミングに同期して、
その時点での再生データの符号に応じた帰還信号を生成
し、加算器３２に与える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、局内の受信点に設
けられ、加入者線終端装置（以下、ＤＳＵという）等と
のピンポン伝送で得られた受信信号から、再生データを
生成する局内回線終端盤の等化回路に関するものであ
る。

【０００２】

【従来の技術】従来、このような分野の技術としては、
例えば次のような文献に記載されるものがあった。文献；島田禎晋監修，小宮菱一、真野文雄、山野誠一、
及び雲崎清美共著「マルチメディアネットワークシリー
ズディジタルアクセス方式」オーム社発行、P84-85,P
100-103 図２は、従来の局内回線終端盤の要部を示すブロック図
である。ＤＳＵ１と局内回線終端盤１０とは、２線式メ
タリックケーブル２０で接続されている。２線式メタリ
ックケーブル２０の途中には、複数のブリッジタップ
（ＢＴ）が設けられている。局内回線終端盤１０は局内
における受信点に設けられ、線路自動等化回路１１と、
タイミング抽出回路１２と、識別再生回路１３とを備え
ている。線路自動等化回路１１が、メタリックケーブル
２０に接続され、該線路自動等化回路１１の出力側が、
タイミング抽出回路１２と識別再生回路１３に接続され
ている。局内回線終端盤１０内では、線路自動等化回路
１１、タイミング抽出回路１２及び識別再生回路１３に
より、受信信号の波形歪みの整形とタイミング抽出とデ
ータの識別再生が行われる。そして、図示しない回路を
用いて、フレーム同期をとった後、多重化して交換機と
のインタフェースを形成している。

【０００３】図３は、図２中のタイミング抽出回路を示
す構成ブロック図である。このタイミング抽出回路１２
には、ディジタル・フェーズロック・ループ（以下、Ｄ
ＰＬＬという）が採用され、線路自動等化回路１１の出
力信号に対してパターンの検出を行うパターン検出回路
１２₁を備えている。パターン検出回路１２₁の出力側
には、位相比較器１２₂が接続されている。位相比較器
１２₂は、帰還された信号とパターン検出回路１２₂の
出力信号との比較から、それらの位相のずれを検出し、
結果をセット信号として進相信号発生回路（進相）１２
₃または遅相信号発生回路（遅相）１２₄に与える構成
である。進相信号発生回路１２₃と遅相信号発生回路１
２₄とは、セット信号のタイミングで進相信号と遅相信
号をそれぞれ出力する機能を有している。このタイミン
グ抽出回路１２には、主発振器１２₅が設けられてい
る。主発振器１２₅は、例えば１５．３６ＭＨｚの固定
発振周波数で発振するものであり、０相とπ相の２相を
出力し、その２相が各ＡＮＤ回路１２₆，１２₇の一方
の入力端子に入力される接続である。また、進相信号発
生回路１２₃は０相出力信号によってリセットされる構
成であり、遅相信号発生回路１２₄がπ相出力信号によ
ってリセットされる構成である。各ＡＮＤ回路１２₆，
１２₇の他方の入力端子には、進相信号発生回路１２₃
から進相信号または遅相信号発生回路１２₄から遅相信
号が入力される接続である。

【０００４】各ＡＮＤ回路１２₆，１２₇の出力側に
は、ＯＲ回路１２₈が接続され、該ＯＲ回路１２₈の出
力側には、分周器１２₉が接続されている。分周器１２
₉は、ＯＲ回路１２₈の出力信号を４８分周する機能を
有している。分周器１２₉の出力信号が前記帰還信号と
して、位相比較器１２₂に与えられると共に、パターン
検出回路１２₁にも帰還されている。このタイミング抽
出回路１２のＤＰＬＬは、３２０ＫＨｚの自走発振周波
数を有するが、パターン検出回路１２₁の検出するパタ
ーンと分周器１２₉の出力信号との間に位相のずれが発
生すると、位相比較器１２₂がそのずれを検出し、進相
信号発生回路１２₃または遅相信号発生回路１２₄にセ
ット信号を与える。セットされた進相信号発生回路１２
₃または遅相信号発生回路１２₄からは、進相信号また
は遅相信号が出力される。各ＡＮＤ回路１２₆，１２₇
とＯＲ回路１２₈は、進相信号発生回路１２₃と遅相信
号発生回路１２₄と相俟って、１５．３６ＭＨｚの周波
数を変化させて、分周器１２₉に与える。つまり、ＡＮ
Ｄ回路１２₆，１２₇とＯＲ回路１２₈とは、位相比較
器１２₂による比較結果が進みを示す場合には波形を削
除し、遅れを示す場合には波形を増加させる。このよう
にして、タイミング抽出を行い、これに基づいて、再生
データを生成している。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
局内回線終端盤では、次のような課題があった。図２の
局内回線終端盤では、例えば５０ｄＢの線路損失とブリ
ッジタップを等化するため、線路自動等化回路に、周波
数領域等化と時間領域等とを行わせるようにしている。
また、メタリックケーブル２０における異種心線接続や
ジッタの影響等を考慮して、図３に示すようなＤＰＬＬ
のタイミング抽出回路を備えている。これらにより、高
精度な等化と再生が行えるが、線路損失が小さくてジッ
タが小さい場合には、過剰性能であると言える。また、
発振周波数の高い主発振器１２₅を用いているので、Ｌ
ＳＩ化が困難になると共に、回路が複雑になるという課
題があった。

【０００６】

【課題を解決するための手段】本発明は、前記課題を解
決するために、局内の受信点に設けられ、加入者側との
ピンポン伝送で得られた受信信号の再生データを生成す
る局内回線終端盤の等化回路において、次のような増幅
手段、レベル変更手段、発振器、位相判定手段、サンプ
リング手段及び等化手段を備えた構成にしている。増幅
手段は、加入者からの受信信号のレベルを増幅して正規
化するものであり、レベル変更手段は、帰還信号に基づ
き増幅手段の出力信号のレベルを変更するものである。
発振器は、固定周波数で発振する機能を有している。位
相判定手段は、その固定周波数が分周されて互いに位相
がずれた複数の位相検出用信号を用い、レベル変更手段
の出力信号のサンプリングを行って該レベル変更手段の
出力信号の立上がりを複数回判定し、この判定結果に対
応するタイミングを設定する機能を有している。そし
て、サンプリング手段は、設定されたタイミングに同期
してレベル変更手段の出力信号をサンプリングし、それ
に対応するデジタルの前記再生データを生成する機能を
有している。等化手段は、設定されたタイミングに同期
してその時点での再生データの符号に応じた帰還信号を
生成する構成である。

【０００７】本発明によれば、以上のように局内回線端
末盤の等化回路を構成したので、受信信号が、増幅手段
によって増幅され、増幅結果がレベル変更回路に与えら
れる。サンプリング手段により、レベル変更手段の出力
信号がサンプリングされ、受信信号に対応する再生デー
タが生成される。ここで、サンプリング手段におけるサ
ンプリングタイミングは、位相判定手段によって、求め
られるのである。位相判定手段では、発振器の固定発振
周波数が分周されて互いに位相がずれた複数の位相検出
用信号を用い、レベル変更手段の出力信号の立上がりを
複数回判定し、そのタイミングを設定する。これによ
り、受信信号のジッタに耐性のある適性なタイミングが
得られる。一方、等化手段により、位相判定手段で設定
されたタイミングに同期して、再生データの符号に応じ
た帰還信号が生成される。帰還信号はレベル変更手段に
与えられ、増幅手段の出力信号のレベルが変更される。
これにより、受信信号中のデータ間の干渉の影響が除去
されることになる。よって、サンプリング手段は、干渉
成分の影響を除去した再生データを生成できる。従っ
て、前記課題を解決できるのである。

【０００８】

【発明の実施の形態】図１は、本発明の実施形態を示す
局内回線終端盤の等化回路を示す構成ブロック図であ
る。この局内回線終端盤の等化回路は、ＤＳＵ等とのピ
ンポン伝送における再生データを生成するものであり、
ＤＳＵ等から受信信号を受信して、６４０ｋＨｚ帯域の
成分を除去するプリフィルタ３０を備えている。プリフ
ィルタ３０には、増幅手段である自動利得制御回路（以
下、ＡＧＣという）３１が接続され、ＡＧＣ３１の出力
側に、レベル変更手段である加算器３２が接続されてい
る。加算器３２は、帰還信号に基づき該ＡＧＣ３１の出
力信号のレベルを変更する構成である。図１の等化回
路には、固定発振周波数ｆが２．５６ＭＨｚの発振器３
５と、位相判定手段４０と、等化手段５０と、再生デー
タを出力するサンプリング手段６０とが、設けられてい
る。加算器３２の出力側に、位相判定手段４０とサンプ
リング手段６０とが接続されている。位相判定手段４０
及び該サンプリング手段６０の出力側に、等化手段５０
が接続されている。また、位相判定手段４０の出力信号
は、サンプリング手段６０にも入力される接続である。
等化手段５０が、加算器３２に対して帰還信号を出力す
る構成である。位相判定手段４０には、発振器３５の固
定発振周波数ｆを分周して得られた複数の信号φ１〜φ
８が、入力される構成である。

【０００９】位相判定手段４０は、タイミング選択部４
０Ａと、立上がり検出部Ｂとを備えている。立上がり検
出部Ｂは、固定発振周波数ｆが分周されて互いに位相が
ずれた８本の位相検出用信号φ１〜φ８を用い、加算器
３２の出力信号のサンプリングを行い、ＡＧＣ３１の出
力信号の立上がりを順次判定する機能を有している。タ
イミング選択部４０Ａは、立上がり検出部Ｂの判定結果
から、位相検出用信号φ１〜φ８を選択することで、タ
イミングを設定する機能を有している。等化手段５０
は、タイミング選択部４０Ａで設定されたタイミングに
同期して、その時点での再生データの極性に応じた帰還
信号を生成するものであり、再生データとタイミング選
択部４０Ａの出力するタイミングとを入力するＢＴ等化
器５１を備えている。ＢＴ等化器５１の出力側が、デジ
タル／アナログ変換器（Ｄ／Ａ）５２に接続され、デジ
タル／アナログ変換器５２の出力側が、加算器３２に接
続されている。

【００１０】図４は、図１中の位相判定手段とサンプリ
ング手段とそれらの周辺を示す回路図である。位相判定
手段４０の入力側には、２個のドライバ４１，４２とＯ
Ｒ回路４３とが設けられている。これらドライバ４１，
４２とＯＲ回路４３とは、ＡＧＣ３１の加算器３２を介
した出力信号の極性を設定するためのものであり、ＡＧ
Ｃ３１或いは加算器３２の一部を構成している。各ドラ
イバ４１，４２の出力側が、２入力ＯＲ回路４３の入力
端子にそれぞれ接続されている。ＯＲ回路４３の出力側
が、立上がり検出部４０Ｂに入力されるようになってい
る。一方、発振器３５の固定周波数ｆと、それを８分周
した３２０ＫＨｚの信号とが、位相シフタ４５に入力さ
れ、該位相シフタ４５は、その分周された信号の位相を
ずらして位相検出用信号φ１〜φ８を生成する構成であ
る。位相検出用信号φ１〜φ８が、立上り検出部４０Ｂ
とタイミング選択部４０Ａとに与えられるようになって
いる。

【００１１】立上がり検出部４０Ｂは、８個の判定回路
４６₁，４６₂…４６₈を備えている。これら各判定回
路４６₁〜４６₈は、例えばＡＮＤ回路等で構成され、
位相検出用信号φ１〜φ８をそれぞれ入力すると共に、
ＯＲ回路４３を介した入力信号を共通に入力している。
そして、各判定回路４６₁〜４６₈は、ＯＲ回路４３を
介した入力信号のレベル判定を行う構成である。各判定
回路４６₁〜４６₈の出力側が、タイミング選択部４０
Ａ中の位相判定部４７に接続されている。位相判定部４
７の出力側が、セレクタ４８に接続されている。セレク
タ４８は、位相検出用信号φ１〜φ８を選択して出力す
る構成である。一方、サンプリング手段６０は、例えば
遅延型フリップフロップ６１で構成されている。フリッ
プフロップ６１のデータ端子Ｄには、ＯＲ回路４３を介
した入力信号が与えられる接続であり、クロック端子Ｃ
には、セレクタ４８の出力側が接続されている。フリッ
プフロップ６１の出力端子Ｑから、再生データが出力さ
れる構成である。

【００１２】次に、図１の局内回線終端盤の等化回路の
動作を説明する。プリフィルタ３０には、ＤＳＵからの
メタリックケーブル等を介した受信信号が入力される。
プリフィルタ３０は、受信信号中の６４０ｋＨｚ帯域の
ノイズ成分を除去する。ＡＧＣ３１は、プリフィルタ３
０でノイズ成分の除去された受信信号を、正規化レベル
（１Ｖp-p ）まで増幅する。ＡＧＣ３１の出力信号は、
加算器３２を経てレベル変更される。一方、位相シフタ
４５は、発振器３５の固定発振周波数ｆとそれが８分周
された信号とから、８本の位相検出用信号φ１〜φ８を
生成する。各位相検出用信号φ１〜φ８は、パラレルに
各判定回路４６₁〜４６₈へそれぞれ与えられる。各判
定回路４６₁〜４６₈は、位相検出用信号φ１〜φ８に
同期したサンプリングで、加算器３２の出力信号のレベ
ルを判定する。即ち、時間的に異なったタイミングでの
サンプリングと判定が行われる。各判定回路４６₁〜４
６₈の判定結果は、加算器３２の出力信号の立上り時期
を示す信号として、位相判定部４７に順次送られる。

【００１３】図５は、図４中の位相判定部４７の動作を
説明する図である。図５に示されたデータは、加算器３
２の出力信号である。いま、加算器３２の出力信号が、
実線で示されたデータとして入力されると、信号φ２〜
φ５に同期してサンプリング判定を行う各判定回路４６
₂〜４６₅の出力レベルが“１”になり、他の出力レベ
ルは“０”となる。位相判定部４７は、各判定回路４６
₁〜４６₈の出力信号の微分に基づき、図５の立上り微
分結果１を求め、受信信号の立上がった時期を推定す
る。最初の推定が終わった後、さらに、続く分周サイク
ルで、推定を連続して行う。つまり、合計でＮ回（例え
ば３回）の推定を行う。２回目の推定を行う時の受信信
号にジッタがあり、加算器３２から破線で示されたよう
なデータが入力された場合、信号φ３〜φ６で判定を行
う各判定回路４６₃〜４６₆の出力レベルが“１”にな
り、他の出力レベルは“０”となる。この場合、位相判
定部４７は、図５中の立上り微分結果２から受信信号の
立上がった時期を推定する。しかし、位相判定部４７は
合計でＮ回の推定を行い、Ｎ個の推定結果の多数決をと
る。その多数決結果に基づいて最終的な選択位相を決定
し、加算器３２の出力信号の変化点を決定する。例え
ば、多数決結果が図５の微分結果１であった場合、位相
判定部４７は、安定した再生データを得るために、それ
から２位相ずれた位置のφ４の位相を選択位相として決
定し、選択結果をセレクタ４８に与える。セレクタ４８
は信号φ４を選択して、フリップフロップ６１とＢＴ等
化器５１に与える。つまり、立上り微分結果２はキャン
セルされる。以上により、フリップフロップ６１とＢＴ
等化器５１に対するタイミングを設定することになる。

【００１４】フリップフロップ６１は、信号φ４に同期
して加算器３２の出力信号を取込み、デジタルの再生デ
ータを順次出力する。一方、ＢＴ等化器５１は信号φ４
に同期してフリップフロップ６１の出力する再生データ
を取込み、ディジタル／アナログ変換器５２に与える。
ＤＳＵと局内回線終端盤を接続するケーブルが長い場合
やブリッジタップによる反射がある場合、受信信号中の
データ間に、干渉が起きる。この干渉は直前のデータの
符号と一致する。そのため、ディジタル／アナログ変換
器５２は、取込んだ再生データとは逆極性のアナログデ
ータを生成する。即ち、逆干渉量に相当するデータを加
算器３２に与える。加算器３２によるレベル変更で、干
渉量の影響はゼロに近くなり、誤動作が防止される。以
上のように、本実施形態では、ＡＧＣ３１、加算器３
２、位相判定手段４０、等化手段５０、及びサンプリン
グ手段６０等を用いて、局内回線終端盤の等化回路を構
成しているので、固有発振周波数ｆが低い発振器３１で
も、十分実用的な等化回路が実現できる。そのため、従
来のＤＰＬＬを用いた構成とは異なり、回路を簡素化で
きるとともに小型化できる。さらに、発振器３１をＬＳ
Ｉに組み込むことが可能になり、局内回線終端盤全体を
低コストにできる。なお、本発明は、上記実施形態に限
定されず種々の変形が可能である。例えば、発振器３１
の固有発振周波数ｆは、２．５６ＭＨｚに限定されるも
のではなく、他の固有発振周波数で実現してもよい。こ
の場合、分周数や位相検出用信号の数も対応して変更す
れば、上記実施形態と同様の動作で最適な再生データを
得ることができる。

【００１５】

【発明の効果】以上詳細に説明したように、本発明によ
れば、受信信号のレベルを増幅して正規化する増幅手段
と、レベル変更手段と、固定周波数で発振する発振器と
を備え、さらに、位相がずれた複数の位相検出用信号を
用いてレベル変更手段の出力信号の立上がりを順次判定
し、対応するタイミングを設定する位相判定手段と、そ
のタイミングに同期して前記帰還信号を生成する等化手
段と、再生データを出力するサンプリング手段とを、設
けている。そのため、固有発振周波数の低い発振器で
も、十分実用的な局内回線終端盤の等化回路を実現で
き、従来のＤＰＬＬを用いた構成とは異なり、回路を簡
素化できるとともに小型化できる。

【図面の簡単な説明】

【図１】本発明の実施形態を示す局内回線終端盤の等化
回路を示す構成ブロック図である。

【図２】従来の局内回線終端盤の要部を示すブロック図
である。

【図３】図２中のタイミング抽出回路を示す構成ブロッ
ク図である。

【図４】図１中の位相判定手段とサンプリング手段とそ
れらの周辺を示す回路図である。

【図５】図４中の位相判定部４７の動作を説明する図で
ある。

【符号の説明】

３１ＡＧＣ（増幅手段）３２加算器（レベル変換手段）３５発振器４０位相判定手段４０Ａタイミング選択部４０Ｂ立上り検出部５０等化手段５１ＢＴ変換器５２Ｄ／Ａ変換器６０サンプリング手段 φ１〜φ８位相検出用信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者山野誠一東京都新宿区西新宿三丁目19番２号日本電信電話株式会社内

Claims

【特許請求の範囲】

【請求項１】局内の受信点に設けられ、加入者側との
ピンポン伝送で得られた受信信号の再生データを生成す
る局内回線終端盤の等化回路において、前記加入者からの受信信号のレベルを増幅して正規化す
る増幅手段と、帰還信号に基づき前記増幅手段の出力信号のレベルを変
更するレベル変更手段と、固定周波数で発振する発振器と、前記固定周波数が分周されて互いに位相がずれた複数の
位相検出用信号を用い、前記レベル変更手段の出力信号
のサンプリングを行って該レベル変更手段の出力信号の
立上がりを複数回判定し、該判定結果に対応するタイミ
ングを設定する位相判定手段と、前記設定されたタイミングに同期して前記レベル変更手
段の出力信号をサンプリングし、デジタルの前記再生デ
ータを生成するサンプリング手段と、前記設定されたタイミングに同期して、その時点での前
記再生データの符号に応じた前記帰還信号を生成する等
化手段とを、備えたことを特徴とする局内回線終端盤の等化回路。