[go: up one dir, main page]

JPH09293716A - フッ素含有絶縁膜の形成方法 - Google Patents

フッ素含有絶縁膜の形成方法

Info

Publication number
JPH09293716A
JPH09293716A JP8102546A JP10254696A JPH09293716A JP H09293716 A JPH09293716 A JP H09293716A JP 8102546 A JP8102546 A JP 8102546A JP 10254696 A JP10254696 A JP 10254696A JP H09293716 A JPH09293716 A JP H09293716A
Authority
JP
Japan
Prior art keywords
fluorine
film
insulating film
ozone
containing silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8102546A
Other languages
English (en)
Inventor
Kenji Tanaka
顕司 田中
Tadashi Nakano
正 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP8102546A priority Critical patent/JPH09293716A/ja
Publication of JPH09293716A publication Critical patent/JPH09293716A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課 題】 微細パターンの埋め込み性に優れ且つ比誘
電率が低いフッ素含有絶縁膜の形成方法を提供する。 【解決手段】 オゾンと、フッ素含有シリコン化合物
(例えばSiF4 )と、有機シラン(例えばTEOS)
とを原料とし常圧熱CVD法によりフッ素を含有する酸
化ケイ素質の絶縁膜を半導体基板2表面上に堆積する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法、特に配線を隔離するための絶縁膜の製造方法に関
するものである。
【0002】
【従来の技術】半導体装置においては、素子および配線
を隔離するために絶縁膜が用いられる。従来この絶縁膜
として、シラン等を原料として減圧または常圧の化学気
相蒸着(CVD)法により形成された酸化ケイ素(Si
2 )膜が使用されている。第一層間膜としては硼素と
リンを含むSiO2 膜(BPSG)が一般に使用され、
アルミニウムまたはその合金の配線間の絶縁膜として
は、テトラエトキシシラン(TEOS)と酸素とを用い
たプラズマCVD法によるSiO2 (p−TEOS)膜
や、TEOSとオゾン(O3 )を用いた常圧熱CVD法
によるSiO2(O3 −TEOS)膜を用いることが多
い。
【0003】しかしながら近年、素子の微細化に伴い、
信号伝達遅延の問題が懸念されている。これは、素子の
微細化に伴って配線間隔が狭くなるに従い、配線間容量
が増大するために生ずる。この信号伝達遅延は、半導体
装置の性能向上を妨げるものである。従って、配線間容
量の低減が必要であり、これは主に絶縁膜の誘電率の低
減により達成される。
【0004】ところが、前述のような従来のSiO2
は、比誘電率が4〜5(BPSG膜では5程度、O3
TEOS膜では4程度)であり、将来の高速デバイスで
は高すぎる値と考えられている。これに対し、フッ素を
SiO2 膜中に含有させることによって比誘電率を下げ
る方法が検討され始めている(Jpn. J. Appl. Phys. Vo
l.33 (1994) pp.408-412, J. Electrochem. Soc., Vol.
140, No.3, March 1993 pp.687-692参照)。これにより
得られるフッ素含有SiO2 (SiOF)膜は比誘電率
が3.6程度であってSiO2 膜のそれに比較して低
い。しかしこのSiOF膜を半導体基板上に成膜する技
術は未だ知られていない。
【0005】他方、素子の微細化に伴って配線間隔が狭
くなるに従い、配線間の埋め込み性の問題も厳しくなっ
ている。例えばp−TEOS膜は、配線間が 0.5μm以
下の微細パターンを覆うように成膜すると、ボイドが発
生して平坦化特性が低減するので不適格である。このよ
うに、配線間が0.5 μm以下の微細パターンを備えた半
導体装置の製造プロセスについては、比誘電率と埋め込
み性との両性能を満足しうる絶縁膜の形成方法は未確立
の状態である。
【0006】
【発明が解決しようとする課題】そこで本発明は、微細
パターンの埋め込み性に優れ且つ比誘電率が低いフッ素
含有絶縁膜の形成方法を提供することを課題とする。
【0007】
【課題を解決するための手段】第1の本発明は、オゾン
と、フッ素含有シリコン化合物と、有機シランとを原料
とし常圧熱CVD法によりフッ素を含有する酸化ケイ素
質の絶縁膜を半導体基板表面上に堆積することを特徴と
するフッ素含有絶縁膜の形成方法である。第2の本発明
は、原料がさらに硼素源および/またはリン源を含み、
絶縁膜がさらに硼素および/またはリンを含むを含む第
1の本発明のフッ素含有絶縁膜の形成方法である。
【0008】
【発明の実施の形態】第1の本発明によれば、絶縁膜の
堆積方法として、O3 −TEOS膜の形成プロセスであ
る常圧熱CVD法を採用したことで、微細パターンに対
する埋め込み性に優れたSiOF膜を得ることができ
る。そして、常圧熱CVD法に用いる原料のうちフッ素
源として、フッ素含有シリコン化合物を用いたことで、
SiO2 膜中にフッ素を容易に含有させることができ、
これにより初めて低誘電率を有するSiOF膜を半導体
基板表面上に形成できる。
【0009】フッ素源としてフッ素含有シリコン化合
物、すなわちSi−F結合を持つ物質を用いることによ
ってのみSiO2 膜中にフッ素を含有せしめることがで
きる。このことは本発明者らの新知見であり、例えば従
来のように、原料にO3 −TEOS−C2 6 (Si−
F結合を持たないフッ素源)を用い常圧熱CVD法で半
導体基板表面上にSiO2 膜を成膜しても、その膜中に
フッ素の含有がほとんど確認できない。
【0010】フッ素源であるフッ素含有シリコン化合物
としては、フッ化ケイ素(SiF4)が望ましいが、そ
の他Si−F結合をもつ物質、例えばSiF(OC3
5 3 等でも同等の効果が期待できる。有機シラン(S
i源)としてはTEOSが好適であるが、この他TEO
Sと同等の効果を有するテトラメトキシシラン、テトラ
プロポシシラン、トリエトキシシラン、ヘキサエトキシ
ジシロキサン、オクタメチルシクロテトラシロキサン、
トリメトキシシラン、ヘキサメチルシラザン等をTEO
Sに代えて或いはTEOSと組み合わせて用いることが
できる。
【0011】有機シランの反応室内への導入方法として
は、N2 やAr等をキャリアガスとしたバブリング法や
噴霧法があり、いずれの方法も本発明に適用できる。な
お、原料の有機シランとフッ素含有シリコン化合物との
混合比は任意に選択可能であり、成膜後の絶縁膜中のフ
ッ素含有量を高めるにはフッ素含有シリコン化合物の割
合を増加させればよい。
【0012】第2の本発明によれば、BPSG膜中にフ
ッ素を含有させることでき、低誘電率のBPSG膜を形
成することが可能になる。第2の本発明において、硼素
源としては、ジボラン、トリメチル硼素、トリエチルホ
ウ素、ホウ酸トリメチル、ホウ酸トリエチル等を用いる
ことができ、リン源としては、ホスフィン、トリメチル
ホスフィン、リン酸トリメチル、リン酸トリエチル等を
用いることができる。なお、成膜後の絶縁膜中の硼素、
リンの含有量は、硼素源、リン源の混合比を変えること
で任意に調整できる。
【0013】
【実施例】図1は、本発明の実施に適した成膜装置(常
圧CVD装置)の模式図である。図1において、1は反
応室内に原料ガスを導入する給気系、2はシリコン基
板、3はヒータ、4は排気系、5はバブラ、6はマスフ
ローコントローラ、7はオゾン生成器である。
【0014】半導体基板(本実施例ではシリコン基板)
2はフェイスダウンに保持され、裏面に密着しているヒ
ータ3により加熱される。反応室内の圧力は、給気系1
の給気速度と排気系4の排気速度とによりコントロール
される。原料ガスのうち有機シラン(本実施例ではTE
OSを使用)は、バブラ5に封入されキャリアガス(本
実施例ではN2 を使用)でバブリングすることによって
反応室内に導入される。フッ素含有シリコン化合物(本
実施例ではSiF4 を使用)およびオゾンは直接反応室
内に導入される。フッ素含有シリコン化合物、オゾンお
よびキャリアガスの流量はそれぞれマスフローコントロ
ーラ6により制御される。なお、オゾンはオゾン生成器
7により生成される。 <実施例1>図1に示した成膜装置を用いてO3 −TE
OS膜にフッ素を含有させた第1の本発明の実施例(実
施例1)を開示する。
【0015】シリコン基板2をヒータ3により400℃
に加熱保持し、排気系4により反応室圧を400Tor
rとし、給気系1を働かせて、TEOSのキャリアガス
であるN2 (N2<TEOS> と記す)を0〜350sccm(標
準m3 /min)、SiF4を0〜350sccmの範囲で
変化させ、オゾン発生器7によりオゾンを約8wt%含ま
せた酸素を5000sccm定流量で、それぞれ導入した。
なお、N2<TEOS> :0sccmおよびSiF4 :0sccmなる
流量の場合は本発明に属さないが比較基準として実施し
た。
【0016】この常圧熱CVD法により、ヒータ3から
供給される熱エネルギーで原料ガスが分解され、特にT
EOSとオゾンとが反応室中で反応し、シリコン基板2
上にフッ素を含有するSiO2 膜が堆積する。なお、S
iO2 膜中のフッ素の含有量は、XPS(X-ray Photoe
lectron Spectroscopy)析法による分析値である(以下
同じ)。
【0017】図2は、実施例1に係るSiOF膜中のフ
ッ素含有量(at%;以下同じ)のSiF4 /(SiF4
+N2<TEOS> )流量比依存性を示すグラフである。な
お、SiF4 流量とN2<TEOS> 流量との和は350sccm
と一定にした。図2に示すように、本発明に従いSiF
4 をフッ素源として使用することにより、O3 −TEO
S膜中にフッ素を含有させることができる。
【0018】図3は、実施例1に係るSiOF膜につい
て比誘電率のフッ素含有量依存性を示すグラフである。
従来のSiO2 膜では比誘電率の下限が3.9程度であ
ることが知られている。これに対し、第1の本発明によ
れば、図3から明らかなように、比誘電率をフッ素含有
量4at%で3.4程度、フッ素含有量14at%では2.9
程度にまで低下でき、比誘電率の低いSiOF膜が得ら
れる。 <実施例2>次に、BPSG膜にフッ素を含有させた第
2の本発明の実施例(実施例2)を開示する。
【0019】成膜装置および基本的な成膜方法は実施例
1と同様である。ただし、硼素源、リン源ともにN2
キャリアガスとするバブリング法により、それぞれ流量
25sccmで反応室内に導入した。なお、硼素源としてホ
ウ酸トリメチル(TMB:B(OCH3 3 )を、リン
源としてリン酸トリメチル(TMP:PO(OCH3
3 )を、それぞれ使用した。
【0020】図4は、実施例2に係るSiOF膜中のフ
ッ素含有量(at%;以下同じ)のSiF4 /(SiF4
+N2<TEOS> )流量比依存性を示すグラフである。な
お、SiF4 流量とN2<TEOS> 流量との和は350sccm
と一定とした。図4から明らかなように、SiF4 をフ
ッ素源として使用すると、BOSG膜中にもフッ素を含
有させることができる。
【0021】図5は、実施例2に係るSiOF膜につい
て比誘電率のフッ素含有量依存性示すグラフである。従
来のBPSG膜では比誘電率の下限が5程度であること
が知られている。これに対し、第2の本発明によれば、
図5から明らかなように、比誘電率をフッ素含有量4at
%で4.6程度、フッ素含有量14at%では4.3程度に
まで低下でき、比誘電率の低いBPSG膜が得られる。
【0022】
【発明の効果】本発明によれば、オゾンおよびフッ化ケ
イ素、ならびにテトラエトキシシラン等の有機シランを
原料とする常圧熱CVD法によりSiOF膜を堆積する
ことにより、微細パターンの埋め込み性に優れ且つ比誘
電率が低いフッ素含有絶縁膜が形成できるという優れた
効果を奏する。
【図面の簡単な説明】
【図1】本発明の実施に適した成膜装置の模式図であ
る。
【図2】実施例1に係るSiOF膜中のフッ素含有量の
SiF4 /(SiF4 +N2<TEOS> )流量比依存性を示
すグラフである。
【図3】実施例1に係るSiOF膜について比誘電率の
フッ素含有量依存性を示すグラフである。
【図4】実施例2に係るSiOF膜中のフッ素含有量の
SiF4 /(SiF4 +N2<TEOS> )流量比依存性を示
すグラフである。
【図5】実施例2に係るSiOF膜について比誘電率の
フッ素含有量依存性示すグラフである。
【符号の説明】
1 給気系 2 シリコン基板 3 ヒータ 4 排気系 5 バブラ 6 マスフローコントローラ 7 オゾン生成器

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 オゾンと、フッ素含有シリコン化合物
    と、有機シランとを原料とし常圧熱CVD法によりフッ
    素を含有する酸化ケイ素質の絶縁膜を半導体基板表面上
    に堆積することを特徴とするフッ素含有絶縁膜の形成方
    法。
  2. 【請求項2】 原料がさらに硼素源および/またはリン
    源を含み、絶縁膜がさらに硼素および/またはリンを含
    む請求項1記載のフッ素含有絶縁膜の形成方法。
JP8102546A 1996-04-24 1996-04-24 フッ素含有絶縁膜の形成方法 Pending JPH09293716A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8102546A JPH09293716A (ja) 1996-04-24 1996-04-24 フッ素含有絶縁膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8102546A JPH09293716A (ja) 1996-04-24 1996-04-24 フッ素含有絶縁膜の形成方法

Publications (1)

Publication Number Publication Date
JPH09293716A true JPH09293716A (ja) 1997-11-11

Family

ID=14330255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8102546A Pending JPH09293716A (ja) 1996-04-24 1996-04-24 フッ素含有絶縁膜の形成方法

Country Status (1)

Country Link
JP (1) JPH09293716A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001041203A1 (en) * 1999-11-30 2001-06-07 Intel Corporation Improved flourine doped sio2 film
EP1123991A2 (en) * 2000-02-08 2001-08-16 Asm Japan K.K. Low dielectric constant materials and processes
US6905981B1 (en) 2000-11-24 2005-06-14 Asm Japan K.K. Low-k dielectric materials and processes

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001041203A1 (en) * 1999-11-30 2001-06-07 Intel Corporation Improved flourine doped sio2 film
GB2373372A (en) * 1999-11-30 2002-09-18 Intel Corp Improved flourine doped sio2 film
GB2373372B (en) * 1999-11-30 2004-04-28 Intel Corp Improved flourine doped sio2 film
EP1123991A2 (en) * 2000-02-08 2001-08-16 Asm Japan K.K. Low dielectric constant materials and processes
EP1123991A3 (en) * 2000-02-08 2002-11-13 Asm Japan K.K. Low dielectric constant materials and processes
US6733830B2 (en) 2000-02-08 2004-05-11 Asm Japan K.K. Processes for depositing low dielectric constant materials
US7144620B2 (en) 2000-02-08 2006-12-05 Asm Japan K.K. Process for depositing low dielectric constant materials
US7544827B2 (en) 2000-02-08 2009-06-09 Asm Japan K.K. Process for depositing low dielectric constant materials
US6905981B1 (en) 2000-11-24 2005-06-14 Asm Japan K.K. Low-k dielectric materials and processes

Similar Documents

Publication Publication Date Title
EP0517548B1 (en) Chemical vapor deposition method for forming silicon oxide film
KR100369427B1 (ko) 성막방법및반도체장치의제조방법
JP2634743B2 (ja) 低温化学蒸着法
KR100453612B1 (ko) 유전율이 낮은 수소화된 옥시탄화규소 막의 제조방법
US6531412B2 (en) Method for low temperature chemical vapor deposition of low-k films using selected cyclosiloxane and ozone gases for semiconductor applications
US5334552A (en) Method for fabricating a semiconductor device having a multi-layered interconnection structure
US5563105A (en) PECVD method of depositing fluorine doped oxide using a fluorine precursor containing a glass-forming element
US6727190B2 (en) Method of forming fluorine doped boron-phosphorous silicate glass (F-BPSG) insulating materials
JP3463416B2 (ja) 絶縁膜の製造方法および半導体装置
US5703404A (en) Semiconductor device comprising an SiOF insulative film
US5354387A (en) Boron phosphorus silicate glass composite layer on semiconductor wafer
KR100602469B1 (ko) 저 유전 필름을 위한 기계적 강화제 첨가제
US5840631A (en) Method of manufacturing semiconductor device
US20070212850A1 (en) Gap-fill depositions in the formation of silicon containing dielectric materials
US20020076944A1 (en) Organosilane CVD precursors and their use for making organosilane polymer low-k dielectric film
JP2505309B2 (ja) 半導体ウェ―ハ上のホウ素リンケイ酸ガラス複合層の形成方法
JP3195299B2 (ja) 低温リフロー誘電性フッ化bpsg
KR100339820B1 (ko) 성막방법 및 반도체장치의 제조방법
JPH09293716A (ja) フッ素含有絶縁膜の形成方法
JPH07161705A (ja) 半導体装置の多層配線層間絶縁膜の形成方法
JP3443978B2 (ja) 低誘電体膜の形成方法
US6489255B1 (en) Low temperature/low dopant oxide glass film
US20010036754A1 (en) Film forming method and manufacturing method of semiconductor device
JP3070894B2 (ja) 薄膜形成方法
JPH07193129A (ja) 半導体装置の製造方法