JPH0927666A - Mounting structure of chip component on wiring board - Google Patents
Mounting structure of chip component on wiring boardInfo
- Publication number
- JPH0927666A JPH0927666A JP7173641A JP17364195A JPH0927666A JP H0927666 A JPH0927666 A JP H0927666A JP 7173641 A JP7173641 A JP 7173641A JP 17364195 A JP17364195 A JP 17364195A JP H0927666 A JPH0927666 A JP H0927666A
- Authority
- JP
- Japan
- Prior art keywords
- solder layer
- land portion
- cream solder
- land
- chip component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 125
- 239000006071 cream Substances 0.000 abstract description 81
- 238000007639 printing Methods 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 6
- 239000000155 melt Substances 0.000 description 5
- 238000005476 soldering Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、チップ部品の高密
度実装に採用して好適なチップ部品実装構造に関し、詳
しくは、隣接し合うランド部の短絡あるいはランド部へ
の半田不足によるリードの浮き足等を防止するためのチ
ップ部品の実装構造に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip component mounting structure suitable for high-density mounting of chip components, and more specifically, a lead floating due to a short circuit between adjacent land portions or insufficient solder to the land portions. The present invention relates to a chip component mounting structure for preventing the above problems.
【0002】[0002]
【従来の技術と課題】図9にチップ部品の高密度実装に
おける配線基板のランド部と、ランド部へ半田を印刷す
るスクリーンとの斜視図を示し、図10にランド部への
集積回路等のチップ部品のリード端子を搭載した状態の
斜視図を示す。2. Description of the Related Art FIG. 9 shows a perspective view of a land portion of a wiring board in high-density mounting of chip parts and a screen for printing solder on the land portion, and FIG. 10 shows an integrated circuit or the like on the land portion. The perspective view of the state which mounted the lead terminal of a chip component is shown.
【0003】図示しない配線基板の配線パターンの一部
であるランド部10は矩形状であって、並列状態に間隔
Lで密に配置されている。これらランド部10上にクリ
ーム半田層を印刷形成するスクリーン11には各ランド
部の形状にほぼ一致する大きさの開口部12を有し、開
口部12を通して各ランド部10のエリア全体にクリー
ム半田層13が印刷形成される。The land portions 10, which are a part of the wiring pattern of a wiring board (not shown), have a rectangular shape and are closely arranged at intervals L in a parallel state. The screen 11 on which the cream solder layer is printed and formed on these lands 10 has an opening 12 having a size substantially corresponding to the shape of each land, and the cream solder is spread over the area of each land 10 through the opening 12. The layer 13 is printed.
【0004】かくして、ライド部10に印刷されたクリ
ーム半田層13上に図10に示すようにチップ部品の各
リード端子14が搭載された状態において、リフロー炉
内に搬送することでクリーム半田層13が溶融されラン
ド部10とチップ部品のリード端子14との半田付けが
行われる。Thus, with the lead terminals 14 of the chip component mounted on the cream solder layer 13 printed on the ride portion 10 as shown in FIG. 10, the cream solder layer 13 is transported into the reflow oven. Is melted and the land portion 10 and the lead terminal 14 of the chip component are soldered.
【0005】ところで、上述したようなランド部及びク
リーム半田層の印刷状態では以下に説明するような問題
点があった。By the way, there is a problem as described below in the printing state of the land portion and the cream solder layer as described above.
【0006】図11aは各ランド部10上にクリーム半
田層13が正しい位置に印刷された状態であり、この
際、クリーム半田層13はその形状が保たれているが、
リフロー炉内に搬送されて始めに予熱されると図11b
に示すようにクリーム半田層13が溶融してランド部1
0の周囲に広がる現象が生じる。このため、隣接するラ
ンド部10のクリーム半田層13,13同士が接触する
といった危険が高い。尚、溶融によりランド部10の周
囲に広がったクリーム半田層13はリフロー炉を通過し
冷却作用されるとリード端子との間に生じる表面張力に
より再びランド部のエリア内に収縮するようになる。FIG. 11a shows a state in which the cream solder layer 13 is printed at the correct position on each land portion 10. At this time, the cream solder layer 13 retains its shape.
FIG. 11b shows the case of being transferred into the reflow furnace and first preheated.
As shown in FIG. 3, the cream solder layer 13 melts and the land portion 1
A phenomenon that spreads around 0 occurs. Therefore, there is a high risk that the cream solder layers 13, 13 of the adjacent land portions 10 contact each other. When the cream solder layer 13 spread around the land portion 10 due to melting passes through the reflow oven and is cooled, the surface tension generated between the cream solder layer 13 and the lead terminal causes the cream solder layer 13 to contract again into the area of the land portion.
【0007】一方、図12aは各ランド部10上にクリ
ーム半田層13がずれて印刷された状態であり、この場
合はリフロー内に搬送され予熱されると図12bに示す
ようにクリーム半田層13が隣りのランド部10に大き
くオーバーラップし、隣り合うランド部10,10同士
が短絡するといった欠陥の要因となる。On the other hand, FIG. 12a shows a state in which the cream solder layer 13 is deviated and printed on each land portion 10. In this case, when the cream solder layer 13 is conveyed in the reflow and preheated, as shown in FIG. Causes a defect that the adjacent land portions 10 are largely overlapped with each other and the adjacent land portions 10, 10 are short-circuited.
【0008】このような欠陥の様子を図13を参照して
さらに詳しく説明すると、図13aはランド部10上に
クリーム半田層13が印刷された状態であり、クリーム
半田層13はスクリーンの開口部の形状に沿って形状が
保たれているが、クリーム半田層13が予熱されると、
図13bに示すようにクリーム半田層にいわゆる「だ
れ」が生じて山高状に周囲に溶融し、クリーム半田層1
3,13同士が接触することになる。The state of such defects will be described in more detail with reference to FIG. 13. FIG. 13A shows a state in which the cream solder layer 13 is printed on the land portion 10, and the cream solder layer 13 is the opening portion of the screen. Although the shape is maintained along the shape of, when the cream solder layer 13 is preheated,
As shown in FIG. 13 b, a so-called “drip” is generated in the cream solder layer and melts in the shape of a mountain, and the cream solder layer 1
3,13 will contact each other.
【0009】しかし、クリーム半田層の接触の割合が大
きくなったり、上述した図13bの状態からクリーム半
田層が大きくオーバーラップすると、図13cに示すよ
うにランド部10,10同士が半田層13でブリッジ状
に短絡し合う欠陥が生じたり、あるいは図13dに示す
ように半田層が収縮した際に半田層が一方のランド部側
へ多く移動し、他方のランド部の半田層が極端に減少し
半田不足を発生する欠陥が生じる。ここで、理想的なリ
ード端子14の半田付け状態は図14aであるが、半田
層が減少すると図14bのようにリード端子の浮き足等
の接続不良が発生する原因となる。However, when the contact ratio of the cream solder layer is increased or the cream solder layers are largely overlapped from the state of FIG. 13b described above, the land portions 10, 10 are solder layers 13 as shown in FIG. 13c. When a short circuit occurs in the form of a bridge, or when the solder layer shrinks as shown in FIG. 13d, the solder layer largely moves to one land portion side, and the solder layer on the other land portion is extremely reduced. Defects that cause solder shortage occur. Here, the ideal soldering state of the lead terminal 14 is as shown in FIG. 14a, but if the solder layer is reduced, it may cause connection failure such as floating of the lead terminal as shown in FIG. 14b.
【0010】そこで、上述したような欠陥を回避した従
来例として図15及び図16に示したようなものがあ
る。この場合はランド部10は図9で説明したと同様に
矩形状であって、並列状態に間隔Lで密に配置されてい
る。この各ランド部10上にスクリーン11の開口部1
5を通して所定形状のクリーム半田層16を千鳥状に印
刷形成するようにしている。図17が千鳥状のクリーム
半田層17にチップ部品のリード端子14を搭載した状
態である。尚、クリーム半田層16はランド部10の幅
より多少はみ出る大きさを有する。これは半田層が溶融
時にランド部10面に多少広がっても本来の印刷された
ランド部に必要量の半田層が確保できるようにするため
である。Therefore, as a conventional example in which the above-mentioned defects are avoided, there is one as shown in FIGS. In this case, the land portions 10 have a rectangular shape as described with reference to FIG. 9, and are closely arranged in a parallel state at intervals L. The opening portion 1 of the screen 11 is provided on each land portion 10.
5, the cream solder layer 16 having a predetermined shape is printed and formed in a zigzag pattern. FIG. 17 shows a state in which the lead terminals 14 of the chip component are mounted on the zigzag cream solder layer 17. The cream solder layer 16 has a size slightly protruding from the width of the land portion 10. This is to ensure that a necessary amount of solder layer can be secured in the originally printed land portion even if the solder layer spreads over the surface of the land portion 10 to some extent during melting.
【0011】このように構成された改良された従来例で
は、図18aは各ランド部10上にクリーム半田層16
が正しい位置に印刷された状態であり、クリーム半田層
16はリフロー炉内に搬送されて始めに予熱されると図
18bに示すようにクリーム半田層16が溶融してラン
ド部10の周囲に広がるが、隣り合うクリーム半田層1
6,16同士あるいはクリーム半田層16とランド部1
0とが接触する危険は生じない。In the improved conventional example having such a structure, FIG. 18A shows that the cream solder layer 16 is formed on each land portion 10.
Is printed in the correct position, and when the cream solder layer 16 is conveyed into the reflow oven and preheated first, the cream solder layer 16 melts and spreads around the land portion 10 as shown in FIG. 18b. But adjacent cream solder layer 1
6, 16 or the cream solder layer 16 and the land portion 1
There is no danger of contact with zero.
【0012】一方、図19aは各ランド部10上にクリ
ーム半田層16がずれて印刷された状態であり、この場
合はリフロー内に搬送され予熱されると図19bに示す
ようにクリーム半田層16が隣りのランド部10にオー
バーラップし、隣り合うランド部10,10同士が短絡
することは避けられない。On the other hand, FIG. 19a shows a state in which the cream solder layer 16 is deviated and printed on each land portion 10. In this case, when the cream solder layer 16 is conveyed in the reflow and preheated, as shown in FIG. It is inevitable that the adjacent land portions 10 and 10 overlap each other and short-circuit between the adjacent land portions 10, 10.
【0013】本発明は、上述したような課題を解消する
ためになされたもので、チップ部品の高密度実装におい
て半田層による隣り合うランド部の短絡や半田不足によ
る接続不良を効果的に解消することのできる配線基板へ
のチップ部品実装構造を得ることを目的とする。The present invention has been made to solve the above-mentioned problems, and effectively eliminates a short circuit between adjacent lands due to a solder layer and a connection failure due to insufficient solder in high-density mounting of chip components. An object of the present invention is to obtain a chip component mounting structure on a wiring board that can be manufactured.
【0014】[0014]
【課題を解決するための手段】上述の目的を達成するた
め、本発明によるチップ部品実装構造は、配線基板に印
刷形成された配線パターンのランド部に半田層を介して
チップ部品のリード端子を高密度実装するようにしたチ
ップ部品実装構造において、隣り合うランド部が千鳥状
に配置され、ランド部上に半田層も千鳥状に印刷形成さ
れ、この各半田層上にチップ部品の並列に配列されてい
る各リード端子が搭載され半田付けするようにしたもの
である。In order to achieve the above-mentioned object, a chip component mounting structure according to the present invention has a lead terminal of a chip component on a land portion of a wiring pattern printed and formed on a wiring board via a solder layer. In a high-density chip component mounting structure, adjacent lands are arranged in a staggered pattern, solder layers are also printed in a staggered pattern on the lands, and chip components are arranged in parallel on each solder layer. These lead terminals are mounted and soldered.
【0015】上述のように構成した本発明のチップ部品
実装構造は、隣り合うランド部が千鳥状に配置され、ラ
ンド部上の半田層も当該ランド部に沿って千鳥状に印刷
されているため、ランド部に対して半田層が多少ずれて
印刷されることがあっても、半田層が予熱により溶融さ
れ広がっても隣りのランド部あるいは隣りの半田層に接
触することが全くなく、ランド部同士の短絡を回避する
ことができる。In the chip component mounting structure of the present invention configured as described above, the adjacent land portions are arranged in a zigzag pattern, and the solder layers on the land portions are also printed in a zigzag pattern along the land portions. , Even if the solder layer is printed with a slight deviation from the land portion, even if the solder layer is melted and spread by preheating, there is no contact with the adjacent land portion or the adjacent solder layer, Short circuits between them can be avoided.
【0016】[0016]
【発明の実施の形態】以下、本発明によるチップ部品実
装構造の実施例を集積回路(例えば、LSI)のリード
端子の実装構造を例にとって説明する。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of a chip component mounting structure according to the present invention will be described below by taking a lead terminal mounting structure of an integrated circuit (for example, LSI) as an example.
【0017】図1は本例による配線基板のランド部と、
クリーム半田層を印刷するスクリーンの斜視図、図2は
ランド部にクリーム半田層が印刷された状態の1つのラ
ンド部の平面図である。FIG. 1 shows a land portion of a wiring board according to this embodiment,
FIG. 2 is a perspective view of a screen for printing the cream solder layer, and FIG. 2 is a plan view of one land portion with the cream solder layer printed on the land portion.
【0018】図1において、並列状態にピッチ間隔が密
に配置されているランド部1は、島状のランド部1aと
その一部に細いランド部1bからなり、各ランド部1は
隣り合う島状のランド部1aと細いランド部1bとが交
互に千鳥状に配置されており、細いランド部1bが図示
しない配線基板の配線パターンと導電接続されている。In FIG. 1, the land portions 1 closely arranged in parallel in a pitch are composed of an island-shaped land portion 1a and a thin land portion 1b in a part thereof, and each land portion 1 is an adjacent island. -Shaped lands 1a and thin lands 1b are alternately arranged in a zigzag pattern, and the thin lands 1b are conductively connected to a wiring pattern of a wiring board (not shown).
【0019】これら各ランド部1にクリーム半田層を印
刷形成するスクリーン2には千鳥状に配置された島状の
ランド部1aと対応する位置に、同様に千鳥状に配列し
た開口部3が形成されており、この開口部3を通して各
ランド部1の島状のランド部1aにクリーム半田層が印
刷される。すなわち、島状のランド部1aと共にクリー
ム半田層も千鳥状に配置されることになる。ランド部1
にクリーム半田層が印刷された状態が図2であり、白色
部分がクリーム半田層4である。このクリーム半田層4
は島状のランド部1aの形状とほぼ等しい形状であり、
ランド部1aのエリア内に納まっている。つまり、島状
のランド部1aには隣りのランド部1の細いランド部1
bが隣接し、細いランド部1bには隣りのランド部1の
島状のランド部1aが隣接するようになるため、隣り合
うランド部1,1の間隔が従来例の図9及び図15で説
明したと同様にLの間隔であっても、図2に示すように
実質的に間隔L0 のようにスペースを広くとることがで
きる。On the screen 2 on which the cream solder layer is printed and formed on each of the land portions 1, openings 3 similarly arranged in a zigzag pattern are formed at positions corresponding to the island-shaped land portions 1a arranged in a zigzag pattern. The cream solder layer is printed on the island-shaped land portions 1a of each land portion 1 through the openings 3. That is, the cream solder layers are also arranged in a zigzag pattern together with the island-shaped lands 1a. Land part 1
FIG. 2 shows a state in which the cream solder layer is printed on, and the white portion is the cream solder layer 4. This cream solder layer 4
Is substantially the same shape as the island-shaped land portion 1a,
It is contained within the area of the land 1a. That is, the island-shaped land portion 1a has a narrow land portion 1 of the adjacent land portion 1.
b is adjacent to each other, and the narrow land portion 1b is adjacent to the island-shaped land portion 1a of the adjacent land portion 1. Therefore, the distance between the adjacent land portions 1 and 1 is the same as in the conventional example shown in FIGS. As described above, even if the distance is L, the space can be substantially widened as the distance L 0 as shown in FIG.
【0020】ランド部1へのクリーム半田層4の印刷例
としては、図3に示すように平面精度の高い支持部材5
上に配線基板6を乗せ、この配線基板6上に重ねたスク
リーン2の上からスキージ7でクリーム半田4であるソ
ルダーペーストを供給することで、スクリーン2の開口
部3内にソルダーペーストが溜まり、いわゆる島状のラ
ンド部1a上にクリーム半田層4を印刷することができ
る。As an example of printing the cream solder layer 4 on the land portion 1, as shown in FIG. 3, a supporting member 5 having high plane accuracy is used.
By placing the wiring board 6 on the wiring board 6 and supplying the solder paste which is the cream solder 4 with the squeegee 7 from the top of the screen 2 stacked on the wiring board 6, the solder paste is accumulated in the opening 3 of the screen 2, The cream solder layer 4 can be printed on the so-called island-shaped land portion 1a.
【0021】図4は各ランド部1のクリーム半田層4上
に集積回路のリード端子8が搭載された状態の斜視図で
ある。FIG. 4 is a perspective view showing a state in which the lead terminals 8 of the integrated circuit are mounted on the cream solder layer 4 of each land 1.
【0022】各リード端子8は並行に整列した状態に揃
っており、従って、リード端子8が千鳥状に配置したク
リーム半田層4上に搭載された状態では、リード端子8
の基部8a側がクリーム半田層4に接触する場合と、リ
ード端子8の先端部8b側がクリーム半田層4に接触す
る場合とが生じるようになる。The lead terminals 8 are aligned in parallel, and therefore, when the lead terminals 8 are mounted on the cream solder layer 4 arranged in a staggered pattern, the lead terminals 8 are arranged.
There is a case where the base portion 8a side contacts the cream solder layer 4 and a case where the tip portion 8b side of the lead terminal 8 contacts the cream solder layer 4.
【0023】ここで、図5及び図6を参照してクリーム
半田層4がリフロー炉の予熱により「だれ」た時の様子
を説明する。尚、図ではリード端子は省略してある。Now, with reference to FIGS. 5 and 6, a description will be given of the state when the cream solder layer 4 is “drooped” by preheating in the reflow furnace. The lead terminals are omitted in the figure.
【0024】図5aは島状のランド部1a上にクリーム
半田層4が正しい位置に印刷された状態であり、クリー
ム半田層4はリフロー炉内に搬送されて始めに予熱され
ると図5bに示すようにクリーム半田層4が溶融して島
状のランド部1aの周囲に広がるが、隣り合うクリーム
半田層4,4同士あるいは溶融したクリーム半田層4と
隣りの細いランド部1bとが接触する危険はない。FIG. 5a shows a state in which the cream solder layer 4 is printed at the correct position on the island-shaped land portion 1a. When the cream solder layer 4 is conveyed into the reflow oven and preheated first, the cream solder layer 4 is changed to the state shown in FIG. 5b. As shown, the cream solder layer 4 melts and spreads around the island-shaped land portion 1a, but the adjacent cream solder layers 4 and 4 or the melted cream solder layer 4 and the adjacent thin land portion 1b come into contact with each other. There is no danger.
【0025】一方、図6aは島状のランド部1a上にク
リーム半田層4がずれて印刷された状態であり、この場
合でもリフロー内に搬送され予熱されると図6bに示す
ようにクリーム半田層4が溶融してその周囲に広がる
が、隣り合うクリーム半田層4,4同士はもとより溶融
したクリーム半田層4と隣りの細いランド部1bとが接
触することもない。On the other hand, FIG. 6a shows a state in which the cream solder layer 4 is deviated and printed on the island-shaped land portion 1a. Even in this case, when the cream solder layer 4 is conveyed in the reflow and preheated, as shown in FIG. Although the layer 4 melts and spreads around it, neither the adjacent cream solder layers 4, 4 nor the melted cream solder layer 4 and the adjacent thin land portion 1b come into contact with each other.
【0026】このように本発明では、ランド部1の島状
のランド部1aが千鳥状に配置され、この島状のランド
部1a上に同様に千鳥状にクリーム半田層4を印刷する
ようにしたことで、ランド部1,1の間隔を実質的に広
くすることができるようになり、溶融したクリーム半田
層4が隣りのランド部1あるいは溶融した半田層同士が
接触するような危険が未然に解消できる。この結果、隣
り合うランド部が半田層でブリッジ状態となって短絡し
たり、クリーム半田層の冷却時に半田層が一方のランド
部に多く乗り移り、半田量不足となって浮き足等の半田
不良を発生するようなことが回避できるといった利点が
ある。As described above, according to the present invention, the island-shaped land portions 1a of the land portion 1 are arranged in a staggered manner, and the cream solder layer 4 is printed in a staggered manner on the island-shaped land portions 1a. As a result, the space between the lands 1 and 1 can be substantially widened, and there is a danger that the melted cream solder layer 4 will contact the adjacent lands 1 or the melted solder layers. Can be resolved. As a result, adjacent lands become short-circuited in the solder layer due to a bridge state, and when the cream solder layer is cooled, the solder layer is transferred to one of the lands a lot, resulting in insufficient solder and solder defects such as floating feet. There is an advantage that such a thing can be avoided.
【0027】図7a,bにリード端子8が半田付けされ
た様子を示す。図7aは図4で説明したようにリード端
子8の先端部8b側がクリーム半田層4に接触している
場合の半田付け状態であり、図7bはリード端子8の基
部8a側がクリーム半田層4に接触している場合の半田
付け状態である。FIGS. 7a and 7b show the lead terminals 8 soldered. FIG. 7a shows a soldering state when the tip portion 8b side of the lead terminal 8 is in contact with the cream solder layer 4 as described in FIG. 4, and FIG. 7b shows the base portion 8a side of the lead terminal 8 on the cream solder layer 4. This is the soldering state when they are in contact.
【0028】理想的には図14aに示したようにリード
端子8の先端部側と基部側とが充分な半田量で半田付け
されている状態がよいが、実装部品としてのチップ部品
は多端子であるので、1端子に期待される機械強度は多
少低くなるが、図14bで示した半田不足の場合に比べ
れば機械強度は向上し、端子全体としてみれば信頼性は
高い。Ideally, as shown in FIG. 14a, it is preferable that the tip end side and the base side of the lead terminal 8 are soldered with a sufficient amount of solder, but a chip component as a mounting component has multiple terminals. Therefore, the mechanical strength expected for one terminal is somewhat lower, but the mechanical strength is improved as compared with the case of insufficient solder shown in FIG. 14b, and the reliability of the entire terminal is high.
【0029】また、本発明はランド部1の島状のランド
部1aが千鳥状に配置され、この島状のランド部1a上
に同様に千鳥状にクリーム半田層4を印刷するようにし
たので、隣り合うランド部1との間隔を最も確保できる
配置となり、この結果、ランド部に対してクリーム半田
層が多少印刷ずれした場合であっても対応できる。従っ
て、スクリーン印刷機の精度がそれほど高くなくても使
用可能である。Further, according to the present invention, the island-shaped land portions 1a of the land portion 1 are arranged in a staggered manner, and the cream solder layer 4 is printed in a staggered manner on the island-shaped land portions 1a. The arrangement is such that the space between the adjacent land portions 1 can be secured most, and as a result, it is possible to deal with a case where the cream solder layer is slightly misaligned with the land portion. Therefore, it can be used even if the precision of the screen printing machine is not so high.
【0030】また、別の利点としてランド部間の間隔を
さらに狭くすることも可能であるため、さらにチップ部
品の高密度実装化が可能となる。As another advantage, it is possible to further reduce the distance between the lands, so that high density mounting of chip components becomes possible.
【0031】また、本発明のランド部は図16で説明し
た従来の改善例の場合に比較してランド面積が小さく、
しかも、半田量を少なくできるためスクリーン2の開口
部3の幅方向をさらに狭くでき、クリーム半田によるブ
リッジ防止効果をさらに向上することができる。Further, the land portion of the present invention has a smaller land area than that of the conventional improvement example described in FIG.
Moreover, since the amount of solder can be reduced, the width direction of the opening 3 of the screen 2 can be further narrowed, and the bridge prevention effect by cream solder can be further improved.
【0032】本発明は、上述しかつ図面に示した実施例
に限定されるものでなく、その要旨を逸脱しない範囲内
で種々の変形実施が可能である。The present invention is not limited to the embodiment described above and shown in the drawings, and various modifications can be made without departing from the scope of the invention.
【0033】図8aは本発明のランド部の別の実施例を
示したものであり、図1に示した島状のランド部1aの
みを千鳥状に配置した例であり、また、図8bは島状の
ランド部1aを矩形状にして千鳥状に配置した例であ
り、また、図8cは島状のランド部1aを丸形状にした
例であり、さらに図8dはランド部1aが偏平な三角形
状にした例である。いずれの形状の場合においてもクリ
ーム半田はそれぞれのランド部のエリア内に納まる形状
に印刷形成される。FIG. 8a shows another embodiment of the land portion of the present invention, which is an example in which only the island-shaped land portions 1a shown in FIG. 1 are arranged in a staggered manner, and FIG. 8b shows 8C shows an example in which the island-shaped land portions 1a are arranged in a rectangular shape and arranged in a staggered pattern. FIG. 8C shows an example in which the island-shaped land portions 1a are formed in a round shape. Further, FIG. 8D shows a flat land portion 1a. This is an example of a triangular shape. In any case, the cream solder is printed so as to fit within the area of each land.
【0034】また、実施例ではチップ部品としてLSI
等の集積回路の多端子式のリード端子が実装される場合
について説明したが、その他、単端子のチップ部品が高
密度に実装される場合についても広く適用可能である。Further, in the embodiment, an LSI is used as a chip component.
Although the case where a multi-terminal lead terminal of an integrated circuit such as the above is mounted has been described, the present invention is also widely applicable to a case where a single-terminal chip component is mounted at high density.
【0035】[0035]
【発明の効果】以上説明したように、本発明のチップ部
品実装構造は、隣り合う上記ランド部が千鳥状に配置さ
れ、上記ランド部上に上記半田層も千鳥状に印刷形成す
るようにしたので、ランド部の間隔を実質的に広くする
ことができるようになり、溶融したクリーム半田層が隣
りのランド部あるいは溶融した半田層同士が接触するよ
うな危険が未然に解消でき、隣り合うランド部が半田層
でブリッジ状態となって短絡したり、半田量不足による
リード端子の浮き足等の半田不良を発生するようなこと
が回避できる効果がある。As described above, in the chip component mounting structure of the present invention, the adjacent land portions are arranged in a zigzag pattern, and the solder layers are also printed in a zigzag pattern on the land portions. Therefore, it becomes possible to substantially widen the gap between the lands, and it is possible to eliminate the risk of the molten cream solder layer contacting the adjacent lands or the molten solder layers. There is an effect that it is possible to prevent a portion from becoming a bridge state in the solder layer and short-circuiting, or a soldering defect such as a floating foot of a lead terminal due to an insufficient amount of solder.
【図1】本例のランド部と半田層の印刷のためのスクリ
ーンルの斜視図である。FIG. 1 is a perspective view of a screen portion for printing a land portion and a solder layer in the present example.
【図2】クリーム半田層が印刷されたランド部の平面図
である。FIG. 2 is a plan view of a land portion on which a cream solder layer is printed.
【図3】スクリーンによる半田層の印刷の説明図であ
る。FIG. 3 is an explanatory diagram of printing a solder layer on a screen.
【図4】クリーム半田層上にチップ部品のリード端子の
搭載状態の斜視図である。FIG. 4 is a perspective view of a lead terminal of a chip component mounted on a cream solder layer.
【図5】ランド部に印刷したクリーム半田層の溶融状態
の説明図である。FIG. 5 is an explanatory diagram of a molten state of a cream solder layer printed on a land portion.
【図6】印刷がずれたクリーム半田層の溶融状態の説明
図である。FIG. 6 is an explanatory diagram of a melted state of a cream solder layer in which printing is misaligned.
【図7】リード端子の半田付け状態の側面図である。FIG. 7 is a side view of the lead terminal in a soldered state.
【図8】a、ランド部の別の実施例の平面図である。 b、ランド部の別の形状の平面図である。 c、ランド部の別の形状の平面図である。 d、ランド部の別の形状の平面図である。FIG. 8 is a plan view of another embodiment of a land portion. FIG. 6B is a plan view of another shape of the land portion. FIG. 6C is a plan view of another shape of the land portion. FIG. 6D is a plan view of another shape of the land portion.
【図9】従来のランド部と印刷スクリーンの斜視図であ
る。FIG. 9 is a perspective view of a conventional land portion and a printing screen.
【図10】図9の例による半田層上へのリード端子の搭
載状態の斜視図である。FIG. 10 is a perspective view of a lead terminal mounted on the solder layer according to the example of FIG. 9;
【図11】図9の例によるランド部に印刷したクリーム
半田層の溶融状態の説明図である。11 is an explanatory diagram of a melted state of a cream solder layer printed on a land portion according to the example of FIG.
【図12】図9の例による印刷がずれたクリーム半田層
の溶融状態の説明図である。FIG. 12 is an explanatory diagram of a melted state of the cream solder layer in which printing is misaligned according to the example of FIG. 9;
【図13】従来の場合のクリーム半田層の溶融によるブ
リッジや半田不足の生じる説明図である。FIG. 13 is an explanatory diagram in which a bridge and insufficient solder are generated due to melting of the cream solder layer in the conventional case.
【図14】a、理想的なリード端子の半田付け状態の側
面図である。 b、半田不足によるリード端子の半田付け状態の側面図
である。14A is a side view of an ideal lead terminal soldered state. FIG. FIG. 3B is a side view of the lead terminal being soldered due to insufficient solder.
【図15】従来の改善例のランド部と印刷スクリーンの
斜視図である。FIG. 15 is a perspective view of a land portion and a printing screen of a conventional improvement example.
【図16】図15のランド部へのクリーム半田層の印刷
状態の平面図である。16 is a plan view of a printed state of a cream solder layer on the land portion of FIG.
【図17】図15のクリーム半田層上へリード端子を搭
載した状態の斜視図である。FIG. 17 is a perspective view showing a state in which lead terminals are mounted on the cream solder layer of FIG.
【図18】図15の例によるランド部に印刷したクリー
ム半田層の溶融状態の説明図である。FIG. 18 is an explanatory diagram of a melted state of the cream solder layer printed on the land portion according to the example of FIG. 15;
【図19】図15の例による印刷がずれたクリーム半田
層の溶融状態の説明図である。FIG. 19 is an explanatory diagram of a melted state of the cream solder layer where printing is misaligned according to the example of FIG. 15;
1 ランド部 1a 島状のランド部 1b 細いランド部 2 スクリーン 3 開口部 4 クリーム半田層 8 リード端子 1 land part 1a island-shaped land part 1b thin land part 2 screen 3 opening 4 cream solder layer 8 lead terminal
Claims (4)
のランド部に半田層を介してチップ部品のリード端子を
高密度実装するようにしたチップ部品実装構造におい
て、 隣り合う上記ランド部が千鳥状に配置され、上記ランド
部上に上記半田層も千鳥状に印刷形成され、この各半田
層上に上記チップ部品の並列に配列されている各リード
端子が搭載され半田付けされることを特徴とする配線基
板へのチップ部品実装構造。1. In a chip part mounting structure in which lead terminals of chip parts are mounted at high density on a land part of a wiring pattern printed and formed on a wiring board via a solder layer, adjacent land parts are zigzag. And the solder layers are also printed in a zigzag pattern on the lands, and the lead terminals arranged in parallel with the chip components are mounted and soldered on the solder layers. Chip component mounting structure on a wiring board.
実装構造において、 上記ランド部が島状のランド部とその一部に細いランド
部からなり、隣り合う上記島状のランド部と細いランド
部とが交互に千鳥状に配置されていることを特徴とする
配線基板へのチップ部品実装構造。2. The chip component mounting structure on a wiring board according to claim 1, wherein the land portion is composed of an island-shaped land portion and a thin land portion in a part thereof, and the land portion and the adjacent island-shaped land portion are thin. A chip component mounting structure on a wiring board, wherein lands and stairs are alternately arranged.
実装構造において、 上記半田層は島状のランド部のエリア内に印刷形成され
たことを特徴とする配線基板へのチップ部品実装構造。3. The chip component mounting structure on a wiring board according to claim 2, wherein the solder layer is printed and formed in an area of an island-shaped land portion. .
実装構造において、 上記チップ部品が集積回路であることを特徴とする配線
基板へのチップ部品実装構造。4. The chip component mounting structure on a wiring board according to claim 1, wherein the chip component is an integrated circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7173641A JPH0927666A (en) | 1995-07-10 | 1995-07-10 | Mounting structure of chip component on wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7173641A JPH0927666A (en) | 1995-07-10 | 1995-07-10 | Mounting structure of chip component on wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0927666A true JPH0927666A (en) | 1997-01-28 |
Family
ID=15964383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7173641A Pending JPH0927666A (en) | 1995-07-10 | 1995-07-10 | Mounting structure of chip component on wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0927666A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001085826A (en) * | 1999-09-14 | 2001-03-30 | Mitsubishi Electric Corp | Wiring board |
JP2017126659A (en) * | 2016-01-14 | 2017-07-20 | 三菱電機株式会社 | Electronic circuit device |
CN107454758A (en) * | 2017-09-28 | 2017-12-08 | 信利半导体有限公司 | One kind print tin steel-screen and pad structure |
-
1995
- 1995-07-10 JP JP7173641A patent/JPH0927666A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001085826A (en) * | 1999-09-14 | 2001-03-30 | Mitsubishi Electric Corp | Wiring board |
JP2017126659A (en) * | 2016-01-14 | 2017-07-20 | 三菱電機株式会社 | Electronic circuit device |
CN107454758A (en) * | 2017-09-28 | 2017-12-08 | 信利半导体有限公司 | One kind print tin steel-screen and pad structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8354599B2 (en) | Connection structure between printed circuit board and electronic component | |
US5815919A (en) | Process for producing an interconnect structure on a printed-wiring board | |
CN106973500B (en) | Electronic circuit device | |
US6729532B2 (en) | Component mounting method | |
US4697204A (en) | Leadless chip carrier and process for fabrication of same | |
JP2907168B2 (en) | Semiconductor device and bonding structure of semiconductor device and substrate | |
JPH08195548A (en) | Electronic component mounting method | |
JPH0927666A (en) | Mounting structure of chip component on wiring board | |
JPS63124496A (en) | Method of fitting multiterminal component | |
JP2002271009A (en) | Printed wiring board for high density mounting and base material therefor | |
JP3766555B2 (en) | Chip resistor structure | |
JPH07263849A (en) | Printed circuit board | |
JP3410199B2 (en) | Device for preventing bridging of connection member, semiconductor integrated circuit having the same, and mounting substrate | |
KR910006317Y1 (en) | Printed circuit board | |
JPH07106745A (en) | Printed wiring board and formation of solder film on pad | |
KR20060049953A (en) | Manufacturing method of printed wiring board and printed wiring board | |
JP2022122467A (en) | printed wiring board | |
JPH11126960A (en) | Printed wiring board | |
JPH0697634A (en) | Printed wiring board for flip chip | |
JPH0435917B2 (en) | ||
JP2917537B2 (en) | Mounting method of IC package for surface mounting | |
JPH0343979A (en) | Flat package | |
JP2527326Y2 (en) | Circuit board device | |
JPH07297527A (en) | Printed-circuit board | |
JPH06105829B2 (en) | Soldering method for surface mount electronic components |