JPH09244584A

JPH09244584A - 表示制御装置

Info

Publication number: JPH09244584A
Application number: JP4587696A
Authority: JP
Inventors: Shuntaro Araya; 俊太郎荒谷
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-03-04
Filing date: 1996-03-04
Publication date: 1997-09-19

Abstract

(57)【要約】【課題】アナログ信号上のノイズ等により、入力画像
に変化がなくても中間調処理結果が異なりスパークリン
グノイズが発生する欠点があった。【解決手段】マトリクスディスプレイ上に画像を表示
する表示制御装置であって、第１、第２の２フレーム分
の画像データをそれぞれライン単位で格納可能な第１及
び第２のフレームメモリＡ，Ｂと、前記第１及び第２の
フレームメモリに対しライン単位で一方を入力用そして
他方を出力用に設定するフレーム選択指示用メモリとを
備え、画像の変化の有無をライン単位で検出し、変化の
検出されたラインに対し、入力用と出力用を反転させ
る。そして変化の検出されたラインの画像データをライ
ン単位で読み出し、マトリクスディスプレイに転送す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は画像表示装置の表示
を制御する表示制御装置に関し、特に強誘電性液晶表示
装置等のマトリクスディスプレイ装置の表示を制御する
表示制御装置に関する。

【０００２】

【従来の技術】フラットディスプレイとしてはプラズ
マ、エレクトロルミネセンス（ＥＬ）、液晶等を用いた
ものがある。中でも液晶ディスプレイはその見やすさ、
省スペース、低消費電力などの利点により、ノートタイ
プのパソコンなどに広く普及している。一方、大画面・
高精細ディスプレイを必要とするデスクトツプパソコン
およびワークステーションの分野では、いまだＣＲＴが
主流であり、フラットディスプレイを使用した例は少な
い。

【０００３】強誘電性液晶（以下ＦＬＣとする）を使用
した強誘電性液晶ディスプレイ（以下ＦＬＣＤとする）
は他の液晶と近い「メモリー性」という特徴を持つ。こ
れは液晶が電界の印加によって変化した表示状態を保持
するというものであり、ＦＬＣを使った表示装置ではそ
のメモリー性により、走査線数が何本になっても、その
ためにコントラストが低下することはなく、単純マトリ
クス構造でも大画面かつ高精細な表示を実現できる。こ
のような特徴を持ったＦＬＣＤはデスクトップパソコ
ン、及びワークステーション用のフラットディスプレイ
として期待されており、これまでＦＬＣＤはＤＴＰ（デ
スクトップパブリッシング）システムのディスプレイな
どに応用されている。しかし現在のＦＬＣＤパネルは１
つの画素で明と暗の２状態しか表現できず、多くの階調
・色数を含む画像を表示する場合には「誤差拡散処理」
に代表される２値化画像処理を行い、複数の画素の組み
合わせで階調数及び色数を増やしてやる必要がある。ま
たＦＬＣＤは１ライン書き込みに一定の時間を要するた
め、走査線数が多い場合にはフレーム周波数が低くな
り、上から順番に走査するノンインターレース走査で
は、フリッカ（画面のちらつき）や表示高速性が悪いな
どの問題が生じる。その為「マルチインターレース」
（複数本飛び越し走査）や「部分優先走査」（書き換わ
った領域の走査線を優先的に走査する）といった操作制
御を行う必要がある。

【０００４】

【発明が解決しようとする課題】従来、フラットディス
プレイをコンピュータに接続する場合には、フラットパ
ネル専用のインターフェース（グラフィックカード等）
を作り、画像情報をデジタル信号で転送するのが一般的
であった。しかしデスクトップパソコン及びワークステ
ーションのＣＲＴディスプレイの置き換えを考えたとき
には、このような専用デジタルインターフェースではな
く、ＣＲＴディスプレイと同じアナログ信号を受け取れ
るインターフェースが必要である。

【０００５】このようなアナログ信号を受け取るＦＬＣ
Ｄインターフェースではデシタル信号を受け取るインタ
ーフェースには無かった問題が生じる。それは「スパー
クリングノイズ」というものである。前述した「誤差拡
散処理」によって中間調を表示する場合、中間調は各色
の細かい点の集まりで表現される。ここで原画像には変
化（動き）が無いと仮定すると、デジタル信号を受け取
るデジタルインターフェースであれば、毎秒数十枚送ら
れてくる画像をフレーム単位に誤差拡散処理しても処理
結果は常に同じ結果である。しかしながら、アナログ信
号を受け取れるインターフェースでは、アナログ信号上
のノイズ等により「誤差拡散処理」の結果はフレーム毎
に異なってしまう。つまり中間調を構成する細かい点の
集まりの「配置」が異なり、これらを連続して表示する
と、まるで泡が出てるかのごとく見えてしまう（このよ
うな現象を以下「スパークリングノイズ」と呼ぶ）欠点
があった。

【０００６】本発明は上述した従来技術の欠点を除去す
るものであり、マトリクスディスプレイ上に画像を表示
する表示制御装置において、「スパークリングノイズ」
（「フレーム毎に中間調を構成する細かい点の集まりの
「配置」が異なり、これらを連続して表示すると、まる
で泡が出てるかのごとく見えてしまう現象）を低減させ
ることができるとともに、表示の高速応答性を向上さ
せ、かつフリッカの発生を防ぐことができる表示制御装
置の提供を目的とする。

【０００７】

【課題を解決するための手段】本発明は上述した目的を
達成するため以下の構成を備える。

【０００８】即ち、マトリクスディスプレイ上に火像を
表示する表示制御装置であって、第１、第２の２フレー
ム分の画像データをそれぞれライン単位で格納可能な第
１及び第２のフレームメモリと、前記第１及び第２のフ
レームメモリに対しライン単位で一方を入力用そして他
方を出力用に設定する設定手段と、画像の変化の有無を
ライン単位で検出するライン変化検出手段と、前記ライ
ン変化検出手段で変化の検出されたラインに対し、前記
設定手段で設定されている入力用と出力用を反転させる
メモリ制御手段と、前記フレームメモリに格納された画
像データをライン単位で読み出し、前記マトリクスディ
スプレイに転送する出力手段とを備える。

【０００９】

【発明の実施の形態】図１は本発明の実施の形態にかか
る表示制御装置を備えたコンピュータシステムのブロッ
ク図である。図において、１１はコンピュータシステム
全体の制御を行うＣＰＵ、１２はＣＰＵ１１で用いられ
るプログラムを記憶したり、プログラム実行の際のワー
ク領域として用いるメインメモリ、１３はＲＳ−２３２
Ｃ等のインターフェースなどを有した入出力制御装置
（Ｉ／Ｏコントロール）、１４はユーザーからのキャラ
クタ情報、制御情報を入力するためのキーボード、１５
はポインティングデバイス、１６はグラフィックカード
でＣＰＵ１１によりビデオメモリ２１に書き込まれた情
報をディスプレイ装置に転送する。２２はＲ，Ｇ，Ｂの
デジタルデータをアナログ信号に交換するＲＡＭＤＡＣ
である。２３はＣＲＴＣでビデオメモリ２１の内容を読
み出し、ＲＡＭＤＡＣ２２へ送る。１７は外部記憶装置
としてのハードディスク１８及びフロッピーディスク１
９の制御を行うディスクインターフェース、２０は上記
各機器間を信号接続するためのデータバス、コントロー
ルバス、アドレスバスからなるバスシステムである。

【００１０】３０は強誘電性液晶ディスプレイ（以下Ｆ
ＬＣＤとする）である。ＦＬＣパネル３４は、マトリク
ス状電極を配し、配向処理を施した２枚のガラス板の中
に、強誘電性液晶を封入したもので、情報電極及び走査
電極はそれぞれドライバＩＣ３２，３３に接続されてい
る。３１はパネル駆動を制御するパネル駆動制御コント
ローラである。本実施例ではＦＬＣＤは従来ＤＴＰなど
のコンピュータディスプレイとして使用しているものを
そのまま用いたため、そのパネルのスペックはパネルサ
イズ１５インチ、解像度は縦１０２４、横１２８０であ
り、一つの絵素（ピクセル）はＲ，Ｇ，Ｂ，Ｗのカラー
フィルターのついたサブピクセルに分割されているた
め、このサブピクセルの点灯の組み合わせにより１絵素
で１６色の表示が可能である。４０は本実施の形態の表
示制御装置を含むＦＬＣＤインターフェースである。

【００１１】図２はＦＬＣＤインターフェース４０の詳
細を示したブロック図である。グラフィックカード１６
のビデオメモリの内容はＣＲＴＣ２３によって読み出さ
れ、さらにＲＡＭＤＡＣ２２でＲＧＢのアナログ信号に
変換された後、外部に出力される。ＲＧＢビデオケーブ
ル４９を通してＦＬＣＤインターフェース内に入ったＲ
ＧＢアナログ信号は先ず、アナログ／デジタル変換回路
４１で、横１２８０、縦１０２４、ＲＧＢ各色６ビット
のデジタルデータに変換される。このデジタルデータは
色変換回路４２により、色変換処理が行われた後、画像
処理回路４３に入り、ＦＬＣＤに表示可能な４ビット
（Ｒ，Ｇ，Ｂ，Ｗ各１ビット）／ピクセル・データに変
換される。図５は画像処理回路４３で行われる誤差拡散
２値化処理における誤差拡散マトリクスである。原画像
をＦ、２値化後の値をＢとすると、原画像と２値化後の
値の差分（誤差）Ｆ（ｉｊ）−Ｂ（ｉｊ）は図に示した
マトリクスを通して周辺の画素へ拡散される。原画像デ
ータと２値化データの間の差分がＤであった場合、誤差
拡散後の周辺の原画像データＦ′（ｘ，ｙ）は、Ｆ′（ｉ＋１，ｊ）＝Ｆ（ｉ＋１，ｊ）＋Ｄ×２／８，Ｆ′（ｉ＋２，ｊ）＝Ｆ（ｉ＋２，ｊ）＋Ｄ×１／８，Ｆ′（ｉ−２，ｊ＋１）＝Ｆ（ｉ−２，ｊ＋１）＋Ｄ×１／８，Ｆ′（ｉ−１，ｊ＋１）＝Ｆ（ｉ−１，ｊ＋１）＋Ｄ×１／８，Ｆ′（ｉ，ｊ＋１）＝Ｆ（ｉ，ｊ＋１）＋Ｄ×２／８，Ｆ′（ｉ＋１，Ｊ＋１）＝Ｆ（ｉ＋１，ｊ＋１）＋Ｄ×１／８，となる。

【００１２】また本実施の形態の画像処理回路４３では
ＲＧＢＷの４ビット／ピクセルデータを作るために、Ｒ
ＧＢ３次元空間上の原画像Ｆの座標からＦＬＣＤで表示
可能な１６色の内もっとも近い色を決定し、原画像Ｆの
座標と決定した色、座標までの距離を誤差Ｄとし、その
誤差のＲＧＢ成分、つまりＤｒ，Ｄｇ，Ｄｂをそれぞれ
図５のマトリクスに通してＲＧＢ各プレーンに拡散す
る。

【００１３】画像処理回路によって、４ビット／ピクセ
ルになったフレームデータはフレーム制御部４４によっ
てフレームメモリ４５にストアされる。

【００１４】図１３は３次元色空間における誤差拡散処
理を説明するための図であり、原画像Ｆの座標がＦＬＣ
Ｄで表示可能な１６色の内どの色に近いかによって出力
色が決定される。例えば図１１においては原画像Ｆは色
Ｂに最も近いため４ビット出力はＲ＝０，Ｇ＝０，Ｂ＝
１，Ｗ＝０となる。

【００１５】一方、アナログ／デジタル変換回路４１
で、横１２８０、縦１０２４、ＲＧＢ各色６ビットのデ
ジタルデータに変換されたデータはさらに画像比較回路
４６に入り、比較用メモリ４７にストアされた前フレー
ムのデータと比較される。本実施の形態における画像比
較は各ラインをいくつかのグループに分けたグループ単
位で行われ、各グループの平均輝度を前のフレームの同
じ場所の平均輝度と比較するというものである。そして
この比較結果は各グループの「差分データ」としてフレ
ーム制御部４４に入力される。４５はフレームメモリで
あり２値化後のデータを格納するメモリである。フレー
ム制御部４４、表示制御コントローラ４８については図
３を用いて詳細に説明する。

【００１６】図３はフレームの制御部４４の構成及びフ
レーム制御部４４と表示制御コントローラ４８、画像処
理回路４３、画像比較回路４６、フレームメモリ４５と
の関係を示したものである。

【００１７】メモリコントローラ６１は画像処理回路４
３からの２値化後データ（４ビット／ピクセル）を入力
し、フレームメモリ４５にストアする。また１フレーム
のデータを入力し終わった時点で表示制御コントローラ
４８に対して「フレーム終了信号」（図中：ＦＲＡＭＥ
＿ＥＮＤ）を出力する。さらにメモリーコントローラ６
１は後述する出力制御部６６の指示により、フレームメ
モリ４５から１ライン分の表示データを読みだす。この
フレームメモリ４５は２フレーム分のデータをストアで
きる、いわゆるダブルバッファ構成になっているが、そ
の構成は本実施の形態独特のユニークな構成となってい
る。図４はその構成を説明した図である。フレームＡ、
フレームＢの二つのフレームはそれぞれ本実施例の形態
で用いるＦＬＣＤの改造度と同じ１２８０×１０２４×
４という大きさになっている。この２つのフレームの一
方が入力、他方が出力となる。そして、フレームＡ、フ
レームＢのどちらが入力で、どちらが出力であるかは、
そのラインによって異なる。そして、それを決定するの
が図３のフレーム選択指示用メモリ６４である。例え
ば、あるラインのフレーム選択指示用メモリの内容が
「０」だったとすると、そのラインはフレームＡが入力
バッファとなり、フレームＢが出力バッファとなる。ま
たそのラインのフレーム選択メモリの内容が「１」だっ
たとすると、そのラインはフレームＡが出力、フレーム
Ｂが入力となる。本実施の形態ではライン数１０２４本
に対してフレーム選択用メモリは２５６ビットとなって
いる。つまりフレーム選択用メモリの１ビットは４ライ
ン分のフレーム選択を決めることになる。フレーム選択
指示用メモリの内容は表示制御コントローラ４８によっ
て書き換えられる。

【００１８】出力制御部６６は表示制御コントローラ４
８が出力ラインレジスタ６５に設定した情報（出力開始
ラインと出力停止ライン：図中Ｓｔａｒｔ，Ｅｎｄ）に
応じてメモリコントローラに対して、どの走査線の表示
データを読み出すかを指示するとともに、そのデータを
表示すべき走査線を示す走査線アドレス情報と結合し
て、パネルコントローラ３１へ転送する。（図中Ｌａｄ
ｒｓ＃＋ＰｉｘＤａｔａ）。図中ＦＣＬＫはその際必要
なタイミングクロックであり、ＡＨＤＬはデータライン
上のデータが走査線アドレス情報なのか表示データなの
かを区別するための信号である。また、出力制御部６６
は出力ラインレジスタ６５に設定されたラインを全て出
力すると表示制御コントローラに対して領域出力完了信
号（図中：ＤＲ＿ＤＯＮＥ）を出力する。

【００１９】パネル駆動制御コントローラ３１は送られ
てきた表示データを走査線アドレス情報に対応した走査
線に表示する。このように走査線アドレス付きのデータ
を転送することにより、表示制御コントローラからＦＬ
ＣＤパネル上の走査を自由に制御することができる。
尚、ＦＬＣＤは温度に依存した走査スピートを持ってい
るため、データ転送の同期信号はＦＬＣＤ側から出す必
要がある。そのためパネル駆動制御コントローラ３１か
らは１走査線分のデータを転送する際の同期信号（図中
ＦＨＳＹＮＣ）が入力される。また、パネルコントロー
ラ３１と表示制御コントローラ４８の間では、双方向の
シリアル通信を行い、パネルコントローラ３１から表示
制御コントローラ４８に対しては、現在の走査スピード
を示す数値や、ＦＬＣＤ側で発生した異常などの情報が
送られる。また表示制御コントローーラ４８からパネル
コントローラ３１に対しては、パネル駆動のスタート、
バックライトのオン／オフ等のコマンド情報を送信す
る。

【００２０】動き検知部６２は前述した画像比較回路か
らの各グループの「差分データ」（図中：Ｄｉｆｆｄａ
ｔａ）を入力して、その差分と予め記憶してある「しき
い値」と比較する。そして１ライン分の差分データの中
で一つでもこの「しきい値」を越えるものがあった場合
にはそのラインに「動き有り」と判断し、逆に一つもし
きい値を越えなかった場合には、そのラインは「動き無
し」と判断する。そして次のラインが「動き無し」と判
断された場合には、「動き有り」と判断されたラインを
動き領域レジスタ６３にセットし、表示制御コントロー
ラ４８に対して、「動き領域検知信号」（図中：ＭＲ＿
ＲＥＡＤＹ）を出力する。また、あるラインが「動き有
り」と判断され、次のラインも「動き有り」であった場
合には、そのまま検知を続け、「動き無し」と判断され
たラインが現れるか、または１０２４ライン分全ての差
分データを入力し終わった場合に、「動き有り」と判断
されたライン群の最初のラインと最後のラインを動き領
域レジスタ６３にセットし、表示制御コントローラに対
して、「動き領域検知信号」（図中ＭＲ＿ＲＥＡＤＹ）
を出力する。

【００２１】表示制御コントローラ４８はメモリコント
ローラ６１に対して入力データのストア禁止、動き検知
部に対して動き検知の禁止、そして画像比較回路に対し
て比較及び比較メモリへのストア禁止を指示する信号
（図中：ＨＯＬＤ）を出力する。

【００２２】図６、図７、図８は表示制御コントローラ
４８の動作を示したフローチャートである。以下この図
に従い表示制御コントローラ４８の動作を説明する。

【００２３】表示制御コントローラは先ず、内部レジス
タ、カウンタ、テーブルの初期化を行う（Ｓ１）。Ｒｅ
ｆｒｅｓｈＴａｂｌｅ例えば以下に示すように初期化
されている。

【００２４】ＲｅｆｒｅｓｈＴａｂｌｅ〔２５６〕＝｛４，５，６，７，８，９，１０，１１，１２，１３，１４，１５，：：２５２，２５３，２５４，２５５，１，２，３，０｝また、ＰａｒｔｉａｌＴａｂｌｅ、及びＭｏｔｉｏｎ
Ｔａｂｌｅ例えばそれぞれ以下のように初期化されてい
てる。

【００２５】ＰａｒｔｉａｌＴａｂｌｅ〔２５６〕〔２〕＝｛０，００，０：０，０｝ＭｏｔｉｏｎＴａｂｌｅ〔２５６〕〔２〕＝｛０，００，０：０，０｝その後出力ラインレジスタに対し、インデックス＝０と
してＲｅｆｒｅｓｈＴａｂｌｅの最初の４ラインをセッ
トする（Ｓ２）。この際に設定される値は以下のように
計算される。

【００２６】開始ライン：インデックス×４終了ライン：インデックス×４＋３前述したＲｅｆｒｅｓｈＴａｂｌｅの例ではテーブルの
一番最初が「０」なので０×４＝０が出力開始ライン、
０×４＋３＝３が出力終了ラインとして、出力ラインレ
ジスタの開始ライン・終了ラインにそれぞれセットされ
る。このように本実施の形態ではＦＬＣＤの走査は４ラ
イン単位で行うため、ＲｅｆｒｅｓｈＴａｂｌｅの値は
２５６個となっており、例えばインデックス＝３なら
ば、ＲｅｆｒｅｓｈＴａｂｌｅ〔３〕の値は７なので、
７×４＝２８が開始ラインとなり、７×４＋３＝３１が
終了ラインとなる。

【００２７】その後、表示制御コントローラはＤＲ＿Ｄ
ＯＮＥ、ＭＲ＿ＲＥＡＤＹ、ＦＲＡＭＥ＿ＥＮＤの３つ
の信号を待つアイドル状態に遷移する。

【００２８】表示制御コントローラがＤＲ＿ＤＯＮＥ信
号を受け取った場合には（Ｓ４）、先ずＰａｒｔｉａｌ
Ｃｏｕｎｔをチェックし（Ｓ４ａ）、０以下ならば、前
述のＲｅｆｒｅｓｈＴａｂｌｅから計算した値を出力ラ
インレジスタに開始ライン・終了ラインの値を設定する
（Ｓ４ｂ）。この際に設定される値は以下のように計算
される。

【００２９】新しいインデックス＝ＲｅｆｒｅｓｈＴａ
ｂｌｅ〔前のインデックス〕開始ライン：新しいインデックス×４終了ライン：新しいインデックス×４＋３初期化したＲｅｆｒｅｓｈＴａｂｌｅの内容から、前の
インデックス＝０の場合には新しいインデックス＝４と
なり、出力ラインレシスタにセットする値は、開始ライン：４×４＝１６終了ライン：４×４＋３＝１９となる。そしてＦｏｒｃｅＣｏｕｎｔから１を引いて
（Ｓ４ｃ）、アイドル状態に戻る。

【００３０】表示制御コントローラがＭＲ＿ＲＥＡＤＹ
信号を受け取った場合には（Ｓ５）、動き領域レジスタ
の値に応じて前述したＭｏｔｉｏｎＴａｂｌｅの内容を
更新する。本実施の形態では動き領域レジスタから得ら
れる動き領域情報はライン単位（０〜１０２３）である
ので、表示制御コントローラでは動き領域レジスタの値
を２ビットシフトし（４で除算）、４本グループ単位
（０〜２５５）に変換してから（Ｓ５ａ）Ｍｏｔｉｏｎ
Ｔａｂｌｅの内容を更新する。ＭｏｔｉｏｎＴａｂｌｅ
の更新は以下の条件に従う。

【００３１】もし検知された動き領域の最初のライン
（新ＳＴＡＲＴ）が前の領域の最終ライン（前ＥＮＤ）
に等しい（または小さい）値の場合には、前の領域の最
終ライン（前ＥＮＤ）を新しい領域の最終ラインと書き
換える（ＭｏｔｉｏｎＴａｂｌｅ〔Ｘ〕〔１〕＝新ＥＮ
Ｄ）（Ｓ５ｃ）。一方、今回検知された動き領域の最初
のライン（新ＳＴＡＲＴ）が前の領域の最終ライン（前
ＥＮＤ）より大きな値の場合には、新ＳＴＡＲＴ、新Ｅ
ＮＤを新しい領域としてＭｏｔｉｏｎＴａｂｌｅに追加
する。（ＭｏｔｉｏｎＴａｂｌｅ〔Ｘ＋１〕

〔０〕＝新
ＳＴＡＲＴ，ＭｏｔｉｏｎＴａｂｌｅ〔Ｘ＋１〕〔１〕
＝新ＥＮＤ）（Ｓ５ｄ）。さらにＭｏｔｉｏｎＣｏｕｎ
ｔの値に１を足す（Ｓ５ｅ）。

【００３２】但し、例外として初めてＭＲ＿ＲＥＡＤＹ
信号を受け取った場合（ＭｏｔｉｏｎＣｏｕｎｔ＝０の
時）には、無条件で新ＳＴＡＲＴ、新ＥＮＤを新しい領
域としてＭｏｔｉｏｎＴａｂｌｅ

〔０〕

〔０〕，Ｍｏｔ
ｉｏｎＴａｂｌｅ

〔０〕〔１〕に追加し（Ｍｏｔｉｏｎ
Ｔａｂｌｅ

〔０〕

〔０〕＝新ＳＴＡＲＴ，Ｍｏｔｉｏｎ
Ｔａｂｌｅ

〔０〕〔１〕＝新ＥＮＤ）、ＭｏｔｉｏｎＣ
ｏｕｎｔの値に１を足す。例えば、２２ライン目から８
２ライン目までの領域で動きが検知された場合には、新
ＳＴＡＲＴ＝２２／４＝５、新ＥＮＤ＝８２／４＝２０
となりＭｏｔｉｏｎＴａｂｌｅ〔２５６〕〔２〕＝｛５，２０，０，０，：０，０｝（ＭｏｔｉｏｎＣｏｕｎｔ＝１）とかきかえられる。さらに１００ライン目から１５２ラ
イン目までの領域で動きが検知された場合には、新ＳＴ
ＡＲＴ＝１００／４＝２５、新ＥＮＤ＝１５２／４＝３
８となりＭｏｔｉｏｎＴａｂｌｅ〔２５６〕〔２〕＝｛５，２０，２５，３８，：０，０｝（ＭｏｔｉｏｎＣｏｕｎｔ＝２）となる。

【００３３】表示制御コントローラ４８がＦＲＡＭＥ＿
ＥＮＤ信号を受け取った場合には（Ｓ６）、先ず、Ｆｒ
ａｍｅＣｏｕｎｔの値から１を引き（Ｓ６ａ）、Ｆｏｒ
ｃｅＣｏｕｎｔの値をチェックする（Ｓ６ｂ）。Ｆｏｒ
ｃｅＣｏｕｎｔが０より大きい場合にはメモリコントロ
ーラ６１、画像比較回路４６のそれぞれに対しメモリへ
のストア禁止、また動き検知部に対しては動き検知禁止
を指示した後（Ｓ６ｃ）と、アイドル状態へ遷移する。

【００３４】一方、ＦｏｒｃｅＣｏｕｎｔが０以下の場
合には、メモリコントローラ６１、画像比較回路４６の
それぞれに対しメモリへのストア許可、また動き検知部
に対しては動き検知許可を指示し、ＦｒａｍｅＣｏｕｎ
ｔをチェックする（Ｓ６ｅ）。ここでＦｒａｍｅＣｏｕ
ｎｔが０より大きい場合には、ＭｏｔｉｏｎＴａｂｌｅ
内に保存された動き領域情報に基づき、フレーム選択指
示メモリ６４の動きのあった領域のビットを反転する
（Ｓ６ｈ）。つまり動きのあった領域は今まで入力であ
った方が出力となり、今まで出力であった方が入力とな
る。その後、ＭｏｔｉｏｎＣｏｕｎｔの値をＰａｒｔｉ
ａｌＣｏｕｎｔに代入、ＭｏｔｉｏｎＴａｂｌｅの内容
をＰａｒｔｉａｌＴａｂｌｅに転写、ＭｏｔｉｏｎＴａ
ｂｌｅのクリア（初期化）、ＭｏｔｉｏｎＣｏｕｎｔに
０を代入、ＦｏｒｃｅＣｏｕｎｔに一定値を代入、を行
う。また一方、ＦｒａｍｅＣｏｕｎｔが０以下だった場
合には、リフレツシュによる全面走査のためフレーム選
択指示メモリの全てのビットを反転、ＦｒａｍｅＣｏｕ
ｎｔへ一定値代入（Ｓ６ｇ）、ＭｏｔｉｏｎＣｏｕｎｔ
の値をＰａｒｔｉａｌＣｏｕｎｔに代入、Ｍｏｔｉｏｎ
Ｔａｂｌｅの内容をＰａｒｔｉａｌＴａｂｌｅに転写、
ＭｏｔｉｏｎＴａｂｌｅのクリア（初期化）、Ｍｏｔｉ
ｏｎＣｏｕｎｔに０を代入、ＦｏｒｃｅＣｏｕｎｔに一
定値を代入、を行う（Ｓ６ｉ）。

【００３５】表示制御コントローラ４８がＤＲ＿ＤＯＮ
Ｅ信号を受け取った場合で（Ｓ４）、ＰａｒｔｉａｌＣ
ｏｕｎｔが０より大きい場合には、前フレームもしくは
それよりも前のフレームで動きが検知され、Ｍｏｔｉｏ
ｎＴａｂｌｅに値がセットされたことを意味する。Ｍｏ
ｔｉｏｎＴａｂｌｅの内容はＦＲＡＭＥ＿ＥＮＤを受信
した際の処理でＰａｒｔｉａｌＴａｂｌｅに転写されて
いるので、表示制御コントローラ４８は部分優先走査状
態に入り、ＰａｒｔｉａｌＴａｂｌｅの動き領域情報に
基づき出力ラインレジスタに開始ライン・終了ラインの
値を設定する（Ｓ４ｄ）。

【００３６】この際に設定される値は以下のように計算
される。

【００３７】開始ライン：ＰａｒｔｉａｌＴａｂｌｅの
ＳＴＡＲＴ値×４終了ライン：ＰａｒｔｉａｌＴａｂｌｅのＥＮＤ値×４
＋３例えばＰａｒｔｉａｌＴａｂｌｅ及びＰａｒｔｉａｌＣ
ｏｕｎｔが以下の値の場合：ＰａｒｔｉａｌＴａｂｌｅ〔２５６〕〔２〕＝｛５，２０，２５，３８，：０，０｝（ＰａｒｔｉａｌＣｏｕｎｔ＝２）開始ライン：５×４＝２０終了ライン：２０×４＋３＝８３となる。その後ＰａｒｔｉａｌＣｏｕｎｔの値から１を
引く（Ｓ４ｅ）。

【００３８】次に表示制御コントローラがＤＲ＿ＤＯＮ
Ｅ信号を受け取った場合には、開始ライン：２５×４＝１００終了ライン：３８×４＋３＝１５５という値を設定する。

【００３９】図９は表示制御コントローラ４８が以上説
明したような動作をすることによって行われる表示制御
の様子を示したものである。

【００４０】入力フレーム１の期間では部分優先走査は
行われず、リフレッシュ走査のみが行われている。この
期間にＭＲ＿ＲＥＡＤＹ信号が２回発生しており、変化
のあった領域が２つの検知されたことを示している。こ
れら変化が検知された領域は、フレーム１の終了時に対
応するフレーム選択指示用メモリ６４のビットが反転さ
れ、フレーム２の期間に部分優先走査が行われることに
より、ＦＬＣＤ上に表示される。部分優先走査終了後、
「中断禁止リフレッシュ」が行われ、一定本数のリフレ
ッシュが必ず行われる。このように中断禁止のリフレッ
シュというものを設けたのは、前述したＦＬＣＤのメモ
リー性が永続的なものではなく、部分優先走査が連続し
た場合には、走査されない画素の液晶が前の状態を維持
できなくなることがあるためであり、本実施の形態のよ
うに「中断禁止リフレシュ」期間を設け、各走査線のリ
フレッシュが、ある一定期間に少なくとも一回は行われ
るようにすることが必要であるからである。また、ある
走査線のメモリー性を維持するためには１秒に一回程度
のリフレッシュが必要ということが経験的に知られてい
る。中断禁止リフレツシュ期間終了後、中断可能リフレ
ッシュ期間に入り、次のＦＲＡＭＥ＿ＥＮＤ信号を入力
した時点でリレッシュは中断される。一方フレーム２の
期間ではＭＲ＿ＲＥＡＤＹ信号が１回発生しており、変
化のあった領域が１つ検知されたことを示している。こ
の領域はフレーム２の終了時にフレーム選択指示用メモ
リ６４のビットが反転され、各フレーム３の期間で部分
優先走査が行われる。

【００４１】図１０は動き検知された領域が大きい場合
である。フレーム１の期間でＭＲ＿ＲＥＡＤＹ信号が３
回発生しており、変化があった領域が３つ検知されたこ
とを示している。この領域はフレーム１の終了時にフレ
ーム選択指示用メモリ６４のビットが反転され、フレー
ム２の期間で部分優先走査が行われ、ＦＬＣＤ上に表示
されている。しかしこの領域が大きく、この領域全てを
部分優先走査するためにはフレーム２の期間では時間が
足りなかったため、ＦＲＡＭＥ＿ＥＮＤ信号発生時には
フレーム選択指示用メモリ６４の内容は書き換えない。
また、さらにフレーム３の期間ではフレームメモリ４
５、画像比較用メモリ４７へのメモリストア及び動き検
知部の動作も禁止される。フレーム３の途中で部分優先
走査が全て終了した為、その後中断禁止リフレッシュ及
び中断可能リフレッシュが行われる。そしてフレーム３
の終了時にフレーム選択指示用メモリ６４のフレーム２
で動き検知された領域のビットが書き換えられ、フレー
ム４の期間にその領域の部分優先走査が行われる。

【００４２】図１１は上記動作により部分優先走査が行
われた場合の、ＦＬＣＤ上での表示変化を表したもので
ある。動きのあった領域はフレーム選択指示用メモリ６
４のビットが反転し、常に最新の画像データがＦＬＣＤ
上に表示されている。一方動きが検知されなかった領域
はフレーム選択指示用メモリ６４のビットは書き換えら
れないので、リフレッシュ走査によって走査されたとし
ても、表示データに全く変化がない。このように変化の
あったところが常に優先されて表示されるため、フレー
ム周波数の遅い場合でも表示の高速性は保て、マウスな
どが高速に動いた場合でも、十分な高速表示か可能とな
る。言い換えればＣＲＴに劣らないスムースな動きが実
現できる。また、変化のあったところは前述した「スパ
ークリングノイズ」（中間調を構成する細かい点の集ま
りの「配置」が表示する度に異なり、これらを連続して
表示すると、まるで泡が出てるかのごとく見えてしまう
現象）が発生してしまうが、変化の無かったところは常
に表示データが同じであるため、スパークリングノイズ
は発生せず、画面全体としてはスパークリングノイズに
よるちらつきはかなり抑えることができる。

【００４３】図１２は動きのあった領域が上下に移動し
ていく場合のＦＬＣＤでの表示の変化を示したものであ
る。この図の場合でも部分優先走査により、動きのあっ
たところが優先されて表示され、かつ動きの無かったと
ころは表示データの変化がないので、スパークリングノ
イズはかなり低減される。しかしながらこの図のような
場合では部分優先走査の領域がフレーム毎に異なってい
る。つまりフレーム選択指示用メモリのビット反転され
る領域が毎回異なっている。従って、数フレーム後では
ＦＬＣＤ上に異なったフレームの表示データが混在した
状態になってしまうことになる（図中（５））。前述し
たように画像処理回路によって誤差拡散処理されたデー
タは毎フレームごとに中間調を表現するためのビットパ
ターンが異なる。そしてそれらがこの図のように混在し
てしまうと、その境目部分では誤差拡散によるビットパ
ターンが不連続になり、画像の品位を落としてしまうこ
とが多い。そこで、上記に示した表示制御コントローラ
４８の動作では、ＦｒａｍｅＣｏｕｎｔというカウンタ
を持っており、一定期間で必ずフレーム選択指示用メモ
リ６４の全ピットを反転させるようにしている（図８の
Ｓ６ｆ）。これにより異なるフレームの表示データが混
在していた状態はなくなり、１回の誤差拡散処理によっ
てつくられた連続したパターンを持った表示データが表
示され、劣化していた画像の品位を定期的に正常に戻す
ことが可能となる。

【００４４】以上説明してきた内容は本発明の一実施の
形態であり、本発明の本質からすれば、使用したマトリ
クスディスプレイの種類（大きさ・解像度、色数等）や
出力ラインの単位（本実施例では４本）、走査の順番等
が異なる場合でも十分適用可能である。

【００４５】以上詳記したように本実施の形態の表示制
御装置によれば、アナログビデオ信号を受け取り、２値
または少ない階調数のマトリクスディスプレイに、中間
調を含む画像をフレーム単位で画像処理を行って表示す
るディスプレイ表示制御装置において、「スパークリン
グノイズ」（「フレーム毎に中間調を構成する細かい点
の集まりの「配置」が異なり、これらを連続して表示す
ると、まるで泡が出てるかのごとく見えてしまう現象）
を低減させることが可能となる。また同時に、表示の高
速応答性を向上させ、かつフリッカの発生を防ぐことが
できる。

【００４６】特にフレーム単位に画像処理してＦＬＣＤ
に表示する際に生じるスパークリングノイズを低減する
ため、フレームメモリを２面持ち、動きのあった領域だ
け入出力を切り替えることで、動きのなかったところを
「フリーズ」させる。また部分書き換えによって乱れた
誤差拡散画像を「一定周期で全画面更新」し、画質劣化
を防ぐことができる。

【００４７】

【発明の効果】以上説明した如く本発明によれば、スパ
ークリングノイズを低減できるとともに表示の高速応答
性の向上及びフリッカの発生を防ぐことができる。

【図面の簡単な説明】

【図１】本発明の実施の形態における表示制御装置を備
えたコンピュータシステム全体を示すブロック図であ
る。

【図２】本発明の実施の形態におけるＦＬＣインターフ
ェースの構成を示すブロック図である。

【図３】ＦＬＣインターフェース中のフレーム制御部
と、表示制御コントローラ、画像処理回路、画像比較回
路、フレームメモリとの関係を示した図である。

【図４】フレームメモリとフレーム選択指示用メモリと
の関係を示した図である。

【図５】本実施の形態における画像処理回路で用いられ
る誤差拡散マトリクスを示した図である。

【図６】表示制御コントローラにて実行される動作を示
したフローチャート図である。

【図７】表示制御コントローラにて実行される動作を示
したフローチャート図である。

【図８】表示制御コントローラにて実行される動作を示
したフローチャート図である。

【図９】表示制御コントローラが入力する信号と、表示
制御コントローラが制御する走査モードとの関係を示し
た図である。

【図１０】表示制御コントローラが入力する信号と、表
示制御コントローラが制御する走査モードとの関係を示
した図である。

【図１１】本実施の形態の表示制御動作によってＦＬＣ
Ｄ上に表示される表示データの時間的移り変わりを示し
た図である。

【図１２】本実施の形態の表示制御動作によってＦＬＣ
Ｄ上に表示される表示データの時間的移り変わりを示し
た図である。

【図１３】本実施の形態における３次元誤差拡散を説明
するための図である。

【符号の説明】

１１ＣＰＵ１２メインメモリ１３Ｉ／Ｏコントロール１４キーボード１５ポインティングデバイス１６グラフィックカード１７ディスクインターフェース１８ＨＤＤ１９ＦＤＤ２０バス２１ビデオメモリ２２ＲＡＭＤＡＣ２３ＣＲＴＣ３０ＦＬＣＤ３１パネルコントローラ３２情報線側ドライバＩＣ３３走査線側ドライバＩＣ３４ＦＬＣパネル４０ＦＬＣＤインターフェース

Claims

【特許請求の範囲】

【請求項１】マトリクスディスプレイ上に画像を表示
する表示制御装置であって、第１、第２の２フレーム分の画像データをそれぞれライ
ン単位で格納可能な第１及び第２のフレームメモリと、前記第１及び第２のフレームメモリに対しライン単位で
一方を入力用そして他方を出力用に設定する設定手段
と、画像の変化の有無をライン単位で検出するライン変化検
出手段と、前記ライン変化検出手段で変化の検出されたラインに対
し、前記設定手段で設定されている入力用と出力用を反
転させるメモリ制御手段と、前記フレームメモリに格納された画像データをライン単
位で読み出し、前記マトリクスディスプレイに転送する
出力手段とを有することを特徴とする表示制御装置。
【請求項２】更に、連続したフレーム画像からなるア
ナログビデオ信号を入力するビデオ信号入力手段と、前
記入力手段により入力したアナログビデオ信号をデジタ
ルビデオ信号に変換するアナログデジタル変換手段と、
前記デジタルビデオ信号をフレーム単位で画像処理し、
表示画像データを生成する画像処理手段とを有し、前記
第１、第２のフレームメモリは前記画像処理手段からの
表示画像データを格納することを特徴とする請求項１記
載の表示制御装置。
【請求項３】前記設定手段はビットの１、０により入
力用、出力用を設定し、１ビットで複数ラインの入力又
は出力用を設定することを特徴とする請求項１記載の表
示制御装置。
【請求項４】前記ライン単位変換手段は前記アナログ
デジタル変換手段からの２フレーム分のデジタルビデオ
信号を比較し変化の有無をライン単位で検出し、前記出
力手段は変化の検出されたラインの画像データを前記マ
トリクスディスプレイに転送することを特徴とする請求
項２記載の表示制御装置。
【請求項５】更に、所定数のフレーム毎にカウントア
ップするカウンタ手段を有し、前記メモリ制御手段は前
記カウンタ手段がカウントアップすると前記設定手段の
全ラインの入力、出力用を反転させることを特徴とする
請求項１記載の表示制御装置。
【請求項６】更に、前記出力手段における変化のあっ
たラインの出力が１フレーム期間に終了するか否かを判
別する判別手段とを有し、前記判別手段により１フレー
ム期間に終了しないことが判別されると、前記フレーム
メモリに対する画像データの格納、前記ライン変化検出
手段におけるライン変化の検出を中止することを特徴と
する請求項４記載の表示制御装置。