[go: up one dir, main page]

JPH09238163A - バッファメモリ管理装置 - Google Patents

バッファメモリ管理装置

Info

Publication number
JPH09238163A
JPH09238163A JP25652196A JP25652196A JPH09238163A JP H09238163 A JPH09238163 A JP H09238163A JP 25652196 A JP25652196 A JP 25652196A JP 25652196 A JP25652196 A JP 25652196A JP H09238163 A JPH09238163 A JP H09238163A
Authority
JP
Japan
Prior art keywords
frame
buffer
buffer memory
port
class
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25652196A
Other languages
English (en)
Inventor
Nandakumar Natarajan
ナンダクマール・ナタラジャン
Dwayne Bennett
ドウェイン・バネット
Robert Grant
ロバート・グラント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH09238163A publication Critical patent/JPH09238163A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Computer And Data Communications (AREA)
  • Optical Communication System (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】 【課題】 光ファイバチャネル交換機のメモリ管理シス
テムの性能と機能性を高める。 【解決手段】 複数のポートに結合し第1の装置及び第
2の装置の間でフレームの伝送を支援する複数のポート
302を有する光ファイバチャネル交換機のバッファメ
モリ管理装置において、この交換機の宛先ポートおよび
関連する装置への経路指定前に、第1の装置から受信し
たフレームを一時的に記憶する各ポートの複数のバッフ
ァメモリ432、434、436、438と、それぞれ
が選択したバッファメモリに対応し、バッファメモリが
フレームの受信に利用できるか否かを表すバッファ状況
情報を維持する複数の状態装置460と、バッファ状況
情報を分析し、受信フレームが利用可能となった最初の
受信ポートの複数のバッファメモリの内の第1の利用可
能なバッファメモリに対応する状態装置460を更新す
る状況/制御論理回路418とを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はバッファメモリ管理
装置に関し、例えば、光ファイバチャネル交換機の受信
バッファのバッファメモリ管理に適用し得る。
【0002】
【従来の技術】メインフレーム、スーパコンピュータ、
大容量記憶システム、ワークステーションおよび超高解
像度表示サブシステムが互いに接続され、ファイルおよ
び印刷の共用を容易となされることがよくある。これら
のタイプの接続に使用される共通ネットワークおよびチ
ャネルが、グラフィックベースのアプリケーションで典
型的な大きなファイルフォーマットにデータが形成され
ている場合は特に、通信ボトルネックとなることがしば
しばある。
【0003】プロセッサの間及びプロセッサと周辺装置
との間のデータ通信接続には、2つの基本的なタイプが
ある。「チャネル」は通信装置の間に直接又は交換式の
2地点間の接続をもたらす。チャネルの主なタスクは、
遅れをもっとも少なくして出来る限り高いデータ転送速
度でデータを搬送することだけである。チャネルは通
常、ハードウェアで単純なエラー訂正を行う。「ネット
ワーク」は対照的に、分散したノード(例えば、ワーク
ステーション、大容量記憶装置)の集合体であり、これ
らのノードの間の相互作用をサポートするそれ自体のプ
ロトコルを備えている。通常、各ノードは伝送媒体を競
合するが、各ノードはネットワークのエラー状態を認識
できなければならず、またエラー状態からの復元に必要
なエラー管理を行わなければならない。
【0004】これまでに開発された通信相互接続のタイ
プの1つに光ファイバチャネルがある。光ファイバチャ
ネルプロトコルはアメリカ情報システム国家規格(Amer
icanNational Standard for Information Systems: A
NSI)として開発され、採用された。光ファイバチャ
ネルの規格の詳細については、「Fibre Channel Physic
al and Signaling Interface」、Revision 4.2、Americ
an National Standardfor Information Systems (ANSI)
(1993)を参照されたい。簡単にいえば、光ファイバ
チャネルは交換プロトコルであり、ワークステーショ
ン、スーパコンピュータ及び各種の周辺装置の間での同
時通信を可能とする。光ファイバチャネルによってもた
らされるネットワークの総帯域幅はテラビット/秒程度
である。光ファイバチャネルはデータフレームを1ギガ
ビット/秒超の速度で両方向に同時に伝送することがで
きる。また、インタネットプロトコル(IP)、小型コ
ンピュータシステムインタフェース(SCSI)、高性
能パラレルインタフェース(HIPPI)及びインテリ
ジェントペリフェラルインタフェース(IPI)などの
既存のプロトコルに従って光ファイバ及び銅ケーブルの
両方でコマンド及びデータを搬送することができる。
【0005】本質的に、光ファイバチャネルはチャネル
−ネットワークハイブリッドであり、必要とされる接続
性、距離及びプロトコル多重化をもたらすために十分な
ネットワーク機能、並びに単純性、反復可能なパフォー
マンス及び信頼性の高い配信を維持するのに十分なチャ
ネル機能を含んでいる。光ファイバチャネルにより、
「ファブリック」といわれる活動インテリジェント相互
接続手法、すなわち、光ファイバ交換機が装置を接続す
ることが可能となる。ファブリックは複数のファブリッ
クポート(Fポート)を含んでおり、これらのポートは
関連するワークステーション、スーパコンピュータ及び
/又は周辺装置に接続された複数のノードポート(Nポ
ート)の間の相互接続及びデータフレーム転送をもたら
す。ファブリックはフレーム内に含まれている情報に基
づいてデータの経路指定を行う機能を有している。Nポ
ートはこれ自体とファブリックの間の単純な2地点間接
続を管理する。伝送は制御プロトコルから分離されてい
るので、さまざまなトポロジ(たとえば、2点間リン
ク、リング、マルチドロップバス、クロスポイント交換
機)を実現することができる。
【0006】光ファイバチャネルの業界標準はいくつか
の異なるタイプのデータ転送ももたらしている。クラス
1転送は回線交換を必要とするものであり、一般に、2
つの特定された要素の間での2つ以上、しばしば、多数
のデータフレームの転送を含んでいる。これとは対照的
に、クラス2転送はあるネットワーク要素から他のもの
への単一のフレームの各転送に対する、ネットワーク交
換機による経路の割り振りを必要とするものである。
【0007】クラス2転送に対するフレーム交換は、入
力フレームを一時的に記憶してから、他のポートへ経路
指定するためのメモリ機構をフレーム交換が必要とする
ため、実施することがクラス1の回線交換よりも困難で
ある。メモリ機構は通常、関連するサポート回路を備え
た多数の入出力(I/O)接続を含んでいる。異なるビ
ット転送速度でデータを搬送するチャネルをインタフェ
ースしようとする場合には、複雑度が増加し、付加的な
ハードウェアが必要となる。
【0008】
【発明が解決しようとする課題】それ故、光ファイバネ
ットワークでクラス2転送の光ファイバチャネルの業界
標準を実現する、既存のシステムよりも性能及び融通性
がはるかに高い新規の改善されたシステムに対する、こ
れまで取り上げられたことのない要望が業界に存在して
いる。もっと詳細にいうと、光ファイバチャネル交換機
のバッファメモリを管理して、入力及び発信データフレ
ーム又はパケットを内部交換データパスに結合するメモ
リ管理システムを提供するバッファメモリ管理装置の実
現が強く望まれている。
【0009】
【課題を解決するための手段】複数のポートに結合され
た第1及び第2の装置の間でのフレームの伝送をサポー
トする複数のポートを有し光ファイバチャネル交換機の
バッファメモリを管理するバッファメモリ管理装置にお
いて、以下の特徴的な構成で上述の課題を解決する。
【0010】すなわち、本発明は、(1)光ファイバチ
ャネル交換機による宛先ポート及び関連する装置への経
路指定前に、前記第1の装置から受信したフレームを一
時的に記憶するために使用される各ポートの複数のバッ
ファメモリと、(2)各々が選択した前記バッファメモ
リに対応しており、前記バッファメモリがフレームの受
信に使用できるか否かを表すバッファ状況情報を維持す
る複数の状態手段と、(3)前記バッファ状況情報を分
析し、受信したフレームを使用可能となった最初の受信
ポートの複数のバッファメモリの内の第1のバッファメ
モリへ送り、第1の使用可能なバッファメモリに対応す
る前記状態手段を更新する状況/制御論理手段とを備え
る。
【0011】このような構成を採ることで、複数のバッ
ファメモリに対応した複数の状態手段の状況情報を使用
して状況/制御論理手段が管理し判断して受信フレーム
の蓄積を行うので、複数のバッファメモリに対する受信
フレームの蓄積を効率的に行うことができる。
【0012】
【発明の実施の形態】そこで、本発明の好ましい実施の
形態は複数のノード−ポート(Nポート)の間でのフレ
ームのクラス2フレーム交換転送を実現するための複数
の光ファイバポート(Fポート)を有する光ファイバチ
ャネル交換機を含んでいる。この光ファイバチャネル交
換機は各Fポートに関連づけられた、フレームを一時的
に記憶してから、光ファイバチャネル交換機でFポート
の経路指定をする複数のメモリバッファの同時アクセス
及びトラッキングももたらす。各々が受信バッファと一
対一の対応を有している複数の状態装置が各バッファの
現行状態を追跡して、フレームの転送前に、バッファの
妥当性及び状態を確認する。優先エンコーダはNポート
からのフレームを、フレームを受け入れるのに利用でき
る対応するFポートにある複数のバッファメモリの最初
のものに送り、また、受信時に、関連する状態装置を新
しい状況情報によって更新する。複数のバッファ状態装
置が複数のバッファメモリに関連づけられ、バッファメ
モリの同時更新の取り扱いを容易としている。すなわ
ち、あるバッファメモリに蓄積すると共に、他のものを
空にし、さらに他のものを廃棄する。
【0013】次に本発明の好適な実施の形態を図面を参
照しながら説明する。 1.光ファイバチャネル交換機のアーキテクチャ:図5
は本実施の形態において使用する可変長フレーム11の
構成図である。この可変長フレーム11は、4バイトの
フレーム開始(SOF)標識12を含んでおり、これは
フレーム11の先頭を示す特定の2進シーケンスであ
る。SOF標識12の後には、特にフレームの送信元ア
ドレスと宛先アドレス、並びにフレーム11が制御情報
であるか、実際のデータであるかを総括的に規定する2
4バイトのヘッダ14が続いている。ヘッダ14の後に
は、可変長データ16のフィールドが配置されている。
データ16の長さは0乃至2112バイトである。デー
タ16の後には、エラー検出用の4バイトのCRC(巡
回冗長性検査)コード17及び4バイトのフレーム終了
(EOF)標識18が順次配置されている。図5のフレ
ーム11は固定フレームよりもはるかに融通性のあるも
のであり、特定の用途の特定の要件に適合することによ
り高い性能をもたらす。
【0014】図2は、光ファイバチャネルネットワーク
100における代表的な光ファイバチャネルのアーキテ
クチャのブロック図である。ワークステーション12
0、メインフレーム122及びスーパコンピュータ12
4が光ファイバチャネルファブリック110(すなわ
ち、光ファイバチャネル交換機)により、各種のサブシ
ステム(例えば、磁気テープサブシステム126、磁気
ディスクサブシステム128及び表示サブシステム13
0)と相互接続されている。ファブリック110は、各
種のノードポイント(Nポート)と、Fポートを介して
ファブリック110に接続された、これに関連するワー
クステーション、メインフレーム及び周辺装置とを相互
接続するものである。ファブリック110の必須機能
は、データのフレームを送信元Nポートから受信し、第
1のプロトコルを使用して、フレームを宛先Nポートに
経路指定することである。好ましい本実施の形態におい
て、第1のプロトコルは、光ファイバチャネルプロトコ
ルである。本発明の範囲を逸脱することない範囲で、非
同期転送モード(ATM)などの他のプロトコルを使用
することもできる。
【0015】本発明に従って構成される光ファイバチャ
ネル交換機は、光ファイバチャネルの複数のNポートの
間でフレームを効率よく経路指定するための、複数の相
互接続されるFポートを含んでいる。各Fポートは、複
数の受信バッファメモリと、各バッファメモリの内容を
追跡するための関連した状態装置とからなる対応するチ
ャネルモジュールに結合されている。
【0016】本明細書で使用する用語を次のように定義
する。 クラス1サービス−−回線交換式接続。 クラス2サービス−−保証された配信および受信通知を
もたらす無接続フレーム交換式リンク。 クラス3サービス−−確認が何ら行われない無接続サー
ビス。
【0017】Fポート−−「ファブリック」ポートのこ
とで、Nポートを物理的に接続するためのファブリック
のアクセスポイントである。 ファブリック−−光ファイバチャネルネットワークにお
いて経路指定を処理する光ファイバチャネルで定義した
相互接続方法。 フレーム−−基本的な搬送要素を定義する伝送ビットの
線形セット。
【0018】インタミックス−−クラス1とクラス2の
両方の機能をもたらすサービスのクラスのこと。インタ
ミックスはクラス1の接続のために全チャネルを予約す
ると共に、クラス2のトラフィックが未使用の帯域幅を
通過できるようにする。 リンク−−通信チャネル。 Nポート−−「ノード」ポートのことで、リンクのノー
ド端部における光ファイバチャネルが定義したハードウ
ェアである。
【0019】図3は、光ファイバチャネル交換機300
の構成図である。この図に示す光ファイバチャネル交換
機300は、複数のチャネルモジュール340を用いて
いる。図3は、2つのチャネルモジュール340Aと3
40Bとを示しているが、チャネルモジュール340の
数は図示のものよりも多くてもかまわず、通常、システ
ム構成によって左右される。本実施の形態において、光
ファイバチャネル交換機は、4枚のチャネルモジュール
カードを有しており、その各々は4つの266Mボーの
Fポートを含んでいる(16のFポートと関連するコン
ピュータ及び周辺装置の相互接続をもたらす)。このア
ーキテクチャは、4枚の266Mボーチャネルモジュー
ルカードを、デュアルポート531Mボーチャネルモジ
ュールカード又はシングルポート1063Mボーチャネ
ルモジュールのいずれかと置き換える。各チャネルモジ
ュール340は、メインリンク320、インタミックス
リンク322、制御リンク324及び経路状態リンク3
26に直接結合されている。制御リンク324の制御信
号は、あるチャネルモジュール340が受信したフレー
ムの、同一のチャネルモジュールの異なるポートへの、
或いは他の使用可能なチャネルモジュール340への転
送を指示する。チャネルモジュール340は、チャネ
ル、クラス2データ転送のためにフレームを一時的に記
憶するバッファ付き受信メモリ、並びにクラス1データ
転送中に、入力フレームがバッファされないようにする
バイパスとのデータ通信のためのポートインテリジェン
スを備えている。経路割振りシステム350は、交換機
モジュール360を介して4つのチャネルモジュール3
40と通信を行う。経路割振りシステム350の詳細な
説明は、「Path Allocation System and Method Having
Double Link List QueuesImplemented with a Digital
Signal Processor」なる発明の名称の米国特許出願第
08/330044号及び「High Performance Allocat
ion System and Method with Fairness Insurance Mech
anism for a Fiber Optic Switch」なる発明の米国特許
出願第08/330273号に開示されており、これら
の開示内容は参照することによって、本明細書の一部と
なる。
【0020】フレーム交換トラフィック(クラス2)の
場合、経路割振りシステム350は、受信ポートのチャ
ネルモジュール340から各フレームに関するフレーム
ヘッダ情報を収集する。経路割振りシステム350は、
フレームヘッダ情報の妥当性を検査し、交換機リソース
を割り振って、宛先ポートへの交換機によってフレーム
に対する経路を設定する。フレームが送られてしまう
と、経路割振りシステム350は、交換機リソースの割
振りを解除する。
【0021】経路割振りシステム350は、チャネルモ
ジュール340から回線交換トラフィック(クラス1フ
レーム接続)に関するフレーム・ヘッダ情報も収集す
る。経路割振りシステム350は、次に接続の妥当性を
検査し、交換機リソースを割り振って、以降の接続に対
する専用経路を設定する。接続トラフィック自体がリソ
ースの割振り解除を行う。
【0022】図1は、本実施の形態の光ファイバチャネ
ル交換機のチャネルモジュールの機能構成図である。図
は、4ポート、すなわち、4つのポートインテリジェン
スシステム410と、4つのメモリインタフェースAS
CI422、424、426及び428からなるメモリ
インタフェースシステム420からなる266Mボーチ
ャネルモジュールのチャネルモジュールアーキテクチャ
である。ダブルポートのアーキテクチャ、すなわち53
1Mボーチャネルモジュールの実施の形態は同様なもの
であるが、531Mボーの実施の形態が2つのポートイ
ンテリジェンスシステム410を用いており、これらの
各々が2つのメモリインタフェースASIC422、4
24及び426、428を有している2つのメモリイン
タフェースシステムに結合されている点が異なってい
る。シングルポートのアーキテクチャ、すなわち106
2Mボーチャネルモジュールの実施の形態は同様なもの
であるが、1062Mボーの実施の形態が、各々1つの
メモリインタフェースASICを有している4つのメモ
リインタフェースシステムに結合された1つのポートイ
ンテリジェンスシステム410を用いている点が異なっ
ている。
【0023】各ポートインテリジェンスシステム410
は、GLM/OLCトランシーバ412によって外部の
Nポートに結合されている。入力フレームは、GLM/
OLCトランシーバ412により、受信機414へ転送
される。状況/制御論理回路418は、新しいフレーム
を受信機414が受信した時期を認識し、転送クラス
(1又は2のいずれか)並びにフレームに接続されてい
る受信フレームヘッダ情報からのデータの長さを決定す
る。受信機414の目的は、接続されているNポートと
の同期を維持し、入力伝送文字を復号し、バッファ間の
流れの制御を管理し、リンクの性能を評価する統計値を
集め、フレームのチェックと検証を行い、関連した受信
メモリ432、434、436及び438に一時的に記
憶するため、全てのフレームをメモリインタフェースシ
ステム420へ送ることである。
【0024】メモリインタフェースシステム420は、
各ポートインテリジェンスシステム410からのコマン
ドに応答して、4つのメモリインタフェースASIC4
22、424、426及び428を用いて、4つの受信
メモリ432、434、436及び438(16k×1
6の外部RAM)を、メインバス320及びおよびイン
タミックスバス322を介して内部交換機データ経路に
インタフェースする。各ポートインテリジェンスシステ
ム410及びメモリインタフェースシステム420の間
の受信データ経路421で伝送されたフレームはビット
スライスされ、メモリインタフェース422がビット0
−1を受信し、メモリインタフェース424がビット2
−3を受信し、メモリインタフェース426がビット4
−5を受信し、メモリインタフェース428がビット6
−7を受信するようにする。各メモリインタフェース
は、その位置及びチャネルモジュール340が作動して
いるボーレートを知っている。メモリインタフェースA
SIC422、424、426及び428から読みとら
れたフレームは再アセンブルされて、メインバス320
及びインタミックスバス322上で光ファイバチャネル
交換機を横切るバイト幅となる。
【0025】送信機416は、メモリインタフェースシ
ステム420とGLM/OLCトランシーバ412との
間に結合されており、光ファイバチャネルの規則による
符号化及び伝送のために光ファイバチャネル交換機内で
他のチャネルモジュールの受信メモリから送られてきた
フレームを送信する。4k×9のFIFO送信メモリ4
42がメモリインタフェース420と4つの送信機41
6の間に結合されて、メインバス320及びインタミッ
クスバス322を各ポートインテリジェンスシステム4
10にインタフェースしている。メモリインタフェース
420は、ビットスライスされたデータを出力し、この
データは送信メモリ442の入力においてデータ送信経
路444上で再形成される。
【0026】各メモリインタフェースASIC422、
424、426及び428は、接続431を介してクラ
ス1データバイパスをもたらし、且つ受信メモリへの接
続433を介してクラス2データ転送のバッファ付き記
憶域をもたらすマルチプレクサ429を含んでいる。さ
らに、各メモリインタフェースは、マルチプレクサ42
9、受信メモリ432、434、436、438及び送
信メモリ442を、ポートインテリジェンスシステム4
10及び経路割振りシステム350(図3)からのコマ
ンドに応じて制御するメモリ制御論理回路435を含ん
でいる。
【0027】各受信メモリ432、434、436及び
438は、0−15と番号の付けられた16のバッファ
メモリの組(図1の拡大部分440に示した)で構成さ
れており、これらの各々は2キロバイトの記憶容量を有
している。バッファメモリ1乃至14は、クラス2のフ
レーム転送用に指定されており、バッファメモリ15
は、要素コントローラ358(図3)の埋込Nポート宛
のクラス1フレーム用に指定されており、バッファメモ
リ0は、オーバフローに備えて予約されている。光ファ
イバチャネルの業界標準による最大サイズのフレーム
は、2キロバイトのバッファメモリ全体並びに148バ
イトのオーバフローを占める。2進アドレス指定手法
「PPbbbbxxxxxxxx」を1−14というよ
うに番号の付けられた14のバッファメモリに用い、P
P1111bbbbxxxxをオーバフローバッファメ
モリ0に用いる。但し、PPはポートを識別し、bbb
bはフレームがおかれているバッファメモリの番号を識
別する。
【0028】2.状態装置/バッファメモリのアーキテ
クチャ: 図4は、本実施の形態の光ファイバチャネル
交換機のバッファアーキテクチャ500のアクセスを示
す状態装置の状態構成図である。ポートインテリジェン
スシステム410の状況/制御論理回路418(図1)
は、図4の状態機械図に従って機能する15状態の状態
装置460を含んでいる。詳細にいうと、状態装置46
0は4つの受信メモリ432、434、436及び43
8の各々の15のバッファメモリの現在の「状態」すな
わち可用性を追跡する。状態装置は、4つのセットの1
5のバッファメモリと「一対4」の対応をしている。そ
れ故、第1の状態装置460は、4つのバッファメモリ
1の各々の内容を追跡し、第2の状態装置460は、4
つのバッファメモリ2の内容を追跡し、以下同じように
形成されている。
【0029】図4に示すように、15の状態によって維
持されるポートのさまざまなバッファ状態には、エンプ
ティ(EMPTY:空)状態(「バッファメモリ内のデ
ータを気にしない」ということを示す。)、レギュラー
状態(「バッファメモリ内に有効な非クラス1フレー
ム」(すなわち、非クラス1のフレーム開始乃至非SO
Fc1)を示す。)、バッファ内の「疑わしい」フレー
ム、すなわちフレーム終了区切り文字(EOFa,n
i)が検出された非クラス1フレームを示すレギュラー
エラー(REG−ERR)状態、コネクト(CONNE
CT)1状態(クラス1サービスを開始するために有効
なクラス1SOFc1を受信したことを示す。)、クラ
ス1サービス要求に対して「疑わしい」SOFC1フレ
ームがEOF区切り文字を有しているバッファメモリ内
にあることを示すバッファC1エラー(C1−ERR)
状態、最後に、デッド(DEAD)状態(SOFc1フ
レームを送信機側で受信したが、他のSOFc1フレー
ムが受信メモリにあることを示す)がある。
【0030】受信機414が光ファイバチャネルのNポ
ート及びGLM/OLC412からフレームを受信した
場合、状況/制御論理回路418は、優先エンコーダと
して動作して、各入力フレームを、エンプティ(EMP
TY)状態(対応するバッファメモリがクラス2動作の
ためにクラス1のフレーム接続及び/又は受信を開始す
るのに利用できることを示す。)の対応する状態装置を
有している第1のバッファ(バッファメモリ1から始ま
る)へ順次送る。
【0031】クラス1接続に対する有効なフレーム開始
ヘッダ(SOFc1−in)を含んでいるフレームを受
信すると、クラス1接続が要求される。フレームは、最
初に利用可能なバッファメモリに一時的に記憶される
(ポートインテリジェンスシステムには、有効なクラス
1接続を確立できるかどうかが分からないため)。経路
割振りシステム350はフレームヘッダの経路データか
らクラス1動作の可能性を判断し、同時に、対応するバ
ッファの状態装置460が、コネクト1(CONNEC
T1)状態(CRTエラーがある場合には、レギュラー
C1エラー(REG−C1−ERR)状態)に更新され
る。宛先ポートへの交換経路及び宛先ポートから発信元
ポートへの逆方向経路が、フレームヘッダのポートアド
レスデータに基づいて経路割振りシステム350(図
3)によって構成される。経路割振りシステム350
は、宛先ポートにフレームを待つように指示し、次い
で、状況/制御論理回路418にメモリインタフェース
420へフォワード(FORWARD)コマンドを発行
するよう指示する。フォワードコマンドを受信すると、
SOFc1フレームが宛先に送られ、対応するバッファ
メモリ状態装置がバッファメモリの内容の妥当性につい
て判断するためチェックされる。フレームが有効である
と状態装置460が示した場合には(「レギュラー」状
態に対応して)、フレームの長さをワード数をカウント
することによって計算し、フレームを受信メモリ43
2、434、436、438から読み取れるように、長
さを一度に1ビットシフトするシリアルラインを使用し
て、ポートインテリジェンスシステムから状況/制御論
理回路418へ渡す。フォワードコマンド(或いは、新
しいフレームが受信メモリに所定の期間(F−ビジー
(BSY)期間)おかれていたことを示すフレームビジ
ー(F−BSY)又はファブリック拒否(F−RJ
T))を受信すると、状況/制御論理回路418は、バ
ッファからフレームを読みとるために必要な期間待機し
(順方向速度に基づいて)、「フレーム送り(fram
e−sent)」信号を発行して、ポートの状態装置4
60をエンプティ(EMPTY)値にリセットし、した
がって、バッファメモリの可用性を示す。宛先Fポート
は、送られてきたSOFc1フレームにSOFn1フレ
ームで応答して、クラス1接続要求を確認(ACK:工
程応答)する。マルチプレクサ431は、状況/制御論
理回路418からのコマンドに応じて、クラス1接続が
確立されているので、このフレームが記憶されることな
く交換機によって転送されたことを確認する。クラス1
接続が存在している限り、いずれかのNポートからの全
てのクラス1フレーム(SOFn1/il)は記憶され
ることなく、あるポートから他のポートへ直接渡され
る。EOFdt区切り文字のついたSOFn1フレーム
を受信すると、2つのNポートの間のクラス1接続は断
たれる。
【0032】クラス2動作は非SOFc1フレームのN
ポートからの受信によって開始される。フレームは、対
応するFポートの最初に使用可能なバッファメモリに一
時的に記憶され(クラス1フレームと同じ態様で)、対
応する状態装置460が「レギュラ−」状態へ更新さ
れ、バッファメモリが有効なものである可能性のあるク
ラス2フレームを現在記憶していることを示す。経路割
振りシステム350は、フレームヘッダに宛先ポートア
ドレスデータを要求し、光ファイバチャネル交換機を構
成する。経路割振りシステム350は、宛先ポートにフ
レームを待つように伝え、状況/制御論理回路418に
フォワードコマンドを生成するよう要求する。フォワー
ドコマンドを受信すると、対応するバッファメモリの状
態装置460は、バッファメモリの内容を判定するため
にチェックされる。フレームが有効である(「レギュラ
ー」状態に対応している)と状態装置460が示した場
合、フレームの長さがワード数をカウントすることによ
って計算され、フレームを受信メモリ432、434、
436、438から読み取れるように、長さを一度に1
ビットシフトするシリアルラインを使用して、ポートイ
ンテリジェンスシステムから状況/制御論理回路418
へ渡される。フォワードコマンド(或いは、ファブリッ
クビジー(F−BSY)又はファブリック拒否(F−R
JT))を受信すると、状況/制御論理回路418は、
バッファからフレームを読みとるために必要な期間待機
し(順方向速度に基づいて)、「フレーム送り(fra
me−sent)」信号を発行して、ポートの状態装置
460をエンプティ値にリセットし、したがって、バッ
ファメモリの可用性を示す。廃棄する場合、リセットは
直ちに行われる。
【0033】Fポート間でフレームを送っている間に、
受信ポートの状態装置460が「エンプティ」又は「デ
ッド」のいずれかの状態である場合には、空のバッファ
が送られたことを示し、何も来ないことをフレームを
「待機」している宛先ポートに通知するために、「ヌル
信号(null signal)」が用いられる。
【0034】受信ポートが無効と判断されたフレームを
受信した場合には、受信機414はレギュラー状態をレ
ギュラーエラー(REG−ERR)状態に変えるか、ク
ラス1接続であれば、コネクト1状態をバッファC1エ
ラー(C1−ERR)状態に変えるサスペクトフレーム
(SUSPECT FRAME)コマンドを発行する。
フレーム送り1(frame−sent1)又はヌル送
り(null−sent)というコマンド(フレームを
待機している宛先ポートに、待機を停止するように伝え
るコマンド)を発行した場合、対応する状態装置460
はエンプティ状態に戻る。或いは、バッファC1エラー
(C1−ERR)状態である際に、入力クラス1(in
−class1)又は入力バッファクラス1(in−b
uf−class1)というコマンドが発行された場
合、状態装置460はデッド(DEAD)状態に変化す
る。ヌル送り(null−sent)コマンドを発行し
た場合には、状態装置460はエンプティ状態になる。
【0035】フレームヘッダに問題があった場合(たと
えば、無効な宛先id:識別子)、F−BSY又はF−
RJTコマンドを経路割振りシステム350が発行す
る。F−BSYコマンドを受信した場合、状況/制御論
理回路418は、メモリインタフェースシステム420
へ信号を送り、フレーム全体を受信するまで待つように
する。フレームにエラーがない場合、確認が発行され
る。F−BSY及びF−RJTでは長さが固定されてい
るため、長さは送られない。
【0036】フレームの送信及び関連するバッファの状
態装置460の更新と並行して、新しいフレームをFポ
ートから受信することもできる(各Fポートに複数のバ
ッファと対応する状態装置460があるため)。同時
に、他のバッファメモリにあるフレームを廃棄すること
もできる。複数のバッファの状態装置460により、上
記の動作の全てを同時に行うことが可能となる。たとえ
ば、フレームをバッファメモリに記憶するとともに、他
のバッファメモリの内容を廃棄し、同時に、さらに他の
ものを光ファイバチャネル交換機によって送信すること
ができる。
【0037】本実施の形態の構成によれば、上述のバッ
ファメモリ管理の構成によって、光ファイバチャネル交
換機のバッファメモリを効率的に管理し、入力フレーム
及び発信フレームを内部交換データパスに結合する機能
的なバッファメモリ管理システムを実現することができ
る。
【0038】本発明は、上述の実施の形態の構成に限定
するものではない。例えば、ATM交換機やATM通信
装置にも適用することができる。
【0039】以下、本発明の実施の形態を挙げる。
【0040】1. 複数のポートに結合された第1及び
第2の装置の間でのフレームの伝送をサポートする複数
のポートを有し光ファイバチャネル交換機のバッファメ
モリを管理するバッファメモリ管理装置において、光フ
ァイバチャネル交換機による宛先ポート及び関連する装
置への経路指定前に、前記第1の装置から受信したフレ
ームを一時的に記憶するために使用される各ポートの複
数のバッファメモリと、各々が選択した前記バッファメ
モリに対応しており、前記バッファメモリがフレームの
受信に使用できるか否かを表すバッファ状況情報を維持
する複数の状態手段と、前記バッファ状況情報を分析
し、受信したフレームを使用可能となった最初の受信ポ
ートの複数のバッファメモリの内の第1のバッファメモ
リへ送り、第1の使用可能なバッファメモリに対応する
前記状態手段を更新する状況/制御論理手段とを備える
ことを特徴とするバッファメモリ管理装置。
【0041】2. 複数のバッファメモリの各々が連続
した数によって識別され、前記状況/制御論理手段がバ
ッファ状況情報を分析し、受信したフレームを連続した
数がもっとも小さい使用可能な前記バッファメモリに送
ることを特徴とする1に記載のバッファメモリ管理装
置。
【0042】3. 第1の使用可能なバッファメモリに
対応する前記状態手段で、潜在的に有効なフレームが記
憶されていることを示す状態に更新されることを特徴と
する1又は2に記載のバッファメモリ管理装置。
【0043】4. フレームヘッダ情報を処理して、フ
レームが送信される宛先ポートのアドレスを決定する経
路割振り手段をさらに備えることを特徴とする1〜3の
いずれかに記載のバッファメモリ管理装置。
【0044】5. 前記状況/制御手段が、前記バッフ
ァメモリにフレームを対応する宛先アドレスを有してい
るポートへ送るよう指示する制御信号を生成することを
特徴とする1〜4のいずれかに記載のバッファメモリ管
理装置。
【0045】6. 前記状況/制御論理手段が、フレー
ム内のワード数をカウントすることによってフレームの
長さを計算することを特徴とする1〜5のいずれかに記
載のバッファメモリ管理装置。
【0046】7. 前記状況/制御論理手段がフレーム
の長さをレジスタに記憶し、シリアルライン上で一度に
1ビットシフトすることによってフレームの長さをメモ
リコントローラに渡し、前記状態手段が有効であること
を確認し、送信制御信号を生成することによって、前記
バッファメモリからフレームを読み取り、対応する前記
状態手段をバッファメモリの可用性を示す空き状態にリ
セットするリセット制御信号を発行することを特徴とす
る1〜6のいずれかに記載のバッファメモリ管理装置。
【0047】8. 複数のバッファメモリ及び対応する
前記状態手段がフレームの送信と並行して、前記第1の
装置及び第2の装置からのフレームの受信に備えている
ことを特徴とする1〜7のいずれかに記載のバッファメ
モリ管理装置。
【0048】9. 前記バッファ状況情報が、「疑わし
いフレーム」が前記バッファメモリにあることを示すレ
ギュラーエラー状態情報と、フレーム開始信号を受信し
回線交換式サービスを開始することを示すコネクト状態
情報と、回線交換式サービス要求に対する「疑わしい」
フレーム開始信号が前記バッファメモリにあることを示
す状態情報と、前記バッファメモリ内に無用のフレーム
開始信号が存在することを示すデッド状態情報のいずれ
かから構成されることを特徴とする1〜8のいずれかに
記載のバッファメモリ管理装置。
【0049】10. フレームの送信の際に、フレーム
を記憶している前記バッファメモリが空き状態又はデッ
ド状態のいずれかの状態であることを受信ポートの前記
状態手段が示している場合に、ヌル信号が伝送され、宛
先ファブリックポートにフレームが来ないことを知らせ
ることを特徴とする9に記載のバッファメモリ管理装
置。
【0050】
【発明の効果】以上述べたように本発明によれば、受信
フレームを宛先ポート及び関連する装置への経路指定前
に一時的に記憶する複数のバッファメモリと、これらの
バッファメモリがフレーム受信に使用できるか否かを判
断するためのバッファ状況情報を維持する複数の状態手
段と、このバッファ状況情報から受信フレームをいずれ
かのバッファメモリに記憶させる状況/制御論理手段と
を備えたので、効率的に受信フレームを記憶することが
でき、融通性の高い機能的なバッファメモリ管理装置を
実現することができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態の光ファイバチャネル交
換機のチャネルモジュールの機能構成図である。
【図2】 本実施の形態の光ファイバチャネルシステム
の機能構成図である。
【図3】 本実施の形態の光ファイバチャネル交換機の
機能構成図である。
【図4】 本実施の形態の光ファイバチャネル交換機の
バッファアーキテクチャのアクセスを示す状態装置の構
成図である。
【図5】 本実施の形態で使用する可変長フレームの構
成図である。
【符号の説明】
302 ポート 320 メインバス 322 インターミックス(IMIX)バス 350 経路割振りシステム 410 ポートインテリジェンスシステム 418 状況/制御論理回路 420 メモリインタフェースシステム 422、424、426、428 メモリインタフェー
スASIC 432、434、436、438 受信メモリ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 複数のポートに結合された第1及び第2
    の装置の間でのフレームの伝送をサポートする複数のポ
    ートを有し光ファイバチャネル交換機のバッファメモリ
    を管理するバッファメモリ管理装置において、 光ファイバチャネル交換機による宛先ポート及び関連す
    る装置への経路指定前に、前記第1の装置から受信した
    フレームを一時的に記憶するために使用される各ポート
    の複数のバッファメモリと、 各々が選択した前記バッファメモリに対応しており、前
    記バッファメモリがフレームの受信に使用できるか否か
    を表すバッファ状況情報を維持する複数の状態手段と、 前記バッファ状況情報を分析し、受信したフレームを使
    用可能となった最初の受信ポートの複数のバッファメモ
    リの内の第1のバッファメモリへ送り、第1の使用可能
    なバッファメモリに対応する前記状態手段を更新する状
    況/制御論理手段とを備えることを特徴とするバッファ
    メモリ管理装置。
JP25652196A 1995-09-29 1996-09-27 バッファメモリ管理装置 Pending JPH09238163A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US53629095A 1995-09-29 1995-09-29
US536-290 1995-09-29

Publications (1)

Publication Number Publication Date
JPH09238163A true JPH09238163A (ja) 1997-09-09

Family

ID=24137901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25652196A Pending JPH09238163A (ja) 1995-09-29 1996-09-27 バッファメモリ管理装置

Country Status (3)

Country Link
EP (1) EP0766429A3 (ja)
JP (1) JPH09238163A (ja)
CA (1) CA2182539A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009151795A (ja) * 1997-11-17 2009-07-09 Seagate Technology Llc オンチップメモリにおけるデータ健全性のためのcrcを用いる方法および装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2132097A1 (en) * 1992-03-25 1993-09-30 John D. Acton Fiber optic memory coupling system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009151795A (ja) * 1997-11-17 2009-07-09 Seagate Technology Llc オンチップメモリにおけるデータ健全性のためのcrcを用いる方法および装置
JP4547452B2 (ja) * 1997-11-17 2010-09-22 シーゲイト テクノロジー エルエルシー オンチップメモリにおけるデータ健全性のためのcrcを用いる方法および装置
USRE42228E1 (en) 1997-11-17 2011-03-15 Seagate Technology Llc Method and apparatus for using data protection code for data integrity in on-chip memory

Also Published As

Publication number Publication date
CA2182539A1 (en) 1997-03-30
EP0766429A2 (en) 1997-04-02
EP0766429A3 (en) 1999-09-08

Similar Documents

Publication Publication Date Title
US5610745A (en) Method and apparatus for tracking buffer availability
EP0841781B1 (en) Fibre channel switch employing distributed queuing
US6031842A (en) Low latency shared memory switch architecture
US5872822A (en) Method and apparatus for memory sequencing
EP1454440B1 (en) Method and apparatus for providing optimized high speed link utilization
US5828475A (en) Bypass switching and messaging mechanism for providing intermix data transfer for a fiber optic switch using a bypass bus and buffer
US5835496A (en) Method and apparatus for data alignment
US5598541A (en) Node loop port communication interface super core for fibre channel
US5502719A (en) Path allocation system and method having double link list queues implemented with a digital signal processor (DSP) for a high performance fiber optic switch
US8072988B2 (en) Method and system for buffer-to-buffer credit recovery in fibre channel systems using virtual and/or pseudo virtual lanes
EP0366935A2 (en) High-speed switching system with flexible protocol capability
EP0709988A2 (en) Path allocation system and method with fairness insurance mechanism for a fiber optic switch
EP0709987A2 (en) Bypass switching and messaging mechanism for providing intermix data transfer for a fiber optic switch
EP0709984A2 (en) High performance path allocation system and method for a fiber optic switch
JPH08265369A (ja) データ通信保進スイッチ
WO2002056524A9 (en) Fibre channel port adapter
US5592160A (en) Method and apparatus for transmission code decoding and encoding
US7580354B2 (en) Multi-speed cut through operation in fibre channel switches
JP2004080226A (ja) 代理fcポート、fcネットワーク及びそれらに用いるfc透過転送方法
JPH09238163A (ja) バッファメモリ管理装置