[go: up one dir, main page]

JPH09236788A - Liquid crystal display - Google Patents

Liquid crystal display

Info

Publication number
JPH09236788A
JPH09236788A JP4507596A JP4507596A JPH09236788A JP H09236788 A JPH09236788 A JP H09236788A JP 4507596 A JP4507596 A JP 4507596A JP 4507596 A JP4507596 A JP 4507596A JP H09236788 A JPH09236788 A JP H09236788A
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
electrode
memory element
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4507596A
Other languages
Japanese (ja)
Other versions
JP3413004B2 (en
Inventor
Yutaka Nakai
豊 中井
Masahiko Akiyama
政彦 秋山
Takeshi Hioki
毅 日置
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4507596A priority Critical patent/JP3413004B2/en
Priority to KR1019970006860A priority patent/KR100270147B1/en
Priority to US08/808,855 priority patent/US6072454A/en
Publication of JPH09236788A publication Critical patent/JPH09236788A/en
Application granted granted Critical
Publication of JP3413004B2 publication Critical patent/JP3413004B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 各画素に中間調の画像情報を記憶することが
可能で、高画質、高信頼性かつ低消費電力な液晶表示装
置液晶表示装置の提供。 【解決手段】 画像情報の書込み後、スイッチ10をオ
ン状態にし、かつ端子B、Cをグランド電位にする。端
子Aにはグランド電位を中心にして対称な交流電圧を印
加する。電圧は液晶層2と、並列接続されたメモリ素子
6で分圧される。メモリ素子6の並列構造はグランド電
位を中心に対称なC−V特性を有している。このため、
端子Eの電圧変化も対称である。その結果、液晶層2に
分圧された交流電圧が印加される。
(57) Abstract: A liquid crystal display device capable of storing halftone image information in each pixel, having high image quality, high reliability, and low power consumption. After writing image information, a switch 10 is turned on and terminals B and C are set to a ground potential. AC voltage symmetrical to the ground potential is applied to the terminal A. The voltage is divided by the liquid crystal layer 2 and the memory element 6 connected in parallel. The parallel structure of the memory elements 6 has CV characteristics that are symmetrical with respect to the ground potential. For this reason,
The voltage change at the terminal E is also symmetrical. As a result, the divided AC voltage is applied to the liquid crystal layer 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、表示装置上に画像
情報記憶用のメモリ素子を設けた液晶表示装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device having a memory device for storing image information on the display device.

【0002】[0002]

【従来の技術】近年、従来のCRTに代わる新しい表示
装置の開発が盛んに行われるようになってきた。その中
でも液晶表示装置は薄型で低電力動作が可能であるため
家電、OA機器の市場での期待は大きいものがある。
2. Description of the Related Art In recent years, new display devices which replace conventional CRTs have been actively developed. Among them, the liquid crystal display device is thin and can operate at low power consumption, so that there are great expectations in the market of home appliances and OA equipment.

【0003】液晶表示装置は、その駆動方法から単純マ
トリクス型と、能動素子を用いたアクティブマトリクス
型に分類される。アクティブマトリクス型は表示性能に
優れ、液晶表示装置の主力となっている。
Liquid crystal display devices are classified into a simple matrix type and an active matrix type using active elements, depending on the driving method. The active matrix type is excellent in display performance and is a mainstay of liquid crystal display devices.

【0004】アクティブマトリクス型液晶表示装置の構
成を図3に示す。各画素には薄膜トランジスタ1が設け
られる。薄膜トランジスタ1のスイッチング信号が走査
線3で供給され画素が選択されると、オン状態の薄膜ト
ランジスタを通して信号線4から画像情報が液晶層2に
送られる。非選択時は液晶層2自身の容量と、補助容量
5により液晶の状態が保持される。しかし液晶層2、補
助容量5内部の電荷の移動により、画像情報は時間とと
もに変化することは避けられない。そこで1/60秒程
度を周期として画像情報をリフレッシュしている。
The structure of an active matrix type liquid crystal display device is shown in FIG. A thin film transistor 1 is provided in each pixel. When the switching signal of the thin film transistor 1 is supplied by the scanning line 3 and a pixel is selected, image information is sent from the signal line 4 to the liquid crystal layer 2 through the thin film transistor in the ON state. When not selected, the state of the liquid crystal is held by the capacitance of the liquid crystal layer 2 itself and the auxiliary capacitance 5. However, it is inevitable that the image information changes with time due to the movement of charges inside the liquid crystal layer 2 and the auxiliary capacitor 5. Therefore, the image information is refreshed with a cycle of about 1/60 seconds.

【0005】しかしながら携帯情報機器やOA機器では
静止画を表示する機会が多い。従来の手法によれば、静
止画を表示する場合でも変化しない画像情報を頻繁にリ
フレッシュする必要がある。このことは消費電力の低減
に対して大きな障壁となるという問題があった。
However, mobile information devices and OA devices often display still images. According to the conventional method, it is necessary to frequently refresh image information that does not change even when displaying a still image. This poses a problem that it becomes a major obstacle to the reduction of power consumption.

【0006】この問題を解決する手段として、画素にメ
モリ性を持たせることが考えられる。メモリ性を実現す
る手段としては、強誘電性液晶が知られているが、動作
の安定性に問題がある。また、光のオン、オフの2状態
のみ選択可能なため、中間調表示のためには空間変調を
使用する必要があり、解像度が低下するという問題があ
った。
As a means for solving this problem, it is conceivable to give the pixel a memory property. Ferroelectric liquid crystal is known as a means for realizing a memory property, but there is a problem in operation stability. Further, since only two states of light on and off can be selected, it is necessary to use spatial modulation for halftone display, and there is a problem that the resolution is lowered.

【0007】また、強誘電体を各画素にメモリ素子とし
て組込み、各画素に画像情報記憶機能を持たせた例が特
開平5−119298号公報に開示されている。等価回
路を図10(a) に示す。この例では対向電極には交流
電圧が印加され、強誘電体層8の状態に応じて、強誘電
体層8がゲート電極に接続された薄膜トランジスタ1が
オンあるいはオフ状態になる。その結果端子Aは一定電
位あるいはフローティングの状態を採り、液晶層2に印
加される交流電圧として2つの状態を選択することがで
きる。しかしながらこの例でも中間調は表示できず、中
間調表示のためには空間変調を使用する必要がある。ま
た端子Aをフローティングにする状態が存在するため、
動作の不安定性が懸念される。
Further, Japanese Patent Laid-Open No. 5-119298 discloses an example in which a ferroelectric substance is incorporated in each pixel as a memory element and each pixel is provided with an image information storage function. The equivalent circuit is shown in FIG. In this example, an AC voltage is applied to the counter electrode, and the thin film transistor 1 in which the ferroelectric layer 8 is connected to the gate electrode is turned on or off depending on the state of the ferroelectric layer 8. As a result, the terminal A takes a constant potential or a floating state, and two states can be selected as the AC voltage applied to the liquid crystal layer 2. However, even in this example, halftone cannot be displayed, and it is necessary to use spatial modulation for halftone display. Also, there is a state in which the terminal A is floated,
There is concern about instability in operation.

【0008】一方メモリ性薄膜トランジスタを用いた例
が特開平3−89391号公報に開示されている。等価
回路を図10(b) に示す。この例では薄膜トランジス
タ1と、画像情報が書き込まれたメモリ性薄膜トランジ
スタ15とで分圧された電圧が端子Aに出力され、液晶
層2に印加される。この方法ではアナログ的な階調制御
が可能であるが、液晶層2に印加される電圧には直流成
分が存在する。直流成分の存在は液晶層2の劣化を引き
起こすことが知られており、表示の信頼性に不安がある
という問題がある。
On the other hand, an example using a memory type thin film transistor is disclosed in Japanese Patent Application Laid-Open No. 3-89391. The equivalent circuit is shown in FIG. In this example, the voltage divided by the thin film transistor 1 and the memory thin film transistor 15 in which the image information is written is output to the terminal A and applied to the liquid crystal layer 2. With this method, analog gradation control is possible, but the voltage applied to the liquid crystal layer 2 has a DC component. It is known that the presence of the DC component causes deterioration of the liquid crystal layer 2, and there is a problem that the reliability of the display is uncertain.

【0009】[0009]

【発明が解決しようとする課題】以上述べたように、従
来のアクティブマトリクス型液晶表示装置では、静止画
の表示に対しても頻繁に画像を書き換える必要があり、
消費電力が増加するという問題があった。さらに強誘電
液晶あるいは従来の強誘電体を用いた液晶表示装置にお
いては、信頼性を損なわずに画像情報として中間調を記
憶、表示することが技術的に困難で、表示解像度が低下
するという問題があった。
As described above, in the conventional active matrix type liquid crystal display device, it is necessary to rewrite an image frequently even when displaying a still image.
There is a problem that power consumption increases. Further, in a liquid crystal display device using a ferroelectric liquid crystal or a conventional ferroelectric substance, it is technically difficult to store and display a halftone as image information without impairing reliability, resulting in a decrease in display resolution. was there.

【0010】本発明は上記問題点に鑑み、各画素に中間
調の画像情報を記憶することが可能で、高画質、高信頼
性かつ低消費電力な液晶表示装置を提供するものであ
る。
In view of the above problems, the present invention provides a liquid crystal display device capable of storing halftone image information in each pixel, high image quality, high reliability and low power consumption.

【0011】[0011]

【課題を解決するための手段】かかる課題を解決するた
め、請求項1記載の本発明は、第1の電極と第2の電極
との間に液晶を挟持してなる液晶表示装置において、前
記第1の電極または第2の電極に交流電圧を印加する電
圧印加手段と、前記第2の電極と接続され、表示信号を
保持し、前記第1の電極または第2の電極に交流電圧が
印加されたとき前記表示信号に応じて前記交流電圧を交
流的に分圧するメモリ手段とを具備する。 ここで、第
1の電極は、例えば対向電極であり、第2の電極は、例
えば画素電極である。交流電圧は、対向電極、画素電極
のうちいずれに印加されるものであってもよい。
In order to solve the above problems, the present invention according to claim 1 provides a liquid crystal display device in which a liquid crystal is sandwiched between a first electrode and a second electrode. A voltage applying unit that applies an AC voltage to the first electrode or the second electrode, and a display signal that is connected to the second electrode and holds the display signal, and the AC voltage is applied to the first electrode or the second electrode. Memory means for AC-dividing the AC voltage in response to the display signal. Here, the first electrode is, for example, a counter electrode, and the second electrode is, for example, a pixel electrode. The AC voltage may be applied to either the counter electrode or the pixel electrode.

【0012】液晶には、ゲストホスト型液晶、これを9
0〜360度回転させたもの、配向がランダムになるア
モルファスゲストホスト型などがコントラスト、反射率
を高める上で有効である。また、TN型でもよく、コレス
テリック液晶を用いた選択反射−透過モードでもよく、
強誘電性液晶、反強誘電性液晶、高分子分散型液晶、O
CBモード液晶、などを用いてもよい。表示方式も自由
であり、光学的な変化の分類でいえば、透過−吸収を得
るもの、透過−散乱を得るもの、散乱−吸収を得るも
の、などいずれでもよい。画素の素子数が多いので素子
の上に絶縁膜を設けて画素電極を形成した反射型が望ま
しいが、画素サイズによっては透過型でも可能である。
モノクロでもカラー表示でも当然かまわない。液晶層は
単層でも多層でもよい。
The liquid crystal is a guest-host type liquid crystal, which is 9
A material rotated by 0 to 360 degrees, an amorphous guest-host type in which the orientation is random, and the like are effective in enhancing the contrast and reflectance. Also, it may be a TN type or a selective reflection-transmission mode using a cholesteric liquid crystal,
Ferroelectric liquid crystal, antiferroelectric liquid crystal, polymer dispersed liquid crystal, O
CB mode liquid crystal or the like may be used. The display system is also free, and in terms of classification of optical changes, any of those that obtain transmission-absorption, those that obtain transmission-scattering, and those that obtain scattering-absorption may be used. Since the number of pixels is large, a reflective type in which an insulating film is provided on the elements to form pixel electrodes is preferable, but a transmissive type is also possible depending on the pixel size.
Naturally, it does not matter whether it is monochrome or color display. The liquid crystal layer may be a single layer or multiple layers.

【0013】電圧印加手段が印加する交流は、パルスの
他サイン波等であってもよく、周期的に表示信号の書き
込み期間があってもよい。
The alternating current applied by the voltage applying means may be a sine wave or the like in addition to the pulse, and may have a period for writing the display signal periodically.

【0014】表示信号は、例えばTFTを介して信号線
よりメモリ手段に印加すればよい。また、TFTの他、
MIMなどのスイッチング素子を用いて書き込み画素を
選択し、表示信号を書き込むようにしてもよい。
The display signal may be applied to the memory means from the signal line through the TFT, for example. In addition to TFT,
A display pixel may be written by selecting a writing pixel by using a switching element such as MIM.

【0015】メモリ手段としては、例えば金属電極、強
誘電体層、半導体層の積層構造、強誘電体層と半導体層
の間に絶縁体を設けた構造、強誘電体層と半導体層の間
に金属電極と絶縁体を設けた構造等のものを並列かつ逆
極性となるように接続したものを用いることができる
が、第1の電極に交流電圧が印加されたとき表示信号に
応じて交流電圧を交流的に分圧する機能を有するもので
あればどの様なものでもよい。
As the memory means, for example, a metal electrode, a ferroelectric layer, a laminated structure of a semiconductor layer, a structure in which an insulator is provided between the ferroelectric layer and the semiconductor layer, and a structure between the ferroelectric layer and the semiconductor layer are provided. A structure in which a metal electrode and an insulator are provided and connected in parallel and with opposite polarities can be used. However, when an AC voltage is applied to the first electrode, an AC voltage is generated according to a display signal. Any type may be used as long as it has a function of dividing the voltage in an AC manner.

【0016】強誘電体としては、PZT、LiNb
3 、BaTiO3 、PMN、Bi4 Ti3 12などの
無機化合物でもく、配向処理を施したポリフッ化ビニリ
デンの有機薄膜を用いてもよい。
Ferroelectric materials include PZT and LiNb
An inorganic compound such as O 3 , BaTiO 3 , PMN, or Bi 4 Ti 3 O 12 may be used, or an organic thin film of polyvinylidene fluoride subjected to orientation treatment may be used.

【0017】本発明によれば、各画素に中間調の画像情
報としての表示信号を液晶表示装置内に記憶することが
可能となる。その結果、静止画の表示に対する頻繁な画
像のリフレッシュが省略できるため、低消費電力化に極
めて効果がある。
According to the present invention, it is possible to store a display signal as halftone image information in each pixel in the liquid crystal display device. As a result, frequent image refreshing with respect to still image display can be omitted, which is extremely effective in reducing power consumption.

【0018】また、本発明によれば、メモリ素子内の如
何なる画像情報に対しても、画像情報に応じた電圧を液
晶にアナログ的に印加することが可能となる。その結果
中間調の画像情報の記憶、表示が可能となり、極めて高
画質な液晶表示装置が実現できる。
Further, according to the present invention, for any image information in the memory element, a voltage corresponding to the image information can be applied to the liquid crystal in an analog manner. As a result, halftone image information can be stored and displayed, and a liquid crystal display device with extremely high image quality can be realized.

【0019】請求項2記載の本発明は、第1の電極と第
2の電極との間に液晶を挟持してなる液晶表示装置にお
いて、前記第1の電極または第2の電極に交流電圧を印
加する電圧印加手段と、前記第2の電極と接続されて前
記液晶の容量と直列接続された容量をなすと共に、表示
信号を当該容量の大きさとして保持し、かつ印加される
電圧に対して特定の電圧を中心として概ね対称または非
対称な容量変化特性を有するメモリ容量素子とを具備す
る。
According to a second aspect of the present invention, in a liquid crystal display device in which a liquid crystal is sandwiched between a first electrode and a second electrode, an AC voltage is applied to the first electrode or the second electrode. A voltage applying means for applying is connected to the second electrode to form a capacity connected in series with the capacity of the liquid crystal, holds a display signal as the magnitude of the capacity, and A memory capacitor having a capacitance change characteristic that is substantially symmetrical or asymmetrical about a specific voltage.

【0020】液晶容量が電圧依存性が印加される電圧の
正、負に対して非対称な場合には、印加される電圧に対
して非対称な容量変化特性を有するメモリ容量素子を用
いる。この場合、第1の電極に印加される交流電圧もこ
れに応じて非対称とする。
When the liquid crystal capacitance is asymmetric with respect to the positive and negative of the applied voltage, the memory capacitance element having a capacitance change characteristic asymmetric with respect to the applied voltage is used. In this case, the AC voltage applied to the first electrode is correspondingly asymmetric.

【0021】請求項3記載の本発明は、第1の電極と第
2の電極との間に液晶を挟持してなる液晶表示装置にお
いて、前記第1の電極または第2の電極に交流電圧を印
加する電圧印加手段と、前記第2の電極と接続され、印
加される電圧に対して非対称な容量変化特性を有する第
1の有極性メモリ素子と、前記第1の有極性メモリ素子
と並列にかつ逆極性となるように前記第2の電極と接続
され、印加される電圧に対して非対称な容量変化特性を
有する第2の有極性メモリ素子と、前記第1及び第2の
有極性メモリ素子に表示信号を印加する信号印加手段と
を具備する。
According to a third aspect of the present invention, in a liquid crystal display device in which a liquid crystal is sandwiched between a first electrode and a second electrode, an AC voltage is applied to the first electrode or the second electrode. A voltage applying means for applying a voltage, a first polar memory element connected to the second electrode and having a capacitance change characteristic asymmetric with respect to the applied voltage, and the first polar memory element in parallel. And a second polar memory element connected to the second electrode so as to have opposite polarities and having an asymmetric capacitance change characteristic with respect to an applied voltage; and the first and second polar memory elements. And a signal applying means for applying a display signal.

【0022】有極性メモリ素子とは、上述した金属電
極、強誘電体層、半導体層の積層構造、強誘電体層と半
導体層の間に絶縁体を設けた構造、強誘電体層と半導体
層の間に金属電極と絶縁体を設けた構造等のものをい
う。
The polar memory element is a laminated structure of the metal electrode, the ferroelectric layer and the semiconductor layer described above, a structure in which an insulator is provided between the ferroelectric layer and the semiconductor layer, the ferroelectric layer and the semiconductor layer. It refers to a structure in which a metal electrode and an insulator are provided between them.

【0023】信号印加手段は、例えば相互に逆極性の表
示信号を第1及び第2の有極性メモリ素子にそれぞれ与
える。
The signal applying means applies display signals of mutually opposite polarities to the first and second polar memory elements, respectively.

【0024】[0024]

【発明の実施の形態】図1は本発明の基本構成を示す図
である。図1(a)において端子B、Cは通常は相互に
同電位に保たれている。2個のメモリ素子6は図1
(c) に示すように、金属電極7、強誘電体層8、半導
体層9の積層構造(MFS構造) からなる。なお、強誘
電体層8と半導体層9の間に絶縁体を設けたMFIS構
造、あるいは強誘電体層8と半導体層9の間に第2の金
属電極と絶縁体を設けたMFMIS構造でもよい。
FIG. 1 is a diagram showing a basic configuration of the present invention. In FIG. 1A, the terminals B and C are normally kept at the same potential. The two memory elements 6 are shown in FIG.
As shown in (c), it has a laminated structure (MFS structure) of a metal electrode 7, a ferroelectric layer 8 and a semiconductor layer 9. An MFIS structure in which an insulator is provided between the ferroelectric layer 8 and the semiconductor layer 9 or an MFMIS structure in which a second metal electrode and an insulator are provided between the ferroelectric layer 8 and the semiconductor layer 9 may be used. .

【0025】図1(c) の構造において、半導体層9と
してアモルファスシリコンを用いた場合の容量−電圧特
性(C−V特性) を図1(d) に示す。一般的な金属−
絶縁体−半導体構造(MIS構造) においては、金属に
正の電圧を印加すると、しきい値電圧以上の電圧で半導
体と絶縁体の界面に電荷が蓄積され、図1(d) 中11
aに示すように容量が増加する。本実施例のようにメモ
リ素子6内の強誘電体を用いると、強誘電体に抗電界よ
りも大きい電界が発生した場合に生じる残留分極Prの
ため、C−V特性は図中で11b、11cに示すように
特性が左右にシフトすることが知られている。
FIG. 1D shows the capacitance-voltage characteristic (CV characteristic) when amorphous silicon is used as the semiconductor layer 9 in the structure of FIG. 1C. Common metal −
In the insulator-semiconductor structure (MIS structure), when a positive voltage is applied to the metal, charges are accumulated at the interface between the semiconductor and the insulator at a voltage equal to or higher than the threshold voltage.
The capacity increases as shown in a. When the ferroelectric substance in the memory element 6 is used as in this embodiment, the residual polarization Pr generated when an electric field larger than the coercive electric field is generated in the ferroelectric substance. It is known that the characteristic shifts to the left and right as indicated by 11c.

【0026】以上述べたように、本構造は非対称なC−
V特性を有するため、図1(b) に示すように、電極側
の端子に矢印を付けてメモリ素子の極性を表すことにす
る。ここで前述したMFS構造の極性を反対に並列接続
した構造を考える。各メモリ素子のC−V特性は同一で
あるとする。各メモリ素子6中の強誘電体の残留分極
は、図2(b) に示す端子BとCの間に抗電界以上の電
界を印加して発生させる。端子B、Cから見た場合、メ
モリ素子6の極性は同一方向である。残留分極の発生に
より、個々のメモリ素子6のC−V特性はシフトする
が、その量は2個のメモリ素子6で同じである。
As described above, this structure has an asymmetric C-
Since it has V characteristics, as shown in FIG. 1B, the polarities of the memory element will be shown by adding arrows to the terminals on the electrode side. Here, consider a structure in which the polarities of the MFS structure described above are connected in parallel with each other. It is assumed that the CV characteristics of each memory element are the same. The remanent polarization of the ferroelectric substance in each memory element 6 is generated by applying an electric field higher than the coercive electric field between terminals B and C shown in FIG. When viewed from the terminals B and C, the polarities of the memory element 6 are in the same direction. The CV characteristic of each memory element 6 shifts due to the occurrence of remanent polarization, but the amount is the same in the two memory elements 6.

【0027】次に図2(c) に示すように端子B、Cを
接続して新たに端子Dを考える。この時端子A、Dから
見た各メモリ素子6の極性は互いに逆向きになってい
る。端子A、D間のC−V特性は、2個のメモリ素子の
C−V特性を逆向きに重ねあわせた特性となり、図2
(a) に示すように縦軸(グランド電位) を中心に対称
なC−V特性が得られる。しかも残留分極の大きさに応
じて同図に点線で示すように両メモリ素子6のしきい値
電圧が同じだけ変化するためC−V曲線の広がりが対称
性を失わずに変化する。本発明は図2(a) に示すC−
V特性を利用して、液晶に印加される電圧を制御するこ
とを目的とする。
Next, as shown in FIG. 2 (c), terminals B and C are connected and a new terminal D is considered. At this time, the polarities of the memory elements 6 viewed from the terminals A and D are opposite to each other. The C-V characteristic between the terminals A and D is a characteristic in which the C-V characteristics of the two memory elements are superposed in the opposite direction.
As shown in (a), a C-V characteristic symmetrical about the vertical axis (ground potential) is obtained. Moreover, since the threshold voltages of both memory elements 6 change by the same amount as indicated by the dotted line in the figure according to the magnitude of the remanent polarization, the spread of the CV curve changes without losing symmetry. The present invention relates to C- shown in FIG.
The purpose is to control the voltage applied to the liquid crystal by utilizing the V characteristic.

【0028】図1(a) は、図2で示したメモリ素子6
の並列構造と液晶層2を直列に接続したものである。な
お、本図では説明を簡単にするためにスイッチ10を設
けている。
FIG. 1A shows the memory device 6 shown in FIG.
And the liquid crystal layer 2 is connected in series. In this figure, a switch 10 is provided to simplify the description.

【0029】画像情報の書込みは、スイッチ10をオフ
にした状態で、端子BとCの間に電圧を印加する。電圧
はメモリ素子6内の強誘電体に抗電界以上の電界が発生
し、画像情報に対応した残留分極が発生する程度とす
る。各メモリ素子6の構造を同一にすれば、発生する残
留分極も各メモリ素子6内で同一となる。
To write image information, a voltage is applied between terminals B and C with switch 10 turned off. The voltage is set to such a level that an electric field higher than the coercive electric field is generated in the ferroelectric substance in the memory element 6 and remanent polarization corresponding to image information is generated. If the structure of each memory element 6 is the same, the remanent polarization generated is also the same in each memory element 6.

【0030】画像情報の書込みが終了した時点で、スイ
ッチ10をオン状態にし、かつ端子B、Cをグランド電
位にする。一方端子Aにはグランド電位を中心にして対
称な交流電圧を印加する。電圧は液晶層2と、並列接続
されたメモリ素子6で分圧される。この時各メモリ素子
6内の強誘電体に抗電界以上の電界が発生しないように
する。メモリ素子6の並列構造はグランド電位を中心に
対称なC−V特性を有しているため、端子Eの電圧変化
も対称である。その結果液晶層2に分圧された交流電圧
が印加されることになる。
When the writing of the image information is completed, the switch 10 is turned on and the terminals B and C are set to the ground potential. On the other hand, a symmetrical AC voltage with respect to the ground potential is applied to the terminal A. The voltage is divided by the liquid crystal layer 2 and the memory element 6 connected in parallel. At this time, an electric field higher than the coercive electric field is prevented from being generated in the ferroelectric substance in each memory element 6. Since the parallel structure of the memory elements 6 has a C-V characteristic that is symmetrical with respect to the ground potential, the voltage change at the terminal E is also symmetrical. As a result, the divided AC voltage is applied to the liquid crystal layer 2.

【0031】なおC−V特性の対称点は、グランド電位
である必要はない。C−V特性の対称点の、グランド電
位からのずれ量に応じて端子B、Cと端子Aの間の電圧
をずらしてやれば、液晶層2には交流電圧が印加され
る。
The symmetry point of the CV characteristic does not have to be the ground potential. If the voltage between the terminals B and C and the terminal A is shifted according to the amount of deviation of the symmetry point of the CV characteristic from the ground potential, an AC voltage is applied to the liquid crystal layer 2.

【0032】液晶層2に交流電圧が印加できることは、
液晶の劣化に対して極めて効果が高い。液晶に印加され
る電圧に直流成分が存在すると、液晶配向膜などにおけ
る電荷の局在などにより焼き付きと呼ばれる液晶の劣化
が発生する。しかし本発明においては、液晶層2に完全
な交流電圧を印加することが可能なため、液晶の劣化は
全く起こらず、極めて信頼性の高い表示装置が実現でき
る。
The fact that an AC voltage can be applied to the liquid crystal layer 2 means that
Very effective against deterioration of liquid crystal. When a direct current component is present in the voltage applied to the liquid crystal, deterioration of the liquid crystal called image sticking occurs due to localization of charges in the liquid crystal alignment film and the like. However, in the present invention, since a complete AC voltage can be applied to the liquid crystal layer 2, deterioration of the liquid crystal does not occur at all, and an extremely reliable display device can be realized.

【0033】また本発明では、各メモリ素子6のしきい
値電圧を変化させることで、液晶層2に印加される電圧
のアナログ的な制御が可能となる。メモリ素子6の動作
範囲として、図2(a) に示すようにC−V曲線が電圧
に応じて徐々に変化する領域及びその前後の水平部を用
いれば、メモリ素子6のしきい値電圧に応じてメモリ素
子6の容量が変化する。その結果、端子Aに印加される
電圧を変化させなくても、液晶層2に印加される電圧を
アナログ的に変化させることが可能となる。しかもメモ
リ素子6の並列構造におけるC−V特性の対称性が維持
されるため、液晶層2に直流電圧成分が印加されること
はない。
Further, in the present invention, by changing the threshold voltage of each memory element 6, the voltage applied to the liquid crystal layer 2 can be controlled in an analog manner. As shown in FIG. 2A, if the region in which the CV curve gradually changes according to the voltage and the horizontal portions before and after the region are used as the operating range of the memory device 6, the threshold voltage of the memory device 6 is The capacity of the memory element 6 changes accordingly. As a result, the voltage applied to the liquid crystal layer 2 can be changed in an analog manner without changing the voltage applied to the terminal A. Moreover, since the symmetry of the CV characteristics in the parallel structure of the memory element 6 is maintained, no DC voltage component is applied to the liquid crystal layer 2.

【0034】各状態でのメモリ素子6内の強誘電体の状
態を図4に示した強誘電体のヒステリシス曲線を用いて
説明する。
The state of the ferroelectric substance in the memory element 6 in each state will be described with reference to the hysteresis curve of the ferroelectric substance shown in FIG.

【0035】抗電界Ec以上の電界を発生させた後、電
界をゼロにすると、残留分極Prが発生する。既に記憶
している情報が有る場合は、一旦抗電界−Ec以下の電
界を発生させてメモリ機能をリセットした後に、Ec以
上の電界を発生させればよい。Prの大きさは印加した
電圧の大きさに依存する。画像表示状態ではメモリ素子
6内の強誘電体には抗電界以下の電界しか発生しないた
めPrは変化せず、その動作範囲は図4に示した部分と
なる。本発明ではPrの大きさを用いて階調制御が行わ
れる。強誘電体においてPrは極めて安定して保持され
るため、中間調のメモリ性にも優れている。
When the electric field is set to zero after the electric field equal to or higher than the coercive electric field Ec is generated, the remanent polarization Pr is generated. If there is already stored information, it is sufficient to generate an electric field of coercive electric field −Ec or less to reset the memory function and then generate an electric field of Ec or more. The magnitude of Pr depends on the magnitude of the applied voltage. In the image display state, since only the electric field below the coercive electric field is generated in the ferroelectric substance in the memory element 6, Pr does not change, and its operating range is the portion shown in FIG. In the present invention, gradation control is performed using the magnitude of Pr. Since Pr is held very stably in the ferroelectric substance, it is also excellent in the memory property of halftone.

【0036】本発明によれば、一旦画像情報を画素に記
憶させれば、液晶層に共通な交流電圧を印加するだけで
画像が表示され、頻繁な画面の書き換えが不要となるた
め、特に静止画の表示に際しては大幅な低消費電力化が
可能である。
According to the present invention, once the image information is stored in the pixel, the image is displayed only by applying a common AC voltage to the liquid crystal layer, and frequent screen rewriting is not necessary, so that the image is particularly stationary. When displaying images, it is possible to significantly reduce power consumption.

【0037】さらに端子Aに印加される交流電圧を切
る、すなわち液晶表示装置の電源を切っても、再び端子
Aに交流電圧を印加すればメモリ素子6に記憶されてい
た画像情報は再び表示されるため、この点でも消費電力
の低減が期待できる。
Further, if the AC voltage applied to the terminal A is cut off, that is, the liquid crystal display device is turned off, if the AC voltage is applied to the terminal A again, the image information stored in the memory element 6 is displayed again. Therefore, reduction in power consumption can be expected also in this respect.

【0038】なお、本発明においては、メモリ素子のC
−V特性が対称で、かつ印加電圧に対して容量が徐々に
変化する領域あるいはこの領域とその前後の水平部を動
作範囲として用いることが可能であればよい。従ってメ
モリ素子6単体のC−V特性が図2に示す特性に限定さ
れることはなく、図7に示すようにV型をしていてもよ
い。このような特性は測定周波数に半導体層内のキャリ
アの生成が追随する場合に得られる。この場合も前述し
たように、逆特性で並列接続した構造を用いることで、
対称なC−V特性を得ることができる。
In the present invention, the C of the memory element is
It is sufficient that the region where the −V characteristic is symmetric and the capacitance gradually changes with respect to the applied voltage, or this region and the horizontal portions before and after the region can be used as the operating range. Therefore, the C-V characteristic of the memory element 6 alone is not limited to the characteristic shown in FIG. 2, and may be V-shaped as shown in FIG. Such characteristics are obtained when the generation of carriers in the semiconductor layer follows the measurement frequency. Also in this case, as described above, by using the structure in which parallel connection is made with the reverse characteristics,
It is possible to obtain symmetrical C-V characteristics.

【0039】[0039]

【実施例】【Example】

(実施例1)図5は本発明の第1の実施例に係わる液晶
表示装置の1画素の回路図である。各画素あたり2個の
選択用薄膜トランジスタ1が設けられ、そのゲート電極
は走査線3に接続されている。各薄膜トランジスタ1
a、1bのドレイン電極は信号線4a、4bにそれぞれ
接続されている。また薄膜トランジスタ1a、1bのソ
ース電極は、強誘電体を用いたメモリ素子6a、6bに
接続される。
(Embodiment 1) FIG. 5 is a circuit diagram of one pixel of a liquid crystal display device according to the first embodiment of the present invention. Two selection thin film transistors 1 are provided for each pixel, and the gate electrodes thereof are connected to the scanning lines 3. Each thin film transistor 1
The drain electrodes of a and 1b are connected to the signal lines 4a and 4b, respectively. Further, the source electrodes of the thin film transistors 1a and 1b are connected to the memory elements 6a and 6b using the ferroelectric substance.

【0040】メモリ素子6aと6bは、薄膜トランジス
タ1a、1bのソース電極に対する極性がそれぞれ異な
っている。また、各薄膜トランジスタ1のソース電極に
は、グランドとの間に液晶容量程度か、それ以上の補助
容量5a,5bが設けられている。補助容量5aと5b
は同一容量である。
The memory elements 6a and 6b have different polarities with respect to the source electrodes of the thin film transistors 1a and 1b. Further, the source electrode of each thin film transistor 1 is provided with auxiliary capacitances 5a and 5b having a liquid crystal capacitance or more with respect to the ground. Auxiliary capacitors 5a and 5b
Have the same capacity.

【0041】液晶層2の一方の電極はメモリ素子6aと
6bの間に接続され、液晶層2の他方の電極(図中端子
Aに相当) は対向電極とする。対向電極にはグランド電
位を中心とした交流電圧が印加される。
One electrode of the liquid crystal layer 2 is connected between the memory elements 6a and 6b, and the other electrode of the liquid crystal layer 2 (corresponding to the terminal A in the figure) is a counter electrode. An alternating voltage centered on the ground potential is applied to the counter electrode.

【0042】まずメモリ素子6に画像情報を書き込む場
合を説明する。
First, the case of writing image information in the memory element 6 will be described.

【0043】メモリ素子6には既に直前の画像情報が書
き込まれているので、逆極性の電圧を印加してリセット
する。具体的にはメモリ素子6内の強誘電体に、抗電界
−Ec以下の電界が発生するように外部から電圧を印加
する。このときメモリ素子6に印加する電圧を−Vcと
すると、走査線3に薄膜トランジスタ1のスイッチング
信号を送って薄膜トランジスタ1をオン状態にし、信号
線4aには−Vc、信号線4bにはVcを印加する。回
路の対称性から、各メモリ素子6には−Vcが印加さ
れ、直前の画像情報はリセットされる。
Since the immediately preceding image information has already been written in the memory element 6, a voltage of reverse polarity is applied to reset. Specifically, a voltage is externally applied to the ferroelectric substance in the memory element 6 so that an electric field equal to or lower than the coercive electric field −Ec is generated. At this time, if the voltage applied to the memory element 6 is -Vc, a switching signal of the thin film transistor 1 is sent to the scanning line 3 to turn on the thin film transistor 1, and -Vc is applied to the signal line 4a and Vc is applied to the signal line 4b. To do. Due to the symmetry of the circuit, -Vc is applied to each memory element 6, and the immediately preceding image information is reset.

【0044】次にメモリ素子6内の強誘電体に、抗電界
Ec以上で画像情報に相当した残留分極が発生する程度
の電界を発生させる。このときメモリ素子に印加する電
圧をVaとすると、薄膜トランジスタ1が導通状態にな
った状態で信号線4aにはVa、信号線4bには−Va
を印加する。回路の対称性から、各メモリ素子6にはV
aが印加され、画像情報がメモリ素子6a、6bに等し
く記憶される。端子Aすなわち対向電極には図8(a)
のようにグランドを中心とした交流電圧を印加するが、
同図(b) や(c)に示すように画像情報書き込みのた
めの期間を対向電極の電圧波形に特別に設けても良い。
同図(b) では書き込み時間の電圧をグランドとしてい
る。この場合、書き込み時には液晶層2に電圧は印加さ
れないため、高画質が実現できる。同図(c)では書き
込み時間の電圧を極性反転する一定の電圧±Vsとして
いる。つまり、書き込み時間に液晶にかかる電圧をVs
にしている。
Next, an electric field is generated in the ferroelectric substance in the memory element 6 to the extent that remanent polarization corresponding to image information is generated at a coercive electric field Ec or more. At this time, when the voltage applied to the memory element is Va, Va is applied to the signal line 4a and -Va is applied to the signal line 4b while the thin film transistor 1 is in a conductive state.
Is applied. Due to the symmetry of the circuit, V is applied to each memory element 6.
a is applied and the image information is stored equally in the memory elements 6a, 6b. The terminal A, that is, the counter electrode is shown in FIG.
An AC voltage centered on the ground is applied like
A period for writing image information may be specially provided in the voltage waveform of the counter electrode as shown in FIGS.
In the same figure (b), the voltage of the writing time is set to ground. In this case, since no voltage is applied to the liquid crystal layer 2 during writing, high image quality can be realized. In the same figure (c), the voltage of the writing time is set to a constant voltage ± Vs for reversing the polarity. That is, the voltage applied to the liquid crystal during the writing time is Vs
I have to.

【0045】なお、スイッチング信号を送出した走査線
3に薄膜トランジスタ1のゲート電極が接続された他の
画素に対しては、画像情報の書き換えを行う場合は上述
の方法でデータを書き換えればよい。また画像情報を書
き換える必要がない場合は、メモリ素子6内の情報が変
わらない範囲の電圧を信号線4に印加しておけばよい。
この結果任意画素の画像情報の書き換えが可能となる。
When the image information is rewritten for the other pixels in which the gate electrode of the thin film transistor 1 is connected to the scanning line 3 which has sent the switching signal, the data may be rewritten by the above method. If it is not necessary to rewrite the image information, a voltage in the range where the information in the memory element 6 does not change may be applied to the signal line 4.
As a result, it becomes possible to rewrite image information of an arbitrary pixel.

【0046】次に画像情報書き込み時の液晶の挙動につ
いて説明する。
Next, the behavior of the liquid crystal when writing image information will be described.

【0047】図5(a) に示す1画素の等価回路は左右
対称であり、原理上2個のメモリ素子6の間の電圧は書
き込み時にはグランド電位に等しい。ただし左右の特性
のわずかな差、あるいは信号のタイミングのわずかなず
れにより、2個のメモリ素子6の間の電圧はわずかに変
動する可能性がある。しかし画像情報の書き込みに要す
る時間は数十μsecであるのに対し、液晶の応答速度
は数十msecであり、2個のメモリ素子6の間の電圧
の変動の影響は表示特性にはほとんど影響しない。 次
にメモリ素子6に書き込まれた画像情報を表示する場合
を説明する。
The equivalent circuit of one pixel shown in FIG. 5A is symmetrical, and in principle the voltage between the two memory elements 6 is equal to the ground potential during writing. However, the voltage between the two memory elements 6 may slightly fluctuate due to a slight difference between the left and right characteristics or a slight shift in signal timing. However, while the time required for writing the image information is several tens of μsec, the response speed of the liquid crystal is several tens of msec, and the influence of the voltage variation between the two memory elements 6 has almost no influence on the display characteristics. do not do. Next, a case of displaying the image information written in the memory element 6 will be described.

【0048】走査線3のスイッチング信号を停止して薄
膜トランジスタ1をオフ状態にする。この状態は図5
(b) の等価回路で表される。端子Aにはグランド電位
を中心とする交流電圧が印加されている。補助容量5
a、5b、メモリ素子6a、6bの計4個の素子の合成
容量の電圧依存性は、グランド電位に対して対称な特性
を有するため、液晶層2にも補助容量5とメモリ素子6
によって分圧された相当の交流電圧が印加されることに
なる。しかも液晶層2に印加される電圧には直流成分は
存在せず、液晶の劣化は発生しない。
The switching signal of the scanning line 3 is stopped and the thin film transistor 1 is turned off. This state is shown in Figure 5.
It is represented by the equivalent circuit of (b). An alternating voltage centered on the ground potential is applied to the terminal A. Auxiliary capacity 5
Since the voltage dependence of the combined capacitance of a total of four elements a, 5b and the memory elements 6a and 6b has a symmetrical characteristic with respect to the ground potential, the liquid crystal layer 2 also has the auxiliary capacitance 5 and the memory element 6.
A considerable AC voltage divided by is applied. Moreover, there is no DC component in the voltage applied to the liquid crystal layer 2, and the liquid crystal does not deteriorate.

【0049】以上述べたように、本実施例によれば液晶
層2に交流電圧を印加し、かつアナログ階調も記憶でき
る液晶表示装置が実現できる。
As described above, according to this embodiment, it is possible to realize a liquid crystal display device which can apply an AC voltage to the liquid crystal layer 2 and can also store an analog gradation.

【0050】なお、本実施例では、図2(a) に示した
ように、記憶素子6のC−V特性において、電圧に応じ
て容量が徐々に変化する領域あるいはこの領域と前後の
水平部の領域を利用することになる。従ってこの領域が
広い方が液晶層2に印加される電圧の制御が容易とな
る。そこで図6に示すように、メモリ素子6と複数の副
容量11を直列に接続し、更にそれらを並列に接続した
ものを新たにメモリ素子として利用すれば、副容量11
との容量分割により、前記範囲をより広くすることが可
能となる。
In the present embodiment, as shown in FIG. 2A, in the CV characteristic of the memory element 6, a region in which the capacitance gradually changes according to the voltage or a horizontal portion before and after this region. Area will be used. Therefore, the wider the area, the easier the control of the voltage applied to the liquid crystal layer 2. Therefore, as shown in FIG. 6, if the memory element 6 and a plurality of sub-capacitances 11 are connected in series and further those connected in parallel are used as a new memory element, the sub-capacitance 11
It is possible to widen the range by dividing the capacity with.

【0051】(実施例2)図9(a) は本発明の第2の
実施例に係わる液晶表示装置の1画素の等価回路図であ
る。
(Embodiment 2) FIG. 9A is an equivalent circuit diagram of one pixel of a liquid crystal display device according to a second embodiment of the present invention.

【0052】各画素あたり3個の薄膜トランジスタが設
けられている。薄膜トランジスタはポリシリコンを用い
ており、画素選択用のn型薄膜トランジスタ13と、2
個のp型トランジスタ14a、14bから成る。各薄膜
トランジスタのゲート電極は走査線3に接続されてい
る。またn型トランジスタ13のドレイン電極は信号線
4に接続されている。n型薄膜トランジスタ13のソー
ス電極は、強誘電体を用いたメモリ素子6a、6bに図
9に示す極性で接続される。またp型薄膜トランジスタ
14bのドレイン電極にも接続され、同薄膜トランジス
タのソース電極は接地されている。2個のメモリ素子6
a、6bの間にはp型トランジスタ14aのドレイン電
極が接続される。
Three thin film transistors are provided for each pixel. Polysilicon is used for the thin film transistor, and n-type thin film transistor 13 for pixel selection and 2
It is composed of individual p-type transistors 14a and 14b. The gate electrode of each thin film transistor is connected to the scanning line 3. The drain electrode of the n-type transistor 13 is connected to the signal line 4. The source electrode of the n-type thin film transistor 13 is connected to the memory elements 6a and 6b using the ferroelectric substance with the polarity shown in FIG. It is also connected to the drain electrode of the p-type thin film transistor 14b, and the source electrode of the thin film transistor is grounded. Two memory elements 6
The drain electrode of the p-type transistor 14a is connected between a and 6b.

【0053】液晶層2の一方の電極はp型薄膜トランジ
スタ14aのソース電極に接続され、液晶の液晶層2の
他方の電極(図中端子Aに相当) は対向電極とする。対
向電極にはグランド電位を中心とした交流電圧が印加さ
れる。
One electrode of the liquid crystal layer 2 is connected to the source electrode of the p-type thin film transistor 14a, and the other electrode (corresponding to terminal A in the figure) of the liquid crystal layer 2 of the liquid crystal is a counter electrode. An alternating voltage centered on the ground potential is applied to the counter electrode.

【0054】まずメモリ素子6に画像情報を書き込む場
合を説明する。
First, the case of writing image information in the memory element 6 will be described.

【0055】メモリ素子6には既に直前の画像情報が書
き込まれているので、逆極性の電圧を印加してリセット
する。具体的にはメモリ素子6内の強誘電体に、抗電界
−Ec以下の電界が発生するように外部から電圧を印加
する。この時各メモリ素子に印加する電圧を−Vcとす
ると、走査線3に薄膜トランジスタ13、14のスイッ
チング信号を送ってn型薄膜トランジスタ13をオン状
態にすると共に、p型トランジスタ14をオフ状態にす
る。そして信号線4に−2×Vcを印加する。各メモリ
素子6には−Vcが印加され、直前の画像情報はリセッ
トされる。
Since the immediately preceding image information has already been written in the memory element 6, a voltage of opposite polarity is applied to reset. Specifically, a voltage is externally applied to the ferroelectric substance in the memory element 6 so that an electric field equal to or lower than the coercive electric field −Ec is generated. At this time, if the voltage applied to each memory element is -Vc, a switching signal of the thin film transistors 13 and 14 is sent to the scanning line 3 to turn on the n-type thin film transistor 13 and turn off the p-type transistor 14. Then, −2 × Vc is applied to the signal line 4. -Vc is applied to each memory element 6, and the immediately preceding image information is reset.

【0056】次にメモリ素子6内の強誘電体に、抗電界
Ec以上で画像情報に相当した残留分極が発生する程度
の電界を発生させる。このときのメモリ素子に印加する
電圧をVaとすると、走査線3にスイッチング信号を送
った状態で信号線4に2×Vaを印加する。p型薄膜ト
ランジスタ14aはオフ状態になっているため、メモリ
素子に印加したことによる液晶層2への影響はなく、各
メモリ素子6にはVaが印加され、画像情報がメモリ素
子6a、6bに等しく記憶される。またp型薄膜トラン
ジスタ14bもオフ状態になっており、n型薄膜トラン
ジスタ13のソース電極とドレイン電極は同電位に保た
れる。端子Aすなわち対向電極には図8(a) のように
グランドを中心とした交流電圧を印加するが、同図
(b) 、(c)に示すように画像情報書き込みのための
期間を対向電極の電圧波形に特別に設けても良い。同図
(b) では書き込み時間の電圧をグランドとしている。
同図(c)では書き込み時間の電圧を極性反転する一定
の電圧±Vsとしている。
Next, an electric field is generated in the ferroelectric substance in the memory element 6 to the extent that remanent polarization corresponding to image information is generated at a coercive electric field Ec or more. Assuming that the voltage applied to the memory element at this time is Va, 2 × Va is applied to the signal line 4 while the switching signal is being sent to the scanning line 3. Since the p-type thin film transistor 14a is in the off state, the liquid crystal layer 2 is not affected by being applied to the memory element, Va is applied to each memory element 6, and the image information is equal to that of the memory elements 6a and 6b. Remembered. The p-type thin film transistor 14b is also in the off state, and the source electrode and the drain electrode of the n-type thin film transistor 13 are kept at the same potential. An AC voltage centered on the ground is applied to the terminal A, that is, the counter electrode as shown in FIG. 8A. However, as shown in FIGS. 8B and 8C, the counter electrode has a period for writing image information. It may be specially provided in the voltage waveform. In the same figure (b), the voltage of the writing time is set to ground.
In the same figure (c), the voltage of the writing time is set to a constant voltage ± Vs for reversing the polarity.

【0057】次にメモリ素子6に書き込まれた画像情報
を表示する場合を説明する。
Next, the case of displaying the image information written in the memory element 6 will be described.

【0058】走査線3のスイッチング信号を停止して、
n型薄膜トランジスタ13をオフ状態、p型トランジス
タ14a、14bをオン状態にする。この状態での画素
の等価回路は図9(b) で示される。端子Aにはグラン
ド電位を中心とする交流電圧が印加されている。メモリ
素子6a、6bの計2個のメモリ素子の合成容量の電圧
依存性は、グランド電位に対して対称な性質を有するた
め、液晶層2にもメモリ素子6によって分圧された相当
の交流電圧が印加されることになる。しかも液晶層2に
印加される電圧には直流成分は存在せず、液晶の劣化は
発生しない。
By stopping the switching signal of the scanning line 3,
The n-type thin film transistor 13 is turned off and the p-type transistors 14a and 14b are turned on. The equivalent circuit of the pixel in this state is shown in FIG. 9 (b). An alternating voltage centered on the ground potential is applied to the terminal A. Since the voltage dependency of the combined capacitance of the two memory elements 6a and 6b in total is symmetrical with respect to the ground potential, the liquid crystal layer 2 also has a corresponding AC voltage divided by the memory element 6. Will be applied. Moreover, there is no DC component in the voltage applied to the liquid crystal layer 2, and the liquid crystal does not deteriorate.

【0059】以上述べたように、本実施例によれば液晶
層2に交流電圧を印加し、かつアナログ階調も記憶でき
る液晶表示装置が実現できる。
As described above, according to this embodiment, it is possible to realize a liquid crystal display device which can apply an AC voltage to the liquid crystal layer 2 and can also store an analog gradation.

【0060】[0060]

【発明の効果】以上説明したように本発明によれば、各
画素に中間調の画像情報を記憶することが可能で、高画
質、高信頼性かつ低消費電力な液晶表示装置液晶表示装
置を提供することが可能となる。
As described above, according to the present invention, a liquid crystal display device capable of storing halftone image information in each pixel and having high image quality, high reliability and low power consumption is provided. It becomes possible to provide.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係わる液晶表示装置の等価回路とメモ
リ素子の特性を示す図。
FIG. 1 is a diagram showing an equivalent circuit of a liquid crystal display device according to the present invention and characteristics of a memory element.

【図2】本発明に係わるメモリ素子の特性と構成を示す
図。
FIG. 2 is a diagram showing characteristics and configuration of a memory element according to the present invention.

【図3】従来の液晶表示装置の1例を示す等価回路図。FIG. 3 is an equivalent circuit diagram showing an example of a conventional liquid crystal display device.

【図4】本発明に係わる強誘電体層の動作範囲を示す特
性図。
FIG. 4 is a characteristic diagram showing an operating range of a ferroelectric layer according to the present invention.

【図5】第1の実施例の液晶表示装置の等価回路を示す
図。
FIG. 5 is a diagram showing an equivalent circuit of the liquid crystal display device of the first embodiment.

【図6】本発明に係わる他のメモリ素子の等価回路を示
す図。
FIG. 6 is a diagram showing an equivalent circuit of another memory element according to the present invention.

【図7】本発明に係わる他のメモリ素子の特性を示す
図。
FIG. 7 is a diagram showing characteristics of another memory element according to the present invention.

【図8】第1、2の実施例の印加電圧の1例を示す図。FIG. 8 is a diagram showing an example of applied voltages in the first and second embodiments.

【図9】第2の実施例の液晶表示装置の等価回路を示す
図。
FIG. 9 is a diagram showing an equivalent circuit of the liquid crystal display device of the second embodiment.

【図10】従来の液晶表示装置の例を示す等価回路図。FIG. 10 is an equivalent circuit diagram showing an example of a conventional liquid crystal display device.

【符号の説明】 1 薄膜トランジスタ 2 液晶層 3 走査線 4 信号線 5 補助容量 6 メモリ素子 7 金属電極 8 強誘電体層 9 半導体層 10 スイッチ 13 n型薄膜トランジスタ 14 p型薄膜トランジスタ 15 メモリ性薄膜トランジスタDESCRIPTION OF SYMBOLS 1 thin film transistor 2 liquid crystal layer 3 scanning line 4 signal line 5 auxiliary capacitance 6 memory element 7 metal electrode 8 ferroelectric layer 9 semiconductor layer 10 switch 13 n-type thin film transistor 14 p-type thin film transistor 15 memory thin film transistor

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 第1の電極と第2の電極との間に液晶を
挟持してなる液晶表示装置において、 前記第1の電極または第2の電極に交流電圧を印加する
電圧印加手段と、 前記第2の電極と接続され、表示信号を保持し、前記第
1の電極または第2の電極に交流電圧が印加されたとき
前記表示信号に応じて前記交流電圧を交流的に分圧する
メモリ手段とを具備することを特徴とする液晶表示装
置。
1. A liquid crystal display device in which a liquid crystal is sandwiched between a first electrode and a second electrode, wherein voltage applying means for applying an AC voltage to the first electrode or the second electrode, Memory means connected to the second electrode for holding a display signal and for AC-dividing the AC voltage according to the display signal when an AC voltage is applied to the first electrode or the second electrode A liquid crystal display device comprising:
【請求項2】 第1の電極と第2の電極との間に液晶を
挟持してなる液晶表示装置において、 前記第1の電極または第2の電極に交流電圧を印加する
電圧印加手段と、 前記第2の電極と接続されて前記液晶の容量と直列接続
された容量をなすと共に、表示信号を当該容量の大きさ
として保持し、かつ印加される電圧に対して特定の電圧
を中心として概ね対称または非対称な容量変化特性を有
するメモリ容量素子とを具備することを特徴とする液晶
表示装置。
2. A liquid crystal display device in which a liquid crystal is sandwiched between a first electrode and a second electrode, wherein voltage applying means for applying an AC voltage to the first electrode or the second electrode, The capacitor is connected to the second electrode to form a capacitor that is connected in series with the capacitor of the liquid crystal, holds a display signal as the size of the capacitor, and is centered around a specific voltage with respect to the applied voltage. A liquid crystal display device, comprising: a memory capacitor having symmetrical or asymmetrical capacitance change characteristics.
【請求項3】 第1の電極と第2の電極との間に液晶を
挟持してなる液晶表示装置において、 前記第1の電極または第2の電極に交流電圧を印加する
電圧印加手段と、 前記第2の電極と接続され、印加される電圧に対して非
対称な容量変化特性を有する第1の有極性メモリ素子
と、 前記第1の有極性メモリ素子と並列にかつ逆極性となる
ように前記第2の電極と接続され、印加される電圧に対
して非対称な容量変化特性を有する第2の有極性メモリ
素子と、 前記第1及び第2の有極性メモリ素子に表示信号を印加
する信号印加手段とを具備することを特徴とする液晶表
示装置。
3. A liquid crystal display device in which a liquid crystal is sandwiched between a first electrode and a second electrode, wherein voltage applying means for applying an alternating voltage to the first electrode or the second electrode, A first polar memory element that is connected to the second electrode and has a capacitance change characteristic that is asymmetric with respect to an applied voltage; and a first polar memory element that is in parallel with and has an opposite polarity to the first polar memory element. A second polar memory element connected to the second electrode and having a capacitance change characteristic asymmetric with respect to an applied voltage; and a signal for applying a display signal to the first and second polar memory elements. A liquid crystal display device comprising: an applying unit.
JP4507596A 1996-03-01 1996-03-01 Liquid crystal display Expired - Fee Related JP3413004B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4507596A JP3413004B2 (en) 1996-03-01 1996-03-01 Liquid crystal display
KR1019970006860A KR100270147B1 (en) 1996-03-01 1997-02-28 Lcd apparatus
US08/808,855 US6072454A (en) 1996-03-01 1997-02-28 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4507596A JP3413004B2 (en) 1996-03-01 1996-03-01 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH09236788A true JPH09236788A (en) 1997-09-09
JP3413004B2 JP3413004B2 (en) 2003-06-03

Family

ID=12709225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4507596A Expired - Fee Related JP3413004B2 (en) 1996-03-01 1996-03-01 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3413004B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010152384A (en) * 2010-02-10 2010-07-08 Seiko Epson Corp Electro-optical device and electronic apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010152384A (en) * 2010-02-10 2010-07-08 Seiko Epson Corp Electro-optical device and electronic apparatus

Also Published As

Publication number Publication date
JP3413004B2 (en) 2003-06-03

Similar Documents

Publication Publication Date Title
US6072454A (en) Liquid crystal display device
US5952991A (en) Liquid crystal display
US5986724A (en) Liquid crystal display with liquid crystal layer and ferroelectric layer connected to drain of TFT
US4818077A (en) Ferroelectric liquid crystal device and method of driving the same
JP3319561B2 (en) Liquid crystal display
JP2537810B2 (en) Display device
JP3406772B2 (en) Active matrix type liquid crystal display
KR100380700B1 (en) Display device
US5541747A (en) Electro-optical device utilizing a liquid crystal having a spontaneous polarization
US5473449A (en) Liquid crystal display with a ferroelectric film control layer
KR100260465B1 (en) Liquid crystal display device
JP4077935B2 (en) Liquid crystal element
KR20020095167A (en) Bistable chiral nematic liquid crystal display and method of driving the same
US5369512A (en) Active matrix liquid crystal display with variable compensation capacitor
JP3442551B2 (en) Liquid crystal display
US20050001972A1 (en) Bistable liquid crystal device having two drive modes
JP2002169181A (en) Liquid crystal display
JPS61267734A (en) liquid crystal electro-optical device
JP2001091973A (en) Liquid crystal display element and method of driving liquid crystal display element
JP3281763B2 (en) Driving method of liquid crystal display device
JP3413004B2 (en) Liquid crystal display
JPH11109891A (en) Two-dimensional active matrix type light modulation element and two-dimensional active matrix type light emitting element
US5225821A (en) Method for driving an active matrix display and active matrix display
JPH05323385A (en) Driving waveform
JPH06266318A (en) Driving method for active matrix liquid crystal device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030311

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080328

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090328

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees