JPH09233138A

JPH09233138A - 情報伝送システムおよび情報受信装置、並びに情報伝送方法

Info

Publication number: JPH09233138A
Application number: JP3453796A
Authority: JP
Inventors: Tamotsu Ikeda; 保池田; Yasunari Ikeda; 康成池田; Takahiro Okada; 隆宏岡田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-02-22
Filing date: 1996-02-22
Publication date: 1997-09-05
Also published as: EP0793371A1

Abstract

(57)【要約】【課題】誤り訂正能力を向上させ、差動復調回路の回
路規模を縮小することができるようにする。【解決手段】複素入力データを（ａ＋ｊｂ）および
（ｃ＋ｊｄ）とすると、実数乗算器３１乃至３４におい
て、ａｃ，ａｄ，ｂｃ，ｂｄが演算され、加算器３５に
より（ａｃ＋ｂｄ）が演算され、減算器３６により（ｂ
ｃ−ａｄ）が演算される。これにより、差動復調結果Ｙ
（ｔ）＝（ａｃ＋ｂｄ）−ｊ（ｂｃ−ａｄ）を得る。こ
れは、従来の差動復調結果に対して伝送路特性の２乗を
乗じたものに相当し、フェージングや位相雑音等の妨害
に対する耐性を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報伝送システム
および情報受信装置、並びに情報伝送方法に関し、例え
ば、誤り訂正とデジタル変復調を行う情報伝送システム
および情報受信装置、並びに情報伝送方法に関する。

【０００２】

【従来の技術】電力制限の厳しい通信路においては、一
般的に誤り訂正符号を用いて符号化利得を得て、電力の
低減が図られている。このようなシステムにおいては、
送信側で誤り訂正符号化を行い、受信側で誤り訂正復号
を行うことが一般的である。特に電力制限の厳しい通信
路においては、畳み込み符号が有利であり、ビタビ復号
法を用いることにより、容易に軟判定復号を行うことが
でき、高利得を得ることが可能である。

【０００３】さらに、ＰＳＫ（Phase Shift Keying）等
の変調方式では、誤り訂正符号化器の後段において差動
変調を行うことにより、位相雑音等の妨害に対して耐性
を持つなどの効果を得ることができる。

【０００４】図６は、従来の畳み込み符号と差動変調を
組み合わせ、ＱＰＳＫ（QuadraturePSK）による無線伝
送を仮定した情報伝送システムの一実施例の構成を示す
ブロック図である。図６（ａ）は、送信側の送信装置、
図６（ｂ）は、受信側の受信装置の構成例をそれぞれ示
している。

【０００５】図６（ａ）に示した送信装置において、畳
み込み符号化器１は、情報源からのデジタルデータを入
力し、畳み込み符号化を行い、誤り保護されたデータを
出力するようになされている。直並列変換器２は、畳み
込み符号化された１系統のデジタル系列のデータを、２
系統のデジタル系列のデータに変換し、変換結果を出力
するようになされている。

【０００６】差動変調器３は、所定の内部情報と入力さ
れたデータから、差動符号化を行い、出力する。直交変
調器４は、入力されたデータに対してそれぞれサイン
（ＳＩＮ）波およびコサイン（ＣＯＳ）波を乗じ、さら
にそれらを加算することにより、いわゆる直交変調を行
い、出力する。周波数変換器５は、入力された信号の周
波数を実際の伝送周波数に変換するようになされてい
る。帯域制限フィルタ６は、入力された信号に含まれる
不用周波数に対応する成分を除去するようになされてい
る。不用周波数成分が除去された信号は、アンテナ７よ
り電波によって送信される。

【０００７】図６（ｂ）に示した受信装置においては、
帯域制限フィルタ１２は、アンテナ１１により受信され
た電波に対応する信号から、不用周波数に対応する成分
を取り除くようになされている。周波数変換器１３は、
入力された信号を所定の低周波数に周波数変換する。低
域通過フィルタ１４は、入力された信号のうち、所定の
周波数より低い周波数の信号だけを通過させ、いわゆる
ＩＦ（中間周波数：Intermediate Frequency）信号を出
力するようになされている。

【０００８】直交復調器１５は、入力された信号に対し
てＣＯＳ波、およびＳＩＮ波を乗じ、Ｉ（In-phase）情
報およびＱ（Quadrature-phase）情報を出力するように
なされている。差動復調器１６は、入力されたデータに
対して、上記差動変調器３における処理とは逆の処理を
行い、差動復調したデータを出力する。並直列変換器１
７は、２系統のデジタルデータに対して、上記直並列変
換器２の場合とは逆の処理を行い、１系統のデジタルデ
ータに変換するようになされている。ビタビ復号器１８
は、入力された信号に対して、いわゆるビタビアルゴリ
ズムに従った誤り訂正処理を行い、その結果得られた復
号データを出力するようになされている。

【０００９】次に、その動作について説明する。畳み込
み符号化器１に入力された所定の情報源からのデジタル
データは、誤り訂正符号化により、誤り保護されたデー
タとされ、直並列変換器２に供給される。このデータ
は、１系列のデジタル系列のデータである。直並列変換
器２に供給されたこの１系統のデジタル系列のデータ
は、２系統のデジタル系列のデータに変換される。この
変換結果は差動変調器３に供給される。差動変調器３
は、内部情報と入力情報（直並列変換器２より供給され
た２系統のデジタル系列のデータ）を用いて差動符号化
を行う。

【００１０】図７は、差動変調器３の構成例を示してい
る。複素乗算器２１は、入力されたデータの実部（実数
部分）および虚部（虚数部分）に対して、後述する記憶
装置２２より供給されるデータの実部および虚部をそれ
ぞれ乗じ、出力するようになされている。記憶装置２２
は、複素乗算器２１の乗算結果を記憶し、所定のタイミ
ングで複素乗算器２１に供給するようになされている。
即ち、複素乗算器２１および記憶装置２２は、入力され
たデータに対して差動変調を行うようになされている。

【００１１】ここで、差動変調に際して、記憶装置２２
に記憶されているデータは、予め定められた所定の値に
初期化されているものとし、その値は実部と虚部からな
るものとする。例えば、後述する図８における００に対
応する信号点配置に相当する複素表現に対応しているも
のとする。入力データの実部と虚部は、複素乗算器２１
によって所定の乗算処理が行われ、その乗算結果の実部
と虚部を得る。

【００１２】これらの乗算結果は次段（図６の直交変調
器４）に供給されるとともに、記憶装置２２に供給さ
れ、記憶される。記憶装置２２に記憶されたこの乗算結
果は、次の入力に対する差動変調を行うために用いられ
る。この差動変調の操作は、次式（１）で表すことがで
きる。

【００１３】Ｚ（ｔ）＝Ｚ（ｔ−１）× Ｙ（ｔ）・・・（式１）

【００１４】ここで、Ｙ（ｔ）は、時刻ｔにおける複素
入力であり、Ｚ（ｔ）は時刻ｔにおける複素乗算結果で
ある。また、Ｚ（ｔ−１）は時刻（ｔ−１）における複
素乗算結果であり、記憶装置２２からの出力データであ
る。

【００１５】図９は、入力ビットとＹ（ｔ）との対応を
表す信号点配置図を示している。即ち、入力ビットが０
０のとき、Ｚ（ｔ）はＺ（ｔ−１）を０度だけ回転させ
た信号点となり、入力ビットが０１のとき、Ｚ（ｔ）は
Ｚ（ｔ−１）を９０度だけ回転させた信号点となり、入
力ビットが１０のとき、Ｚ（ｔ）はＺ（ｔ−１）を２７
０度だけ回転させた信号点となり、入力ビットが１１の
とき、Ｚ（ｔ）はＺ（ｔ−１）を１８０度だけ回転させ
た信号点となるように差動変調される。

【００１６】差動変調器３の２つの出力はそれぞれいわ
ゆるＩ情報およびＱ情報となり、直交変調器４に供給さ
れる。図８は、ＱＰＳＫの信号点配置の例を示してい
る。直交変調器４では、差動変調器３の出力であるＩ情
報にＣＯＳ波、Ｑ情報にＳＩＮ波がそれぞれ乗じられ、
それらの演算結果が加算されることによって、いわゆる
直交変調が行われ、直交変調波とされる。この直交変調
波は、次段の周波数変換器５に供給される。周波数変換
器６においては、入力された直交変調波に対して、実際
の伝送周波数となるよう周波数変換処理が施され、帯域
制限フィルタ６において、不用周波数が除去され、アン
テナ７を介して電波によって送信される。

【００１７】図６（ｂ）に示した受信装置においては、
上述した送信装置の場合とは全く逆の操作が行われる。
即ち、帯域制限フィルタ１２により、アンテナ１１によ
って受信された電波に対応する信号のうち、不用周波数
に対応する成分が取り除かれ、周波数変換器１３に供給
される。周波数変換器１３に供給された信号は、低域へ
の周波数変換が行われ、低域通過フィルタ１４におい
て、いわゆるＩＦ信号を得る。

【００１８】直交復調器１５においては、低域通過フィ
ルタ１４より供給された信号に対して、送信側と同一の
周波数のＣＯＳ波およびＳＩＮ波が乗じられ、Ｉ情報と
Ｑ情報を得る。差動復調器１６においては、次式（２）
に示すように、上記式（１）の場合とは逆の計算が行わ
れ、差動復調されたデータを得る。

【００１９】Ｙ（ｔ）＝Ｚ（ｔ）／Ｚ（ｔ−１）・・・（式２）

【００２０】ここで、式（２）は複素数の除算を含んで
おり、実際には次式（３）のような演算が必要となる。

【００２１】Ｙ（ｔ）＝Ｚ（ｔ）×ＣＭＰ（Ｚ（ｔ−１））／｜Ｚ（ｔ−１）｜² ・・・（式３）

【００２２】ここで、ＣＭＰ（Ｘ）は複素数Ｘの共役を
意味する。即ち、

【００２３】Ｘ＝Ｒ＋ｊＩ・・・（式４）

【００２４】とすると、

【００２５】ＣＭＰ（Ｘ）＝Ｒ−ｊＩ・・・（式５）

【００２６】である。また、｜Ｘ｜は複素数Ｘの大きさ
を表しており、

【００２７】｜Ｘ｜²＝Ｒ²＋Ｉ² ・・・（式６）

【００２８】である。

【００２９】図１０は、上記演算を実行する差動復調器
１６の構成例を示している。ここで、説明の便宜上、

【００３０】Ｚ（ｔ）＝ａ＋ｊｂ・・・（式７）

【００３１】Ｚ（ｔ−１）＝ｃ＋ｊｄ・・・（式８）

【００３２】とすると、

【００３３】ＣＭＰ（Ｚ（ｔ−１））＝ｃ−ｊｄ・・・（式９）

【００３４】｜Ｚ（ｔ−１）｜² ＝ｃ×ｃ＋ｄ×ｄ・・・（式１０）

【００３５】となる。即ち、式（３）の演算は、次式
（１１）に示したようになる。

【００３６】Ｙ（ｔ）＝（ａ＋ｊｂ）×（ｃ−ｊｄ）／（ｃ×ｃ＋ｄ×ｄ）＝（（ａｃ＋ｂｄ）＋ｊ（ｂｃ−ａｄ））／（ｃ×ｃ＋ｄ×ｄ）＝（ａｃ＋ｂｄ）／（ｃ×ｃ＋ｄ×ｄ）＋ｊ（ｂｃ−ａｄ）／（ｃ×ｃ＋ｄ×ｄ）・・・（式１１）

【００３７】図１０において、実数乗算器３１は時刻ｔ
における入力データ（Ｚ（ｔ））の実部（ａ）と後述す
る記憶装置４２より供給される時刻（ｔ−１）における
データ（Ｚ（ｔ−１））の実部（ｃ）を乗算し（ａ×
ｃ）、出力する。実数乗算器３２は、入力されたデータ
（Ｚ（ｔ））の実部（ａ）と記憶装置４２より供給され
たデータ（Ｚ（ｔ−１））の虚部（ｄ）を乗算し（ａ×
ｄ）、出力する。また、実数乗算器３３は、入力された
データ（Ｚ（ｔ））の虚部（ｂ）と記憶装置４２より供
給されたデータ（Ｚ（ｔ−１））の実部（ｃ）を乗算し
（ｂ×ｃ）、出力する。実数乗算器３４は、入力された
データ（Ｚ（ｔ））の虚部（ｂ）と、記憶装置４２より
供給されたデータの虚部（ｄ）を乗算し（ｂ×ｄ）、出
力する。

【００３８】加算器３５は、実数乗算器３１の乗算結果
（ａ×ｃ）と実数乗算器３４の乗算結果（ｂ×ｄ）を加
算し、出力する。減算器３６は、実数乗算器３３の乗算
結果（ｂ×ｃ）から実数乗算器３２の乗算結果（ａ×
ｄ）を減算し、出力する。

【００３９】実数乗算器３９は、記憶装置４２より供給
されたデータ（Ｚ（ｔ−１））の実部同士を乗算し（ｃ
×ｃ）、出力する。実数乗算器４０は、記憶装置４２よ
り供給されたデータ（Ｚ（ｔ−１））の虚部同士を乗算
し（ｄ×ｄ）、出力する。加算器４１は、実数乗算器３
９の乗算結果（ｃ×ｃ）と実数乗算器４０の乗算結果
（ｄ×ｄ）を加算し、出力する。

【００４０】実数除算器３７は、加算器３５の加算結果
（ａ×ｃ＋ｂ×ｄ）を加算器４１の加算結果（ｃ×ｃ＋
ｄ×ｄ）で除算し、演算結果Ｙ（ｔ）の実部を出力し、
次段の並直列変換器１７に供給するとともに、記憶装置
４２にも供給する。また、実数除算器３８は、減算器３
６の減算結果（ａ×ｄ−ｂ×ｃ）を加算器４１の加算結
果（ｃ×ｃ＋ｄ×ｄ）で除算し、演算結果Ｙ（ｔ）の虚
部を出力し、次段の並直列変換器１７に供給するととも
に、記憶装置４２にも供給する。

【００４１】記憶装置４２は、実数除算器３７より供給
されるデータ（Ｙ（ｔ））の実部と、実数除算器３８よ
り供給されるデータ（Ｙ（ｔ））の虚部を記憶し、所定
のタイミングで出力する。

【００４２】このようにして、加算器３５において、式
（１１）の第１項の分子が演算され、減算器３６におい
て、式（１１）の第２項の分子が演算される。一方、実
数乗算器３９，４０において、それぞれ、ｃ×ｃ，ｄ×
ｄが演算され、加算器４１において、式（１１）の分母
が演算される。実数除算器３７においては、式（１１）
の第１項、実数除算器３８においては、式（１１）の第
２項が演算され、演算結果であるＹ（ｔ）を得る。

【００４３】差動復調器１６からの出力データは、並直
列変換器１７に供給される。並直列変換器１７において
は、２系統のデジタルデータが直並列変換器２の場合と
は逆の要領で１系統のデジタルデータに変換され、ビタ
ビ復号器１８に供給される。ビタビ復号器１８において
は、いわゆるビタビアルゴリズムに従って誤り訂正が行
われ、復号データを得る。

【００４４】

【発明が解決しようとする課題】式（１１）を計算する
ために、図１０に示したような装置を用いる場合、６つ
の実数乗算器、２つの加算器、１つの減算器、および２
つの実数除算器が必要となる。これらの中で特に実数乗
算器と実数除算器は回路規模が大きく、実現が容易では
ない課題があった。

【００４５】また、差動復調を行うために式（２）を用
いると、伝送路特性の変化により、著しく特性が劣化し
てしまう。例えば、伝送路に放出された信号は、フェー
ジングなどの影響を受けて常にそのレベルが変動してい
る。さらに、熱雑音が付加されて信号点の位置がずれる
場合がある。特に、次のような場合には著しく差動復調
結果が劣化することが予想される。

【００４６】即ち、Ｚ（ｔ−１）の信号の信号レベル
が、フェージングなどの影響を受けて小さくなってしま
った場合、式（２）を用いた差動復調では小さな値で除
算することになり、Ｚ（ｔ）に含まれる熱雑音の影響を
増大させることになる課題があった。

【００４７】本発明はこのような状況に鑑みてなされた
ものであり、差動復調法において、後段の誤り訂正法を
考慮した上で、誤り率特性を改善するとともに、回路規
模を縮小することができるようにするものである。

【００４８】

【課題を解決するための手段】請求項１に記載の情報伝
送システムは、現在入力された第１のデータに、所定の
時間だけ前に入力された第２のデータに基づいて差動符
号化された第１の差動符号化データを複素乗算すること
により、第１のデータを差動符号化し、第２の差動符号
化データを求める差動符号化手段と、第１の差動符号化
データおよび第２の差動符号化データを直交変調する変
調手段と、第１の差動符号化データおよび第２の差動符
号化データを直交復調する復調手段と、復調手段により
直交復調された第２の差動符号化データを復調手段によ
り直交復調された第１の差動符号化データによって複素
除算することにより得られる演算結果に対して、第１の
差動符号化データの大きさの２乗を複素乗算することに
より、第２の差動符号化データに対して差動復調を行う
差動復調手段とを備えることを特徴とする。

【００４９】請求項７に記載の情報受信装置は、入力さ
れた差動符号化された第１の差動符号化データおよび所
定の時間だけ前に入力された第２の差動符号化データを
直交復調する復調手段と、復調手段により直交復調され
た第１の差動符号化データを復調手段により直交復調さ
れた第２の差動符号化データによって複素除算すること
により得られる演算結果に対して、第２の差動符号化デ
ータの大きさの２乗を複素乗算することにより、第１の
差動符号化データに対して差動復調を行う差動復調手段
とを備えることを特徴とする。

【００５０】請求項８に記載の情報伝送方法は、現在入
力された第１のデータに、所定の時間だけ前に入力され
た第２のデータに基づいて差動符号化された第１の差動
符号化データを複素乗算することにより、第１のデータ
を差動符号化し、第２の差動符号化データを求め、第１
の差動符号化データおよび第２の差動符号化データを直
交変調し、直交変調された第１の差動符号化データおよ
び第２の差動符号化データを直交復調し、直交復調され
た第２の差動符号化データを直交復調された第１の差動
符号化データによって複素除算することにより得られる
演算結果に対して、第１の差動符号化データの大きさの
２乗を複素乗算することにより、第２の差動符号化デー
タに対して差動復調を行うことを特徴とする。

【００５１】請求項１に記載の情報伝送システムにおい
ては、差動符号化手段により、現在入力された第１のデ
ータに、所定の時間だけ前に入力された第２のデータに
基づいて差動符号化された第１の差動符号化データを複
素乗算することにより、第１のデータが差動符号化さ
れ、第２の差動符号化データが求められ、変調手段によ
り、第１の差動符号化データおよび第２の差動符号化デ
ータが直交変調され、復調手段により、第１の差動符号
化データおよび第２の差動符号化データが直交復調さ
れ、差動復調手段により、直交復調された第２の差動符
号化データを直交復調された第１の差動符号化データに
よって複素除算することにより得られる演算結果に対し
て、第１の差動符号化データの大きさの２乗が複素乗算
されることにより、第２の差動符号化データに対する差
動復調が行われる。従って、第１の差動符号化データの
大きさの２乗に対応した差動復調を行うことができる。

【００５２】請求項７に記載の情報受信装置において
は、復調手段により、入力された差動符号化された第１
の差動符号化データおよび所定の時間だけ前に入力され
た第２の差動符号化データが直交復調され、差動復調手
段により、直交復調された第１の差動符号化データを直
交復調された第２の差動符号化データによって複素除算
することにより得られる演算結果に対して、第２の差動
符号化データの大きさの２乗が複素乗算されることによ
り、第１の差動符号化データに対して差動復調が行われ
る。従って、第２の差動符号化データの大きさの２乗に
対応した差動復調を行うことができる。

【００５３】請求項８に記載の情報伝送方法において
は、現在入力された第１のデータに、所定の時間だけ前
に入力された第２のデータに基づいて差動符号化された
第１の差動符号化データが複素乗算されることにより、
第１のデータが差動符号化され、第２の差動符号化デー
タが求められ、第１の差動符号化データおよび第２の差
動符号化データが直交変調され、直交変調された第１の
差動符号化データおよび第２の差動符号化データが直交
復調され、直交復調された第２の差動符号化データを直
交復調された第１の差動符号化データによって複素除算
することにより得られる演算結果に対して、第１の差動
符号化データの大きさの２乗を複素乗算することによ
り、第２の差動符号化データに対して差動復調が行われ
る。従って、第１の差動符号化データの大きさの２乗に
対応した差動復調を行うことができる。

【００５４】

【発明の実施の形態】上記式（２）による差動復調を行
う代わりに、次式（１２）を用いて差動復調を行う場合
を考える。

【００５５】Ｙ（ｔ）＝Ｚ（ｔ）＊ＣＭＰ（Ｚ（ｔ−１））・・・（式１２）

【００５６】ここで、Ｚ（ｔ）は、現在、入力された差
動符号化されたデータであり、ＣＭＰ（Ｚ（ｔ−１））
は、所定の時間だけ前に入力されたデータが差動符号化
されたデータ（Ｚ（ｔ−１））の共役複素数である。ま
た、Ｙ（ｔ）は、この演算によって差動復調されたデー
タである。

【００５７】Ｚ（ｔ）＝ａ＋ｊｂ、Ｚ（ｔ−１）＝ｃ＋
ｊｄとすると、ＣＭＰ（Ｚ（ｔ−１））＝ｃ−ｊｄであ
るから、式（１２）を展開すると、次式（１３）とな
る。

【００５８】Ｙ（ｔ）＝（ａ＋ｊｂ）＊（ｃ−ｊｄ）＝（ａｃ＋ｂｄ）＋ｊ（ｂｃ−ａｄ）・・・（式１３）

【００５９】式(１３）を用いることにより、４つの乗
算器、１つの加算器、および１つの減算器により回路を
構成することができ、図１０に示した従来の差動復調器
１６と比較して、回路規模を約１／２に縮小することが
できる。

【００６０】また、式（１３）は、式（１１）に、次式
（１４）を乗じたものと等価である。

【００６１】ｃ＊ｃ＋ｄ＊ｄ・・・（式１４）

【００６２】式（１４）は受信信号の振幅を表してお
り、これを乗じることは、伝送路特性の２乗を乗じるこ
とであり、伝送路特性を用いて差動復調結果に重み付け
を行うことに相当する。

【００６３】即ち、信号レベルが小さく（式（１４）の
演算結果の値が小さく）、受信信号点の信頼性が小さい
ときは、差動復調結果もそれに伴って小さくなり、後段
のビタビ復号における尤度計算において、より信頼性の
低いデータとして処理されることにより、誤り訂正に与
える影響を少なくする。また、逆に信号レベルが大きく
（式（１４）の演算結果の値が大きく）、受信信号点の
信頼性が大きいときは、差動復調結果は安定した値とな
り、後段のビタビ復号における尤度計算において、より
信頼性の高いデータとして処理されることにより、誤り
訂正に与える影響を大きくする。これにより、誤り訂正
能力を向上させることが可能となる。

【００６４】まず、ＱＰＳＫ（Quadrature Phase Shift
Keying）を用いて伝送する場合を考える。図１は、本
発明の情報伝送システムの一実施例の構成を示すブロッ
ク図である。送信側の送信装置は、図６（ａ）に示した
ものと基本的に同様の構成とすることができる。また、
図１（ｂ）に示した受信側の受信装置においては、後述
する差動復調器５０（差動復調手段）を、図６（ｂ）に
示した受信装置における差動復調器１６とは異なる構成
としている。その他の構成および動作については、図６
を参照して上述した場合と基本的に同様であるので、こ
こでは、その動作について簡単に説明する。

【００６５】図１（ａ）の送信側の送信装置において
は、畳み込み符号化器１に入力された所定の情報源から
のデジタルデータは、誤り訂正符号化により、誤り保護
されたデータとされ、直並列変換器２に供給される。こ
のデータは、１系列のデジタル系列のデータである。直
並列変換器２に供給されたこの１系統のデジタル系列の
データは、２系統のデジタル系列のデータに変換され
る。この変換結果は差動変調器３（差動符号化手段）に
供給される。差動変調器３は、内部情報と入力情報（直
並列変換器２より供給された２系統のデジタル系列のデ
ータ）を用いて差動符号化を行う。

【００６６】差動変調器３の２つの出力はそれぞれいわ
ゆるＩ（In−phase）情報およびＱ（Quadrature-phas
e）情報となり、直交変調器４（変調手段）に供給され
る。直交変調器４においては、差動変調器３の出力であ
るＩ情報にＣＯＳ波、Ｑ情報にＳＩＮ波がそれぞれ乗じ
られ、それらの演算結果が加算されることによって、い
わゆる直交変調が行われ、直交変調波とされる。この直
交変調波は、次段の周波数変換器５に供給される。周波
数変換器５においては、入力された直交変調波に対し
て、実際の伝送周波数となるよう周波数変換処理が施さ
れ、帯域制限フィルタ６において、不用周波数が除去さ
れ、アンテナ７を介して電波によって送信される。

【００６７】図１（ｂ）に示した受信装置においては、
上述した送信装置の場合とは全く逆の操作が行われる。
即ち、帯域制限フィルタ１２により、アンテナ１１によ
って受信された電波に対応する信号のうち、不用周波数
に対応する成分が取り除かれ、周波数変換器１３に供給
される。周波数変換器１３に供給された信号は、低域へ
の周波数変換が行われ、低域通過フィルタ１４におい
て、所定の周波数より低い周波数の信号だけが通過さ
れ、いわゆるＩＦ（中間周波数：Intermediate Frequen
cy）信号を得る。

【００６８】直交復調器１５（復調手段）においては、
低域通過フィルタ１４より供給された信号に対して、送
信側と同じ周波数のＣＯＳ波およびＳＩＮ波が乗じら
れ、Ｉ情報とＱ情報を得る。差動復調器５０において
は、後述するように所定の計算が行われ、差動復調され
たデータを得る。差動復調器５０からの出力データは、
並直列変換器１７に供給される。並直列変換器１７にお
いては、２系統のデジタルデータが直並列変換器２の場
合とは逆の要領で１系統のデジタルデータに変換され、
ビタビ復号器１８（誤り訂正復号手段）に供給される。
ビタビ復号器１８においては、いわゆるビタビアルゴリ
ズムに従って誤り訂正が行われ、復号データを得る。

【００６９】図２は、図１（ｂ）に示した差動復調器５
０の詳細な構成を示すブロック図である。図１の直交復
調器１５から供給されたＩ情報とＱ情報は、それぞれＺ
（ｔ）の実部、および虚部として差動復調器５０に入力
される。

【００７０】図２に示した差動復調器５０においては、
図１０に示した差動復調器１６において、実数除算器３
７，３８、実数乗算器３９，４０、および加算器４１を
除いた構成としている。

【００７１】即ち、実数乗算器３１は時刻ｔにおける入
力データ（Ｚ（ｔ））の実部（ａ）と後述する記憶装置
４２より供給される時刻（ｔ−１）におけるデータ（Ｚ
（ｔ−１））の実部（ｃ）を乗算し（ａ×ｃ）、出力す
るようになされている。実数乗算器３２は、入力された
データ（Ｚ（ｔ））の実部（ａ）と記憶装置４２より供
給されたデータ（Ｚ（ｔ−１））の虚部（ｄ）を乗算し
（ａ×ｄ）、出力する。また、実数乗算器３３は、入力
されたデータ（Ｚ（ｔ））の虚部（ｂ）と記憶装置４２
より供給されたデータ（Ｚ（ｔ−１））の実部（ｃ）を
乗算し（ｂ×ｃ）、出力する。実数乗算器３４は、入力
されたデータ（Ｚ（ｔ））の虚部（ｂ）と、記憶装置４
２より供給されたデータの虚部（ｄ）を乗算し（ｂ×
ｄ）、出力するようになされている。

【００７２】加算器３５は、実数乗算器３１の乗算結果
（ａ×ｃ）と実数乗算器３４の乗算結果（ｂ×ｄ）を加
算し、出力するとともに、記憶装置４２にも供給するよ
うになされている。減算器３６は、実数乗算器３３の乗
算結果（ｂ×ｃ）から実数乗算器３２の乗算結果（ａ×
ｄ）を減算し、出力するとともに、記憶装置４２にも供
給するようになされている。

【００７３】記憶装置４２は、加算器３５より供給され
るデータ（Ｙ（ｔ））の実部と、減算器３６より供給さ
れるデータ（Ｙ（ｔ））の虚部を記憶し、所定のタイミ
ングで出力するようになされている。

【００７４】図１０の場合と同様に、説明の便宜上、

【００７５】Ｚ（ｔ）＝ａ＋ｊｂ・・・（式７）

【００７６】Ｚ（ｔ−１）＝ｃ＋ｊｄ・・・（式８）

【００７７】とすると、実数乗算器３１乃至３４によっ
て、それぞれａｃ、ａｄ、ｂｃ、およびｂｄが計算さ
れ、加算器３５により、式（１３）の第１項が計算さ
れ、減算器３６により、式（１３）の第２項が計算さ
れ、演算結果であるＹ（ｔ）を得る。

【００７８】図２の差動復調器５０からの出力は、図１
（ｂ）の並直列変換器１７に供給される。並直列変換器
１７では、２系統のデジタルデータが、直並列変換器２
の場合とは逆の要領で、１系統のデジタルデータに変換
され、ビタビ復号器１８に供給される。ビタビ復号器１
８においては、いわゆるビタビアルゴリズムに従って誤
り訂正が行われ、復号データを得る。

【００７９】このように、式１３に示した演算を行うこ
とにより、図１０に示した従来の差動復調器１６の場合
より、回路規模を約１／２に縮小することができる。

【００８０】次に、８ＰＳＫを用いて伝送する場合を考
える。図３は、８ＰＳＫを用いた情報伝送システムの一
実施例の構成を示すブロック図である。

【００８１】図３（ａ）に示した送信側の送信装置にお
いて、畳み込み符号化器６１は、入力されたデジタルデ
ータを誤り訂正符号化し、出力するようになされてい
る。直並列変換器６２は、入力された１系統のデジタル
系列のデータを、３系統のデジタル系列のデータに変換
し、出力する。マッピング回路６３は、入力されたデー
タと、例えば、後述する図４に示した入力データと信号
点配置の対応に従って、入力データに信号点を割り当て
るようになされている。そして、割り当てた信号点を複
素数で表し、その実部と虚部を出力するようになされて
いる。

【００８２】差動変調器６４（差動符号化手段）は、図
７に示したものと基本的に同様の構成をなしており、入
力されたデータと、前に入力されたデータとから、Ｉ情
報とＱ情報を演算し、出力するようになされている。直
交変調器６５（変調手段）は、入力されたＩ情報にＣＯ
Ｓ波、Ｑ情報にＳＩＮ波をそれぞれ乗じ、それらを加算
した結果を出力するようになされている。周波数変換器
６６は、入力された信号に対して、実際の伝送周波数と
なるように周波数変換を行い、出力する。帯域制限フィ
ルタ６７は、入力された信号から、不用周波数を除去
し、出力するようになされている。帯域制限フィルタ６
７より出力された信号は、アンテナ６８より電波によっ
て送信される。

【００８３】また、図３（ｂ）に示した受信側の受信装
置において、帯域制限フィルタ７２は、アンテナ７１に
より受信された電波に対応する信号を入力し、その信号
に含まれる不用周波数の成分を除去し、出力するように
なされている。周波数変換器７３は、入力された信号の
周波数を低域に周波数変換し、出力する。低域通過フィ
ルタ７４は、入力された信号のうち、所定の周波数より
低い周波数の信号だけを通過させる。これにより、いわ
ゆるＩＦ信号が出力される。

【００８４】直交復調器７５（復調手段）は、入力され
た信号に対して、送信側と同一の周波数のＣＯＳ波とＳ
ＩＮ波を乗じ、Ｉ情報とＱ情報を出力するようになされ
ている。差動復調器７６（差動復調手段）は、入力され
た信号に対して、式（１３）に示した方法により、差動
復調を行う。そして、差動復調によって得られた差動復
調結果としての複素数の実部と虚部がそれぞれ出力され
るようになされている。並直列変換器７７は、入力され
た２系統のデジタルデータを、１系統のデジタルデータ
に変換し、出力する。ビタビ復号器７８は、入力された
デジタルデータに対して、いわゆるビタビアルゴリズム
に従って誤り訂正を行い、復号データとして出力するよ
うになされている。

【００８５】次に、その動作について説明する。畳み込
み符号化器６１に入力されたデジタルデータは、誤り訂
正符号化され、誤り保護されたデータとされ、直並列変
換器６２に供給される。直並列変換器６２においては、
１系統のデジタル系列が３系統のデジタル系列に変換さ
れ、変換結果はマッピング回路６３に供給される。マッ
ピング回路６３においては、例えば、図４に示したよう
に、入力データと信号点配置の対応に従って、入力デー
タに信号点が割り当てられる。

【００８６】例えば、入力データ”１００”は、図４に
おいて、４５度の点に割り当てられる。このように割り
当てられた信号点は複素数で表すことができ、入力デー
タが”１００”の場合には、１／ＳＱＲＴ（２）＋ｊ１
／ＳＱＲＴ（２）と表現され、その実部（１／ＳＱＲＴ
（２））と虚部（１／ＳＱＲＴ（２））が差動変調器６
４に供給される。

【００８７】差動変調器６４においては、内部情報と入
力情報を用いて差動符号化が行われる。差動変調器６４
は、例えば図７に示したものと同様の回路構成で実現す
ることができる。その場合、記憶装置２２に記憶される
初期値としては、例えば図５に示した入力データ”００
０”に対応する信号点の複素座標が設定される。差動変
調器６４の出力は、それぞれいわゆるＩ情報およびＱ情
報となり、直交変調器６５に供給される。

【００８８】図５は、８ＰＳＫの信号点配置の例を示し
ている。直交変調器６５においては、Ｉ情報に対してＣ
ＯＳ波が、またＱ情報に対してＳＩＮ波がそれぞれ乗じ
られ、それらの演算結果が加算される。これにより、い
わゆる直交変調がなされ、その結果得られた直交変調波
は、次段の周波数変換器６６に供給される。

【００８９】周波数変換器６６においては、直交変換器
６５より供給された信号に対して、実際の伝送周波数と
なるように周波数変換が行われ、帯域制限フィルタ６７
に供給される。帯域制限フィルタ６７においては、入力
された信号から、不用周波数の成分が除去され、残りの
信号がアンテナ６８より、電波によって送信される。

【００９０】一方、図３（ｂ）に示した受信側の受信装
置においては、送信側とは全く逆の操作が行われる。即
ち、アンテナ７１により受信された電波に対応する信号
が帯域制限フィルタ７２に入力されると、その信号から
不用周波数の成分が取り除かれ、周波数変換器７３に供
給される。周波数変換器７３においては、入力された信
号に対して低域への周波数変換が行われる。周波数変換
された信号は、低域通過フィルタ７４に供給され、所定
の周波数より低い周波数の信号だけが通過され、いわゆ
るＩＦ信号を得る。そして、このＩＦ信号は、直交復調
器７５に供給される。

【００９１】直交復調器７５においては、低域通過フィ
ルタ７４より供給された信号に対して、送信側と同一の
周波数のＣＯＳ波およびＳＩＮ波が乗じられ、Ｉ情報と
Ｑ情報を得る。このＩ情報およびＱ情報は、差動復調器
７６に供給される。

【００９２】差動復調器７６においては、式（１２）に
示した方法に基づいて、そこに供給された信号に対して
差動復調が行われる。差動復調器７６は、図２に示した
ものと同様の回路で実現することができる。ここでは、
上記式（１３）に示した演算が実行される。

【００９３】差動復調器７６における差動復調結果は、
複素数で得られ、その実部および虚部がそれぞれ出力さ
れる。差動復調器７６より出力された差動復調結果（複
素数）の実部および虚部は、それぞれ並直列変換器７７
に供給される。

【００９４】並直列変換器７７においては、差動復調器
７６より供給された２系統のデジタルデータ（実部およ
び虚部からなる）が、１系統のデジタルデータに変換さ
れ、ビタビ復号器７８に供給される。ビタビ復号器７８
においては、いわゆるビタビアルゴリズムに従って誤り
訂正が行われ、復号データを得る。上述した８ＰＳＫの
場合、信号間のユークリッド距離という多値の尺度に基
づいて復号されるため、軟判定のビタビ復号であるとい
える。

【００９５】以上のように、式（１３）に基づいた差動
復調処理を行うことにより、回路規模を従来のものに比
べて約１／２に縮小することができる。また、上記式
（１４）に示した係数（ｃ×ｃ＋ｄ×ｄ）を乗じること
により、伝送路特性を用いて重み付けを行うことがで
き、フェージングやノイズ等による伝送路特性の劣化を
補うことができる。

【００９６】なお、上記実施例においては、ＱＰＳＫや
８ＰＳＫなどの変調方式を用いた場合について説明した
が、これに限定されるものではない。

【００９７】また、上記実施例においては、電波により
情報の送受信を行う場合について説明したが、その他の
伝送媒体を介して情報の送受信を行う場合にも本発明を
適用することができる。

【００９８】

【発明の効果】請求項１に記載の情報伝送システム、お
よび請求項８に記載の情報伝送方法によれば、直交復調
された第２の差動符号化データを直交復調された第１の
差動符号化データによって複素除算することにより得ら
れる演算結果に対して、第１の差動符号化データの大き
さの２乗を複素乗算することにより、第２の差動符号化
データに対して差動復調を行うようにしたので、第１の
差動符号化データの大きさの２乗に対応した差動復調を
行うことができ、誤り訂正能力を改善するとともに、回
路規模を縮小することが可能となる。

【００９９】請求項７に記載の情報受信装置によれば、
差動復調手段により、直交復調された第１の差動符号化
データを直交復調された第２の差動符号化データによっ
て複素除算することにより得られる演算結果に対して、
第２の差動符号化データの大きさの２乗を複素乗算する
ことにより、第１の差動符号化データに対して差動復調
を行うようにしたので、第２の差動符号化データの大き
さの２乗に対応した差動復調を行うことができ、誤り訂
正能力を改善するとともに、回路規模を縮小することが
可能となる。

【図面の簡単な説明】

【図１】本発明の情報伝送システムの一実施例の構成を
示すブロック図である。

【図２】図１の差動復調器５０の構成例を示すブロック
図である。

【図３】本発明の情報伝送システムの他の実施例の構成
を示すブロック図である。

【図４】８ＰＳＫにおける入力データＹ（ｔ）に対応す
る信号点配置を示す図である。

【図５】８ＰＳＫにおけるＺ（ｔ）の例を示す図であ
る。

【図６】従来の情報伝送システムの一例の構成を示すブ
ロック図である。

【図７】図６の差動変調器３の構成例を示すブロック図
である。

【図８】ＱＰＳＫにおけるＺ（ｔ）の例を示す図であ
る。

【図９】ＱＰＳＫにおける入力データＹ（ｔ）に対応す
る信号点配置を示す図である。

【図１０】図６の差動復調器１６の構成例を示すブロッ
ク図である。

【符号の説明】

１畳み込み符号化器，２直並列変換器，３差動変
調器，４直交変調器，５周波数変換器，６帯域制
限フィルタ，７，１１アンテナ，１２帯域制限フィ
ルタ，１３周波数変換器，１４低域通過フィルタ，１
５直交復調器，１６差動復調器，１７並直列変換
器，１８ビタビ復号器，２１複素乗算器，２２記
憶装置，３１，３２，３３，３４，３９，４０実数乗
算器，３５，４１加算器，３６減算器，３７，３８
実数除算器，４２記憶装置，５０差動復調器，６
１畳み込み符号化器，６２直並列変換器，６３マッ
ピング回路，６４差動変調器，６５直交変調器，６
６周波数変換器，６７帯域制限フィルタ，６８，７１
アンテナ，７２帯域制限フィルタ，７３周波数変
換器，７４低域通過フィルタ，７５直交復調器，７
６差動復調器，７７並直列変換器，７８ビタビ復
号器

Claims

【特許請求の範囲】

【請求項１】現在入力された第１のデータに、所定の
時間だけ前に入力された第２のデータに基づいて差動符
号化された第１の差動符号化データを複素乗算すること
により、前記第１のデータを差動符号化し、第２の差動
符号化データを求める差動符号化手段と、前記第１の差動符号化データおよび前記第２の差動符号
化データを直交変調する変調手段と、前記第１の差動符号化データおよび前記第２の差動符号
化データを直交復調する復調手段と、前記復調手段により直交復調された前記第２の差動符号
化データを前記復調手段により直交復調された前記第１
の差動符号化データによって複素除算することにより得
られる演算結果に対して、前記第１の差動符号化データ
の大きさの２乗を複素乗算することにより、前記第２の
差動符号化データに対して差動復調を行う差動復調手段
とを備えることを特徴とする情報伝送システム。
【請求項２】前記第１のデータおよび第２のデータ
は、軟判定が可能な誤り訂正符号であることを特徴とす
る請求項１に記載の情報伝送システム。
【請求項３】前記誤り訂正符号は、畳み込み符号であ
ることを特徴とする請求項２に記載の情報伝送システ
ム。
【請求項４】前記変調手段は、変調方式としてＰＳＫ
を用いることを特徴とする請求項１に記載の情報伝送シ
ステム。
【請求項５】差動復調された前記第２の差動符号化デ
ータに対して、誤り訂正復号を行う誤り訂正復号手段を
さらに備えることを特徴とする請求項１に記載の情報伝
送システム。
【請求項６】前記誤り訂正復号手段は、前記第２の差
動符号化データに対してビタビ復号を行うことを特徴と
する請求項５に記載の情報伝送システム。
【請求項７】入力された差動符号化された第１の差動
符号化データ、および所定の時間だけ前に入力された第
２の差動符号化データを直交復調する復調手段と、前記復調手段により直交復調された前記第１の差動符号
化データを前記復調手段により直交復調された前記第２
の差動符号化データによって複素除算することにより得
られる演算結果に対して、前記第２の差動符号化データ
の大きさの２乗を複素乗算することにより、前記第１の
差動符号化データに対して差動復調を行う差動復調手段
とを備えることを特徴とする情報受信装置。
【請求項８】現在入力された第１のデータに、所定の
時間だけ前に入力された第２のデータに基づいて差動符
号化された第１の差動符号化データを複素乗算すること
により、前記第１のデータを差動符号化し、第２の差動
符号化データを求め、前記第１の差動符号化データおよび前記第２の差動符号
化データを直交変調し、直交変調された前記第１の差動符号化データおよび前記
第２の差動符号化データを直交復調し、直交復調された前記第２の差動符号化データを直交復調
された前記第１の差動符号化データによって複素除算す
ることにより得られる演算結果に対して、前記第１の差
動符号化データの大きさの２乗を複素乗算することによ
り、前記第２の差動符号化データに対して差動復調を行
うことを特徴とする情報伝送方法。