JPH09232426A - 多層配線構造を有する半導体装置の製造方法 - Google Patents
多層配線構造を有する半導体装置の製造方法Info
- Publication number
- JPH09232426A JPH09232426A JP3658996A JP3658996A JPH09232426A JP H09232426 A JPH09232426 A JP H09232426A JP 3658996 A JP3658996 A JP 3658996A JP 3658996 A JP3658996 A JP 3658996A JP H09232426 A JPH09232426 A JP H09232426A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- silicon nitride
- forming
- film
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】
【目的】この発明の目的は、リフローＳｉＯ2 膜の成膜
中に発生する水分（Ｈ2Ｏ）がその下地の半導体素子に
与える影響を低減することのできる層間絶縁膜の形成工
程を改良した多層配線構造を有する半導体装置の製造方
法を提供することである。 【構成】この発明の半導体装置の製造方法は、半導体基
板上に下層配線を形成する工程と、前記半導体基板上及
び前記下層配線上に窒化珪素膜を形成する工程と、５To
ll以下の真空室内に、前記下層配線及び窒化珪素膜を形
成後の半導体基板を収容し、ＳｉＨ4 ガスおよびＨ2 Ｏ
2 を導入し、−１０℃以上＋１０℃以下の温度範囲内で
互いに反応させることによって、前記半導体基板上にリ
フロー形状を呈する酸化珪素膜を形成する酸化珪素膜形
成工程と、よりなる
中に発生する水分（Ｈ2Ｏ）がその下地の半導体素子に
与える影響を低減することのできる層間絶縁膜の形成工
程を改良した多層配線構造を有する半導体装置の製造方
法を提供することである。 【構成】この発明の半導体装置の製造方法は、半導体基
板上に下層配線を形成する工程と、前記半導体基板上及
び前記下層配線上に窒化珪素膜を形成する工程と、５To
ll以下の真空室内に、前記下層配線及び窒化珪素膜を形
成後の半導体基板を収容し、ＳｉＨ4 ガスおよびＨ2 Ｏ
2 を導入し、−１０℃以上＋１０℃以下の温度範囲内で
互いに反応させることによって、前記半導体基板上にリ
フロー形状を呈する酸化珪素膜を形成する酸化珪素膜形
成工程と、よりなる
Description
【０００１】
【産業上の利用分野】この発明は、層間絶縁膜の形成工
程を改良した多層配線構造を有する半導体装置の製造方
法に関する。
程を改良した多層配線構造を有する半導体装置の製造方
法に関する。
【０００２】
【従来の技術】半導体装置の集積度が増大するのにつれ
て、基板上に配線材料を多層に形成する、いわゆる多層
配線化が進んでおり、このような多層配線構造を有する
半導体装置の製造工程が複雑化すると共に、工程数が増
えている。
て、基板上に配線材料を多層に形成する、いわゆる多層
配線化が進んでおり、このような多層配線構造を有する
半導体装置の製造工程が複雑化すると共に、工程数が増
えている。
【０００３】特に、多層配線の形成工程は、半導体装置
の製造価格を決める要因となるので、半導体装置を製造
するに要する価格の低減を図る上で製造工程を簡略化す
ること及び多層配線工程数を減らすことの要求は重要で
ある。ここで、従来の多層配線の形成工程について説明
する。
の製造価格を決める要因となるので、半導体装置を製造
するに要する価格の低減を図る上で製造工程を簡略化す
ること及び多層配線工程数を減らすことの要求は重要で
ある。ここで、従来の多層配線の形成工程について説明
する。
【０００４】まず、基板上に下層配線用の第１の配線材
料を堆積後、下層配線のパターニングを行い、この下層
配線上に第１の絶縁膜を形成すると共に下層配線相互間
に絶縁膜を埋め込む。
料を堆積後、下層配線のパターニングを行い、この下層
配線上に第１の絶縁膜を形成すると共に下層配線相互間
に絶縁膜を埋め込む。
【０００５】この時点では、前記下層配線のパターンな
どに依存して第１の絶縁膜の表面に段差が存在し、この
ままでは、この後の上層配線用の第２の配線材料の堆積
時および上層配線のパターニング時に悪影響を及ぼし、
上層配線の段切れによる断線、短絡などの重大な欠陥を
もたらすおそれがある。
どに依存して第１の絶縁膜の表面に段差が存在し、この
ままでは、この後の上層配線用の第２の配線材料の堆積
時および上層配線のパターニング時に悪影響を及ぼし、
上層配線の段切れによる断線、短絡などの重大な欠陥を
もたらすおそれがある。
【０００６】そこで、通常は、前記第１の絶縁膜上に第
２の配線材料を堆積する前に、その下地である第１の絶
縁膜の表面をレジストエッチバックにより平坦化して段
差を緩和した後、その上に第２の絶縁膜を形成してい
る。
２の配線材料を堆積する前に、その下地である第１の絶
縁膜の表面をレジストエッチバックにより平坦化して段
差を緩和した後、その上に第２の絶縁膜を形成してい
る。
【０００７】上記したような第１の絶縁膜と第２の絶縁
膜とが積層された従来の層間絶縁膜の形成工程は、１回
目の成膜をした後、この第１の絶縁膜を平坦化する工程
を経て、次いで２回目の成膜工程である第２の絶縁膜を
形成している。このような従来の層間絶縁膜の形成工程
は、前述したような多層配線工程の低減化の要求に反す
るものであった。
膜とが積層された従来の層間絶縁膜の形成工程は、１回
目の成膜をした後、この第１の絶縁膜を平坦化する工程
を経て、次いで２回目の成膜工程である第２の絶縁膜を
形成している。このような従来の層間絶縁膜の形成工程
は、前述したような多層配線工程の低減化の要求に反す
るものであった。
【０００８】一方、上記したような第１の絶縁膜の表面
を平坦化する方法の代わりに、第１の絶縁膜上に絶縁材
料であるスピン・オン・グラス（Spin on Glass ；ＳＯ
Ｇ）膜を形成することにより、上層配線材料がその下地
の段差によって受ける影響を緩和する方法も知られてい
る。
を平坦化する方法の代わりに、第１の絶縁膜上に絶縁材
料であるスピン・オン・グラス（Spin on Glass ；ＳＯ
Ｇ）膜を形成することにより、上層配線材料がその下地
の段差によって受ける影響を緩和する方法も知られてい
る。
【０００９】しかし、この方法は、ＳＯＧ膜の形成（焼
成）に際して多数回の熱処理工程が必要であり、上層配
線の信頼性を確保するためにＳＯＧ膜の不要部分をレジ
ストエッチバックにより除去する必要があり、結果的に
工程数が多く、やはり、前記したような多層配線工程の
低減化の要求に対して十分には応えることができなかっ
た。
成）に際して多数回の熱処理工程が必要であり、上層配
線の信頼性を確保するためにＳＯＧ膜の不要部分をレジ
ストエッチバックにより除去する必要があり、結果的に
工程数が多く、やはり、前記したような多層配線工程の
低減化の要求に対して十分には応えることができなかっ
た。
【００１０】ところで、近時、前述したような多層配線
工程の低減化の要求に応える技術の１つとして、層間絶
縁膜の形成に際して、ＳｉＨ4 ガスと、酸化剤であるＨ
2 Ｏ2 （過酸化水素水）とを低温（例えば０℃程度）で
且つ真空中で反応させることにより、下層配線上に自己
流動型（リフロー）のＳｉＯ2 膜（以下、リフローＳｉ
Ｏ2 膜という）を形成するプロセスが注目されている。
工程の低減化の要求に応える技術の１つとして、層間絶
縁膜の形成に際して、ＳｉＨ4 ガスと、酸化剤であるＨ
2 Ｏ2 （過酸化水素水）とを低温（例えば０℃程度）で
且つ真空中で反応させることにより、下層配線上に自己
流動型（リフロー）のＳｉＯ2 膜（以下、リフローＳｉ
Ｏ2 膜という）を形成するプロセスが注目されている。
【００１１】この方法は、下層配線の配線相互間の絶縁
膜の埋め込みと絶縁膜表面の平坦化を同時に達成でき、
１回の成膜で平坦化までの工程を終了するので、多層配
線工程の低減化を実現できる。
膜の埋め込みと絶縁膜表面の平坦化を同時に達成でき、
１回の成膜で平坦化までの工程を終了するので、多層配
線工程の低減化を実現できる。
【００１２】ところで、上記したようなリフローＳｉＯ
2 膜の形成方法により得られたリフローＳｉＯ2 膜は、
その反応形態から明らかなように、リフローＳｉＯ2 膜
の成膜中に水分（Ｈ2 Ｏ）が発生し、リフローＳｉＯ2
膜中に多量の水分が含まれる。このため、成膜中或いは
その後の必要な熱処理中に膜中の水分が半導体基板に形
成された半導体素子の信頼性その他に悪影響をもたらす
という欠点があった。
2 膜の形成方法により得られたリフローＳｉＯ2 膜は、
その反応形態から明らかなように、リフローＳｉＯ2 膜
の成膜中に水分（Ｈ2 Ｏ）が発生し、リフローＳｉＯ2
膜中に多量の水分が含まれる。このため、成膜中或いは
その後の必要な熱処理中に膜中の水分が半導体基板に形
成された半導体素子の信頼性その他に悪影響をもたらす
という欠点があった。
【００１３】
【発明が解決しようとする課題】この発明は、上記欠点
を除去し、リフローＳｉＯ2 膜の成膜中に発生する水分
（Ｈ2 Ｏ）がその下地の半導体素子に与える影響を低減
することのできる層間絶縁膜の形成工程を改良した多層
配線構造を有する半導体装置の製造方法を提供すること
を目的とする。
を除去し、リフローＳｉＯ2 膜の成膜中に発生する水分
（Ｈ2 Ｏ）がその下地の半導体素子に与える影響を低減
することのできる層間絶縁膜の形成工程を改良した多層
配線構造を有する半導体装置の製造方法を提供すること
を目的とする。
【００１４】
【課題を解決するための手段】上記目的を達成するた
め、この発明の層間絶縁膜の形成工程を改良した多層配
線構造を有する半導体装置の製造方法は、半導体基板上
に下層配線を形成する工程と、前記半導体基板上及び前
記下層配線上に窒化珪素膜を形成する工程と、５Toll以
下の真空室内に、前記下層配線及び窒化珪素膜を形成後
の半導体基板を収容し、ＳｉＨ4 ガスおよびＨ2 Ｏ2 を
導入し、−１０℃以上＋１０℃以下の温度範囲内で互い
に反応させることによって、前記半導体基板上にリフロ
―形状を呈する酸化珪素膜を形成する酸化珪素膜形成工
程と、より構成される。
め、この発明の層間絶縁膜の形成工程を改良した多層配
線構造を有する半導体装置の製造方法は、半導体基板上
に下層配線を形成する工程と、前記半導体基板上及び前
記下層配線上に窒化珪素膜を形成する工程と、５Toll以
下の真空室内に、前記下層配線及び窒化珪素膜を形成後
の半導体基板を収容し、ＳｉＨ4 ガスおよびＨ2 Ｏ2 を
導入し、−１０℃以上＋１０℃以下の温度範囲内で互い
に反応させることによって、前記半導体基板上にリフロ
―形状を呈する酸化珪素膜を形成する酸化珪素膜形成工
程と、より構成される。
【００１５】
【作用】リフローＳｉＯ2 膜の成膜中に水分（Ｈ2 Ｏ）
が発生し、半導体基板に形成された半導体素子に悪影響
を与えるのを防ぐため水分拡散のブロック層として、リ
フローＳｉＯ2 膜の成膜前に半導体基板上及び下層配線
上に窒化珪素膜を形成する。
が発生し、半導体基板に形成された半導体素子に悪影響
を与えるのを防ぐため水分拡散のブロック層として、リ
フローＳｉＯ2 膜の成膜前に半導体基板上及び下層配線
上に窒化珪素膜を形成する。
【００１６】
【発明の実施の形態】以下、この発明の一実施例につい
て図面を参照して説明する。まず、図１に示すように、
半導体基板（通常、シリコンウエハー）１０上の絶縁膜
１１を介して下層配線用の配線材料（例えばアルミニウ
ム）を例えばスパッタ法により堆積後、フォトリソグラ
フィ技術および反応性イオンエッチング（ＲＩＥ）技術
を用いて第１の配線材料のパターニングを行って下層配
線１２を形成する。
て図面を参照して説明する。まず、図１に示すように、
半導体基板（通常、シリコンウエハー）１０上の絶縁膜
１１を介して下層配線用の配線材料（例えばアルミニウ
ム）を例えばスパッタ法により堆積後、フォトリソグラ
フィ技術および反応性イオンエッチング（ＲＩＥ）技術
を用いて第１の配線材料のパターニングを行って下層配
線１２を形成する。
【００１７】次に、図２に示すように前記半導体基板１
０上及び前記下層配線１２上に窒化珪素膜１３を形成す
る。前記窒化珪素膜１３を形成する工程は、図３に示す
マルチチャンバータイプの減圧ＣＶＤ装置の真空室９０
の内、一方の真空室８１内の下部電極９２上に、下層配
線１２を形成後の半導体基板１０を載置し、これら下層
配線１２及び半導体基板１０の表面に、ＳｉＨ4 ガス供
給源およびＮＨ3 供給源からＳｉＨ4 ガスおよびＮＨ3
を上部電極９３のシャワーヘッドを用いて導入し、前記
半導体基板１０上及び前記下層配線１２上に窒化珪素膜
１３を形成する。
０上及び前記下層配線１２上に窒化珪素膜１３を形成す
る。前記窒化珪素膜１３を形成する工程は、図３に示す
マルチチャンバータイプの減圧ＣＶＤ装置の真空室９０
の内、一方の真空室８１内の下部電極９２上に、下層配
線１２を形成後の半導体基板１０を載置し、これら下層
配線１２及び半導体基板１０の表面に、ＳｉＨ4 ガス供
給源およびＮＨ3 供給源からＳｉＨ4 ガスおよびＮＨ3
を上部電極９３のシャワーヘッドを用いて導入し、前記
半導体基板１０上及び前記下層配線１２上に窒化珪素膜
１３を形成する。
【００１８】前記窒化珪素膜１３を形成後の半導体基板
１０を、他方の真空室８２内の下部電極９４上にセット
し、ＳｉＨ4 ガス供給源およびＨ2 Ｏ2 供給源からチャ
ンバー内に上部電極９５を介して、ＳｉＨ4 ガスおよび
Ｈ2 Ｏ2 を導入して、５Ｔｏｒｒ（＝５×１３３．３２
２Ｐａ）以下の真空中、−１０℃以上＋１０℃以下の温
度範囲内（例えば０℃）で互いに反応させ、図４に示す
ように前記窒化珪素膜１３上にリフロー形状を有するリ
フローＳｉＯ2 膜１４を形成する。
１０を、他方の真空室８２内の下部電極９４上にセット
し、ＳｉＨ4 ガス供給源およびＨ2 Ｏ2 供給源からチャ
ンバー内に上部電極９５を介して、ＳｉＨ4 ガスおよび
Ｈ2 Ｏ2 を導入して、５Ｔｏｒｒ（＝５×１３３．３２
２Ｐａ）以下の真空中、−１０℃以上＋１０℃以下の温
度範囲内（例えば０℃）で互いに反応させ、図４に示す
ように前記窒化珪素膜１３上にリフロー形状を有するリ
フローＳｉＯ2 膜１４を形成する。
【００１９】上述の窒化珪素膜１３は、リフローＳｉＯ
2 膜の成膜中に水分（Ｈ2 Ｏ）が発生し、半導体基板１
０に形成された半導体素子に悪影響を与えるのを防ぐた
め水分拡散のブロック層として、リフローＳｉＯ2 膜の
成膜前に半導体基板１０上及び下層配線１２上に形成さ
れるものである。
2 膜の成膜中に水分（Ｈ2 Ｏ）が発生し、半導体基板１
０に形成された半導体素子に悪影響を与えるのを防ぐた
め水分拡散のブロック層として、リフローＳｉＯ2 膜の
成膜前に半導体基板１０上及び下層配線１２上に形成さ
れるものである。
【００２０】尚、図示してないが、前記リフローＳｉＯ
2 膜１４にコンタクトホール或いはビアホールを開口
し、上層配線用の配線材料を堆積後、パターニングを行
って上層配線を形成し、コンタクトホール或いはビアホ
ールを介して下層配線と接続し２層配線構造とされる。
2 膜１４にコンタクトホール或いはビアホールを開口
し、上層配線用の配線材料を堆積後、パターニングを行
って上層配線を形成し、コンタクトホール或いはビアホ
ールを介して下層配線と接続し２層配線構造とされる。
【００２１】尚、前記窒化珪素膜１３は、成膜後に、酸
素ガス若しくは亜酸化窒素ガス中で表面処理を行うこと
によって、親水性を高めることができる。又、前記窒化
珪素膜１３は、真空室８１内で成膜後に、一旦真空室外
に取り出し大気中に晒された後、再び真空中、即ち、真
空室８２内に移され、真空室８２内の下部電極９４上に
セットされる。次いで、前述したようにリフローＳｉＯ
2膜１４が前記窒化珪素膜１３上に形成される。この例
においても前記窒化珪素膜１３は、大気中に晒されるこ
とによって、親水性を高めることができる。
素ガス若しくは亜酸化窒素ガス中で表面処理を行うこと
によって、親水性を高めることができる。又、前記窒化
珪素膜１３は、真空室８１内で成膜後に、一旦真空室外
に取り出し大気中に晒された後、再び真空中、即ち、真
空室８２内に移され、真空室８２内の下部電極９４上に
セットされる。次いで、前述したようにリフローＳｉＯ
2膜１４が前記窒化珪素膜１３上に形成される。この例
においても前記窒化珪素膜１３は、大気中に晒されるこ
とによって、親水性を高めることができる。
【００２２】更に、他の実施例として、前記窒化珪素膜
１３は、成膜後に、酸素ガス若しくは亜酸化窒素ガス中
で表面処理を行い、且つ大気中に晒すことによって、親
水性を高めることもできる。
１３は、成膜後に、酸素ガス若しくは亜酸化窒素ガス中
で表面処理を行い、且つ大気中に晒すことによって、親
水性を高めることもできる。
【００２３】上述の実施例では、リフローＳｉＯ2 膜１
４中に発生する水分の拡散を防止するために設けられる
ブロック層として窒化珪素膜を用いたが、この窒化珪素
膜が他の酸化珪素膜を用いた場合にくらべ、水分の下地
への拡散防止効果が優れていることが図５に示すように
明らかであった。
４中に発生する水分の拡散を防止するために設けられる
ブロック層として窒化珪素膜を用いたが、この窒化珪素
膜が他の酸化珪素膜を用いた場合にくらべ、水分の下地
への拡散防止効果が優れていることが図５に示すように
明らかであった。
【００２４】即ち、図５は、横軸に電圧印加時間、縦軸
にコンダクタンスＧｍの劣化率を示し、ＮチャンネルＭ
ＯＳに一定電圧を印加した場合の異なる水分拡散のブロ
ック層の比較を示す。
にコンダクタンスＧｍの劣化率を示し、ＮチャンネルＭ
ＯＳに一定電圧を印加した場合の異なる水分拡散のブロ
ック層の比較を示す。
【００２５】（ａ）で示す水分を含まないＳｉＨ4 ガス
を使用して成膜した酸化珪素膜（Ｐ−ＳｉＯ）だけでリ
フローＳｉＯ2 膜のない場合に対しては、劣るが、
（ｂ）で示す本発明の窒化珪素膜（Ｐ−ＳｉＮ膜：膜厚
１００nm）を形成後、リフローＳｉＯ2 膜を積層した場
合は、Ｇｍの劣化は少なく、ＭＯＳトランジスタへの影
響は少ないことが分かる。これに対し、（ｃ）に示す
（Ｐ−ＳｉＯ膜：膜厚１００nm）や、（ｄ）に示す（Ｐ
−ＳｉＯ膜：膜厚３００nm）などのようにＰ−ＳｉＮ膜
でない場合は、Ｇｍの劣化は大きく、素子の信頼性に問
題があることが分かる。
を使用して成膜した酸化珪素膜（Ｐ−ＳｉＯ）だけでリ
フローＳｉＯ2 膜のない場合に対しては、劣るが、
（ｂ）で示す本発明の窒化珪素膜（Ｐ−ＳｉＮ膜：膜厚
１００nm）を形成後、リフローＳｉＯ2 膜を積層した場
合は、Ｇｍの劣化は少なく、ＭＯＳトランジスタへの影
響は少ないことが分かる。これに対し、（ｃ）に示す
（Ｐ−ＳｉＯ膜：膜厚１００nm）や、（ｄ）に示す（Ｐ
−ＳｉＯ膜：膜厚３００nm）などのようにＰ−ＳｉＮ膜
でない場合は、Ｇｍの劣化は大きく、素子の信頼性に問
題があることが分かる。
【００２６】
【発明の効果】以上詳述したように、この発明によれ
ば、リフローＳｉＯ2 膜の成膜中に水分（Ｈ2 Ｏ）が発
生し、半導体基板に形成された半導体素子に悪影響を与
えるのを防ぐため水分拡散のブロック層として、リフロ
ーＳｉＯ2 膜の成膜前に半導体基板上及び下層配線上に
窒化珪素膜を形成することにより、リフローＳｉＯ2 膜
の成膜中或いはその後の必要な熱処理中に発生する水分
が半導体基板に形成された半導体素子の信頼性その他に
悪影響をもたらすという弊害を除くことができる層間絶
縁膜構成を改良した多層配線構造を有する半導体装置の
製造方法を提供できる。
ば、リフローＳｉＯ2 膜の成膜中に水分（Ｈ2 Ｏ）が発
生し、半導体基板に形成された半導体素子に悪影響を与
えるのを防ぐため水分拡散のブロック層として、リフロ
ーＳｉＯ2 膜の成膜前に半導体基板上及び下層配線上に
窒化珪素膜を形成することにより、リフローＳｉＯ2 膜
の成膜中或いはその後の必要な熱処理中に発生する水分
が半導体基板に形成された半導体素子の信頼性その他に
悪影響をもたらすという弊害を除くことができる層間絶
縁膜構成を改良した多層配線構造を有する半導体装置の
製造方法を提供できる。
【図１】本発明の半導体装置の製造方法の一工程を示す
断面図。
断面図。
【図２】図１に示す工程に続く他の工程を示す断面図。
【図３】図２に示す工程に続く更に他の工程を示す断面
図。
図。
【図４】本発明の半導体装置の製造方法に用いられるダ
ブルチャンバー装置の概略構成図。
ブルチャンバー装置の概略構成図。
【図５】本発明に用いられる窒化珪素膜と、異なる水分
拡散ブロック層との特性の違いを示す比較図。
拡散ブロック層との特性の違いを示す比較図。
１０……半導体基板 １２……下層配線 １３……窒化珪素膜 １４……リフローＳｉＯ2 膜
Claims (4)
- 【請求項１】半導体基板上に下層配線を形成する工程
と、前記半導体基板上及び前記下層配線上に窒化珪素膜
を形成する工程と、５Torr以下の真空室内に、前記下層
配線及び窒化珪素膜を形成後の半導体基板を収容し、Ｓ
ｉＨ4 ガスおよびＨ2 Ｏ2 を導入し、−１０℃以上＋１
０℃以下の温度範囲内で互いに反応させることによっ
て、前記半導体基板上にリフロ―形状を呈する酸化珪素
膜を形成する酸化珪素膜形成工程と、よりなる多層配線
構造を有する半導体装置の製造方法。 - 【請求項２】前記窒化珪素膜を形成する工程は、マルチ
チャンバータイプの他の真空室内で前記窒化珪素膜を成
膜後、酸素ガス若しくは亜酸化窒素ガス中で表面処理を
行う工程を更に有する請求項１に記載の多層配線構造を
有する半導体装置の製造方法。 - 【請求項３】前記窒化珪素膜を形成する工程は、前記半
導体基板上及び前記下層配線上に形成された窒化珪素膜
を前記他の真空室内から取り出し大気に晒す工程を更に
有する請求項１に記載の多層配線構造を有する半導体装
置の製造方法。 - 【請求項４】前記窒化珪素膜を形成する工程は、前記半
導体基板上及び前記下層配線上に形成された窒化珪素膜
を前記他の真空室内から取り出し大気に晒す工程と、再
び前記他の真空室内で前記窒化珪素膜を成膜後、酸素ガ
ス若しくは亜酸化窒素ガス中で表面処理を行う工程を更
に有する請求項１に記載の多層配線構造を有する半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3658996A JPH09232426A (ja) | 1996-02-23 | 1996-02-23 | 多層配線構造を有する半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3658996A JPH09232426A (ja) | 1996-02-23 | 1996-02-23 | 多層配線構造を有する半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232426A true JPH09232426A (ja) | 1997-09-05 |
Family
ID=12473973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3658996A Pending JPH09232426A (ja) | 1996-02-23 | 1996-02-23 | 多層配線構造を有する半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09232426A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7317497B2 (en) | 2002-10-31 | 2008-01-08 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
-
1996
- 1996-02-23 JP JP3658996A patent/JPH09232426A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7317497B2 (en) | 2002-10-31 | 2008-01-08 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5459105A (en) | Method of manufacturing a semiconductor device having multilayer insulating films | |
| US5700720A (en) | Method of manufacturing semiconductor device having multilayer interconnection | |
| US6174808B1 (en) | Intermetal dielectric using HDP-CVD oxide and SACVD O3-TEOS | |
| US6277764B1 (en) | Interlayered dielectric layer of semiconductor device and method of manufacturing the same | |
| JP3281209B2 (ja) | 半導体装置の製造方法 | |
| JPH08222559A (ja) | 半導体装置の製造方法 | |
| JP2000068261A (ja) | 半導体装置の製造方法 | |
| JPH09116009A (ja) | 接続孔の形成方法 | |
| US5821162A (en) | Method of forming multi-layer wiring utilizing SOG | |
| JPH07335753A (ja) | 半導体装置及びその製造方法 | |
| US6580155B1 (en) | Semiconductor device | |
| JPH09232426A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| US5946599A (en) | Method of manufacturing a semiconductor IC device | |
| JP3401322B2 (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH10189578A (ja) | 半導体装置の製造方法 | |
| JP2908200B2 (ja) | 半導体装置の製造方法 | |
| JPH08130248A (ja) | 膜の形成方法及び半導体装置の製造方法 | |
| JPH0846045A (ja) | 半導体装置 | |
| JPH05218210A (ja) | 半導体装置およびその製造方法 | |
| JPH08181209A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| JPH07263553A (ja) | 半導体装置の製造方法 | |
| JP2629587B2 (ja) | 半導体装置の製造方法 | |
| JPH1022284A (ja) | 半導体装置及びその製造方法 | |
| JPH08203892A (ja) | 半導体装置の製造方法および半導体製造装置 |