[go: up one dir, main page]

JPH0923158A - Frequency synthesizer - Google Patents

Frequency synthesizer

Info

Publication number
JPH0923158A
JPH0923158A JP7172315A JP17231595A JPH0923158A JP H0923158 A JPH0923158 A JP H0923158A JP 7172315 A JP7172315 A JP 7172315A JP 17231595 A JP17231595 A JP 17231595A JP H0923158 A JPH0923158 A JP H0923158A
Authority
JP
Japan
Prior art keywords
frequency
signal
synthesizer
output
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7172315A
Other languages
Japanese (ja)
Inventor
Yosuke Kanekawa
陽介 金川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP7172315A priority Critical patent/JPH0923158A/en
Publication of JPH0923158A publication Critical patent/JPH0923158A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the spurious of a frequency synthesizer, to widen the band of output frequency and to speed up frequency switching by using a direct digital synthesizer. SOLUTION: When an output 2 from the direct digital synthesizer(DDS) 1 is included within a frequency range capable of reducing the generation of spurious, a switch 14 inputs the output 2 to a phase synchronizing loop 10 as a reference signal, and in the case of controlling the output 2 to a frequency range capable of increasing the spurious, the switch 14 seiects an output from a mixer 12 for mixing the output 2 in the frequency range for reducing the spurious and a signal with prescribed frequency outputted from an oscillator 13 and outputs the selected signal as a reference signal.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は直接デジタルシンセサ
イザ(以後、DDSと称す)を利用した周波数シンセサ
イザの低スプリアス化、広帯域化、および高速化に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency synthesizer using a direct digital synthesizer (hereinafter referred to as "DDS") which has a low spurious frequency, a wide band, and a high speed.

【0002】[0002]

【従来の技術】図7は例えば公開特許 昭63−296
522、米国特許4965533あるいは1981年発
行のIEEE 35th Annual Freque
ncyControl Symposium Dige
stの406ページから414ページに示された従来の
周波数シンセサイザの構成例である。図において、1は
DDS、2はDDS1の出力端子、3は基準クロック信
号用発振器、4はDDS1のスプリアスやミキサによる
高調波を除去するフィルタ、5は位相比較器、6はルー
プフィルタ、7は電圧制御発振器であるVCO、8はカ
プラ、9は分周器、10は位相比較器5とループフィル
タ6とVCO7とカプラ8と分周器9とから構成される
位相同期ループ、11は周波数シンセサイザの出力端子
である。
2. Description of the Related Art FIG. 7 shows, for example, Japanese Patent Laid-Open No. 63-296.
522, US Pat. No. 4,965,533 or 1981 IEEE 35th Annual Frequent
ncyControl Symposium Dige
It is a structural example of the conventional frequency synthesizer shown on pages 406 to 414 of st. In the figure, 1 is DDS, 2 is an output terminal of DDS1, 3 is a reference clock signal oscillator, 4 is a filter for removing spurious of DDS1 and harmonics due to a mixer, 5 is a phase comparator, 6 is a loop filter, 7 is VCO which is a voltage controlled oscillator, 8 is a coupler, 9 is a frequency divider, 10 is a phase locked loop composed of a phase comparator 5, a loop filter 6, a VCO 7, a coupler 8 and a frequency divider 9, and 11 is a frequency synthesizer. Output terminal.

【0003】次に、動作を図について説明する。図7に
示す従来の構成による周波数シンセサイザにおいては、
VCO7の出力(fo)の一部をカプラ8で取り出し、
その信号を分周器9で分周しDDS1の出力信号(f
r)と位相比較器5において位相比較する。この位相比
較器の出力信号をループフィルタ6を通す事によりfo
とfrの位相差が無くなるようループが動作する。
Next, the operation will be described with reference to the drawings. In the conventional frequency synthesizer shown in FIG. 7,
A part of the output (fo) of the VCO 7 is taken out by the coupler 8,
The signal is frequency-divided by the frequency divider 9 and the output signal (f
r) and the phase comparator 5 perform phase comparison. By passing the output signal of this phase comparator through the loop filter 6, fo
The loop operates so that there is no phase difference between f and fr.

【0004】次に、DDS1について説明する。単一の
基準信号からデジタルで制御する周波数を生成するもの
で図8に示す通り位相アキュムレータ、位相−振幅コン
バータ、D/Aコンバータより構成される。位相アキュ
ムレータは出力波形の位相増加を生成するデバイスで、
この後の位相−振幅コンバータにて位相情報を振幅デー
タに変換し、最終段のD/Aコンバータによりアナログ
信号に変換する。出力信号の周波数は次式で表される。 fout =K・fclk /2n ここでfclk は単一の基準クロック信号、nは位相アキ
ュムレータのワード長である。
Next, the DDS 1 will be described. It generates a digitally controlled frequency from a single reference signal and is composed of a phase accumulator, a phase-amplitude converter and a D / A converter as shown in FIG. A phase accumulator is a device that produces a phase increase in the output waveform,
After that, the phase-amplitude converter converts the phase information into amplitude data, and the final stage D / A converter converts the phase information into an analog signal. The frequency of the output signal is expressed by the following equation. f out = K · f clk / 2 n where f clk is a single reference clock signal and n is the word length of the phase accumulator.

【0005】[0005]

【発明が解決しようとする課題】位相同期ループにおい
て位相比較器に入力される基準信号の波形が周波数シン
セサイザの出力波形に大きく影響する。すなわち基準信
号のキャリアから離れた周波数のスプリアスは、ループ
フィルタ4によりレベルが低減されるがキャリア近傍の
スプリアスは低減されずにPs・20・logNで表さ
れるレベルで出力信号に現れる。ここでPsは基準信号
に含まれるスプリアスレベルである。図9にDDS1の
出力スペクトルを示すが、DDS1の出力にはA・f
clk ±B・fout (A,B=0,1,2,3・・・)で
表される周波数のスプリアスが含まれる。従ってDDS
1のスプリアスはDDS1の出力周波数によってはキャ
リア近傍に現れる場合があり、フィルタ8やループフィ
ルタ4にて除去出来ない場合シンセサイザの出力波形が
劣化する。このためDDS1を使用した従来のシンセサ
イザにおいてDDS1出力のキャリア近傍にレベルの高
いスプリアスが発生するような周波数においてはシンセ
サイザの出力波形が劣化するという問題があった。
The waveform of the reference signal input to the phase comparator in the phase locked loop greatly affects the output waveform of the frequency synthesizer. That is, spurious signals having frequencies away from the carrier of the reference signal appear in the output signal at a level represented by Ps.20.logN without reducing spurious signals in the vicinity of the carrier by the loop filter 4. Here, Ps is a spurious level included in the reference signal. Fig. 9 shows the output spectrum of DDS1.
The frequency spurious represented by clk ± B · f out (A, B = 0, 1, 2, 3 ...) is included. Therefore DDS
The spurious signal of 1 may appear in the vicinity of the carrier depending on the output frequency of the DDS 1, and if it cannot be removed by the filter 8 or the loop filter 4, the output waveform of the synthesizer deteriorates. Therefore, in the conventional synthesizer using the DDS1, there is a problem that the output waveform of the synthesizer deteriorates at a frequency where a high level spurious is generated near the carrier of the DDS1 output.

【0006】また、周波数シンセサイザの出力周波数を
広帯域化する場合には、基準信号、すなわちDDS1出
力を広帯域化する必要がある。例えば、シンセサイザの
出力周波数範囲を△Fとした場合、基準信号の周波数範
囲は△F/Nで表されるため、シンセサイザの出力周波
数範囲はDDS1の周波数範囲により制限されるという
問題があった。
In order to widen the output frequency of the frequency synthesizer, it is necessary to widen the reference signal, that is, the DDS1 output. For example, when the output frequency range of the synthesizer is ΔF, the frequency range of the reference signal is represented by ΔF / N, so there is a problem that the output frequency range of the synthesizer is limited by the frequency range of DDS1.

【0007】この発明は上記のような問題を解決するた
めになされたもので、DDS1のキャリア近傍のスプリ
アスの影響を受けず、広帯域な周波数シンセサイザを得
る事を目的とする。
The present invention has been made to solve the above problems, and an object thereof is to obtain a wide band frequency synthesizer which is not affected by spurious near the carrier of the DDS1.

【0008】[0008]

【課題を解決するための手段】この発明に係る周波数シ
ンセサイザは、周波数設定信号と基準クロックとを入力
してデジタル演算により周波数合成して第1の周波数の
信号を出力する直接デジタルシンセサイザと、前記第1
の周波数の信号を入力して前記第1の周波数とは異なる
第2の周波数の信号を出力する周波数変換手段と、所定
の周波数の基準信号を入力して所要の周波数の信号を出
力する位相同期ループと、前記所定の周波数の基準信号
の周波数に応じて、前記第1の周波数の信号と前記第2
の周波数の信号とを切り換え前記所定の周波数の基準信
号として前記位相同期ループに出力する基準信号切換手
段とを備えたものである。
A frequency synthesizer according to the present invention is a direct digital synthesizer for inputting a frequency setting signal and a reference clock, performing frequency synthesis by digital operation, and outputting a signal of a first frequency, First
Frequency conversion means for inputting a signal of a frequency of 1 to output a signal of a second frequency different from the first frequency, and phase synchronization for inputting a reference signal of a predetermined frequency and outputting a signal of a required frequency. A loop, and a signal of the first frequency and a signal of the second frequency according to the frequency of the reference signal of the predetermined frequency.
And a reference signal switching means for switching to the phase locked loop as a reference signal of the predetermined frequency.

【0009】また、次の発明に係る周波数シンセサイザ
は、周波数変換手段は、所定の周波数を発振する発振器
と、第1の周波数の信号と前記発振器が発振する所定の
周波数とを入力して混合するミキサとを備え第2の周波
数の信号を出力するものである。
Further, in the frequency synthesizer according to the next invention, the frequency converting means inputs and mixes an oscillator that oscillates a predetermined frequency, a signal of the first frequency and a predetermined frequency that the oscillator oscillates. It is provided with a mixer and outputs a signal of the second frequency.

【0010】また、次の発明に係る周波数シンセサイザ
は、周波数変換手段は、互いに異なる周波数を発振する
複数の発振器と、該複数の発振器のいずれかが出力する
周波数と第1の周波数の信号とを入力して混合するミキ
サと、前記複数の発振器を切り換えて前記ミキサに接続
する発振器切換手段とを備え第2の周波数の信号を出力
するものである。
Further, in the frequency synthesizer according to the next invention, the frequency conversion means outputs a plurality of oscillators that oscillate different frequencies, and a signal output by any one of the plurality of oscillators and a signal of the first frequency. A mixer for inputting and mixing and an oscillator switching means for switching the plurality of oscillators and connecting to the mixer are provided, and a signal of the second frequency is output.

【0011】また、次の発明に係る周波数シンセサイザ
は、周波数変換手段を周波数逓倍器としたものである。
In the frequency synthesizer according to the next invention, the frequency converting means is a frequency multiplier.

【0012】また、次の発明に係る周波数シンセサイザ
は、周波数設定信号と基準クロックとを入力してデジタ
ル演算により周波数合成した第1の周波数の信号を出力
する直接デジタルシンセサイザと、所定の基準信号を入
力して所要の周波数の信号を出力する位相同期ループ
と、互いに異なる特性を有する複数の低域フィルタと、
前記第1の周波数の信号の周波数に応じて前記複数の低
域フィルタ中の所要の低域フィルタを前記直接デジタル
シンセサイザに接続し、前記所要の低域フィルタの出力
を前記所定の周波数の基準信号として出力するフィルタ
選択手段とを備えたものである。
Further, a frequency synthesizer according to the next invention comprises a direct digital synthesizer which inputs a frequency setting signal and a reference clock and outputs a signal of a first frequency which is frequency-synthesized by digital operation, and a predetermined reference signal. A phase-locked loop that inputs and outputs a signal of a required frequency, and a plurality of low-pass filters having different characteristics,
A required low pass filter among the plurality of low pass filters is directly connected to the digital synthesizer according to a frequency of the signal of the first frequency, and an output of the required low pass filter is a reference signal of the predetermined frequency. And a filter selecting means for outputting as.

【0013】また、次の発明に係る周波数シンセサイザ
は、周波数設定信号と基準クロックとを入力してデジタ
ル演算により周波数合成した第1の周波数の信号を出力
する第1の直接デジタルシンセサイザと、前記周波数設
定信号と前記基準クロックとを入力してデジタル演算に
より周波数合成し、前記第1の周波数とは異なる第2の
周波数の信号を出力する第2の直接デジタルシンセサイ
ザと、基準信号を入力して所要の周波数の信号を出力す
る位相同期ループと、前記第1の周波数の信号と前記第
2の周波数の信号を混合して前記所定の周波数の基準信
号を出力するミキサとを備えたものである。
A frequency synthesizer according to the next invention comprises a first direct digital synthesizer for inputting a frequency setting signal and a reference clock and outputting a signal of a first frequency that is frequency-synthesized by digital operation, and the frequency synthesizer. A second direct digital synthesizer that inputs a setting signal and the reference clock, frequency-synthesizes them by digital calculation, and outputs a signal of a second frequency different from the first frequency, and inputs the reference signal And a mixer for mixing the signal of the first frequency and the signal of the second frequency and outputting the reference signal of the predetermined frequency.

【0014】更に、次の発明に係る周波数シンセサイザ
は、周波数設定信号と基準クロックとを入力してデジタ
ル演算により合成した第1の周波数の信号を出力する第
1の直接デジタルシンセサイザと、前記周波数設定信号
と前記基準クロックとを入力してデジタル演算により合
成し、前記第1の周波数とは異なる第2の周波数の信号
を出力する第2の直接デジタルシンセサイザと、前記第
2の周波数の信号と後述する帰還信号とを混合するミキ
サ、及び該ミキサの出力信号と前記第1の周波数の信号
を位相比較する位相比較器、及び該位相比較器の出力を
ループフィルタを介して入力してN倍(Nは正の数)の
周波数の信号を出力する電圧制御発振器、及び該電圧制
御発振器出力を1/Nに分周して前記帰還信号を出力す
る分周器とを有し所要の周波数の信号を出力する位相同
期ループとを備えたものである。
Further, a frequency synthesizer according to the next invention comprises a first direct digital synthesizer which inputs a frequency setting signal and a reference clock and outputs a signal of a first frequency synthesized by digital operation, and the frequency setting. A second direct digital synthesizer that inputs a signal and the reference clock, synthesizes them by digital operation, and outputs a signal of a second frequency different from the first frequency, and a signal of the second frequency and a later-described signal. A mixer for mixing the feedback signal to be output, a phase comparator for phase-comparing the output signal of the mixer and the signal of the first frequency, and the output of the phase comparator is input through a loop filter to obtain N times ( N is a positive number) and has a voltage controlled oscillator that outputs a signal of a frequency, and a frequency divider that divides the output of the voltage controlled oscillator into 1 / N and outputs the feedback signal. It is obtained by a phase locked loop for outputting a frequency signal of a main.

【0015】[0015]

【作用】この発明における周波数シンセサイザは、直接
デジタルシンセサイザが、周波数設定信号と基準クロッ
クとを入力してスプリアスの少ない第1の周波数の信号
を出力することができるようになり、周波数変換手段
が、第1の周波数の信号を入力して第1の周波数とは異
なる第2の周波数の信号を出力し、基準信号切換手段
が、位相同期ループに入力する基準信号の周波数に応じ
て、第1の周波数の信号と第2の周波数の信号とを切り
換え基準信号として位相同期ループに出力する。
In the frequency synthesizer according to the present invention, the direct digital synthesizer can input the frequency setting signal and the reference clock and can output the signal of the first frequency with less spurious. A signal of a first frequency is input and a signal of a second frequency different from the first frequency is output, and the reference signal switching means changes the first signal according to the frequency of the reference signal input to the phase locked loop. The frequency signal and the second frequency signal are output to the phase locked loop as a switching reference signal.

【0016】また、次の発明における周波数シンセサイ
ザは、発振器の出力と、スプリアスの少ない第1の周波
数の信号と発振器が発振する所定の周波数とをミキサが
入力して第2の周波数の信号を出力する。
Further, in the frequency synthesizer of the next invention, the mixer inputs the output of the oscillator, the signal of the first frequency with less spurious and the predetermined frequency oscillated by the oscillator, and outputs the signal of the second frequency. To do.

【0017】また、次の発明における周波数シンセサイ
ザは、互いに異なる周波数を発振する複数の発振器の
内、発振器切換手段が、接続された発振器の出力とスプ
リアスの少ない第1の周波数の信号とを入力してミキサ
が第2の周波数の信号を出力する。
Further, in the frequency synthesizer according to the next invention, among a plurality of oscillators that oscillate different frequencies, the oscillator switching means inputs the output of the connected oscillator and the signal of the first frequency with less spurious. And the mixer outputs a signal of the second frequency.

【0018】また、次の発明における周波数シンセサイ
ザは、周波数逓倍器がスプリアスの少ない第1の周波数
の信号を入力して第2の周波数の信号を出力する。
Further, in the frequency synthesizer of the next invention, the frequency multiplier inputs the signal of the first frequency with less spurious and outputs the signal of the second frequency.

【0019】また、次の発明における周波数シンセサイ
ザは、フィルタ選択手段が、直接デジタルシンセサイザ
が出力する第1の周波数の信号の周波数に応じて複数の
低域フィルタ中の所要の低域フィルタを直接デジタルシ
ンセサイザに接続するので、第1の周波数の信号の周波
数に応じて変化するスプリアスが所要の低域フィルタに
より除去され、スプリアスが除去された第1の周波数の
信号が基準信号として位相同期ループに入力される。
Further, in the frequency synthesizer according to the next invention, the filter selecting means directly digitalizes a required low-pass filter among a plurality of low-pass filters in accordance with the frequency of the signal of the first frequency output directly from the digital synthesizer. Since it is connected to the synthesizer, the spurious that changes according to the frequency of the signal of the first frequency is removed by the required low-pass filter, and the signal of the first frequency from which the spurious is removed is input to the phase locked loop as the reference signal. To be done.

【0020】また、次の発明における周波数シンセサイ
ザは、第1の直接デジタルシンセサイザと第2の直接デ
ジタルシンセサイザが出力する第1の周波数の信号とこ
の第1の周波数とは異なる第2の周波数の信号とをミキ
サが混合して位相同期ループに基準信号として出力す
る。
A frequency synthesizer according to the next invention is a signal of a first frequency output from the first direct digital synthesizer and a second direct digital synthesizer and a signal of a second frequency different from the first frequency. And are mixed by a mixer and output to the phase locked loop as a reference signal.

【0021】更に、次の発明における周波数シンセサイ
ザは、第1の直接デジタルシンセサイザが第1の周波数
の信号を出力し、第2の直接デジタルシンセサイザが第
1の周波数とは異なる第2の周波数の信号を出力し、位
相同期ループが、入力した第2の周波数の信号と帰還信
号とを混合したミキサの出力と入力した第1の周波数の
信号とを位相比較する位相比較器の出力を、ループフィ
ルタを介して電圧制御発振器に入力して所要の周波数の
信号を出力する。
Further, in the frequency synthesizer according to the next invention, the first direct digital synthesizer outputs a signal of the first frequency, and the second direct digital synthesizer outputs a signal of the second frequency different from the first frequency. And the phase-locked loop outputs the output of the phase comparator for phase comparison between the output of the mixer that mixes the input signal of the second frequency and the feedback signal and the input signal of the first frequency. It is input to the voltage-controlled oscillator via and outputs a signal of a required frequency.

【0022】[0022]

【実施例】【Example】

実施例1.以下、この発明の一実施例を図について説明
する。図1はこの発明の一実施例による周波数シンセサ
イザを示す構成図であり、図において1はDDS、3は
DDSの基準クロック用発振器、4aはDDS出力信号
に含まれる高調波やスプリアスを除去するフィルタ、1
2はミキサ、13はローカル用発振器、14はミキサを
通る系とミキサをバイパスする系を切り替えるスイッ
チ、10は位相同期ループである。
Embodiment 1 FIG. An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a frequency synthesizer according to an embodiment of the present invention. In the figure, 1 is a DDS, 3 is a DDS reference clock oscillator, and 4a is a filter for removing harmonics and spurious contained in a DDS output signal. 1
Reference numeral 2 is a mixer, 13 is a local oscillator, 14 is a switch for switching between a system passing through the mixer and a system bypassing the mixer, and 10 is a phase locked loop.

【0023】次に、動作を図について説明する。この発
明による周波数シンセサイザは通常はDDS1の出力信
号をフィルタ4aを通して位相同期ループ10へ周波数
frの基準信号出力する。また、位相同期ループ10の
出力周波数、すなわち周波数シンセサイザの出力信号は
N・frである。ところでDDS1の出力信号には先に
述べたようにA・fclk ±B・fout で表されるスプリ
アスが含まれるため、あるDDS1出力周波数において
はキャリアの近傍に周波数fspの低次のスプリアスが発
生する場合がある。このような低次のスプリアスはフィ
ルタ4aやループフィルタ6によっても除去する事が不
可能となりシンセサイザの出力信号に高レベルのスプリ
アスとして現れる。このような場合スイッチ14を切り
替えミキサ12を通る系を選択し位相比較器の入力にお
いて所望のfrとなるようDDS1の出力周波数を制御
する。DDS1のスプリアスはDDS1出力周波数の値
により決まるため、DDS1の出力周波数を大幅に変化
させるとかならずキャリア近傍に低次のスプリアスが発
生する。従って基準信号のfrをミキサ12を通る系に
より大きく変化し、DDS1の出力周波数に低次のスプ
リアスが含まれない範囲で周波数を変化させ、DDS1
により基準信号のfrを微調整することにより低次のス
プリアスがキャリア近くに発生しないようにする。この
ときDDS1出力信号のキャリア近傍にスプリアス発生
しないような周波数になるようあらかじめ発振器13の
周波数を選ぶ必要がある。このようにしてキャリア近傍
に発生するスプリアスの影響を避ける効果がある。
Next, the operation will be described with reference to the drawings. The frequency synthesizer according to the present invention normally outputs the output signal of DDS1 through the filter 4a to the phase locked loop 10 as the reference signal of frequency fr. The output frequency of the phase locked loop 10, that is, the output signal of the frequency synthesizer is N · fr. By the way, since the output signal of the DDS1 includes the spurious represented by A · f clk ± B · f out as described above, at a certain DDS1 output frequency, the low-order spurious of the frequency f sp is near the carrier. May occur. Such low-order spurs cannot be removed by the filter 4a or the loop filter 6 and appear as high-level spurious in the output signal of the synthesizer. In such a case, the switch 14 is switched to select a system passing through the mixer 12, and the output frequency of the DDS 1 is controlled so that the desired fr is obtained at the input of the phase comparator. Since the spurious of the DDS1 is determined by the value of the DDS1 output frequency, the spurious of low order is generated in the vicinity of the carrier without changing the output frequency of the DDS1 drastically. Therefore, the fr of the reference signal is largely changed by the system passing through the mixer 12, and the frequency is changed within a range in which the low-order spurious is not included in the output frequency of the DDS1.
Thus, the fr of the reference signal is finely adjusted so that low-order spurious is not generated near the carrier. At this time, it is necessary to select the frequency of the oscillator 13 in advance so that the spurious signal does not occur near the carrier of the DDS1 output signal. In this way, there is an effect of avoiding the influence of spurious generated near the carrier.

【0024】以上の説明ではDDS1の出力信号を周波
数変換するミキサ12のローカルとして単一の発振器1
3を使用したがこの発振器13を複数備え発振器13の
周波数を選択できるようにすることによりさらに多くの
場合のスプリアスfspの影響を避け、且つ広帯域な周波
数シンセサイザが実現できる。
In the above description, the single oscillator 1 is used as the local of the mixer 12 for frequency converting the output signal of the DDS 1.
Although 3 is used, by providing a plurality of oscillators 13 so that the frequency of the oscillator 13 can be selected, the influence of spurious f sp in many cases can be avoided and a wideband frequency synthesizer can be realized.

【0025】実施例2.図2はこの発明の周波数シンセ
サイザの他の実施例を示す構成図であり、図中、図1と
同一符号は同一又は相当部分を示す。図において、スイ
ッチ14aはDDS1の出力信号をミキサ12を通る系
とバイパスする系とに切り替え、基準信号を位相同期ル
−プ10に入力するスイッチ、14bは複数個の発振器
13a,b,cを切り替えるスイッチである。
Embodiment 2 FIG. 2 is a block diagram showing another embodiment of the frequency synthesizer of the present invention. In the figure, the same reference numerals as those in FIG. 1 designate the same or corresponding parts. In the figure, a switch 14a switches the output signal of the DDS 1 between a system passing through the mixer 12 and a system bypassing it, and inputs a reference signal into the phase synchronization loop 10, and 14b indicates a plurality of oscillators 13a, b, c. It is a switch to change.

【0026】次に動作を図について説明する。実施例1
と同様DDS1の出力信号においてキャリア近傍にスプ
リアスが発生するようなfspにおいてスイッチ14aを
切り替えることによりミキサ12を通る系に切り替え、
DDS1出力周波数がキャリア近傍にスプリアスが発生
しない周波数を選択する。このときシンセサイザの出力
周波数の数が多い場合はfspが多数発生することになり
発振器13が単体の場合はミキサ12をバイパスする系
と、ミキサ12を通る系と切り替えてもfspを避けるこ
とが不可能となる。このような場合発振器13を複数個
有しDDS1出力のキャリア近傍のスプリアスに応じて
発振器13a,b,cを切り替えることにより多チャン
ネル、広帯域化に対応できる。また発振器13を複数個
有することにより基準信号のfrが広帯域となり広帯域
周波数シンセサイザが実現できる。
Next, the operation will be described with reference to the drawings. Example 1
Similarly to the above, by switching the switch 14a at f sp such that spurious is generated in the vicinity of the carrier in the output signal of DDS1, the system passing through the mixer 12 is switched,
A frequency at which the DDS1 output frequency does not generate spurious near the carrier is selected. At this time, if the number of output frequencies of the synthesizer is large, a large number of f sp will be generated, and if the oscillator 13 is a single unit, f sp should be avoided even if the system bypassing the mixer 12 and the system passing through the mixer 12 are switched. Is impossible. In such a case, by providing a plurality of oscillators 13 and switching the oscillators 13a, 13b, 13c according to the spurious near the carrier of the DDS1 output, it is possible to cope with multi-channel and wide band. Further, by having a plurality of oscillators 13, the fr of the reference signal becomes a wide band and a wide band frequency synthesizer can be realized.

【0027】実施例3.図3はこの発明の周波数シンセ
サイザの他の実施例を示す構成図であり、図中、図1と
同一符号は同一又は相当部分を示す。図において、14
c,dは逓倍器をバイパスする系と周波数を逓倍する逓
倍器15a,bを通る系とを切り替え、基準信号を位相
同期ル−プ10に入力するスイッチである。
Embodiment 3 FIG. FIG. 3 is a block diagram showing another embodiment of the frequency synthesizer of the present invention. In the figure, the same symbols as in FIG. 1 indicate the same or corresponding parts. In the figure, 14
Reference characters c and d are switches for switching between a system bypassing the multiplier and a system passing through the multipliers 15a and 15b for multiplying the frequency, and inputting a reference signal to the phase synchronization loop 10.

【0028】次に、動作を図について説明する。先に述
べたようにDDS1の出力信号にはスプリアスが含まれ
るが出力周波数が高くなるにしたがい低次で高レベルの
スプリアスがキャリア近傍に発生する。この様な高レベ
ルのスプリアスを避けるためにはDDS1の出力周波数
を低く抑える必要があり、基準信号のfrの帯域が制限
される。図3に示すにおいてスイッチ14c,dを切り
替えることによりDDS1の出力周波数を低く抑えなが
ら基準信号を広帯域化する効果があり、広帯域な周波数
シンセサイザを実現できる。例えば、DDS1はスプリ
アスの問題で5〜10MHZの帯域しか基準信号に使え
ない場合、出力周波数によって逓倍器15aにより10
〜20HZに逓倍し、又逓倍器15bにより20〜30
HZに逓倍することにより、5〜30HZの基準信号を
低次のスプリアスの発生を避けたものとすることができ
る。
Next, the operation will be described with reference to the drawings. As described above, the output signal of the DDS 1 contains spurious signals, but as the output frequency increases, low-order and high-level spurious signals are generated near the carriers. In order to avoid such a high level spurious, the output frequency of DDS1 must be kept low, and the band of fr of the reference signal is limited. As shown in FIG. 3, by switching the switches 14c and 14d, there is an effect of widening the reference signal in a wide band while suppressing the output frequency of the DDS 1, so that a wide band frequency synthesizer can be realized. For example, when the DDS 1 can use only the band of 5 to 10 MHZ for the reference signal due to the spurious problem, the multiplier 15a can adjust the frequency to 10 depending on the output frequency.
To 20HZ, and 20 to 30 by the multiplier 15b.
By multiplying to HZ, the reference signal of 5 to 30 HZ can be made to avoid generation of low-order spurious.

【0029】実施例4.図4はこの発明の周波数シンセ
サイザの他の実施例を示す構成図であり、図中、図1と
同一符号は同一又は相当部分を示す。図において、スイ
ッチ14e,fは通過帯域周波数が違うフィルタを周波
数シンセサイザの出力周波数により切り替える。
Embodiment 4 FIG. FIG. 4 is a block diagram showing another embodiment of the frequency synthesizer of the present invention. In the figure, the same symbols as in FIG. 1 indicate the same or corresponding parts. In the figure, switches 14e and 14f switch filters having different pass band frequencies according to the output frequency of the frequency synthesizer.

【0030】次に、動作を図について説明する。DDS
1の出力信号には先に述べたようにfsp=fclk ±f
out で表されるスプリアスが含まれるが、このスプリア
はDDS1の基本出力信号と比べ位相雑音、レベルに差
はなくそれぞれ基準信号とした場合、シンセサイザ出力
においても差はみられない。また、DDS1のスプリア
スは基本波より周波数が高いものもあり、これらのスプ
リアスの通過を阻止するフィルタ4a,b,cの帯域周
波数を選択することにより基準信号のfrを広帯域化す
る効果があり広帯域周波数シンセサイザを実現できる。
Next, the operation will be described with reference to the drawings. DDS
As described above, the output signal of 1 is f sp = f clk ± f
Although spurious represented by out is included, this spurious has no difference in phase noise and level compared to the basic output signal of DDS1, and when used as reference signals, no difference is seen in the synthesizer output. In addition, some spurious signals of the DDS1 have a higher frequency than the fundamental wave, and selecting the band frequencies of the filters 4a, 4b, and 4c that prevent the passage of these spurious signals has the effect of broadening the frequency band of the reference signal fr. A frequency synthesizer can be realized.

【0031】実施例5.図5はこの発明の周波数シンセ
サイザの他の実施例を示す構成図であり、図中、図1と
同一符号は同一又は相当部分を示す。図において、1a
は第一のDDS、1bは第二のDDS、4a及び4bは
第一のDDS1a及び第二のDDS1bの出力信号に含
まれるスプリアスを除去するフィルタであり、第一のD
DS1aの出力信号をミキサ12により周波数変換し位
相同期ループ10の基準信号とする。4Cはミキサ12
の出力信号に含まれるスプリアスを除去するフィルタで
ある。
Embodiment 5 FIG. FIG. 5 is a block diagram showing another embodiment of the frequency synthesizer of the present invention. In the figure, the same symbols as in FIG. 1 indicate the same or corresponding parts. In the figure, 1a
Is a first DDS, 1b is a second DDS, 4a and 4b are filters for removing spurious contained in the output signals of the first DDS 1a and the second DDS 1b, and the first DDS
The output signal of the DS1a is frequency-converted by the mixer 12 and used as the reference signal of the phase locked loop 10. 4C is the mixer 12
Is a filter that removes spurious contained in the output signal of.

【0032】次に、動作を図について説明する。先に述
べたように第一のDDS1aの出力周波数を高くしてい
くと低次の高レベルのスプリアスがキャリア近傍に現れ
るので、第一のDDS1aの出力信号を基準信号に使用
した場合は広帯域化が難しい。したがって、図5に示し
たようにミキサ12、及び第二のDDS1bによって周
波数変換を行い両方のDDSを周波数制御することによ
り基準信号のfrを広帯域化する効果がある。この場
合、周波数を変化させても基準信号の位相は連続的に変
化するため実施例2のような場合と違って位相同期ルー
プ10において同期がはずれることが無くスムースに周
波数が切り替わる効果がある。従って、広帯域、且つ高
速な周波数シンセサイザが実現できる。
Next, the operation will be described with reference to the drawings. As described above, when the output frequency of the first DDS1a is increased, low-order high-level spurious appears in the vicinity of the carrier. Therefore, when the output signal of the first DDS1a is used as the reference signal, the bandwidth is widened. Is difficult. Therefore, as shown in FIG. 5, frequency conversion is performed by the mixer 12 and the second DDS 1b, and both DDSs are frequency-controlled, so that there is an effect of widening the frequency band of the reference signal fr. In this case, since the phase of the reference signal continuously changes even if the frequency is changed, unlike the case of the second embodiment, there is an effect that the phase lock loop 10 does not lose synchronization and the frequency is smoothly switched. Therefore, a wideband and high-speed frequency synthesizer can be realized.

【0033】実施例6.図6はこの発明の周波数シンセ
サイザの他の実施例を示す構成図であり、図中、図5と
同一符号は同一又は相当部分を示す。図において、1b
は第二のDDS、16はVCO7の出力信号を周波数変
換するミキサ、その高調波を除去するフィルタ4dであ
り、それぞれのDDS1a,1bを制御することにより
シンセサイザの出力周波数を制御する。
Embodiment 6 FIG. 6 is a block diagram showing another embodiment of the frequency synthesizer of the present invention. In the figure, the same reference numerals as those in FIG. 5 designate the same or corresponding parts. In the figure, 1b
Is a second DDS, 16 is a mixer for frequency-converting the output signal of the VCO 7, and a filter 4d for removing its harmonics. By controlling the respective DDS 1a, 1b, the output frequency of the synthesizer is controlled.

【0034】次に、動作を図について説明する。周波数
シンセサイザの出力周波数を変化させる場合、基準信号
を出力する第一のDDS1aを制御するとともに、VC
O7の出力信号を位相比較周波数まで周波数変換する系
にミキサ16、および第二のDDS1bを使い、第2の
DDS1bも制御する。位相同期ループ10aの基準信
号を第一のDDS1aから入力した場合、第一のDSS
1aの出力周波数を大きく振ると第一のDSS1aの出
力キャリア近くに低次のスプリアスが発生するので、あ
まり出力周波数を大きく振ることができない。
Next, the operation will be described with reference to the drawings. When the output frequency of the frequency synthesizer is changed, the first DDS 1a that outputs the reference signal is controlled and the VC
The mixer 16 and the second DDS 1b are used in the system that frequency-converts the output signal of O7 to the phase comparison frequency, and the second DDS 1b is also controlled. When the reference signal of the phase locked loop 10a is input from the first DDS 1a, the first DSS
When the output frequency of 1a is largely shaken, low-order spurious is generated near the output carrier of the first DSS 1a, and therefore the output frequency cannot be greatly shaken.

【0035】従って、この実施例はVC07の分周ポイ
ントにおいて周波数を変えることにより広帯域な周波数
シンセサイザを実現するものである。従来例で説明した
図7に示す周波数シンセサイザにおいて、例えば、VC
O7の分周数を100に固定してDSS1出力を10M
HZとしてDSS1の出力周波数を±5MZ振ると、こ
の周波数シンセサイザの出力は1GHZ±500MHZ
となる。ところが、VCO7の分周数を90〜110ま
で可変とすれば、DSS1の出力周波数が5MHZでV
CO7の分周波が90の場合には、周波数シンセサイザ
の出力周波数は450MHZとなり、DSS1の出力周
波数が15MHZでVCO7の分周波が110の場合に
は、周波数シンセサイザの出力周波数は1650MHZ
となり、450MHZ〜1650MHZまでの広帯域シ
ンセサイザとなる。
Therefore, this embodiment realizes a wide band frequency synthesizer by changing the frequency at the frequency dividing point of VC07. In the frequency synthesizer shown in FIG. 7 described in the conventional example, for example, VC
The frequency division number of O7 is fixed to 100 and the DSS1 output is 10M.
When the output frequency of DSS1 is changed by ± 5 MZ as HZ, the output of this frequency synthesizer is 1 GHZ ± 500 MHZ.
Becomes However, if the frequency division number of the VCO 7 is variable from 90 to 110, the output frequency of the DSS1 is 5 MHZ and V
When the CO7 sub-frequency is 90, the output frequency of the frequency synthesizer is 450 MHZ, and when the DSS1 output frequency is 15 MHZ and the VCO7 sub-frequency is 110, the frequency synthesizer output frequency is 1650 MHZ.
And becomes a wide band synthesizer from 450 MHZ to 1650 MHZ.

【0036】しかし、このような構成ではVCO7の分
周数を変えると位相がその瞬間不連続となり周波数シン
セサイザの同調速度が遅くなる。従って、図6に示すよ
うに第二のDSS16により連続的にVCO7の分周周
波数を振ることにより、位相は連続的に変化するために
位相同期ループ10aにおいても同期がはずれること無
くスムーズに切り替る。
However, in such a configuration, when the frequency division number of the VCO 7 is changed, the phase becomes instantaneously discontinuous and the tuning speed of the frequency synthesizer becomes slow. Therefore, as shown in FIG. 6, by continuously oscillating the frequency division frequency of the VCO 7 by the second DSS 16, the phase changes continuously, so that the phase-locked loop 10a can be smoothly switched without losing synchronization. .

【0037】また、第二のDDS1bの代わりに複数の
発振器を使いそれらを切り替えても良い。ただし、DD
Sを使用した場合は、シンセサイザの出力周波数を変化
させる場合位相同期ループ10aにおいて同期がはずれ
ること無くスムーズに切り替わるため高速化に有利であ
る。
Further, instead of the second DDS 1b, a plurality of oscillators may be used and switched. However, DD
When S is used, when the output frequency of the synthesizer is changed, the phase-locked loop 10a switches smoothly without losing synchronization, which is advantageous for speeding up.

【0038】[0038]

【発明の効果】以上のように、この発明によれば、周波
数シンセサイザを、直接デジタルシンセサイザが出力す
る第1の周波数の信号にスプリアスの発生が少ない周波
数範囲では、第1の周波数の信号を基準信号として位相
同期ループに入力し、第1の周波数の信号にスプリアス
が発生する周波数範囲では、基準信号切換手段により周
波数変換手段が出力する第2周波数の信号に切り換え、
基準信号として位相同期ループに入力するようにする
と、基準信号のキャリア近傍のスプリアスを低くできる
とともに、常にスプリアスレベルが小さく、広帯域な周
波数シンセサイザを提供できる効果を奏する。
As described above, according to the present invention, the frequency synthesizer uses the signal of the first frequency as a reference in a frequency range in which spurious is less likely to occur in the signal of the first frequency output directly from the digital synthesizer. In the frequency range in which spurious occurs in the signal of the first frequency as a signal input to the phase locked loop, the reference signal switching means switches to the signal of the second frequency output by the frequency converting means,
If the reference signal is input to the phase-locked loop, spurious near the carrier of the reference signal can be reduced, and the spurious level is always small, so that a wideband frequency synthesizer can be provided.

【0039】また、次の発明によれば、周波数シンセサ
イザを、発振器の出力と、スプリアスの少ない第1の周
波数の信号と発振器が発振する所定の周波数とをミキサ
が入力して第2の周波数の信号を出力するようにして
も、基準信号のキャリア近傍のスプリアスを低くできる
とともに、常にスプリアスレベルが小さく、広帯域な周
波数シンセサイザを提供できる効果を奏する。
According to another aspect of the present invention, the frequency synthesizer is configured so that the output of the oscillator, the signal of the first frequency with less spurious and the predetermined frequency at which the oscillator oscillates are input to the mixer. Even if the signal is output, the spurious near the carrier of the reference signal can be reduced, and the spurious level is always small, so that a wide-band frequency synthesizer can be provided.

【0040】また、次の発明によれば、周波数シンセサ
イザを、互いに異なる周波数を発振する複数の発振器の
内、発振器切換手段が接続した発振器の出力とスプリア
スの少ない第1の周波数の信号とを入力してミキサが第
2の周波数の信号を出力するようにしても、基準信号の
キャリア近傍のスプリアスを低くできるとともに、常に
スプリアスレベルが小さく、広帯域な周波数シンセサイ
ザを提供できる効果を奏する。
According to the next invention, the frequency synthesizer receives the output of the oscillator to which the oscillator switching means is connected among the plurality of oscillators oscillating different frequencies and the signal of the first frequency with less spurious signals. Even if the mixer outputs the signal of the second frequency, the spurious near the carrier of the reference signal can be reduced, and the spurious level is always small, so that a wide-band frequency synthesizer can be provided.

【0041】また、次の発明によれば、周波数シンセサ
イザを、周波数逓倍器がスプリアスの少ない第1の周波
数の信号と入力して第2の周波数の信号を出力するよう
にしても、基準信号のキャリア近傍のスプリアスを低く
できるとともに、常にスプリアスレベルが小さく、広帯
域な周波数シンセサイザを提供できる効果を奏する。
Further, according to the following invention, even if the frequency synthesizer inputs the signal of the first frequency with less spurious to the frequency multiplier and outputs the signal of the second frequency, The spurious near the carrier can be reduced, and the spurious level is always small, so that a wideband frequency synthesizer can be provided.

【0042】また、次の発明によれば、周波数シンセサ
イザを、フィルタ選択手段が、直接デジタルシンセサイ
ザが出力する第1の周波数の信号の周波数に応じて複数
の低域フィルタ中の所要の低域フィルタを直接デジタル
シンセサイザに接続するので、第1の周波数の信号の周
波数に応じて変化するスプリアスが所要の低域フィルタ
により除去され、スプリアスが除去された第1の周波数
の信号が基準信号として位相同期ループに入力されるよ
うになり、基準信号のキャリア近傍のスプリアスを低く
できるとともに、常にスプリアスレベルが小さく、広帯
域な周波数シンセサイザを提供できる効果を奏する。
According to the next invention, in the frequency synthesizer, the filter selection means directly selects a desired low-pass filter among the plurality of low-pass filters according to the frequency of the signal of the first frequency output from the digital synthesizer. Is directly connected to the digital synthesizer, the spurious that changes according to the frequency of the signal of the first frequency is removed by the required low-pass filter, and the signal of the first frequency from which the spurious is removed is phase-synchronized as the reference signal. Since it is input to the loop, the spurious near the carrier of the reference signal can be reduced, and the spurious level is always small, so that a wideband frequency synthesizer can be provided.

【0043】また、次の発明によれば、周波数シンセサ
イザを、第1の直接デジタルシンセサイザと第2の直接
デジタルシンセサイザが出力する第1の周波数の信号と
この第1の周波数とは異なる第2の周波数の信号とをミ
キサが混合して位相同期ループに基準信号として出力す
るようにすると、第1の周波数の信号の周波数範囲をス
プリアスの発生が少ない範囲に設定することが可能とな
り、当該周波数シンセサイザの周波数の切り換えをスイ
ッチによらず可能となるので、位相同期がはずれること
なくスムーズな周波数の切り換えができるとともに、基
準信号のキャリア近傍のスプリアスを低くでき、常にス
プリアスレベルが小さく、広帯域な周波数シンセサイザ
を提供できる効果を奏する。
Further, according to the next invention, the frequency synthesizer includes a signal of the first frequency output from the first direct digital synthesizer and a signal of the first frequency output from the second direct digital synthesizer, and a second frequency different from the first frequency. When the mixer mixes the frequency signal and outputs it to the phase-locked loop as the reference signal, it becomes possible to set the frequency range of the first frequency signal to a range in which spurious generation is small, and the frequency synthesizer concerned. Since it is possible to switch the frequency regardless of the switch, it is possible to smoothly switch the frequency without losing the phase synchronization and to reduce the spurious near the carrier of the reference signal, so that the spurious level is always small and the frequency synthesizer has a wide band. The effect of being able to provide.

【0044】更に、次の発明によれば、周波数シンセサ
イザを、第1の直接デジタルシンセサイザが第1の周波
数の信号を出力し、第2の直接デジタルシンセサイザが
第1の周波数とは異なる第2の周波数の信号を出力し、
位相同期ループが、入力された第2の周波数の信号と帰
還信号とを混合したミキサの出力と、入力された第1の
周波数の信号とを位相比較する位相比較器の出力をルー
プフィルタを介して電圧制御発振器に入力して所要の周
波数の信号を出力するようにすると、当該周波数シンセ
サイザの周波数の切り換えをスイッチや可変分周器によ
らず可能となるので、位相同期がはずれることなくスム
ーズな周波数の切り換えができるとともに、基準信号の
キャリア近傍のスプリアスを低くでき、常にスプリアス
レベルが小さく、広帯域な周波数シンセサイザを提供で
きる効果を奏する。
Further, according to the following invention, in the frequency synthesizer, the first direct digital synthesizer outputs the signal of the first frequency and the second direct digital synthesizer outputs the second frequency different from the first frequency. Output a frequency signal,
The phase-locked loop outputs the output of the mixer, which mixes the input signal of the second frequency and the feedback signal, and the output of the phase comparator, which compares the phase of the input signal of the first frequency, through a loop filter. By inputting it to the voltage controlled oscillator and outputting the signal of the required frequency, it is possible to switch the frequency of the frequency synthesizer without using a switch or variable frequency divider. There is an effect that the frequency can be switched, the spurious near the carrier of the reference signal can be reduced, the spurious level is always small, and a wideband frequency synthesizer can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の実施例1による周波数シンセサイ
ザを示すブロック図である。
FIG. 1 is a block diagram showing a frequency synthesizer according to a first embodiment of the present invention.

【図2】 この発明の実施例2による周波数シンセサイ
ザを示すブロック図である。
FIG. 2 is a block diagram showing a frequency synthesizer according to a second embodiment of the present invention.

【図3】 この発明の実施例3による周波数シンセサイ
ザを示すブロック図である。
FIG. 3 is a block diagram showing a frequency synthesizer according to a third embodiment of the present invention.

【図4】 この発明の実施例4による周波数シンセサイ
ザを示すブロック図である。
FIG. 4 is a block diagram showing a frequency synthesizer according to a fourth embodiment of the present invention.

【図5】 この発明の実施例5による周波数シンセサイ
ザを示すブロック図である。
FIG. 5 is a block diagram showing a frequency synthesizer according to a fifth embodiment of the present invention.

【図6】 この発明の実施例6による周波数シンセサイ
ザを示すブロック図である。
FIG. 6 is a block diagram showing a frequency synthesizer according to a sixth embodiment of the present invention.

【図7】 従来の構成による周波数シンセサイザを示す
ブロック図。
FIG. 7 is a block diagram showing a frequency synthesizer having a conventional configuration.

【図8】 従来及びこの発明の周波数シンセサイザに用
いられる直接デジタルシンセサイザを示すブロック図で
ある。
FIG. 8 is a block diagram showing a direct digital synthesizer used in a conventional frequency synthesizer and a frequency synthesizer of the present invention.

【図9】 従来の周波シンセサイザに用いられた直接デ
ジタルシンセサイザの出力を示すスペクトル図である。
FIG. 9 is a spectrum diagram showing an output of a direct digital synthesizer used in a conventional frequency synthesizer.

【符号の説明】 1 直接デジタルシンセサイザ、3 基準クロック用発
振器、4 フィルタ、5 位相比較器、7 電圧制御発
振器、9 分周器、10 位相同期ループ、11 周波
数シンセサイザ出力、12 ミキサ、13 発振器、1
4 スイッチ、15 逓倍器。
[Explanation of Codes] 1 direct digital synthesizer, 3 reference clock oscillator, 4 filter, 5 phase comparator, 7 voltage controlled oscillator, 9 frequency divider, 10 phase locked loop, 11 frequency synthesizer output, 12 mixer, 13 oscillator, 1
4 switches, 15 multiplier.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 周波数設定信号と基準クロックとを入力
してデジタル演算により周波数合成して第1の周波数の
信号を出力する直接デジタルシンセサイザと、前記第1
の周波数の信号を入力して第1の周波数とは異なる第2
の周波数の信号を出力する周波数変換手段と、所定の周
波数の基準信号を入力して所要の周波数の信号を出力す
る位相同期ループと、前記所定の周波数の基準信号の周
波数に応じて、前記第1の周波数の信号と前記第2の周
波数の信号とを切り換え前記所定の周波数の基準信号と
して前記位相同期ループに出力する基準信号切換手段と
を備えたことを特徴とする周波数シンセサイザ。
1. A direct digital synthesizer for inputting a frequency setting signal and a reference clock, performing frequency synthesis by digital operation and outputting a signal of a first frequency, and the first digital synthesizer.
The second frequency different from the first frequency by inputting the signal of the frequency of
Frequency conversion means for outputting a signal of a frequency, a phase-locked loop for inputting a reference signal of a predetermined frequency and outputting a signal of a required frequency, and the phase-locked loop according to the frequency of the reference signal of the predetermined frequency. A frequency synthesizer, comprising: a reference signal switching means for switching between a signal having a frequency of 1 and a signal having the second frequency and outputting the signal as the reference signal of the predetermined frequency to the phase locked loop.
【請求項2】 周波数変換手段は、所定の周波数を発振
する発振器と、第1の周波数の信号と前記発振器が発振
する所定の周波数とを入力して混合するミキサとを備え
第2の周波数の信号を出力することを特徴とする請求項
第1項に記載の周波数シンセサイザ。
2. The frequency conversion means includes an oscillator that oscillates a predetermined frequency, and a mixer that inputs and mixes a signal of the first frequency and a predetermined frequency that the oscillator oscillates. The frequency synthesizer according to claim 1, wherein the frequency synthesizer outputs a signal.
【請求項3】 周波数変換手段は、互いに異なる周波数
を発振する複数の発振器と、該複数の発振器のいずれか
が出力する周波数と第1の周波数の信号とを入力して混
合するミキサと、前記複数の発振器を切り換えて前記ミ
キサに接続する発振器切換手段とを備え第2の周波数の
信号を出力することを特徴とする請求項第1項に記載の
周波数シンセサイザ。
3. The frequency conversion means includes a plurality of oscillators that oscillate different frequencies, a mixer that inputs and mixes a frequency output from any one of the plurality of oscillators and a signal of the first frequency, 2. The frequency synthesizer according to claim 1, further comprising oscillator switching means for switching a plurality of oscillators to connect to the mixer, and outputting a signal of a second frequency.
【請求項4】 周波数変換手段を周波数逓倍器としたこ
とを特徴とする請求項第1項に記載の周波数シンセサイ
ザ。
4. The frequency synthesizer according to claim 1, wherein the frequency converting means is a frequency multiplier.
【請求項5】 周波数設定信号と基準クロックを入力し
てデジタル演算により周波数合成した第1の周波数の信
号を出力する直接デジタルシンセサイザと、所定の基準
信号を入力して所要の周波数の信号を出力する位相同期
ループと、互いに異なる特性を有する複数の低域フィル
タと、前記第1の周波数の信号の周波数に応じて前記複
数の低域フィルタ中の所要の低域フィルタを前記直接デ
ジタルシンセサイザに接続し、前記所要の低域フィルタ
の出力を前記所定の周波数の基準信号として出力するフ
ィルタ選択手段とを備えたことを特徴とする周波数シン
セサイザ。
5. A direct digital synthesizer that inputs a frequency setting signal and a reference clock and outputs a signal of a first frequency that is frequency-synthesized by digital operation, and a predetermined reference signal that is input and outputs a signal of a desired frequency. A phase-locked loop, a plurality of low-pass filters having mutually different characteristics, and a required low-pass filter among the plurality of low-pass filters connected to the direct digital synthesizer according to the frequency of the signal of the first frequency. And a filter selecting means for outputting the output of the required low-pass filter as the reference signal of the predetermined frequency.
【請求項6】 周波数設定信号と基準クロックとを入力
してデジタル演算により周波数合成した第1の周波数の
信号を出力する第1の直接デジタルシンセサイザと、前
記周波数設定信号と前記基準クロックとを入力してデジ
タル演算により周波数合成し、前記第1の周波数とは異
なる第2の周波数の信号を出力する第2の直接デジタル
シンセサイザと、基準信号を入力して所要の周波数の信
号を出力する位相同期ループと、前記第1の周波数の信
号と前記第2の周波数の信号を混合して前記所定の周波
数の基準信号を出力するミキサとを備えたことを特徴と
する周波数シンセサイザ。
6. A first direct digital synthesizer that inputs a frequency setting signal and a reference clock and outputs a signal of a first frequency that is frequency-synthesized by digital operation, and inputs the frequency setting signal and the reference clock. A second direct digital synthesizer that outputs a signal of a second frequency different from the first frequency by performing frequency synthesis by digital calculation, and phase synchronization that inputs a reference signal and outputs a signal of a required frequency. A frequency synthesizer comprising: a loop; and a mixer that mixes the signal of the first frequency and the signal of the second frequency and outputs the reference signal of the predetermined frequency.
【請求項7】 周波数設定信号と基準クロックとを入力
してデジタル演算により合成した第1の周波数の信号を
出力する第1の直接デジタルシンセサイザと、前記周波
数設定信号と前記基準クロックとを入力してデジタル演
算により合成し、前記第1の周波数とは異なる第2の周
波数の信号を出力する第2の直接デジタルシンセサイザ
と、前記第2の周波数の信号と後述する帰還信号とを混
合するミキサ、及び該ミキサの出力信号と前記第1の周
波数の信号を位相比較する位相比較器、及び該位相比較
器の出力をループフィルタを介して入力してN倍(Nは
正の数)の周波数の信号を出力する電圧制御発振器、該
電圧制御発振器の出力を1/Nに分周して前記帰還信号
を出力する分周器とを有し所要の周波数の信号を出力す
る位相同期ループとを備えたことを特徴とする周波数シ
ンセサイザ。
7. A first direct digital synthesizer for inputting a frequency setting signal and a reference clock and outputting a signal of a first frequency synthesized by digital operation; and inputting the frequency setting signal and the reference clock. A second direct digital synthesizer that outputs a signal of a second frequency different from the first frequency, and a mixer that mixes the signal of the second frequency with a feedback signal described later. And a phase comparator for phase-comparing the output signal of the mixer and the signal of the first frequency, and the output of the phase comparator is input through a loop filter to input N times (N is a positive number) frequencies. A voltage-controlled oscillator that outputs a signal, a phase-locked loop that outputs a signal of a required frequency, and a frequency divider that divides the output of the voltage-controlled oscillator into 1 / N and outputs the feedback signal, A frequency synthesizer characterized by having.
JP7172315A 1995-07-07 1995-07-07 Frequency synthesizer Pending JPH0923158A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7172315A JPH0923158A (en) 1995-07-07 1995-07-07 Frequency synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7172315A JPH0923158A (en) 1995-07-07 1995-07-07 Frequency synthesizer

Publications (1)

Publication Number Publication Date
JPH0923158A true JPH0923158A (en) 1997-01-21

Family

ID=15939644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7172315A Pending JPH0923158A (en) 1995-07-07 1995-07-07 Frequency synthesizer

Country Status (1)

Country Link
JP (1) JPH0923158A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002271143A (en) * 2001-03-02 2002-09-20 Samsung Electronics Co Ltd Frequency synthesizer
DE102005049578A1 (en) * 2005-10-17 2007-04-19 Rohde & Schwarz Gmbh & Co. Kg Signal generator with direct-feed DDS signal source
JP2007525853A (en) * 2003-12-11 2007-09-06 マーキュリー・コンピューター・システムズ・インコーポレイテッド Wideband direct digital synthesizer
CN100372229C (en) * 1997-09-12 2008-02-27 松下电器产业株式会社 Integrated Circuits for High Frequency Devices
FR2936621A1 (en) * 2008-09-30 2010-04-02 Thales Sa HIGH-RESOLUTION DIGITAL-TYPE FREQUENCY SYNTHESIZER AND LARGE SPECTRAL PURITY
JP2010523012A (en) * 2007-11-28 2010-07-08 ビ−エイイ− システムズ パブリック リミテッド カンパニ− Variable filter
JP2010524406A (en) * 2007-04-12 2010-07-15 テラダイン、 インコーポレイテッド Cost effective low noise single loop synthesizer
JP2011166684A (en) * 2010-02-15 2011-08-25 Mitsubishi Electric Corp Reference frequency signal source
JP2011172071A (en) * 2010-02-19 2011-09-01 Nippon Dempa Kogyo Co Ltd Pll circuit
JP2015527826A (en) * 2012-07-23 2015-09-17 アソシエイテッド ユニバーシティーズ,インコーポレイテッド Synthesizer method using variable frequency combline and frequency toggling
JP2017005550A (en) * 2015-06-12 2017-01-05 三菱電機株式会社 Signal generator
CN115085818A (en) * 2022-06-10 2022-09-20 中国科学院精密测量科学与技术创新研究院 Zero-harmonic broadband adjustable-output radio frequency signal source for laser modulation

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100372229C (en) * 1997-09-12 2008-02-27 松下电器产业株式会社 Integrated Circuits for High Frequency Devices
JP2002271143A (en) * 2001-03-02 2002-09-20 Samsung Electronics Co Ltd Frequency synthesizer
JP2007525853A (en) * 2003-12-11 2007-09-06 マーキュリー・コンピューター・システムズ・インコーポレイテッド Wideband direct digital synthesizer
US8044725B2 (en) 2005-10-17 2011-10-25 Rohde & Schwarz Gmbh & Co. Kg Signal generator with directly-extractable DDS signal source
DE102005049578A1 (en) * 2005-10-17 2007-04-19 Rohde & Schwarz Gmbh & Co. Kg Signal generator with direct-feed DDS signal source
JP2010524406A (en) * 2007-04-12 2010-07-15 テラダイン、 インコーポレイテッド Cost effective low noise single loop synthesizer
JP2010523012A (en) * 2007-11-28 2010-07-08 ビ−エイイ− システムズ パブリック リミテッド カンパニ− Variable filter
FR2936621A1 (en) * 2008-09-30 2010-04-02 Thales Sa HIGH-RESOLUTION DIGITAL-TYPE FREQUENCY SYNTHESIZER AND LARGE SPECTRAL PURITY
JP2011166684A (en) * 2010-02-15 2011-08-25 Mitsubishi Electric Corp Reference frequency signal source
JP2011172071A (en) * 2010-02-19 2011-09-01 Nippon Dempa Kogyo Co Ltd Pll circuit
US8125255B2 (en) 2010-02-19 2012-02-28 Nihon Dempa Kogyo Co., Ltd PLL circuit
JP2015527826A (en) * 2012-07-23 2015-09-17 アソシエイテッド ユニバーシティーズ,インコーポレイテッド Synthesizer method using variable frequency combline and frequency toggling
JP2017005550A (en) * 2015-06-12 2017-01-05 三菱電機株式会社 Signal generator
CN115085818A (en) * 2022-06-10 2022-09-20 中国科学院精密测量科学与技术创新研究院 Zero-harmonic broadband adjustable-output radio frequency signal source for laser modulation
CN115085818B (en) * 2022-06-10 2024-02-09 中国科学院精密测量科学与技术创新研究院 Zero harmonic broadband adjustable output radio frequency signal source for laser modulation

Similar Documents

Publication Publication Date Title
JP2526847B2 (en) Digital wireless telephone
JP2861542B2 (en) Phase locked loop synthesizer
JP3317837B2 (en) PLL circuit
JPH0923158A (en) Frequency synthesizer
US6040738A (en) Direct conversion receiver using single reference clock signal
US5673007A (en) Frequency synthesizer having PLL receiving filtered output of DDS
JPH08256058A (en) Signal generator
JP2002141797A (en) Frequency synthesizer
EP0881775A1 (en) A clock generator
JP2002076889A (en) Frequency synthesizer
JPH0832350A (en) Frequency synthesizer
JP6428498B2 (en) Signal generator
KR20060128124A (en) Wideband frequency synthesizer
KR0175535B1 (en) Direct Digital Frequency Synthesizer with Parallel Structure
JP2001237700A (en) Phase-locked loop circuit
JP2002151960A (en) Pll circuit
JP2002057577A (en) PLL frequency synthesizer
JP3248453B2 (en) Oscillator
JP2940220B2 (en) FSK modulator
JPH05122066A (en) Frequency synthesizer
JPH08307255A (en) Phase synchronization oscillator
JPH09148928A (en) Frequency synthesizer
JPH08204554A (en) Phase synchronizing oscillation circuit for direct digital synthesizer
JPH11330962A (en) Pll synthesizing oscillator
JPH10224218A (en) Signal generator