JPH09230375A - Liquid crystal panel - Google Patents
Liquid crystal panelInfo
- Publication number
- JPH09230375A JPH09230375A JP3517896A JP3517896A JPH09230375A JP H09230375 A JPH09230375 A JP H09230375A JP 3517896 A JP3517896 A JP 3517896A JP 3517896 A JP3517896 A JP 3517896A JP H09230375 A JPH09230375 A JP H09230375A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- reflection
- electrodes
- crystal panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、画像表示装置に採
用される液晶パネルに係り、特に、マトリクス状に配設
したそれぞれ複数のMOSトランジスタ及び反射電極を
備えてなる反射型液晶パネルに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal panel used in an image display device, and more particularly to a reflection type liquid crystal panel having a plurality of MOS transistors and reflection electrodes arranged in a matrix.
【0002】[0002]
【従来の技術】従来、この種の反射型液晶パネルは、両
電極基板の間に液晶を封入して構成されている。ここ
で、一方の電極基板は、半導体基板の内表面にマトリク
ス状の複数のMOSトランジスタ、層間絶縁膜及びマト
リクス状の複数の反射電極を順次形成して構成されてい
る。2. Description of the Related Art Conventionally, this type of reflection type liquid crystal panel is constructed by enclosing a liquid crystal between both electrode substrates. Here, one of the electrode substrates is formed by sequentially forming a plurality of matrix-shaped MOS transistors, an interlayer insulating film, and a plurality of matrix-shaped reflective electrodes on the inner surface of the semiconductor substrate.
【0003】そして、この反射型液晶パネルによる表示
は、他方の電極基板から液晶を通り入射する光を各反射
電極で反射することによりなされる。The display by the reflection type liquid crystal panel is performed by reflecting the light incident from the other electrode substrate through the liquid crystal by each reflection electrode.
【0004】[0004]
【発明が解決しようとする課題】ところで、このような
液晶パネルでは、各反射電極を上述のごとくマトリクス
状に形成するため、各反射電極のうち互いに隣り合う両
反射電極の間には、必然的に間隙が形成される。このた
め、他方の電極基板から液晶パネル内に入射した光が、
両反射電極間の間隙を通して漏洩し層間絶縁膜を通りM
OSトランジスタまで到達してしまう。By the way, in such a liquid crystal panel, since the reflective electrodes are formed in a matrix as described above, it is inevitable that the reflective electrodes are adjacent to each other. A gap is formed in the. Therefore, the light incident on the liquid crystal panel from the other electrode substrate is
Leakage through the gap between both reflective electrodes and through the interlayer insulating film
It reaches the OS transistor.
【0005】従って、MOSトランジスタが、その上記
漏洩光に対する光導電効果により、リーク電流を発生す
る。その結果、このリーク電流が、液晶に対する印加電
圧を変動させて、液晶パネルの表示コントラストの低下
やフリッカの発生の原因となり、表示品質を低下させ
る。これに対しては、特開昭57−20778号公報に
て開示されているように、層間絶縁膜を、両絶縁膜の間
に金属遮光膜を挟むことにより形成して、隣り合う両反
射電極の間の間隙を通りMOSトランジスタ側に漏洩し
ようとする光を金属遮光膜により遮断しようとしたもの
がある。Therefore, the MOS transistor generates a leak current due to the photoconductive effect of the leaked light. As a result, the leak current changes the voltage applied to the liquid crystal, which causes a decrease in display contrast of the liquid crystal panel and the occurrence of flicker, which deteriorates the display quality. To solve this, as disclosed in Japanese Patent Laid-Open No. 57-20778, an interlayer insulating film is formed by sandwiching a metal light-shielding film between both insulating films, and the two reflective electrodes adjacent to each other are formed. There is an attempt to block light leaking to the MOS transistor side through the gap between them by a metal light shielding film.
【0006】しかしながら、この公報のように、層間絶
縁膜中に金属遮光膜を設ける構造では、この金属遮光膜
を反射電極及びMOSトランジスタの双方、即ち、反射
電極及びMOSトランジスタを接続する層間絶縁膜中の
ビアホールから電気的に絶縁する必要がある。このた
め、ビアホールの周囲には、金属遮光膜の存在しない領
域、即ち、ビアホールと金属遮光膜との非接触領域が形
成される。However, as in this publication, in the structure in which the metal light-shielding film is provided in the interlayer insulating film, this metal light-shielding film is used for both the reflective electrode and the MOS transistor, that is, the interlayer insulating film for connecting the reflective electrode and the MOS transistor. It must be electrically isolated from the via hole inside. Therefore, a region where the metal light shielding film does not exist, that is, a non-contact region between the via hole and the metal light shielding film is formed around the via hole.
【0007】従って、上述のごとく液晶パネルに入射し
た光が、上記非接触領域を通り漏洩しMOSトランジス
タに到達するので、上記公報によっても、MOSトラン
ジスタへの漏洩光を遮断することはできない。そこで、
本発明は、以上のようなことに対処するため、反射電極
構造に工夫を凝らすことにより、MOSトランジスタに
対する確実な遮光構造を有する反射型液晶パネルを提供
することを目的とする。Therefore, as described above, the light incident on the liquid crystal panel leaks through the non-contact region and reaches the MOS transistor. Therefore, the above publication cannot block the light leaking to the MOS transistor. Therefore,
SUMMARY OF THE INVENTION It is an object of the present invention to provide a reflective liquid crystal panel having a reliable light shielding structure for MOS transistors by devising a reflective electrode structure in order to deal with the above problems.
【0008】[0008]
【課題を解決するための手段】上記目的を達成するた
め、請求項1乃至7に記載の発明によれば、反射型液晶
パネルのマトリクス状の複数の反射電極のうち互いに隣
り合う各両反射電極の間に形成される間隙が、この間隙
への漏洩光に回折を起こさせる幅を有している。また、
これら各反射電極が、それぞれ、可視光に対し大きな吸
収係数を有する低反射率の材料で層間絶縁膜上に形成さ
れて各MOSトランジスタに当該層間絶縁膜を通し接続
してなる各低反射電極と、これら各低反射電極に液晶側
から高反射率の材料で形成された各高反射電極とを具備
する。In order to achieve the above object, according to the invention described in any one of claims 1 to 7, of the plurality of reflective electrodes arranged in a matrix of the reflective liquid crystal panel, both reflective electrodes adjacent to each other. The gap formed between the two has a width that causes diffraction of light leaking into the gap. Also,
Each of these reflective electrodes is formed on the interlayer insulating film with a material having a low reflectance having a large absorption coefficient for visible light and is connected to each MOS transistor through the interlayer insulating film. The low-reflection electrodes are provided with high-reflection electrodes made of a material having a high reflectance from the liquid crystal side.
【0009】これにより、各反射電極間の間隙に光が漏
洩しても、この光が、当該間隙内で回折し、この間隙の
側壁を構成する低反射電極の側壁部にて吸収される。そ
の結果、上記漏洩光は、上記間隙及び層間絶縁膜を通り
MOSトランジスタに到達することなく、確実にMOS
トランジスタから遮断される。よって、MOSトランジ
スタにリーク電流が発生することがない。As a result, even if light leaks into the gap between the reflective electrodes, the light is diffracted in the gap and is absorbed by the side wall portion of the low reflection electrode forming the side wall of the gap. As a result, the leaked light does not reach the MOS transistor without passing through the gap and the inter-layer insulating film, and the leak light is reliably transmitted to the MOS transistor.
It is cut off from the transistor. Therefore, no leak current is generated in the MOS transistor.
【0010】ここで、請求項7に記載の発明によれば、
互いに対応する各一対の低反射電極及び高反射電極の間
に、高融点金属からなるバリア層が形成されている。こ
れにより、低反射電極及び高反射電極の間の熱による相
互拡散がバリア層により阻止されるので、高反射電極の
反射率が低下することもない。Here, according to the invention of claim 7,
A barrier layer made of a refractory metal is formed between each pair of low-reflecting electrodes and high-reflecting electrodes corresponding to each other. As a result, mutual diffusion between the low-reflection electrode and the high-reflection electrode due to heat is blocked by the barrier layer, so that the reflectance of the high-reflection electrode does not decrease.
【0011】[0011]
【発明の実施の形態】以下、本発明の第1実施の形態を
図1乃至図7に基づき説明する。図1は、本発明を適用
した画像表示装置の概略構成を示している。この画像表
示装置は、光源10からの光を凹面反射鏡20により平
行光に変換し、この平行光を反射型液晶パネルPにより
反射して、この反射光を集光レンズ30、シュリーレン
絞り板40の絞り孔41及び投影レンズ50を通しスク
リーンS上に投影画像として投影する。BEST MODE FOR CARRYING OUT THE INVENTION A first embodiment of the present invention will be described below with reference to FIGS. FIG. 1 shows a schematic configuration of an image display device to which the present invention is applied. In this image display device, the light from the light source 10 is converted into parallel light by the concave reflecting mirror 20, the parallel light is reflected by the reflective liquid crystal panel P, and the reflected light is collected by the condenser lens 30 and the Schlieren diaphragm plate 40. The image is projected as a projection image on the screen S through the diaphragm hole 41 and the projection lens 50.
【0012】液晶パネルPは、互いに対向する下側電極
基板P1及び上側電極基板P2の間に高分子分散液晶P
3を図示しない多数のスペーサと共に介装するようにし
て、以下のように製造されている(図1乃至図7参
照)。まず、電極基板P1の製造工程について説明す
る。シリコン等からなる半導体基板60の内表面61
(以下、一主面61という)上に、図2にて示すごと
く、チャンネルストップ領域70a乃至70cを形成す
る。ついで、これら各チャンネルストップ領域70a乃
至70c上に、局所酸化膜80a乃至80cをそれぞれ
形成する。The liquid crystal panel P includes a polymer dispersed liquid crystal P between a lower electrode substrate P1 and an upper electrode substrate P2 which face each other.
3 is inserted together with a large number of spacers (not shown), and is manufactured as follows (see FIGS. 1 to 7). First, the manufacturing process of the electrode substrate P1 will be described. Inner surface 61 of semiconductor substrate 60 made of silicon or the like
Channel stop regions 70a to 70c are formed on (hereinafter, referred to as one main surface 61) as shown in FIG. Then, local oxide films 80a to 80c are formed on the channel stop regions 70a to 70c, respectively.
【0013】然る後、両局所酸化膜80a、80bの間
においてゲート酸化膜90aを半導体基板60の一主面
61上に形成し、かつ、ゲート引回し配線100(以
下、走査線100という)を局所酸化膜80c上に形成
する。このように走査線100を形成した後、絶縁膜1
20を、ゲート電極90b及び保持容量用電極110と
共に、局所酸化膜80a乃至80c、ゲート酸化膜90
a及び走査線100上に形成する。ここで、ゲート電極
90bは、両局所酸化膜80a、80bの間に位置し、
保持容量用電極110は、両局所酸化膜80b、80b
の間に位置する。After that, a gate oxide film 90a is formed on the main surface 61 of the semiconductor substrate 60 between the local oxide films 80a and 80b, and the gate routing wiring 100 (hereinafter referred to as the scanning line 100) is formed. Are formed on the local oxide film 80c. After forming the scanning line 100 in this way, the insulating film 1 is formed.
20 together with the gate electrode 90b and the storage capacitor electrode 110 together with the local oxide films 80a to 80c and the gate oxide film 90.
a on the scanning line 100. Here, the gate electrode 90b is located between the two local oxide films 80a and 80b,
The storage capacitor electrode 110 includes both local oxide films 80b and 80b.
Located between.
【0014】但し、絶縁膜120を形成する前に、低濃
度のソース領域90c及びドレイン領域90dを、両局
所酸化膜80a、80bの間にて、半導体基板60の一
主面61上に形成しておく。また、これらソース領域9
0c及びドレイン領域90dの各特定領域に、電極との
コンタクトのための高濃度のn領域を形成する。ここ
で、ゲート酸化膜90a、ゲート電極90b、ソース領
域90c及びドレイン領域90dが後述する一反射電極
HのためのMOSトランジスタを構成する。However, before forming the insulating film 120, a low concentration source region 90c and a drain region 90d are formed on the main surface 61 of the semiconductor substrate 60 between the local oxide films 80a and 80b. Keep it. In addition, these source regions 9
A high-concentration n region for contact with an electrode is formed in each specific region of 0c and the drain region 90d. Here, the gate oxide film 90a, the gate electrode 90b, the source region 90c, and the drain region 90d form a MOS transistor for one reflective electrode H described later.
【0015】なお、高分子分散液晶P3が5V程度の十
分低い電圧で駆動される場合は、MOSトランジスタに
は高耐圧が要求されないため、ソース領域90c及びド
レイン領域90dは廃止してもよい。上述のように絶縁
膜120を形成した後、フォトレジスト処理のもと所定
のマスクパターンエッチング処理を施して、ソース領域
90c、ドレイン領域90d及び保持容量用電極110
上の各一部にそれぞれ対応する絶縁膜120の各部に各
開口部121乃至122を形成する。When the polymer-dispersed liquid crystal P3 is driven at a sufficiently low voltage of about 5 V, the MOS transistor is not required to have a high breakdown voltage, and therefore the source region 90c and the drain region 90d may be omitted. After forming the insulating film 120 as described above, a predetermined mask pattern etching process is performed under a photoresist process to perform the source region 90c, the drain region 90d, and the storage capacitor electrode 110.
The openings 121 to 122 are formed in the respective portions of the insulating film 120 corresponding to the respective upper portions.
【0016】ついで、絶縁膜120上に、AlSiによ
る配線層130を形成する。然る後、この配線層130
に、フォトレジスト処理のもと所定のマスクパターンエ
ッチング処理を施して、ソース配線131(以下、信号
線131という)、及びドレイン電極を兼ねる保持容量
用電極に対する配線132を形成する。次に、これら両
配線に450℃程度の熱処理を施した後、当該信号線1
31、配線132及び絶縁膜130上に層間絶縁膜14
0を形成する。Next, the wiring layer 130 made of AlSi is formed on the insulating film 120. After that, this wiring layer 130
Then, a predetermined mask pattern etching process is performed under a photoresist process to form a source line 131 (hereinafter referred to as a signal line 131) and a line 132 for a storage capacitor electrode which also serves as a drain electrode. Next, after heat-treating these wirings at about 450 ° C., the signal line 1
31, the wiring 132 and the insulating film 130 on the interlayer insulating film 14
Form 0.
【0017】そして、この層間絶縁膜140のドレイン
電極132に対応する一部領域を除去して開口部141
を形成した後、後述する高融点金属層150b及び高反
射層150cと共に反射電極層150を構成する低反射
層150aを、酸化クロム、チタン或いはリシリコン等
の低反射率で可視光に対する吸収率の高い材料により、
層間絶縁膜140上に形成する。このとき、低反射層1
50aは、開口部141内にも形成されるので、低反射
層150aは、開口部141を通してドレイン電極13
2に接続される。Then, a part of the interlayer insulating film 140 corresponding to the drain electrode 132 is removed to open the opening 141.
Then, the low-reflectivity layer 150a that forms the reflective electrode layer 150 together with the refractory metal layer 150b and the high-reflectance layer 150c described later is formed with a low reflectance of chromium oxide, titanium, or silicon, and a high absorption rate for visible light. Depending on the material
It is formed on the interlayer insulating film 140. At this time, the low reflection layer 1
Since 50a is also formed in the opening 141, the low reflection layer 150a is formed in the drain electrode 13 through the opening 141.
2 is connected.
【0018】ここで用いる材料は、ソース領域、ドレイ
ン領域のシリコンと整流性のない接触が得られれば、直
列抵抗は高くても構わない。また、反射電極層の面は、
光学的に平坦であることが望ましいが、反射電極層の形
成後の表面は、反射電極層の下に形成されているMOS
トランジスタ、保持容量、配線等による1μm内外の多
数の段差が存在する。The material used here may have a high series resistance as long as contact with the silicon in the source region and the drain region can be obtained without rectification. The surface of the reflective electrode layer is
It is desirable that the surface is optically flat, but the surface after the formation of the reflective electrode layer is the MOS formed under the reflective electrode layer.
There are a large number of steps inside and outside 1 μm due to transistors, storage capacitors, wirings, and the like.
【0019】そこで、反射電極層面の平坦性を保つため
に、本実施の形態では、反射電極層の低反射層150a
の表面に、図4にて示すように、1.0μm乃至2.0
μm程度の化学機械研磨(CMP)処理を施して低反射
層150aの表面の1μm程度の段差を平坦化した。な
お、後述する両反射電極の間の間隙をなるべく深く形成
するのが望ましいので、CMPによる低反射層150a
の膜減りを見越して、反射電極層となる酸化クロムやチ
タン等は、電子ビーム蒸着やスパッタ等の方法により、
4μm乃至5μm程度に厚く形成することが望ましい。Therefore, in order to maintain the flatness of the reflective electrode layer surface, in this embodiment, the low reflective layer 150a of the reflective electrode layer is used.
As shown in FIG. 4, 1.0 μm to 2.0 μm
A chemical mechanical polishing (CMP) process of about μm was performed to flatten a step of about 1 μm on the surface of the low reflection layer 150a. Since it is desirable to form a gap between both reflection electrodes described later as deep as possible, the low reflection layer 150a formed by CMP.
In anticipation of the decrease in the film thickness, chromium oxide, titanium, etc., which will become the reflective electrode layer, can be formed by a method such as electron beam evaporation or sputtering.
It is desirable to form it to a thickness of about 4 μm to 5 μm.
【0020】次に、図4にて示すごとく、低反射層15
0aの表面に、チタン、モリブテン等の高融点金属層1
50bをバリア層として約100nmにて形成する。そ
して、図5にて示すように、反射電極層の最外表面を構
成する高反射層150cを、アルミニウム、銀或いは誘
電体多層膜鏡等の高反射材料により、1μm程度にて、
高融点金属層150bの表面に形成する。 これによ
り、高反射層150cと低反射層150aとがその後の
プロセスの熱処理の際に相互拡散を起こして、高反射層
150cの反射率が低下するのを防止できる。Next, as shown in FIG. 4, the low reflection layer 15 is formed.
Layer of refractory metal such as titanium or molybdenum on the surface of 0a
50b is formed as a barrier layer with a thickness of about 100 nm. Then, as shown in FIG. 5, the highly reflective layer 150c constituting the outermost surface of the reflective electrode layer is made of a highly reflective material such as aluminum, silver or a dielectric multilayer film mirror at a thickness of about 1 μm.
It is formed on the surface of the refractory metal layer 150b. Accordingly, it is possible to prevent the high reflection layer 150c and the low reflection layer 150a from interdiffusing during the heat treatment of the subsequent process, thereby preventing the reflectance of the high reflection layer 150c from decreasing.
【0021】なお、低反射層150aを高融点金属で形
成する場合には、高融点金属層150bを採用すること
なく、高反射層150cを、低反射層150aの表面に
直接形成する。次に、反射電極層150にg線及びi線
を用いたホトリソグラフィ及びドライエッチング等の異
方性エッチング処理を施し、図5にて示すごとく、マト
リクス状の複数の反射電極Hを区画形成する。このこと
は、上記MOSトランジスタは、各反射電極Hにそれぞ
れ対応して、マトリクス状に複数形成されていることを
意味する。When the low reflection layer 150a is formed of a high melting point metal, the high reflection layer 150c is directly formed on the surface of the low reflection layer 150a without using the high melting point metal layer 150b. Next, the reflective electrode layer 150 is subjected to anisotropic etching treatment such as photolithography using g-line and i-line and dry etching to form a plurality of matrix-shaped reflective electrodes H as shown in FIG. . This means that a plurality of the MOS transistors are formed in a matrix corresponding to each reflection electrode H.
【0022】このとき、低反射層150a、高融点金属
層150b及び高反射層150cが、それぞれ、各低反
射電極Ha、各高融点金属部Hb及び各高反射電極Hc
に区画形成される。また、互いに対応する低反射電極H
a、高融点金属部Hb及び高反射電極Hcごとに反射電
極Hを構成する。ここで、複数の反射電極Hの隣り合う
両反射電極の間には、1μm以下の幅の間隙Gが、高反
射層150c、高融点金属層150b及び低反射層15
0aの全体に亘り一度に形成される。At this time, the low-reflection layer 150a, the high-melting-point metal layer 150b and the high-reflection layer 150c respectively have a low-reflection electrode Ha, a high-melting-point metal portion Hb and a high-reflection electrode Hc.
Is formed into compartments. In addition, low reflection electrodes H corresponding to each other
The reflective electrode H is formed for each of the high melting point metal portion Hb and the high reflective electrode Hc. Here, a gap G having a width of 1 μm or less is provided between the adjacent reflective electrodes of the plurality of reflective electrodes H, and the high reflective layer 150c, the high melting point metal layer 150b, and the low reflective layer 15 are provided.
It is formed all over 0a at once.
【0023】ここで、間隙Gの幅を1μm以下とした
が、これに限らず、間隙Gへの漏洩光がこの間隙G内で
回折を起こす程度の値であれば、間隙Gの幅を適宜変更
してよい。また、間隙Gの深さ、即ち、反射電極層15
0の全体の厚さは、上記漏洩光の回折をより一層効果的
に生じさせるために、1μm以上とするのが望ましい。
また、上述のように、低反射層150a、高融点金属層
150b及び高反射層150cを同様の製造工程で形成
して反射電極層150とし、この反射電極層150の三
層に亘り上述のごとく一度に溝Gを形成して各反射電極
Hを区画形成するので、これら反射電極の形成が簡易な
製造工程により容易に行える。Here, the width of the gap G is set to 1 μm or less. However, the width of the gap G is not limited to this, and the width of the gap G may be set to an appropriate value as long as light leaking into the gap G causes diffraction within the gap G. You may change. The depth of the gap G, that is, the reflective electrode layer 15
The total thickness of 0 is preferably 1 μm or more in order to more effectively cause the diffraction of the leaked light.
Further, as described above, the low reflection layer 150a, the high melting point metal layer 150b, and the high reflection layer 150c are formed in the same manufacturing process to form the reflection electrode layer 150, and three layers of the reflection electrode layer 150 are formed as described above. Since the grooves G are formed at one time to partition the reflective electrodes H, the reflective electrodes can be easily formed by a simple manufacturing process.
【0024】次に、上記反射電極層150の成膜形成及
びパターニングの際の電子線やプラズマによりMOSト
ランジスタのゲート酸化膜90aに生じたダメージを除
去するために、450℃程度の熱処理を施す。ここで、
高反射層150cの下には高融点金属層150bが存在
するので、450℃程度の熱処理では、高反射層150
cを形成する光反射材料が、低反射層150aを形成す
る低反射材料と相互拡散を起こすこともない。このた
め、反射電極層の表面の反射率、即ち、高反射層150
cの反射率が低下することもない。Next, heat treatment is performed at about 450.degree. C. in order to remove damage caused to the gate oxide film 90a of the MOS transistor by the electron beam or plasma during the film formation and patterning of the reflective electrode layer 150. here,
Since the refractory metal layer 150b exists below the high reflection layer 150c, the high reflection layer 150b is not formed by heat treatment at about 450 ° C.
The light-reflecting material forming c does not cause mutual diffusion with the low-reflecting material forming the low-reflecting layer 150a. Therefore, the reflectance of the surface of the reflective electrode layer, that is, the high reflective layer 150.
The reflectance of c does not decrease.
【0025】以上のような工程を経て、液晶パネルPの
電極基板P1の形成が完了する。次に、図6にて示すご
とく、ガラス基板160の内表面にITO等により一枚
の透明電極170を形成して、電極基板P2を形成す
る。ついで、透明電極170がマトリクス状の各反射電
極Hに対向するように、電極基板P1に電極基板P2を
スペーサを介し対向させ、これら両電極基板P1、P2
の間に、高分子分散液晶P3を形成するための液晶及び
プレポリマとの均一溶媒を注入する。そして、電極基板
P1を通しその外表面から紫外線を照射することによ
り、プレポリマの均一溶媒を重合させ、高分子分散液晶
P3として形成する。Through the above steps, formation of the electrode substrate P1 of the liquid crystal panel P is completed. Next, as shown in FIG. 6, one transparent electrode 170 is formed of ITO or the like on the inner surface of the glass substrate 160 to form an electrode substrate P2. Then, the electrode substrate P2 is opposed to the electrode substrate P1 through a spacer so that the transparent electrode 170 faces each of the matrix-shaped reflective electrodes H, and both electrode substrates P1 and P2 are arranged.
In the meantime, a uniform solvent for the liquid crystal and the prepolymer for forming the polymer dispersed liquid crystal P3 is injected. Then, the uniform solvent of the prepolymer is polymerized by irradiating the outer surface of the electrode substrate P1 with ultraviolet rays to form a polymer dispersed liquid crystal P3.
【0026】これにより、図6にて示す断面及び図7に
て示す平面を有する液晶パネルPの製造が完了する。な
お、図7は、電極基板P1の平面構造を理解し易くする
ため、電極基板P1の内部に位置する構成素子を実線で
示してある。このようにして製造した液晶パネルによれ
ば、上述のごとく、間隙Gの幅が1μm以下、或いは光
の回折を起こし得る程度の値に形成されることにより、
間隙G内に漏洩する光は、この間隙G内で回折し、間隙
Gの側壁を構成する低反射層150aの側壁部により吸
収されて減衰する。As a result, the manufacture of the liquid crystal panel P having the cross section shown in FIG. 6 and the plane shown in FIG. 7 is completed. Note that, in FIG. 7, in order to facilitate understanding of the planar structure of the electrode substrate P1, constituent elements located inside the electrode substrate P1 are indicated by solid lines. According to the liquid crystal panel manufactured in this manner, as described above, the width of the gap G is 1 μm or less, or is formed to a value that can cause light diffraction,
The light leaking into the gap G is diffracted in the gap G, and is absorbed and attenuated by the side wall portion of the low reflection layer 150a forming the side wall of the gap G.
【0027】このため、間隙G内への漏洩光は、層間絶
縁膜140を通りMOSトランジスタ側に到達すること
なく、間隙GによりMOSトランジスタから確実に遮断
され得る。その結果、MOSトランジスタが光電効果に
よりリーク電流を生ずることがなく、表示品質の良好な
反射型液晶パネルを提供できる。この場合、間隙Gの深
さを上述のように1μm以上とすることにより、上記漏
洩光の回折をより一層効果的に発生させ得るので、MO
Sトランジスタに対する漏洩光の遮断効果をさらに向上
させ得る。Therefore, the leaked light into the gap G can be reliably cut off from the MOS transistor by the gap G without reaching the MOS transistor side through the interlayer insulating film 140. As a result, the MOS transistor does not generate a leak current due to the photoelectric effect, and it is possible to provide a reflective liquid crystal panel with good display quality. In this case, by setting the depth of the gap G to 1 μm or more as described above, it is possible to more effectively generate the diffraction of the leaked light.
It is possible to further improve the leakage light blocking effect on the S-transistor.
【0028】なお、間隙Gの幅が狭く深くても、間隙G
内にも高分子分散液晶の高分子が充填されているため、
経時変化による間隙の側壁での反射電極同士の短絡が生
ずることもない。図8は、上記実施の形態の第1変形例
の要部を示している。この第1変形例では、上記実施の
形態にて述べたように低反射層150aの表面にCMP
を施すのではなく、高反射層150cの表面にCMPを
施して平坦化するように変更されている。Even if the width of the gap G is narrow and deep, the gap G
Because the polymer of polymer dispersed liquid crystal is filled in the inside,
Short-circuiting between the reflective electrodes on the side wall of the gap due to aging does not occur. FIG. 8 shows the main parts of the first modification of the above embodiment. In the first modified example, as described in the above embodiment, CMP is performed on the surface of the low reflection layer 150a.
Instead of performing CMP, the surface of the high reflection layer 150c is modified by CMP to be planarized.
【0029】このようにCMPを反射電極層150の形
成工程の最後に行うことで、低反射層150a、高融点
金属層150b及び高反射層150cを連続的に形成で
きる。従って、反射電極層150の製造工程が簡易にな
る。その他の構成及び作用効果は上記実施の形態と同様
である。図9は、上記実施の形態の第2変形例の要部を
示している。By thus performing CMP at the end of the step of forming the reflective electrode layer 150, the low reflective layer 150a, the refractory metal layer 150b and the high reflective layer 150c can be continuously formed. Therefore, the manufacturing process of the reflective electrode layer 150 is simplified. Other configurations and operational effects are similar to those of the above embodiment. FIG. 9 shows the main parts of the second modification of the above embodiment.
【0030】上記実施の形態或いは第1変形例では、反
射電極層150の低反射層150a或いは光反射層15
0cの表面をCMP処理を施しているのみ故、層間絶縁
膜140の表面には、間隙Gのソース線131と交差し
ている部分(図9(b)参照)と、交差していない部分
との間で、段差を生ずる。このため、間隙Gのソース線
131との交差部分において、間隙Gの深さが、間隙G
のソース線131との交差しない部分よりも浅くなる。
従って、間隙Gのソース線131との交差部分における
光の回折による遮光効果が低下する可能性がある。In the above embodiment or the first modification, the low reflection layer 150a of the reflection electrode layer 150 or the light reflection layer 15 is used.
Since the surface of 0c is only subjected to the CMP process, the surface of the interlayer insulating film 140 has a portion that intersects the source line 131 of the gap G (see FIG. 9B) and a portion that does not intersect. There is a step between them. Therefore, at the intersection of the gap G and the source line 131, the depth of the gap G is
Is shallower than the portion that does not intersect with the source line 131.
Therefore, the light blocking effect due to the diffraction of light at the intersection of the gap G and the source line 131 may be reduced.
【0031】特に、高精細な画像を得るために反射電極
Hの表面積を小さくする場合に、ソース線131の線密
度の増大に伴に、間隙Gの上記浅い部分の領域も増大す
る。そこで、本第2変形例では、以上のようなことに対
処するために、図9(a)にて示すごとく、層間絶縁膜
120の表面を予め平坦化した上で、反射電極層150
を形成することとした。In particular, when the surface area of the reflective electrode H is reduced in order to obtain a high-definition image, the area of the shallow portion of the gap G increases as the line density of the source line 131 increases. Therefore, in the second modified example, in order to cope with the above, as shown in FIG. 9A, the surface of the interlayer insulating film 120 is planarized in advance, and then the reflective electrode layer 150 is formed.
Was formed.
【0032】この場合、上記実施の形態と同様に層間絶
縁膜140を形成した後、この層間絶縁膜140の表面
にCMP処理を施して層間絶縁膜140の表面を平坦化
する。そして、その後に、反射電極層150を形成す
る。これによれば、図9(a)にて示すごとく、層間絶
縁膜140の表面の平坦化により、反射電極層150の
厚さが一様になる。In this case, after forming the interlayer insulating film 140 as in the above-described embodiment, the surface of the interlayer insulating film 140 is subjected to CMP treatment to flatten the surface of the interlayer insulating film 140. Then, after that, the reflective electrode layer 150 is formed. According to this, as shown in FIG. 9A, the thickness of the reflective electrode layer 150 becomes uniform by flattening the surface of the interlayer insulating film 140.
【0033】このため、この反射電極層150により形
成する各反射電極Hの間の間隙Gの深さが、ソース線1
31の有無にかかわらず、均一となる。従って、間隙G
における光の回折による遮光効果が、ソース線131が
あっても低下することがない。また、このような効果
は、ソース線131の線密度が高くても同様に確保でき
る。Therefore, the depth of the gap G between the reflective electrodes H formed by the reflective electrode layer 150 is determined by the source line 1
It becomes uniform regardless of the presence or absence of 31. Therefore, the gap G
The light-shielding effect due to the diffraction of light does not deteriorate even if there is the source line 131. Further, such an effect can be similarly secured even if the line density of the source line 131 is high.
【0034】なお、本第2変形例では、上述のごとく、
層間絶縁膜140に既にCMP処理を施してあるので、
反射電極層150におけるCMP処理は不要である。ま
た、本発明の実施にあたり、液晶パネルに用いる液晶と
しては、高分子分散液晶に限ることなく、TN液晶、ス
メクチック液晶等の各種液晶を採用して実施してもよ
い。In the second modification, as described above,
Since the interlayer insulating film 140 has already been subjected to CMP processing,
The CMP process on the reflective electrode layer 150 is unnecessary. In implementing the present invention, the liquid crystal used in the liquid crystal panel is not limited to the polymer dispersed liquid crystal, and various liquid crystals such as TN liquid crystal and smectic liquid crystal may be adopted.
【図1】本発明に係る反射型液晶パネルを提供した画像
表示装置の概略構成図である。FIG. 1 is a schematic configuration diagram of an image display device that provides a reflective liquid crystal panel according to the present invention.
【図2】図1の下側電極基板の半導体基板上に低反射層
を形成するまでの工程を説明するための図7にてA−A
線に沿う断面図である。2 is a sectional view taken along line AA in FIG. 7 for explaining a process up to forming a low reflection layer on the semiconductor substrate of the lower electrode substrate of FIG.
It is sectional drawing which follows a line.
【図3】図2の低反射層の表面にCMP処理を施した状
態を示す断面図である。3 is a cross-sectional view showing a state where the surface of the low reflection layer in FIG. 2 is subjected to CMP treatment.
【図4】図3の低反射層の表面に高融点金属層を形成し
た状態を示す断面図である。4 is a cross-sectional view showing a state in which a refractory metal layer is formed on the surface of the low reflection layer in FIG.
【図5】図4の高融点金属層に高反射層を形成するとと
もに反射電極層を各反射電極に区画形成した状態を示す
断面図である。5 is a cross-sectional view showing a state in which a high reflection layer is formed on the refractory metal layer of FIG. 4 and a reflection electrode layer is formed by partitioning each reflection electrode.
【図6】図5の下側電極基板に高分子分散液晶を介し上
側電極基板を配設して液晶パネルとした状態を示す断面
図である。6 is a cross-sectional view showing a state in which an upper electrode substrate is arranged on the lower electrode substrate of FIG. 5 with a polymer dispersed liquid crystal interposed therebetween to form a liquid crystal panel.
【図7】図6の液晶パネルを上側電極基板から見た模式
的平面図である。FIG. 7 is a schematic plan view of the liquid crystal panel of FIG. 6 viewed from the upper electrode substrate.
【図8】上記実施の形態の第1変形例の要部を示す断面
図である。FIG. 8 is a cross-sectional view showing the main parts of a first modification of the above embodiment.
【図9】(a)は上記実施の形態の第2変形例の要部を
示す断面図であり、(b)は、同要部の模式的部分平面
図である。9A is a cross-sectional view showing a main part of a second modified example of the above-described embodiment, and FIG. 9B is a schematic partial plan view of the main part.
G・・・間隙、H・・・反射電極、Ha・・・低反射電
極、Hb・・・高融点金属部、Hc・・・高反射電極、
P・・・液晶パネル、P1、P2・・・電極基板、P3
・・・高分子分散液晶、60・・・半導体基板、60・
・・一主面、140・・・層間絶縁膜、90a・・・ゲ
ート酸化膜、90b・・・ゲート電極、90c・・・ソ
ース領域、90d・・・ドレイン領域、150・・・反
射電極層、150a・・・低反射層、150b・・・高
融点金属層、150c・・・高反射層。G ... Gap, H ... Reflective electrode, Ha ... Low reflective electrode, Hb ... Refractory metal part, Hc ... High reflective electrode,
P ... Liquid crystal panel, P1, P2 ... Electrode substrate, P3
... Polymer dispersed liquid crystal, 60 ... Semiconductor substrate, 60 ...
..One main surface, 140 ... Interlayer insulating film, 90a ... Gate oxide film, 90b ... Gate electrode, 90c ... Source region, 90d ... Drain region, 150 ... Reflective electrode layer , 150a ... Low reflection layer, 150b ... High melting point metal layer, 150c ... High reflection layer.
Claims (6)
の一主面(61)にマトリクス状に形成した複数のMO
Sトランジスタ(90a乃至90d)と、これらMOS
トランジスタを覆うように前記一主面に形成した層間絶
縁膜(140)と、この層間絶縁膜にマトリクス状に形
成された複数の反射電極(H)とを備えた第1電極基板
(P1)と、 この第1電極基板に並設されて前記複数の反射電極に対
向する透明電極(170)を有する第2電極基板(P
2)と、 前記第1及び第2の電極基板の間に介装された液晶(P
3)とを備え、 前記複数の反射電極のうち互いに隣り合う各両反射電極
の間に形成される間隙(G)が、この間隙への入射光に
回折を起こさせる幅を有しており、 前記各反射電極が、それぞれ、可視光に対し大きな吸収
係数を有する低反射率の材料で前記層間絶縁膜上に形成
されて前記各MOSトランジスタに当該層間絶縁膜を通
し接続してなる各低反射電極(Ha、150a)と、こ
れら各低反射電極に前記液晶側から高反射率の材料で形
成された各高反射電極(Hc、150c)とを具備する
反射型液晶パネル。1. A semiconductor substrate (60) and a plurality of MOs formed in a matrix on one main surface (61) of the semiconductor substrate.
S transistors (90a to 90d) and these MOS
A first electrode substrate (P1) comprising an interlayer insulating film (140) formed on the one main surface so as to cover the transistor, and a plurality of reflective electrodes (H) formed in a matrix on the interlayer insulating film. A second electrode substrate (P) having a transparent electrode (170) arranged in parallel with the first electrode substrate and facing the plurality of reflection electrodes.
2) and a liquid crystal (P) interposed between the first and second electrode substrates.
3) and the gap (G) formed between the two adjacent reflection electrodes of the plurality of reflection electrodes has a width that causes incident light to the gap to be diffracted, Each of the reflective electrodes is formed of a material having a low reflectance having a large absorption coefficient for visible light on the interlayer insulating film and is connected to each MOS transistor through the interlayer insulating film. A reflective liquid crystal panel comprising electrodes (Ha, 150a) and high reflection electrodes (Hc, 150c) formed of a material having high reflectance from the liquid crystal side on the low reflection electrodes.
特徴とする請求項1に記載の液晶パネル。2. The liquid crystal panel according to claim 1, wherein the gap has a width of 1 μm or less.
を特徴とする請求項2に記載の液晶パネル。3. The liquid crystal panel according to claim 2, wherein the depth of the gap is 1 μm or more.
化クロム或いはチタンであることを特徴とする請求項1
乃至3のいずれか一つに記載の液晶パネル。4. The low reflection electrode is made of polysilicon, chromium oxide or titanium.
4. The liquid crystal panel according to any one of items 1 to 3.
或いは誘電体多層膜鏡からなることを特徴とする請求項
1乃至4のいずれか一つに記載の液晶パネル。5. The liquid crystal panel according to claim 1, wherein each of the high reflection electrodes is made of aluminum, silver or a dielectric multilayer mirror.
のうち互いに対応する各一対の低反射電極及び高反射電
極の間には、高融点金属からなるバリア層(150b、
Hb)が形成されていることを特徴とする請求項1乃至
5のいずれか一つに記載の液晶パネル。6. A barrier layer (150b) made of a refractory metal is provided between each pair of low reflection electrodes and high reflection electrodes corresponding to each other among the plurality of low reflection electrodes and high reflection electrodes.
Hb) is formed, The liquid crystal panel as described in any one of Claim 1 thru | or 5 characterized by the above-mentioned.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3517896A JPH09230375A (en) | 1996-02-22 | 1996-02-22 | Liquid crystal panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3517896A JPH09230375A (en) | 1996-02-22 | 1996-02-22 | Liquid crystal panel |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09230375A true JPH09230375A (en) | 1997-09-05 |
Family
ID=12434607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3517896A Pending JPH09230375A (en) | 1996-02-22 | 1996-02-22 | Liquid crystal panel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09230375A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1069464A2 (en) * | 1999-07-14 | 2001-01-17 | SANYO ELECTRIC Co., Ltd. | Reflection type liquid crystal display device |
-
1996
- 1996-02-22 JP JP3517896A patent/JPH09230375A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1069464A2 (en) * | 1999-07-14 | 2001-01-17 | SANYO ELECTRIC Co., Ltd. | Reflection type liquid crystal display device |
EP1069464A3 (en) * | 1999-07-14 | 2004-02-04 | SANYO ELECTRIC Co., Ltd. | Reflection type liquid crystal display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100494638B1 (en) | Active matrix type liquid crystal display device and method of manufacturing the same | |
KR100450922B1 (en) | Electro-optical device | |
US7639331B2 (en) | Liquid crystal display device | |
JP3269787B2 (en) | Liquid crystal display | |
JP2003172946A (en) | Liquid crystal display device substrate and liquid crystal display device using the same | |
US5426523A (en) | Liquid crystal display having a light blocking film on stepped portions | |
US7202927B2 (en) | Electrooptic device comprising a silicon nitride film formed directly on the data lines and not existent on a side face of contact holes | |
KR100716489B1 (en) | Electro-optical device, electronic apparatus and method of manufacturing the electro-optical device | |
JP3149793B2 (en) | Reflective liquid crystal display device and method of manufacturing the same | |
JP3608531B2 (en) | Electro-optical device and projection display device | |
JP3937721B2 (en) | Electro-optical device, manufacturing method thereof, and projector | |
JP3931547B2 (en) | Electro-optical device and manufacturing method thereof | |
KR20040055688A (en) | Manufacturing method for electrooptical substrate, electrooptical apparatus, and manufacturing method for same | |
JPH10148847A (en) | Liquid crystal panel substrate, liquid crystal panel using the same, and projection display device | |
JP4716782B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JP2003029269A (en) | Liquid crystal display device and method of manufacturing liquid crystal display device | |
JPH09230375A (en) | Liquid crystal panel | |
JPH1010580A (en) | Display device | |
JP3965935B2 (en) | Electro-optical device and projection display device | |
JP4023107B2 (en) | Electro-optical device and electronic apparatus including the same | |
JP4000827B2 (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
JP3731460B2 (en) | Electro-optical device and projector | |
US5986725A (en) | Liquid crystal display and method for fabricating the same | |
JP2005148387A (en) | Electro-optical device manufacturing method, electro-optical device, and electronic apparatus including the same | |
JP2002182238A (en) | Electro-optical device and method of manufacturing the same, substrate device and method of manufacturing the same |