JPH09213993A - Led array manufacturing method - Google Patents
Led array manufacturing methodInfo
- Publication number
- JPH09213993A JPH09213993A JP2015396A JP2015396A JPH09213993A JP H09213993 A JPH09213993 A JP H09213993A JP 2015396 A JP2015396 A JP 2015396A JP 2015396 A JP2015396 A JP 2015396A JP H09213993 A JPH09213993 A JP H09213993A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode pattern
- led array
- diffusion
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Led Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、LEDプリンタヘ
ッドに使用するLEDアレイの製造方法に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an LED array used in an LED printer head.
【0002】[0002]
【従来の技術】従来、このようなLEDアレイの製造方
法に関しては、例えば文献1「固体発光素子とその応用
中村哲郎、内丸清 共著」に開示されるものがある。
一般的に、LEDアレイを製造するためのpn接合形成
では、半導体基板上の拡散予定領域上に、開口部を有す
る絶縁膜(拡散マスク)を使って、基板へ選択的に不純
物を拡散する。この選択拡散では、選択拡散領域へのコ
ンタクト電極形成の容易さから、n型化合物半導体基板
へp型不純物であるZnを拡散するのが最も一般的であ
る。2. Description of the Related Art Conventionally, a method for manufacturing such an LED array is disclosed in, for example, Document 1 "Solid-state light emitting device and its application by Tetsuro Nakamura and Kiyoshi Uchimaru".
Generally, in forming a pn junction for manufacturing an LED array, an impurity is selectively diffused into a substrate by using an insulating film (diffusion mask) having an opening on a region to be diffused on a semiconductor substrate. In this selective diffusion, it is the most general to diffuse Zn, which is a p-type impurity, into the n-type compound semiconductor substrate because of the ease of forming a contact electrode in the selective diffusion region.
【0003】Zn選択拡散工程で、良好な拡散形状を得
るために拡散マスクとして、Al2O3 膜あるいはAl
N膜を使う技術も提案されている(例えば、本願特許出
願人の発明にかかる特願平07−6139号)。例え
ば、気相拡散においては、図4に示すように、基板1上
に拡散マスク2をパターニングし、その上に保護膜3が
形成された膜の構造で拡散を行う。In the Zn selective diffusion step, an Al 2 O 3 film or Al is used as a diffusion mask in order to obtain a favorable diffusion shape.
A technique using an N film has also been proposed (for example, Japanese Patent Application No. 07-6139 relating to the invention of the present applicant). For example, in vapor phase diffusion, as shown in FIG. 4, a diffusion mask 2 is patterned on a substrate 1 and diffusion is performed with a film structure in which a protective film 3 is formed thereon.
【0004】また、固相拡散においては、図5に示すよ
うに、基板1上に拡散マスク2をパターニングし、その
上に拡散源膜4及びアニールキャップ膜5が形成された
膜の構造で拡散を行う。いずれの場合においても、拡散
形状や、拡散深さの制御を極めて安定に行うことがで
き、結果としてばらつきの小さいLEDアレイの製造が
可能となった。In solid phase diffusion, as shown in FIG. 5, a diffusion mask 2 is patterned on a substrate 1, and a diffusion source film 4 and an anneal cap film 5 are formed on the diffusion mask 2 to form a diffusion structure. I do. In either case, the diffusion shape and the diffusion depth can be controlled extremely stably, and as a result, it is possible to manufacture an LED array with small variations.
【0005】例えば、層間絶縁膜の構造として、図6に
示すように、拡散マスク2の上にさらにもう一層の第2
の絶縁膜6を設け、2層の積層膜を層間絶縁膜として使
用する技術が提案されているが、拡散マスク一層を層間
絶縁膜として使用し、拡散マスク上にAlを主材料とし
た電極パターンを形成することも可能である。なお、7
は拡散領域、8はp電極パターン、9はn電極である。For example, as a structure of the interlayer insulating film, as shown in FIG.
A technique has been proposed in which the insulating film 6 is provided and a two-layer laminated film is used as an interlayer insulating film. However, one diffusion mask is used as an interlayer insulating film, and an electrode pattern having Al as a main material is formed on the diffusion mask. Can also be formed. In addition, 7
Is a diffusion region, 8 is a p-electrode pattern, and 9 is an n-electrode.
【0006】ところで、電極パターン形成工程では、従
来熱リン酸を使用してAlを主材料とした薄膜をエッチ
ングして電極パターン形成を行っていた。Al2 O3 や
AlNは熱リン酸によってエッチング可能であるが、5
0℃程度の熱リン酸に対してはAl2 O3 あるいはAl
Nのエッチングレートがかなり遅くなるので、電極パタ
ーンエッチングでオーバーエッチングしても、電極膜の
ない部分のAl2 O3あるいはAlNが、エッチングさ
れることをかなり防止できる。By the way, in the electrode pattern forming step, conventionally, hot phosphoric acid was used to etch a thin film containing Al as a main material to form an electrode pattern. Al 2 O 3 and AlN can be etched by hot phosphoric acid, but 5
Al 2 O 3 or Al for hot phosphoric acid at 0 ° C
Since the etching rate of N is considerably slowed, even if the electrode pattern is over-etched, it is possible to considerably prevent Al 2 O 3 or AlN in the portion without the electrode film from being etched.
【0007】そこで、電極パターン形成では、50℃程
度の熱リン酸を使用してLEDアレイを製造していた。
このようにして製造されたLEDアレイは発光特性、電
気特性の点で優れた特性を有するものであった。Therefore, in forming the electrode pattern, the LED array has been manufactured by using hot phosphoric acid at about 50.degree.
The LED array thus manufactured had excellent characteristics in terms of light emission characteristics and electric characteristics.
【0008】[0008]
【発明が解決しようとする課題】しかしながら、上記し
た従来のLEDアレイにおいては、発光特性、電気特性
の点で優れた特性を有するが50℃程度の熱リン酸を使
用しても、Al2 O3 あるいはAlN膜は、電極パター
ン形成時のエッチングは完全には防止することはできな
いので、この工程では、極端にオーバーエッチングをす
れば特性上問題はないにしても、電極パターンのない部
分がエッチングされて、外観が悪くなるという恐れがあ
る。However, although the above-mentioned conventional LED array has excellent characteristics in light emission characteristics and electric characteristics, even if hot phosphoric acid at about 50 ° C. is used, Al 2 O 3 or AlN film cannot completely prevent the etching at the time of forming the electrode pattern, so in this process, even if there is no problem in characteristics if excessive over-etching is performed, the part without the electrode pattern is etched. Therefore, there is a fear that the appearance may be deteriorated.
【0009】さらに、Al電極パターン形成のためのエ
ッチングを、熱リン酸によって行うと、Alの側面がエ
ッチングされ、寸法が減少する。半導体ウエハ全面にわ
たり、電極パターン形成のためのエッチングを行う際に
は、ウエハ全面にわたりエッチング速度が必ずしも均一
ではないために、部分的にオーバーエッチングとなる場
合もある。Further, when the etching for forming the Al electrode pattern is performed with hot phosphoric acid, the side surface of Al is etched and the size is reduced. When the etching for forming the electrode pattern is performed over the entire surface of the semiconductor wafer, the etching rate is not always uniform over the entire surface of the wafer, and therefore overetching may be partially performed.
【0010】こうしたオーバーエッチングした箇所で
は、それだけ大きく電極パターンがサイドエッチングさ
れ、寸法が減少する。このような場合には、電極パター
ン幅が細ければ断線の可能性もあるし、寸法の減少によ
って、電流密度の増加の可能性もある。本発明は、上記
した問題点を除去し、LEDアレイの電極パターンの形
成において、エッチングマージン等とは無関係に、電極
パターン形成を行い、容易な工程で効率的、かつ特性的
に優れたLEDアレイの製造方法を提供することを目的
とする。At such an over-etched portion, the electrode pattern is side-etched to that extent, and the size is reduced. In such a case, if the electrode pattern width is narrow, there is a possibility of disconnection, and there is also a possibility of an increase in current density due to the reduction in size. The present invention eliminates the above-mentioned problems, and in the formation of the electrode pattern of the LED array, the electrode pattern is formed irrespective of the etching margin and the like, and the LED array is excellent in efficiency and characteristics in a simple process. It aims at providing the manufacturing method of.
【0011】[0011]
【課題を解決するための手段】本発明は、上記目的を達
成するために、 (1)LEDアレイの製造方法において、n型化合物半
導体基板にZnを選択拡散するための開口部を有する拡
散マスクを形成する工程と、前記拡散マスク開口部を通
して前記半導体基板にZnを拡散する工程と、拡散領域
の一部領域の半導体表面を露出させる工程と、半導体基
板全面にレジストを塗布し、Alを主材料とするp電極
パターンを形成するためにこのレジストのパターニング
を行う工程と、全面に電極膜を形成する工程と、リフト
オフ法によりp電極パターンを形成する工程と、前記半
導体基板の裏面にn電極を形成する工程とを施すように
したものである。In order to achieve the above object, the present invention provides: (1) In a method of manufacturing an LED array, a diffusion mask having an opening for selectively diffusing Zn in an n-type compound semiconductor substrate. , A step of diffusing Zn into the semiconductor substrate through the diffusion mask opening, a step of exposing a semiconductor surface of a partial region of the diffusion region, a resist is applied to the entire surface of the semiconductor substrate, and Al is mainly formed. The step of patterning this resist to form a p-electrode pattern as a material, the step of forming an electrode film on the entire surface, the step of forming a p-electrode pattern by a lift-off method, and the n-electrode on the back surface of the semiconductor substrate. And the step of forming.
【0012】このように、リフトオフ法によりp電極パ
ターンを形成するようにしたので、熱リン酸を用いるこ
とによるp電極パターンの形成を避けることができ、p
電極パターンがエッチングされるのを完全に防止でき
る。したがって、電極パターン形成工程ではエッチング
や寸法変化のマージンを考慮する必要がなくなり、仕上
がりのばらつきもなくなり、よりよい特性のLEDアレ
イを製造することができる。As described above, since the p-electrode pattern is formed by the lift-off method, it is possible to avoid the formation of the p-electrode pattern by using hot phosphoric acid.
It is possible to completely prevent the electrode pattern from being etched. Therefore, it is not necessary to consider the margin of etching or dimensional change in the electrode pattern forming step, variation in finish is eliminated, and an LED array having better characteristics can be manufactured.
【0013】また、さらにこれらの効果とともに、万が
一の事故の場合にも極端なオーバーエッチング現象は発
生しないので、全体として工程の省力化も可能である。 (2)上記(1)記載のLEDアレイの製造方法におい
て、前記拡散マスクとして熱リン酸でエッチング可能な
材料からなる薄膜を使用し、その拡散マスクを層間絶縁
膜として使用してこの拡散マスク膜上にp電極パターン
を形成するようにしたものである。Further, in addition to these effects, an extreme over-etching phenomenon does not occur even in the unlikely event of an accident, so that the labor of the process as a whole can be saved. (2) In the method of manufacturing an LED array described in (1) above, a thin film made of a material that can be etched with hot phosphoric acid is used as the diffusion mask, and the diffusion mask is used as an interlayer insulating film. The p-electrode pattern is formed on the top.
【0014】したがって、上記(1)記載の発明の効果
に加えて、容易な工程で効率的、かつ特性的に優れたL
EDアレイを製造することができる。 (3)上記(1)又は(2)記載のLEDアレイの製造
方法において、前記拡散マスク上にもう一層の層間絶縁
膜を形成し、この層間絶縁膜が熱リン酸に対してエッチ
ング可能な材料からなる薄膜である。Therefore, in addition to the effect of the invention described in (1) above, L which is efficient and has excellent characteristics in a simple process.
ED arrays can be manufactured. (3) In the method of manufacturing an LED array described in (1) or (2) above, another interlayer insulating film is formed on the diffusion mask, and the interlayer insulating film is a material that can be etched by hot phosphoric acid. Is a thin film.
【0015】したがって、上記(1)又は(2)記載の
発明の効果を奏することができるとともに、多層の絶縁
膜が形成されるLEDアレイを容易に製造することがで
きる。 (4)上記(2)又は(3)記載のLEDアレイの製造
方法において、熱リン酸でエッチング可能な材料がAl
N膜またはAl2 O3 膜である。Therefore, the effects of the invention described in (1) or (2) above can be obtained, and an LED array having a multilayer insulating film can be easily manufactured. (4) In the method for manufacturing an LED array described in (2) or (3) above, the material that can be etched with hot phosphoric acid is Al.
It is an N film or an Al 2 O 3 film.
【0016】したがって、AlN膜またはAl2 O3 膜
上にAlを主材料とした電極パターンを形成する工程で
リフトオフ法により、電極パターン形成を行うことがで
き、AlN膜あるいはAl2 O3 膜が露出した領域が存
在している場合においてもこれらの薄膜がエッチングさ
れるのを完全に防止することができる。さらに、エッチ
ング液を使用しないようにしたので、Alもエッチング
パターン寸法変化も完全に防止できる。[0016] Thus, by a lift-off method in the step of forming the electrode pattern of Al as a main material on the AlN film or Al 2 O 3 film, it is possible to perform the electrode pattern formation, is AlN film or the Al 2 O 3 film It is possible to completely prevent these thin films from being etched even in the presence of exposed areas. Further, since no etching liquid is used, it is possible to completely prevent Al and etching pattern dimension change.
【0017】[0017]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。まず、本発明の電極パター
ン形成工程以前のLEDアレイの製造方法について説明
する。ここでは、n型化合物半導体基板にZnを固相拡
散してpn接合アレイを作製する例について説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. First, a method for manufacturing an LED array before the electrode pattern forming step of the present invention will be described. Here, an example of forming a pn junction array by solid-phase diffusing Zn into an n-type compound semiconductor substrate will be described.
【0018】図1は本発明のLEDアレイの製造工程断
面図である。まず、図1(a)に示すように、n型化合
物半導体基板11、例えば、GaAs1-X PX 基板上
に、AlN薄膜12をスパッタ法にて膜付けし、標準的
フォトリソグラフィーの手法により、拡散予定領域に拡
散マスク開口部13を形成する。FIG. 1 is a sectional view of the manufacturing process of the LED array of the present invention. First, as shown in FIG. 1A, an AlN thin film 12 is deposited on an n-type compound semiconductor substrate 11, for example, a GaAs 1-X P X substrate by a sputtering method, and a standard photolithography method is used. A diffusion mask opening 13 is formed in the diffusion planned area.
【0019】次に、図1(b)に示すように、拡散源薄
膜14としてZnOとSiO2 の混合薄膜を膜付けし、
さらに、アニールキャップとしてAlN薄膜15を膜付
けする。次に、図1(c)に示すように、この状態の基
板を、例えば、700℃で加熱して、拡散マスク開口部
13の基板領域にZnを拡散し、拡散領域16を形成す
る。Next, as shown in FIG. 1 (b), a mixed thin film of ZnO and SiO 2 is applied as a diffusion source thin film 14,
Further, the AlN thin film 15 is applied as an annealing cap. Next, as shown in FIG. 1C, the substrate in this state is heated at, for example, 700 ° C. to diffuse Zn into the substrate region of the diffusion mask opening 13 to form the diffusion region 16.
【0020】次に、図1(d)に示すように、Znを選
択的に拡散した基板にp電極パターン(金属薄膜パター
ン)23Aを形成する。その後、約500℃でシンター
してオーミックコンタクトが形成される。その後、基板
の裏面を研磨し、Au合金をn電極17として膜付け
し、シンターしてLEDアレイが完成する。次に、本発
明の実施例を示すLEDアレイの電極の製造方法につい
て説明する。Next, as shown in FIG. 1D, a p electrode pattern (metal thin film pattern) 23A is formed on the substrate on which Zn is selectively diffused. After that, sintering is performed at about 500 ° C. to form an ohmic contact. Then, the back surface of the substrate is polished, Au alloy is applied as a film for the n-electrode 17, and sintered to complete the LED array. Next, a method of manufacturing the electrodes of the LED array showing the embodiment of the present invention will be described.
【0021】図2は本発明の実施例を示すLEDアレイ
の電極製造工程断面図(その1)、図3はそのLEDア
レイの電極製造工程断面図(その2)である。まず、図
2(a)に示すように、上記したように、n型化合物半
導体基板11上にAlN拡散マスク(AlN薄膜)12
が形成され、拡散予定領域に拡散マスク開口部13が形
成されている。そのAlN拡散マスク12を用いて、Z
n選択固相拡散を行って、拡散領域16が形成されてお
り、拡散マスク開口部13において基板表面が露出して
いる。FIG. 2 is a sectional view (No. 1) of an electrode manufacturing process of an LED array showing an embodiment of the present invention, and FIG. 3 is a sectional view (No. 2) of an electrode manufacturing process of the LED array. First, as shown in FIG. 2A, as described above, the AlN diffusion mask (AlN thin film) 12 is formed on the n-type compound semiconductor substrate 11.
And the diffusion mask opening 13 is formed in the planned diffusion region. Using the AlN diffusion mask 12, Z
Diffusion region 16 is formed by performing n-selective solid phase diffusion, and the substrate surface is exposed at diffusion mask opening 13.
【0022】次に、図2(b)に示すように、リフトオ
フ用ネガ系レジスト21を塗布する。次に、図2(c)
に示すように、ソフトベークした後に、電極パターンの
ポジパターンのフォトマスクを使用して露光・現像を行
う。ここで、ネガ系レジスト21の膜厚は電極薄膜の予
定膜厚よりも厚くする。これは、後述するネガ系レジス
ト21を溶かし易くし、リフトオフを円滑に行うためで
ある。Next, as shown in FIG. 2B, a negative lift-off resist 21 is applied. Next, FIG.
As shown in FIG. 3, after soft baking, exposure and development are performed using a photomask having a positive electrode pattern. Here, the film thickness of the negative resist 21 is made thicker than the expected film thickness of the electrode thin film. This is for facilitating the melting of the negative resist 21 described later and smoothly performing the lift-off.
【0023】次に、図3(a−1)および図3(a−
2)に示すように、電極パターン形成予定領域22以外
の領域に、ネガ系レジストパターン21Aを形成するこ
とができる。次いで、図3(b)に示すように、Alを
主材料とする金属薄膜23を全面に膜付けする。Next, FIGS. 3 (a-1) and 3 (a-
As shown in 2), the negative resist pattern 21A can be formed in a region other than the electrode pattern formation scheduled region 22. Next, as shown in FIG. 3B, a metal thin film 23 containing Al as a main material is formed on the entire surface.
【0024】その後、図3(c)に示すように、例え
ば、アセトンあるいは使用するレジストに適した溶剤を
使ってネガ系レジストパターン21Aを溶かす。する
と、ネガ系レジストパターン21A上の金属薄膜23が
除去され、p電極パターン23Aを形成することができ
る。以上、詳細に説明したように、熱リン酸を使用せず
に、Al電極パターンの形成を行うようにしたので、A
lN薄膜は全くエッチングされない。After that, as shown in FIG. 3C, the negative resist pattern 21A is melted using, for example, acetone or a solvent suitable for the resist used. Then, the metal thin film 23 on the negative resist pattern 21A is removed, and the p electrode pattern 23A can be formed. As described above in detail, the Al electrode pattern is formed without using hot phosphoric acid.
The 1N thin film is not etched at all.
【0025】さらに、熱リン酸を使用しないので、Al
を主材料とする電極薄膜自体もエッチングされることは
なくなり、オーバーエッチングによる寸法変化も完全に
防止できる。上記した実施例では、AlN膜を拡散マス
ク膜に使用したZn選択固相拡散を実施する例について
述べたが、例えば、拡散形状を良好に制御できるAl2
O3膜を拡散マスクとして使用した気相拡散により、Z
nを選択拡散した場合でも、本発明を適用することが可
能である。すなわち、Al2 O3 膜は熱リン酸にエッチ
ングされる性質を有するので、拡散後にAl2 O3 薄膜
上にAl電極パターンを形成する際に熱リン酸を使用す
れば、多少ともAl2 O3 薄膜がエッチングされる可能
性があるが、本発明を適用すればそれを完全に防止する
ことができる。Furthermore, since hot phosphoric acid is not used, Al
The electrode thin film itself made of is not etched either, and dimensional changes due to overetching can be completely prevented. In the above embodiment, Al 2 example has been described for implementing the Zn selective solid-phase diffusion using diffusion mask film an AlN film, for example, that can be satisfactorily controlled diffusion shape
By vapor phase diffusion using the O 3 film as a diffusion mask, Z
The present invention can be applied even when n is selectively diffused. That is, since the Al 2 O 3 film has a property to be etched in hot phosphoric acid, the use of hot phosphoric acid when forming the Al electrode pattern Al 2 O 3 thin film after diffusion, more or less Al 2 O 3 There is a possibility that the thin film will be etched, but it can be completely prevented by applying the present invention.
【0026】また、本発明の主旨から、拡散マスクまた
は、積層膜を使用して層間絶縁膜を設けた場合のAl電
極直下の層間絶縁膜が、上記AlN,Al2 O3 以外の
材料でも、熱リン酸でエッチングされる材料を使用した
場合にも、本発明の製造方法を適用すれば同様の効果を
奏することができる。更に、上記実施例では主として拡
散マスク膜であるAl2 O3 あるいはAlN薄膜上に、
Alを主材料とする電極パターンを形成する場合につい
て説明したが、拡散マスク上にSiN膜などの熱リン酸
によってエッチングされない材料を使って層間絶縁膜を
設けた場合でも、電極形成にAl2 O3 あるいはAlN
薄膜が露出している箇所がある場合にも本発明を適用す
ることができる。Further, from the gist of the present invention, when the diffusion mask or the interlayer insulating film directly below the Al electrode when the interlayer insulating film is provided by using the laminated film is made of a material other than AlN and Al 2 O 3 described above, Even when a material that is etched with hot phosphoric acid is used, the same effect can be obtained by applying the manufacturing method of the present invention. Further, in the above embodiment, mainly on the Al 2 O 3 or AlN thin film which is the diffusion mask film,
The case of forming an electrode pattern using Al as a main material has been described. However, even when an interlayer insulating film is formed on a diffusion mask using a material such as a SiN film that is not etched by hot phosphoric acid, Al 2 O is used for forming an electrode. 3 or AlN
The present invention can be applied even when there is a portion where the thin film is exposed.
【0027】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。It should be noted that the present invention is not limited to the above embodiment, and various modifications are possible based on the spirit of the present invention, and these are not excluded from the scope of the present invention.
【0028】[0028]
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 (1)請求項1記載の発明によれば、LEDアレイの製
造方法において、リフトオフ法によりp電極パターンを
形成するようにしたので、熱リン酸を用いることによる
p電極パターンの形成を避けることができ、p電極パタ
ーンがエッチングされるのを完全に防止できる。As described above, according to the present invention, the following effects can be obtained. (1) According to the invention of claim 1, in the method of manufacturing an LED array, the p-electrode pattern is formed by the lift-off method. Therefore, it is possible to avoid the formation of the p-electrode pattern by using hot phosphoric acid. Therefore, it is possible to completely prevent the p electrode pattern from being etched.
【0029】したがって、電極パターン形成工程ではエ
ッチングや寸法変化のマージンを考慮する必要がなくな
り、仕上がりのばらつきもなくなり、よりよい特性のL
EDアレイを製造することができる。また、さらにこれ
らの効果とともに、万が一の事故の場合にも極端なオー
バーエッチング現象は発生しないので、全体として工程
の省力化も可能である。Therefore, in the electrode pattern forming step, it is not necessary to consider the margin of etching or dimensional change, variation in finish is eliminated, and L having better characteristics is obtained.
ED arrays can be manufactured. Further, in addition to these effects, the extreme over-etching phenomenon does not occur even in the event of an accident, so that the labor of the process as a whole can be saved.
【0030】(2)請求項2記載の発明によれば、拡散
マスクとして熱リン酸でエッチング可能な材料からなる
薄膜を使用し、その拡散マスクを層間絶縁膜として使用
して、その拡散マスク膜上にp電極パターンを形成する
ようにしたので、上記(1)記載の発明の効果に加え
て、容易な工程で効率的、かつ特性的に優れたLEDア
レイを製造することができる。(2) According to the second aspect of the present invention, a thin film made of a material that can be etched with hot phosphoric acid is used as the diffusion mask, and the diffusion mask is used as an interlayer insulating film. Since the p-electrode pattern is formed on the LED array, in addition to the effect of the invention described in (1) above, it is possible to manufacture an LED array that is efficient and has excellent characteristics in a simple process.
【0031】(3)請求項3記載の発明によれば、上記
(1)又は(2)記載の発明の効果を奏することができ
るとともに、多層の絶縁膜が形成されるLEDアレイを
容易に製造することができる。 (4)請求項4記載の発明によれば、熱リン酸でエッチ
ング可能な材料として、AlN膜またはAl2 O3 膜を
用いるようにしたので、AlN膜またはAl2O3 膜上
にAlを主材料とした電極パターンを形成する工程でリ
フトオフ法により、電極パターン形成を行うことができ
る。また、AlN膜あるいはAl2 O3膜が露出した領
域が存在している場合でも、これらの薄膜がエッチング
されるのを完全に防止することができる。(3) According to the invention described in claim 3, the effect of the invention described in (1) or (2) above can be obtained, and an LED array having a multi-layer insulating film formed thereon can be easily manufactured. can do. (4) According to the invention described in claim 4, since the AlN film or the Al 2 O 3 film is used as the material that can be etched with hot phosphoric acid, Al is deposited on the AlN film or the Al 2 O 3 film. The electrode pattern can be formed by the lift-off method in the step of forming the electrode pattern using the main material. Further, even if there is a region where the AlN film or the Al 2 O 3 film is exposed, it is possible to completely prevent these thin films from being etched.
【0032】さらに、エッチング液を使用しないように
したので、Alもエッチングパターン寸法変化も完全に
防止できる。Further, since no etching liquid is used, Al and etching pattern dimension change can be completely prevented.
【図1】本発明のLEDアレイの製造工程断面図であ
る。FIG. 1 is a sectional view of a manufacturing process of an LED array of the present invention.
【図2】本発明の実施例を示すLEDアレイの電極製造
工程断面図(その1)である。FIG. 2 is a sectional view (No. 1) of an electrode manufacturing process of the LED array showing the embodiment of the present invention.
【図3】本発明の実施例を示すLEDアレイの電極製造
工程断面図(その2)である。FIG. 3 is a sectional view (No. 2) of the electrode manufacturing process of the LED array showing the embodiment of the present invention.
【図4】従来の拡散領域の気相拡散によるLEDアレイ
の説明図である。FIG. 4 is an explanatory diagram of a conventional LED array by vapor phase diffusion in a diffusion region.
【図5】従来の拡散領域の固相拡散によるLEDアレイ
の説明図である。FIG. 5 is an explanatory diagram of a conventional LED array by solid phase diffusion in a diffusion region.
【図6】従来の2層の積層膜を層間絶縁膜として使用す
るLEDアレイの説明図である。FIG. 6 is an explanatory diagram of an LED array using a conventional two-layer laminated film as an interlayer insulating film.
11 n型化合物半導体基板(GaAs1-X PX 基
板) 12,15 AlN薄膜(拡散マスク) 13 拡散マスク開口部 14 拡散源薄膜 16 拡散領域 17 n電極 21 ネガ系レジスト 22 電極パターン形成予定領域 21A ネガ系レジストパターン 23 Alを主材料とする金属薄膜 23A p電極パターン(金属薄膜パターン)11 n-type compound semiconductor substrate (GaAs 1-X P X substrate) 12, 15 AlN thin film (diffusion mask) 13 diffusion mask opening 14 diffusion source thin film 16 diffusion region 17 n electrode 21 negative resist 22 electrode pattern formation region 21A Negative resist pattern 23 Metal thin film mainly made of Al 23A p electrode pattern (metal thin film pattern)
Claims (4)
拡散するための開口部を有する拡散マスクを形成する工
程と、(b)前記拡散マスク開口部を通して前記半導体
基板にZnを拡散する工程と、(c)拡散領域の一部領
域の半導体表面を露出させる工程と、(d)半導体基板
全面にレジストを塗布し、Alを主材料とするp電極パ
ターンを形成するための該レジストのパターニングを行
う工程と、(e)全面に電極膜を形成する工程と、
(f)リフトオフ法によりp電極パターンを形成する工
程と、(g)前記半導体基板の裏面にn電極を形成する
工程とを施すLEDアレイの製造方法。1. A process of: (a) forming a diffusion mask having an opening for selectively diffusing Zn in an n-type compound semiconductor substrate; and (b) diffusing Zn into the semiconductor substrate through the diffusion mask opening. And (c) exposing a semiconductor surface in a partial region of the diffusion region, and (d) applying a resist to the entire surface of the semiconductor substrate to form a p-electrode pattern containing Al as a main material. Patterning, (e) forming an electrode film on the entire surface,
A method of manufacturing an LED array, comprising: (f) forming a p-electrode pattern by a lift-off method; and (g) forming an n-electrode on the back surface of the semiconductor substrate.
において、前記拡散マスクとして熱リン酸でエッチング
可能な材料からなる薄膜を使用し、その拡散マスクを層
間絶縁膜として使用して該拡散マスク膜上にp電極パタ
ーンを形成することを特徴とするLEDアレイの製造方
法。2. The method for manufacturing an LED array according to claim 1, wherein a thin film made of a material that can be etched with hot phosphoric acid is used as the diffusion mask, and the diffusion mask is used as an interlayer insulating film. A method for manufacturing an LED array, which comprises forming a p-electrode pattern on a film.
造方法において、前記拡散マスク上にもう一層の層間絶
縁膜を形成し、該層間絶縁膜が熱リン酸に対してエッチ
ング可能な材料からなる薄膜であることを特徴とするL
EDアレイの製造方法。3. The method of manufacturing an LED array according to claim 1, wherein another interlayer insulating film is formed on the diffusion mask, and the interlayer insulating film is made of a material that can be etched by hot phosphoric acid. L, which is a thin film
Manufacturing method of ED array.
造方法において、熱リン酸でエッチング可能な材料がA
lN膜またはAl2 O3 膜であることを特徴とするLE
Dアレイの製造方法。4. The method of manufacturing an LED array according to claim 2, wherein the material that can be etched with hot phosphoric acid is A.
LE characterized by being an IN film or an Al 2 O 3 film
Method for manufacturing D array.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015396A JP3231613B2 (en) | 1996-02-06 | 1996-02-06 | LED array manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015396A JP3231613B2 (en) | 1996-02-06 | 1996-02-06 | LED array manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09213993A true JPH09213993A (en) | 1997-08-15 |
JP3231613B2 JP3231613B2 (en) | 2001-11-26 |
Family
ID=12019218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015396A Expired - Fee Related JP3231613B2 (en) | 1996-02-06 | 1996-02-06 | LED array manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3231613B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001085740A (en) * | 1999-09-09 | 2001-03-30 | Nippon Sheet Glass Co Ltd | Method for designing mask dimension of surface-emitting element |
WO2001037386A1 (en) * | 1999-11-16 | 2001-05-25 | The Furukawa Electric Co., Ltd. | Surface-emitting semiconductor laser device |
-
1996
- 1996-02-06 JP JP2015396A patent/JP3231613B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001085740A (en) * | 1999-09-09 | 2001-03-30 | Nippon Sheet Glass Co Ltd | Method for designing mask dimension of surface-emitting element |
WO2001037386A1 (en) * | 1999-11-16 | 2001-05-25 | The Furukawa Electric Co., Ltd. | Surface-emitting semiconductor laser device |
Also Published As
Publication number | Publication date |
---|---|
JP3231613B2 (en) | 2001-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03166734A (en) | heterojunction bipolar transistor | |
US7115909B2 (en) | Light emitting device and method of manufacturing the same | |
JPH09213993A (en) | Led array manufacturing method | |
JP4284722B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP4221818B2 (en) | Method for manufacturing optical semiconductor element | |
JP2000091254A (en) | METHOD FOR DIFFUSING SOLID PHASE OF Zn AND LIGHT EMITTING ELEMENT USING THE SAME | |
JP2885463B2 (en) | Method of manufacturing light emitting diode array | |
JPH0511668B2 (en) | ||
JPH077846B2 (en) | Method of manufacturing light emitting device | |
JP3219969B2 (en) | Light emitting diode manufacturing method | |
JP2681964B2 (en) | Manufacturing method of semiconductor device for DHD having NPN structure | |
JPS57155772A (en) | Manufacture of semiconductor device | |
JPH10335697A (en) | Led array and manufacture thereof | |
KR100223835B1 (en) | Submount Manufacturing Method of Laser Diode | |
JP3563142B2 (en) | Method for manufacturing pn junction element | |
JPH08204237A (en) | Emission diode array and fabrication thereof | |
JPH09219535A (en) | Manufacture of light emitting element | |
JP3222344B2 (en) | Method for manufacturing light emitting diode array | |
JPS62216345A (en) | semiconductor equipment | |
JPS6255305B2 (en) | ||
JPS55154778A (en) | Manufacture of schottky barrier type semiconductor device | |
JPH0475346A (en) | Manufacture of semiconductor device | |
JPS62122290A (en) | light emitting element | |
JPS6341228B2 (en) | ||
JPS6194360A (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010904 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070914 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |