JPH09200550A - 画像処理システム - Google Patents

Abstract

(57)【要約】 【課題】 任意の出力解像度の設定が可能で、画像劣化
の生じない画像入力装置を含むシステムを安価に提供す
ること。 【解決手段】 カラー原稿の画像を読み取り、この読み
取られた画像のデータを処理する画像入出力システムで
あって、カラー原稿を撮像するカラーラインセンサ( Ｃ
ＣＤ) ３と、このカラーラインセンサからの３原色の各
々の色のデータを出力する順に記憶する記憶手段( メモ
リ) １２と、１つの画素を形成する連続した３原色のデ
ータと、その次の画素を形成する連続した３原色のデー
タとが一部重複するように、この記憶手段に記憶された
データの読出しアドレスを算出する算出手段( 入力制御
回路) １０と、この算出されたアドレスに基づいて連続
した３原色のデータを記憶手段から読み出し１画素分の
３原色の画像データを生成する生成手段( 出力制御回
路) １３とを有した画像処理システムを構成する。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、紙やフィルム等の
カラー原稿画像を読み取る画像入力装置（所謂、スキャ
ナ）を含み、例えば、一次元的に配列したラインセンサ
を用い画像入力する機能をもつ画像処理システムに関す
る。

【０００２】

【従来の技術】従来、この分野では次のような技術が有
った。例えば、特開平５−１８３６７４号公報には、メ
モリに画像データを記憶しＳＣＳＩやＧＰＩＢなどのイ
ンターフェース手段を介して外部装置に画像データを出
力する画像入力装置が例示されている。このような技術
では、外部装置から要求される画像データ量が少ない場
合に、上記メモリは画像の１画面分を記憶する「フレー
ムメモリ」として機能し、また、外部装置から要求され
る画像データ量が多い場合には、上記メモリが画像の一
部分を記憶する「バッファメモリ」として機能する。一
般に、出力画像のサイズが大きいか解像度が高いほど画
像のデータ量は多くなる。また、出力解像度が高い場合
には入力画像の全画素分をメモリに書き込むが、出力解
像度が低い場合にはその幾つかの画素分を「間引いて」
メモリに書き込む。

【０００３】また、図１０には、出力装置にデータを出
力する場合の従来の出力方式を示している。図示のよう
なメモリには、赤（Ｒ）・緑（Ｇ）・青（Ｂ）の３原色
として「Ｒ１」「Ｇ１」「Ｂ１」、「Ｒ２」「Ｇ２」
「Ｂ２」、「Ｒ３」「Ｇ３」「Ｂ３」、・・・というよ
うに記憶され、出力装置へ出力される時は、同じ番号の
色データが一組の１画素として出力される。つまり、１
画素のデータを出力する毎に読み出しのためのアドレス
ポインタが指すアドレスを３づつ増加させながら対応す
る色データを出力していく方式であった。

【０００４】

【発明が解決しようとする課題】上述のように従来で
は、外部装置あるいは出力装置側の解像度が変化した場
合、画素データを間引きながらメモリ中に書き込んでい
た。例えば、１〜１０番までの１０画素から、解像度
「６／１０」の画像を得る場合は、１，３，５，６，８
及び１０番の計６画素のデータをメモリに書き込んでい
た。書き込もうとするデータの番号は、「（１．６６６
× Ｎ）の整数」（但し、Ｎは整数）で計算できる。
しかし、このようにデータを間引くと、５番と６番のよ
うに互いに隣合う画素が選択される部分が現われる。も
し、出力解像度が「１／Ｎ」以外の場合には、必ずこの
ような不等間隔の部分が発生する。

【０００５】上記のような「不等間隔部分」が在ると、
出力された画像中の斜め線がその部分で階段状になる等
の画像劣化となってしまう。よって、従来はこのような
画像劣化を起こさせないため、出力解像度を「１／Ｎ」
の単位でしか設定できないようにしていた。あるいは、
一旦、画像データを取り込んだ後、隣接する画素間で所
定の補間演算を行い、画像に適宜な補正を施していた。

【０００６】しかし、出力解像度を限定すると、印刷出
力しようとした場合に、印刷範囲に収まらない、又は余
ってしまうという不具合を生ずる。また、画像を補正す
るためには、補正用の回路や画像処理ソフトウェアが別
途に必要となり、よって、画像処理システムとしてのコ
ストが上ったり、画像処理時間が伸びてしまうという問
題も発生する。

【０００７】そこで、本発明の主な目的は、任意の出力
解像度の設定が可能で、画像劣化の生じない画像入力装
置を含むシステムを安価に提供することにある。

【０００８】

【課題を解決するための手段】上記の課題を解決し目的
を達成するために次のような手段を講じている。

【０００９】［１］ カラー原稿の画像を読み取り、読
み取られたこの画像のデータを処理する画像処理システ
ムにおいて、前記カラー原稿を撮像するカラーラインセ
ンサと、前記カラーラインセンサからの３原色の各々の
色のデータを、出力する順に記憶する記憶手段と、１つ
の画素を形成する連続した３原色のデータと、その次の
画素を形成する連続した３原色のデータとが一部重複す
るように、前記記憶手段に記憶されたデータの読出しア
ドレスを算出する算出手段と、前記算出手段で算出され
たアドレスに基づいて、連続した３原色のデータを前記
記憶手段から読み出し、１画素分の３原色の画像データ
を生成する生成手段と、を具備する画像処理システムを
提供する。

【００１０】［２］ 前記カラーラインセンサは、３原
色のセンサが各色ごとに独立して成るラインを有する
「３ライン型」センサ、３原色のセンサのうち１色のセ
ンサが独立した１ラインであり、他の２色が１ライン上
に順次配置された「２ライン型」センサ、または、３原
色のセンサが１ライン上に順次配置された「点順次型」
センサであることを特徴とする［１］に記載の画像処理
システムを提供する。

【００１１】［３］ カラー原稿の画像を撮像するカラ
ーラインセンサを有する画像入力装置から出力されたデ
ータを処理する画像処理システムであって、前記画像入
力装置から出力される３原色の各々の色のデータを、出
力する順に記憶する記憶手段と、１つの画素を形成する
連続した３原色のデータと、その次の画素を形成する連
続した３原色のデータとが一部重複するように、前記記
憶手段に記憶されたデータの読出しアドレスを算出する
算出手段と、前記算出手段で算出されたアドレスに基づ
いて、連続した３原色のデータを前記記憶手段から読み
出し、１画素分の３原色の画像データを生成する生成手
段と、を具備する画像処理システムを提供する。

【００１２】

【発明の実施の形態】以下に、本発明の要旨を説明する
ため、まず図１および図２を参照しながら本発明の概念
を説明する。

【００１３】図１（ａ）には、Ｒ（赤）・Ｇ（緑）・Ｂ
（青）の３原色センサが１ライン上に順次配置されてい
る所謂「１ライン点順次型」のラインＣＣＤの動作原理
を示している。Ｒ・Ｇ・Ｂの各色のセンサ出力は転送ゲ
ートを介してＣＣＤシフトレジスタに転送される。よっ
て「Ｒ１」「Ｇ１」「Ｂ１」の各センサ出力は「Ｒ１」
「Ｇ１」「Ｂ１」の各シフトレジスタに転送され、「Ｒ
２」「Ｇ２」「Ｂ２」の各センサ出力は「Ｒ２」「Ｇ
２」「Ｂ２」の各シフトレジスタに転送される。

【００１４】読出し走査パルスが入力されると各シフト
レジスタの内容がシフトされ、Ｒ・Ｇ・Ｂの値が後述の
メモリに順次出力される。メモリに記憶されたデータ
は、後述する出力装置に出力される。

【００１５】ここで従来には、ＣＣＤから出力される各
色出力の組合せをそのまま１画素として扱っていた。つ
まり「Ｒ１」「Ｇ１」「Ｂ１」を「第１画素」とし、
「Ｒ２」「Ｇ２」「Ｂ２」を「第２画素」としていた。

【００１６】しかし本発明では、図示のように隣り合う
３つのセンサを１画素として扱い、「Ｒ１」「Ｇ１」
「Ｂ１」を「第１画素」（ｓ１）とし、「Ｂ１」「Ｒ
２」「Ｇ２」を「第２画素」（ｓ２）とし、「Ｇ２」
「Ｂ２」「Ｒ３」を「第３画素」（ｓ３）として扱う。
このように扱うことで、従来の１．５倍の画素数のデー
タを得ることができる。（以下、これを「モード１」と
呼ぶ）。

【００１７】また、「Ｇ１」「Ｂ１」「Ｒ２」を「第２
画素」とし、「Ｂ１」「Ｒ２」「Ｇ２」を「第３画素」
としてもよい。このように扱うと、従来の３倍の画素分
のデータを得ることができる。（以下、これを「モード
２」と呼ぶ）。

【００１８】さらに図１（ｂ）には、Ｒ・Ｇ・Ｂの３原
色センサが３ライン上に別々に配置されている「３ライ
ン型」と呼ぶラインＣＣＤの動作原理が示されている。
同様にして、Ｒ・Ｇ・Ｂの各センサ出力は、転送ゲート
を介してＣＣＤシフトレジスタに転送される。よって、
図示のように例えば、「Ｒ１」「Ｇ１」「Ｂ１」の各セ
ンサ出力は「Ｒ１」「Ｇ１」「Ｂ１」の各シフトレジス
タに転送され、「Ｒ２」「Ｇ２」「Ｂ２」の各センサ出
力は「Ｒ２」「Ｇ２」「Ｂ２」の各シフトレジスタに転
送される。

【００１９】読出し走査パルスが入力されると各ＣＣＤ
シフトレジスタの内容がシフトされ、Ｒ・Ｇ・Ｂの値が
後述のメモリに順次出力される。メモリに記憶されたデ
ータは、後述する出力装置に出力される。

【００２０】本発明では、Ｒ・Ｇ・Ｂの３原色の内、何
れか１色を隣合う列と組み合わせた３つのセンサを１画
素として取り扱う。つまり、「Ｒ１」「Ｇ１」「Ｂ１」
を「第１画素」（ｓ１）とし、「Ｒ２」「Ｇ２」「Ｂ
１」を「第２画素」（ｓ２）とし、「Ｒ３」「Ｇ２」
「Ｂ２」を「第３画素」（ｓ３）として扱う。このよう
に扱うことにより、従来の１．５倍の画素数のデータを
得ることができる。（「モード１」）。

【００２１】また、「Ｒ２」「Ｇ１」「Ｂ１」を「第２
画素」とし、「Ｒ２」「Ｇ２」「Ｂ１」を「第３画素」
として取り扱ってもよい。このように扱うと、従来の３
倍の画素分のデータを得ることができる。（「モード
２」）。

【００２２】例えば、Ｒ・Ｇ・Ｂが各々１０００個のセ
ンサを有している場合は、従来では１０００画素分のデ
ータしか得られなかったが、本発明では最高３０００画
素分のデータを得ることができる。また同時に、従来の
１．５倍の画素数のデータを整数”２”で割ることによ
り「１／１．３」の出力解像度が得られ、従来の３倍の
画素数のデータを整数”５”で割ることにより「１／
１．６」の出力解像度が得られる。よって、例えば、出
力解像度の設定も「１／１」と「１／２」の間に、新た
に「１／１．３」と「１／１．６」を更に設けることが
できる。よって、従来よりも任意な出力解像度の指定に
も対応できる。

【００２３】図２（ａ）には、上記の「モード１」のＣ
ＣＤの出力および出力装置への出力を表したタイムチャ
ートを示している。このＣＣＤに主走査パルスを与える
と、このパルスに同期して「Ｒｎ」「Ｇｎ」「Ｂｎ」
（但し、ｎは１から順次増加する整数）の出力が得られ
る。この時、ＣＣＤからの各出力はＡ／Ｄ変換され、メ
モリに順次記憶されていく。そして次に、出力装置から
出力パルスが与えられると、このパルスに同期して前述
のメモリに記憶されたデータが読み出され、１番目は
「Ｒ１」「Ｇ１」「Ｂ１」（ｓ１）が出力され、２番目
は「Ｒ２」「Ｇ２」「Ｂ１」（ｓ２）が、そして、３番
目には「Ｒ３」「Ｇ２」「Ｂ２」（ｓ３）が順次出力さ
れる。

【００２４】図２（ｂ）は、出力装置にデータを出力す
る本発明の方式を示し、前記の「モード１」の動作原理
を表している。図示のようにメモリには「Ｒ１」「Ｇ
１」「Ｂ１」「Ｒ２」「Ｇ２」「Ｂ２」・・・というよ
うに記憶されている。ここで、これらデータを出力装置
へ出力する時には、１画素のデータを出力する毎にその
読み出しのためのアドレスポインタ（以下、単にアドレ
スと称す）を２づつ増加して３バイトのデータを出力す
る。つまり、１番目は「アドレス０」〜「アドレス２」
までの３バイトを読み出し、それを第１画素（ｓ１）と
して出力し、２番目は「アドレス２」〜「アドレス４」
までの３バイトを読み出し、それを第２画素（ｓ２）と
して出力する。

【００２５】また、１画素のデータを出力する毎に読み
出しのアドレスを１づつ増加して３バイトのデータを読
み出すことで、前述の「モード２」の出力も行うことが
できる。

【００２６】つづいて、本発明の画像処理システムの具
体的な例を複数の実施形態を挙げて説明する。

【００２７】（第１実施形態）図３は、写真用フィルム
をライン型ＣＣＤで読み取る、所謂「フィルムスキャ
ナ」における第１の実施形態を示すブロック図である。
本第１実施形態では、画像を入力する装置と出力する装
置が一体として成った「画像入出力システム」１６の構
成を例示している。

【００２８】（構成および動作１）フィルム１の画像は
レンズ２によって結像され、ＣＣＤ３によって光電変換
される。このＣＣＤ３は、３原色に対応する赤ＣＣＤ
４、緑ＣＣＤ５および青ＣＣＤ６から構成され、それぞ
れのカラー画像信号をＡ／Ｄコンバータ７，８，９に出
力する。これらそれぞれのＣＣＤ（４〜６）には所定の
主走査パルスが入力制御回路１０から与えられ、このパ
ルスが入感する毎に１画素づつの画像信号が出力され
る。これら画像信号は各々の色毎にＡ／Ｄコンバータ
７，８，９によってデジタル値にＡ／Ｄ変換される。

【００２９】入力制御回路１０はこれらのＡ／Ｄ変換値
をメモリ１２に順次に書き込み一時記憶する。すなわ
ち、１番目は「アドレス０」に「Ｒ」の値（Ｒ１）を、
「アドレス１」には「Ｇ」の値（Ｇ１）を、そして「ア
ドレス２」には「Ｂ」の値（Ｂ１）をそれぞれ書き込
む。また、この入力制御回路は主走査パルスを一発ＣＣ
Ｄに出力して２番目のＡ／Ｄ変換値（Ｒ２・Ｇ２・Ｂ
２）を「アドレス３」「アドレス４」「アドレス５」に
それぞれ書き込む。

【００３０】上述のように、入力制御回路１０は主走査
パルスの出力とＡ／Ｄ変換値の書き込みを繰り返し、１
ライン分の主走査と書込みが終了したら、「書込み終了
信号」を出力制御回路１３に出力すると共に、副走査パ
ルスをステッピングモータ１１に出力する。これにより
ＣＣＤ３はこのステッピングモータによって横方向に移
動するので、カラー原稿としてのフィルム等の２次元画
像を得ることができる。入力制御回路１０はその後、出
力制御回路１３から「読出し終了信号」が来るまで待機
し、その信号が来たら再びメモリの「アドレス０」から
Ａ／Ｄ変換された値を同様にして書き込んでいく。

【００３１】上述した入力制御回路１０の『入力制御』
処理動作を図４（ａ）のフローチャートに詳しく示し説
明する。

【００３２】最初に、書込みアドレス（Ａ）を「０」に
リセットする（ステップＳ１）。

【００３３】主走査パルスをＣＣＤに出力して色データ
ＲＧＢの獲得を促す（ステップＳ２）。

【００３４】「Ｒ」のＡ／Ｄ変換した値をアドレス
（Ａ）で指定されるメモリ（＠Ａ）に書き込み（ステッ
プＳ３）、アドレス（Ａ）を「＋１」する（ステップＳ
４）。

【００３５】「Ｇ」のＡ／Ｄ変換した値をアドレス
（Ａ）で指定されるメモリ（＠Ａ）に書き込み（ステッ
プＳ５）、アドレス（Ａ）を「＋１」する（ステップＳ
６）。

【００３６】「Ｂ」のＡ／Ｄ変換した値をアドレス
（Ａ）で指定されるメモリ（＠Ａ）に書き込み（ステッ
プＳ７）、アドレス（Ａ）を「＋１」する（ステップＳ
８）。

【００３７】アドレス（Ａ）の値を基にして、１ライン
分のＡ／Ｄ変換値の書込みが終了したかを判断し（ステ
ップＳ９）、終了したならば次のステップＳ１０へ進
み、一方、終了していなければ前述のステップＳ２に戻
り同様なステップを行う。

【００３８】ステップＳ１０では、書込み終了信号を出
力制御回路に出力し（Ｓ１０）、副走査パルスをＣＣＤ
に出力する（ステップＳ１１）。

【００３９】出力制御回路から「読出し終了信号」が来
るまで待ち、この終了信号が来たならば次のステップＳ
１３に進む（ステップＳ１２）。

【００４０】ステップＳ１３では、副走査パルス数の積
算値等を基に当該入力制御が終了したか否かを判断し、
もしまだ終了していなければステップＳ１に戻り同様な
ステップを行う。

【００４１】一方、出力制御回路は「出力解像度」の設
定に応じてメモリ１２のアドレスを指定して、そのメモ
リ領域中に記憶されているＡ／Ｄ変換値を表示用メモリ
１４や、ハードディスク等のファイル装置１５に出力す
る。表示用メモリ１４に記憶された画像データを用い
て、不図示のモニタ等の表示装置により表示が可能とな
る。ここで「出力解像度」は前述した「モード１」（即
ち、従来の１．５倍の画素数のデータを出力するモー
ド）であるとする。

【００４２】図４（ｂ）には、「モード１」の場合の出
力制御回路１３の『出力制御』処理フローチャートを示
す。

【００４３】まず、入力制御回路１０から「書込み終了
信号」が来るまで待つ（ステップＳ２０）。そして、そ
の書込み終了信号を受けるとまず、読出しアドレス
（Ａ）を「０」にリセットする（ステップＳ２１）。

【００４４】次に読み出されるデータがＲ・Ｇ・Ｂのど
れであるかを識別するためのレジスタＮＥＸＴＣをまず
最初に処理する「Ｒ」に設定する（ステップＳ２２）。

【００４５】ステップＳ２３では、このレジスタＮＥＸ
ＴＣを判別し、「Ｒ」であればステップＳ２４に移行
し、「Ｇ」であればステップＳ３０に移行し、「Ｂ」で
あればステップＳ３６に移行する。

【００４６】まず、ステップＳ２４では、アドレス
（Ａ）で指定されるメモリ（＠Ａ）の値を「Ｒ出力」と
して、表示メモリ１４やファイル装置１５に出力し（ス
テップＳ２４）、アドレスを「＋１」する（ステップＳ
２５）。

【００４７】アドレス（Ａ）で指定されるメモリ（＠
Ａ）の値を「Ｇ出力」として出力し（ステップＳ２
６）、アドレスを「＋１」する（ステップＳ２７）。

【００４８】アドレス（Ａ）で指定されるメモリ（＠
Ａ）の値を「Ｂ出力」として出力し（ステップＳ２
８）、そして、「ＮＥＸＴＣ」を次に処理する「Ｂ」に
設定する（ステップＳ２９）。

【００４９】ステップＳ３０では、アドレス（Ａ）で指
定されるメモリ（＠Ａ）の値を「Ｇ出力」として出力し
（ステップＳ３０）、アドレスを「＋１」する（ステッ
プＳ３１）。

【００５０】アドレス（Ａ）で指定されるメモリ（＠
Ａ）の値を「Ｂ出力」として出力し（ステップＳ３
２）、アドレスを「＋１」する（ステップＳ３３）。

【００５１】アドレス（Ａ）で指定されるメモリ（＠
Ａ）の値を「Ｒ出力」として出力し（ステップＳ３
４）、そして、「ＮＥＸＴＣ」を次に処理する「Ｒ」に
設定する（ステップＳ３５）。

【００５２】ステップＳ３６では、アドレス（Ａ）で指
定されるメモリ（＠Ａ）の値を「Ｂ出力」として出力し
（ステップＳ３６）、アドレスを「＋１」する（ステッ
プＳ３７）。

【００５３】アドレス（Ａ）で指定されるメモリ（＠
Ａ）の値を「Ｒ出力」として出力し（ステップＳ３
８）、アドレスを「＋１」する（ステップＳ３９）。

【００５４】アドレス（Ａ）で指定されるメモリ（＠
Ａ）の値を「Ｇ出力」として出力し（ステップＳ４
０）、そして、「ＮＥＸＴＣ」を「Ｇ」に設定する（ス
テップＳ４１）。

【００５５】以上の各ステップＳ２９，Ｓ３５，Ｓ４１
の次はステップＳ４２に移行して、アドレス（Ａ）の値
を基にして、１ライン分の読出しが終了したかを判断
し、終了していなければ前述したステップＳ２３に戻
り、終了していれば次のステップＳ４３に進む。

【００５６】入力制御回路に対して「読出し終了信号」
を出力する（ステップＳ４３）。

【００５７】読出し終了信号の発生数等を基に出力制御
が終了したかを判断し（ステップＳ４４）、もし、まだ
終了していない場合には前述のステップＳ２０に戻って
同様の処理を行う。

【００５８】以上のように、「モード１」の場合は、１
画素分の３原色データを出力する際に、読出しアドレス
が「２」づつしか増加させない。

【００５９】（変形例）また、「モード２」の場合は、
１画素分の３原色データを出力する際に、読出しアドレ
スを「１」づつしか増加させないようにすればよい。つ
まり具体的には、前記ステップＳ２９，Ｓ３５，Ｓ４１
において、それぞれ「ＮＥＸＴＣ←“Ｇ”」「ＮＥＸＴ
Ｃ←“Ｂ”」「ＮＥＸＴＣ←“Ｒ”」と設定し、かつ指
示するアドレスを「１」減少する処理（即ち、ポインタ
アドレス：Ａ←Ａ−１）を、ステップＳ４２からＳ２３
に移行する間に加えればよい。

【００６０】（第２実施形態）図５には、本発明の第２
の実施形態を例示し、写真用フィルムをライン型ＣＣＤ
で読み取る画像入力装置としてのフィルムスキャナと、
その画像出力装置とがブロック図で示されている。この
第２実施形態では画像入力装置２０と画像出力装置とし
てのパソコン等の画像出力装置２２とが別体で成る画像
処理システムである。

【００６１】（構成および動作２）画像入力装置２０に
は出力ポート２１が設けられ、解像度に応じたＲ・Ｇ・
Ｂのデータ値が出力される。また、出力制御回路１３は
画像出力装置２２の通信制御回路２４からの通信データ
（または通信信号）に基づき、所望する解像度の指定
や、出力パルスの入力が行われる。

【００６２】一方、画像出力装置２２には入力ポート２
３が設けられ、画像入力装置からのＲ・Ｇ・Ｂの値を入
力し、表示用メモリ１４やファイル装置１５に書き込
む。

【００６３】前述の第１実施形態との違いは、Ｒ・Ｇ・
Ｂの値が画像入力装置から画像出力装置に転送される点
である。よって画像入力装置に高速のマイコンを搭載し
ておけば、例えばパソコン等の画像出力装置にかかる処
理が低減され、解像度が低いほど高速にデータを転送で
きる。特に、画像入力装置を制御するマイコンに「ＲＩ
ＳＣ」（Reduced Instruction Set Computer）型のマイ
コンを用いれば、小型で安価でしかも高速に処理を行わ
せることができる。

【００６４】図６には、ＲＯＭとＲＡＭを内蔵した「１
チップＲＩＳＣ」型のマイコン３１を用いたフィルムス
キャナの回路ブロック図を示している。

【００６５】「ＲＩＳＣ」マイコンは１命令の実行を発
振周波数のサイクルで行うことができる。これに対し、
従来の「ＣＩＳＣ」（Complexed Instruction Set Comp
uter）は１命令の実行に４サイクルかかる。例えば発振
周波数を２０ＭＨｚとすると、１命令の実行時間は「Ｒ
ＩＳＣ」マイコンが５０ｎｓ( ナノ秒) であるのに対
し、「ＣＩＳＣ」マイコンは２００ｎｓを要する。よっ
て、ＲＩＳＣマイコンならば、入力制御（参照、図４
（ａ）のフローチャート）と出力制御（参照、図４
（ｂ）のフローチャート）の両方の処理を１個のマイコ
ンで行うことができるが、「ＣＩＳＣ」マイコンでは非
常に困難である。

【００６６】また、ＲＩＳＣマイコン３１に内蔵された
ＲＡＭ４６をＲ・Ｇ・Ｂの書込み・読出しメモリとして
使えば、負荷がかからず、更に高速にデータを処理でき
る。なぜならば、一般に外部メモリを使うとアクセスす
る毎に負荷が発生し、全処理時間が伸びる傾向がある。

【００６７】この図６が示すスキャナ本体３０におい
て、ＲＯＭ４５には所定の制御プログラムが実行形式コ
ードで記憶されており、このプログラムに従って、出力
ポート４３から信号を出力し、ＣＣＤ３７の主走査制
御、ステッピングモータ３３の副走査制御、Ａ／Ｄコン
バータ３８のＡ／Ｄ変換制御、スキャナ本体に対する外
部装置３２へのデータ出力および書込み終了信号等の出
力を行う。

【００６８】また、入力ポート４４からＣＣＤのＡ／Ｄ
変換値、外部装置３２からの出力パルスおよび読出し終
了信号等の入力を行う。ＲＡＭ４６には、最初、ＣＣＤ
３７のＡ／Ｄ変換値がこのＣＣＤからの出力順に書き込
まれ、外部装置３２からの出力パルスに応じて「読出し
アドレス」が決定されて、外部装置３２に読み出され
る。一方、出力ポート４３からは「Ｒ」「Ｇ」「Ｂ」が
１バイトづつ出力されてもよいし（即ち「出力モード
１」と呼ぶ）、３バイトを一括して出力されてもよい
（即ち「出力モード２」と呼ぶ）。

【００６９】書込み時の処理は図４（ａ）のフローチャ
ートが示す手順に基づいて行われ、読出し時の処理は図
４（ｂ）のフローチャートが示す手順に基づいて行われ
る。ここで、外部装置からの「出力パルス」は読出し時
の同期をとるための信号であり、図４（ｂ）のフローチ
ャートには記載してないが、データを１回読み出す毎に
出力パルスをチェックすることにより、安全確実にデー
タを転送できる。すなわち具体的には、上記「出力モー
ド１」の場合は、ステップＳ２４，Ｓ２６，Ｓ２８，Ｓ
３０，Ｓ３２，Ｓ３４，Ｓ３６，Ｓ３８，Ｓ４０の前に
出力パルスを待つ処理ステップを追加し、一方、「出力
モード２」の場合は、ステップＳ２３の前に出力パルス
を待つ処理ステップを追加するだけでよい。なお、デー
タの転送速度がスキャナ３０側と外部装置３２側とで予
め決められている場合には、出力パルスおよびそのチェ
ックは不要である。

【００７０】（第３実施形態）図７には、写真用フィル
ムをライン型ＣＣＤで読み取る、「フィルムスキャナ」
の第３の実施形態をブロック図で示している。この第３
実施形態では画像入力装置２０とパソコン等の画像出力
装置２２が別体と成った「画像入出力システム」を例示
している。

【００７１】（構成および動作３）画像入力装置２０に
は出力ポート２１が設けられ、Ｒ・Ｇ・ＢのＡ／Ｄ値が
そのまま画像出力装置２２側に出力される。一方、画像
出力装置２２には入力ポート２３が設けられ、Ｒ・Ｇ・
ＢのＡ／Ｄ変換値を入力し、メモリ１２中に書き込む。

【００７２】前述した第２実施形態との違いは、解像度
に基づいたＲ・Ｇ・Ｂのデータセットを画像出力装置内
で生成することである。つまり、構成的には、画像入力
装置２０に出力制御回路は備えず、画像出力装置２２に
は通信制御回路も備えていない。また、メモリ１２は画
像入力装置側にではなくこの外部装置（即ち、画像出力
装置）側に設けられている。

【００７３】画像出力装置２２は、この画像出力装置の
入力ポート２３を経由して直接にメモリ１２に書き込ま
れたＲ・Ｇ・Ｂデータに対し、所望の出力解像度に基づ
いた「読出しアドレス」を計算し、各データを表示メモ
リ１４やファイル装置１５に出力する。なお、この読出
しの制御は図４（ｂ）の『出力制御』フローチャートが
示す順序で基本的に行われる。

【００７４】（第４実施形態）上述までの説明では、本
発明の画像処理システムのＣＣＤには「１ライン点順次
型」か「３ライン型」のものが採用していたが、図８
（ａ）に示すような動作原理の「２ライン型」も同様に
適用できる。

【００７５】（構成および動作４）この「２ライン型」
のＣＣＤとは、図示の如く「Ｇ」のセンサ列が１ライン
在り、「Ｒ」と「Ｂ」が交互に配置されたセンサ列がも
う１ライン在るものである。それにともなって、ＣＣＤ
シフトレジスタも図示のように２ラインで構成され、
「Ｇ」は１列で独立しているが、「Ｒ」と「Ｂ」は１つ
の出力端子から交互に出力される。

【００７６】なお、本第４実施形態の構成は、前述した
実施形態のように画像入力装置と画像出力装置とが別体
または同体でシステムを構成するものとして以下に説明
する。

【００７７】図８（ｂ）は、メモリおよび出力の方式を
表したものであり、図８（ｃ）は、その出力処理のタイ
ムチャートを表している。

【００７８】この図８（ｂ）と前述の図２（ｂ）との違
いは、メモリに書き込まれる順番が「Ｒ１」「Ｇ１」
「Ｂ１」「Ｇ２」「Ｒ２」「Ｇ３」「Ｂ２」「Ｇ４」・
・・となっていることである。これは図８（ｃ）のタイ
ムチャートに示すように、主走査パルスを発生する毎
に、最初は「Ｒ」と「Ｇ」がＣＣＤから出力され、次の
主走査パルスの発生で「Ｂ」と「Ｇ」が出力されるから
である。

【００７９】図９（ａ），（ｂ）には、本第４実施形態
の入力および出力制御の動作を示している。図９（ａ）
は、入力制御回路の『入力制御』処理に関するフローチ
ャートであり、前述の図４（ａ）との違いは、「Ｒ」と
「Ｂ」が「Ｒ／Ｂ出力端子」から交互に出力されるの
で、１回目の主走査パルス出力（ステップＳ５１）直後
の入力（ステップＳ５２）では、「Ｒ」のＡ／Ｄ変換値
がメモリに書き込まれ、２回目の主走査パルス出力（ス
テップＳ５６）直後の入力（ステップＳ５７）では、
「Ｂ」のＡ／Ｄ変換値がメモリに書き込まれている点に
ある。そこで、図９（ａ）のフローチャートについてさ
らに詳しく説明する。

【００８０】最初に、書込みアドレス（Ａ）を「０」に
リセットする（ステップＳ５０）。

【００８１】主走査パルスをＣＣＤに出力する（ステッ
プＳ５１）。

【００８２】「Ｒ／Ｂ」のＡ／Ｄ変換した値（但しここ
では「Ｒ」のＡ／Ｄ値）をアドレス（Ａ）で指定される
メモリ（＠Ａ）に書き込み（ステップＳ５２）、アドレ
ス（Ａ）を「＋１」する（ステップＳ５３）。

【００８３】「Ｇ」のＡ／Ｄ変換した値をアドレス
（Ａ）で指定されるメモリ（＠Ａ）に書き込み（ステッ
プＳ５４）、アドレス（Ａ）を「＋１」する（ステップ
Ｓ５５）。

【００８４】主走査パルスをＣＣＤに出力する（ステッ
プＳ５６）。

【００８５】「Ｒ／Ｂ」のＡ／Ｄ変換した値（但しここ
では「Ｂ」のＡ／Ｄ値）をアドレス（Ａ）で指定される
メモリ（＠Ａ）に書き込み（ステップＳ５７）、アドレ
ス（Ａ）を「＋１」する（ステップＳ５８）。

【００８６】「Ｇ」のＡ／Ｄ変換した値をアドレス
（Ａ）で指定されるメモリ（＠Ａ）に書き込み（ステッ
プＳ５９）、アドレス（Ａ）を「＋１」する（ステップ
Ｓ６０）。

【００８７】次に、アドレス（Ａ）の値を基にして、１
ライン分のＡ／Ｄ値の書込みが終了したか否かを判断し
（ステップＳ６１）、終了したならば次のステップＳ６
２へ進み、もしまだ終了していなければ前述のステップ
Ｓ５１に戻る。

【００８８】次に、「書込み終了信号」を出力制御回路
１３に出力し（ステップＳ６２）、副走査パルスをＣＣ
Ｄに出力する（ステップＳ６３）。

【００８９】続いて、出力制御回路から「読出し終了信
号」が来るまで待ち（ステップＳ６４）、信号が来た
ら、副走査パルス数の積算値等を基にして入力制御が終
了したかを判断し（ステップＳ６５）、終了していなけ
れば最初のステップＳ５０に戻って同様な処理を行う。

【００９０】また、図９（ｂ）には『出力制御』に関す
る処理手順を示すフローチャートを示してあり、前述の
図４（ｂ）との違いは、レジスタ「ＮＥＸＴＣ」が
「Ｒ」か「Ｂ」の２種類しか無いということである。そ
こで詳しく処理ステップを説明する。

【００９１】まず、入力制御回路から「書込み終了信
号」が来るのを待ち（ステップＳ７０）、「書込み終了
信号」が来たら、読出しアドレス（Ａ）を「０」にリセ
ットする（ステップＳ７１）。

【００９２】次に読み出されるデータがＲ・Ｇ・Ｂのど
れであるかを識別するためのレジスタＮＥＸＴＣを
「Ｒ」にする（ステップＳ７２）。

【００９３】また、ＮＥＸＴＣを判別し（ステップＳ７
３）、「Ｒ」であれば次のステップＳ７４に進み、もし
「Ｂ」であれば後述するステップＳ８０に移行する。

【００９４】ステップＳ７４では、アドレス（Ａ）で指
定されるメモリ（＠Ａ）の値を「Ｒ出力」として、表示
メモリ１４やファイル装置１５に出力し、アドレスを
「＋１」する（ステップＳ７５）。

【００９５】アドレス（Ａ）で指定されるメモリ（＠
Ａ）の値を「Ｇ出力」として出力し（ステップＳ７
６）、アドレスを「＋１」する（ステップＳ７７）。

【００９６】アドレス（Ａ）で指定されるメモリ（＠
Ａ）の値を「Ｂ出力」として出力し（ステップＳ７
８）、そして「ＮＥＸＴＣ」を次に処理する「Ｂ」に設
定する（ステップＳ７９）。

【００９７】また、ステップＳ８０では、アドレス
（Ａ）で指定されるメモリ（＠Ａ）の値を「Ｂ出力」と
して出力し（Ｓ８０）、アドレスを「＋１」する（ステ
ップＳ８１）。

【００９８】アドレス（Ａ）で指定されるメモリ（＠
Ａ）の値を「Ｇ出力」として出力し（ステップＳ８
２）、アドレスを「＋１」する（ステップＳ８３）。

【００９９】アドレス（Ａ）で指定されるメモリ（＠
Ａ）の値を「Ｒ出力」として出力し（ステップＳ８
４）、そしてレジスタＮＥＸＴＣを続いて処理する
「Ｒ」に設定する（ステップＳ８５）。

【０１００】前述したステップＳ７９またはＳ８５の次
には、アドレス（Ａ）の値を基に、１ライン分の読出し
が終了したかを判断し（ステップＳ８６）、終了してい
れば次のステップＳ８７に進む。もしまだ終了していな
ければ前述のステップＳ７３に戻る。

【０１０１】ステップＳ８７では、入力制御回路１０に
対して「読出し終了信号」を出力する。

【０１０２】また、読出し終了信号の発生数等を基に出
力制御が終了したかを判断し（ステップＳ８８）、もし
まだ終了していない場合は最初のステップＳ７０に戻っ
て同様の処理を行う。

【０１０３】（その他の変形例）そのほかにも、本発明
の要旨を著しく逸脱しない範囲で変形実施も可能であ
る。例えば、本発明に係わるカラーラインセンサは、例
示した「３ライン型」、「２ライン型」および「点順次
型」センサのような各種のセンサの他にも同様な主旨に
より変形したものを採用してもよい。

【０１０４】以上、複数の実施形態に基づいて説明した
が、本明細書中には次の発明が含まれる。

【０１０５】［１］ カラー原稿の画像を読み取り、読
み取られたこの画像のデータを処理する画像処理システ
ムにおいて、前記カラー原稿を撮像するカラーラインセ
ンサと、前記カラーラインセンサからの３原色の各々の
色のデータを、出力する順に記憶する記憶手段と、１つ
の画素を形成する連続した３原色のデータと、その次の
画素を形成する連続した３原色のデータとが一部重複す
るように、前記記憶手段に記憶されたデータの読出しア
ドレスを算出する算出手段と、前記算出手段で算出され
たアドレスに基づいて、連続した３原色のデータを前記
記憶手段から読み出し、１画素分の３原色の画像データ
を生成する生成手段と、を具備する画像処理システム。

【０１０６】［２］ 前記カラーラインセンサは、３原
色のセンサが各色ごとに独立して成るラインを有する
「３ライン型」センサ、３原色のセンサのうち１色のセ
ンサが独立した１ラインであり、他の２色が１ライン上
に順次配置された「２ライン型」センサ、または、３原
色のセンサが１ライン上に順次配置された「点順次型」
センサであることを特徴とする請求項１に記載の画像処
理システム。

【０１０７】［３］ カラー原稿の画像を撮像するカラ
ーラインセンサを有する画像入力装置から出力されたデ
ータを処理する画像処理システムであって、前記画像入
力装置から出力される３原色の各々の色のデータを、出
力する順に記憶する記憶手段と、１つの画素を形成する
連続した３原色のデータと、その次の画素を形成する連
続した３原色のデータとが一部重複するように、前記記
憶手段に記憶されたデータの読出しアドレスを算出する
算出手段と、前記算出手段で算出されたアドレスに基づ
いて、連続した３原色のデータを前記記憶手段から読み
出し、１画素分の３原色の画像データを生成する生成手
段と、を具備する画像処理システム。

【０１０８】（４） 生成された画像を表示する画像表
示手段をさらに有することを特徴とする［１］に記載の
画像処理システム。

【０１０９】（５） 前記生成手段が生成した３原色画
像データを記憶する第２の記憶手段を有することを特徴
とする［１］〜（４）に記載の画像処理システム。

【０１１０】（６） 所定の出力解像度の設定に基づい
て、アドレスの前記算出手段における３原色のデータの
重複量を（選択的に）変更することを特徴とする［１］
〜（５）に記載の画像処理システム。

【０１１１】（７） 所定の出力解像度の設定に基づい
て、前記３原色画像のデータの生成手段からの出力を
「間引く」間引き手段を有することを特徴とする［１］
〜（６）に記載の画像処理システム。

【０１１２】（８） 現像済フィルムを読み取るスキャ
ナであることを特徴とする［１］〜（７）に記載の画像
処理システム。

【０１１３】（９） カラー原稿の画像を読み取り、画
像データを外部の画像出力装置に出力する画像入力装置
において、カラー原稿を撮像するための３原色カラーラ
インセンサと、前記カラーラインセンサの３原色の各色
の出力を、出力順に記憶する記憶手段と、前記画像出力
装置に１画素のデータを出力するごとに、出力解像度に
対応した読出しアドレスを算出する算出手段と、前記記
憶手段から、前記算出されたアドレスに基づき、３バイ
トのデータを読み出し、一画素分の３原色データを生成
するデータ生成手段と、前記データ生成手段の出力を画
像出力装置に出力する出力手段と、を具備する画像入力
装置を含む画像処理システム。

【０１１４】（１０） 前記記憶手段、前記データ生成
手段および前記出力手段は、「ＲＩＳＣ型」のマイコン
の内蔵回路を用いることを特徴とする（９）に記載の画
像入力装置を含む画像処理システム。

【０１１５】（１１） 前記カラーラインセンサは、３
原色のセンサが１ライン上に順次配置された「点順次型
センサ」であることを特徴とする（９）に記載の画像入
力装置を含む画像処理システム。

【０１１６】（１２） 前記カラーラインセンサは、３
原色のセンサが各色ごとに独立したラインを有する「３
ライン型センサ」であることを特徴とする（９）に記載
の画像入力装置を含む画像処理システム。

【０１１７】（１３） 前記カラーラインセンサは、３
原色のセンサの内、１色が独立した１ラインであり、他
の２色が１ライン上に順次配置された「２ライン型セン
サ」であることを特徴とする（９）に記載の画像入力装
置を含む画像処理システム。

【０１１８】（１４） カラー原稿の画像を３原色カラ
ーラインセンサで読み取り、出力解像度に応じて画像デ
ータを形成する画像入力装置の、１画素分の画像データ
を生成する方法において、３原色カラーラインセンサの
各色の出力を、記憶手段に出力順に記憶し、１画素のデ
ータを形成するごとに、出力解像度に対応した読出しア
ドレスを算出し、前記記憶手段から、前記算出されたア
ドレスに基づき３バイトのデータを読み出し、当該３バ
イトのデータを１画素分の３原色のデータとして取り扱
うことを特徴とする画像データ生成方法を含む画像処理
システム。

【０１１９】（１５） カラー原稿の画像を「２ライン
方式」の３原色カラーラインセンサで読み取り、出力解
像度に応じて画像データを形成する画像入力装置の、１
画素分の画像データを生成する方法であって、この２ラ
イン方式のラインセンサの出力値を、出力順に記憶手段
に記憶し、１画素のデータを形成するごとに、所定の出
力解像度に対応した読出しアドレスを算出し、前記記憶
手段から、前記算出されたアドレスに基づき、３バイト
の連続したデータを読み出し、この３バイトの連続デー
タを１画素分の３原色として取り扱うことを特徴とする
画像データ生成方法を含む画像処理システム。

【０１２０】

【発明の効果】従来の画像入力装置では、出力解像度は
「１／Ｎ」（但し、Ｎは整数）でしか指定できなかった
が、本発明の画像処理システムでは特別な画像補間処理
を行わずに任意な中間解像度の画像データを高速かつ安
価に得ることができる。よって、印刷物へ出力する場合
でも、出力先のサイズと所望する解像度に合わせること
が容易である。また、データの読出し間隔（即ち、メモ
リ中におけるアドレス間隔）が常に均等なので、従来の
ような斜め線が階段状になってしまうという出力画像の
劣化も極めて少ない。

【０１２１】また、外部装置へ迅速に処理した画像デー
タを順次転送するので、１画面分を記憶するための高価
なバッファメモリが不要となると共に、その実装面積も
節約できる。

【０１２２】処理方法が比較的簡単なので、マイコンの
ソフトウェアによる制御で十分対応でき、特に、ＲＩＳ
Ｃマイコンの応用によって１チップ化が可能となる。

【０１２３】以上の結果、本発明の画像処理システムに
よれば画像処理を高速に運用でき、小型でしかも安価に
提供することが可能となる。

【図面の簡単な説明】

【図１】 本発明の概念を示し、（ａ）は、「１ライン
点順次型」ＣＣＤの構成および動作を示す概念図、
（ｂ）は、「３ライン型」ＣＣＤの構成および動作を示
す概念図。

【図２】 本発明の出力方式を示し、（ａ）は、「モー
ド１」ＣＣＤの出力のタイムチャート、（ｂ）は、「モ
ード１」ＣＣＤの出力方式を示す概念図。

【図３】 本発明に係わる第１実施形態の画像入出力装
置の構成ブロック図。

【図４】 本発明に係わる第１実施形態の処理手順を示
し、（ａ）は、入力制御回路の「入力制御」処理のフロ
ーチャート、（ｂ）は、出力制御回路の「出力制御」処
理のフローチャート。

【図５】 本発明に係わる第２実施形態の画像処理シス
テムの構成を示すブロック図。

【図６】 本第２実施形態のフィルムスキャナのＲＩＳ
Ｃマイコンを含む回路ブロック図。

【図７】 本発明に係わる第３実施形態の画像処理シス
テムの構成を示すブロック図。

【図８】 本発明に係わる第４実施形態の画像処理シス
テムの出力方式を示し、（ａ）は、「２ライン型」ＣＣ
Ｄの構成および動作原理の概念図、（ｂ）は、画像入力
装置のメモリおよびその出力方式の概念図、（ｃ）は、
「２ライン型」ＣＣＤの出力のタイムチャート。

【図９】 本発明に係わる第４実施形態の処理手順を示
し、（ａ）は、「入力制御」処理のフローチャート、
（ｂ）は、「出力制御」処理のフローチャート。

【図１０】 従来の画像入力装置のメモリおよびその出
力方式を示す概念図。

【符号の説明】

１…フィルム（カラー原稿）、 ２…レンズ、 ３，３７…ＣＣＤ（ラインセンサ）、 ４…赤ＣＣＤ、 ５…緑ＣＣＤ、 ６…青ＣＣＤ、 ７〜９，３８…Ａ／Ｄコンバータ、 １０…入力制御回路、 １１…ステッピングモータ、 １２…メモリ、 １３…出力制御回路、 １４…表示用メモリ、 １５…ファイル装置、 １６…画像入出力システム、 ２０…画像入力装置、 ２１，４３…出力ポート、 ２２，３２…画像出力装置、 ２３，４４…入力ポート、 ２４…通信制御回路、 ３０…スキャナ（本体）、 ３２…外部装置、 ４５…ＲＯＭ、 ４６…ＲＡＭ。 Ｓ１〜Ｓ１３…入力制御の処理ステップ、 Ｓ２０〜Ｓ４４…出力制御の処理ステップ、 Ｓ５０〜Ｓ６５…入力制御の処理ステップ、 Ｓ７０〜Ｓ８８…出力制御の処理ステップ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 カラー原稿の画像を読み取り、読み取ら
   れたこの画像のデータを処理する画像処理システムにお
   いて、 前記カラー原稿を撮像するカラーラインセンサと、 前記カラーラインセンサからの３原色の各々の色のデー
   タを、出力する順に記憶する記憶手段と、 １つの画素を形成する連続した３原色のデータと、その
   次の画素を形成する連続した３原色のデータとが一部重
   複するように、前記記憶手段に記憶されたデータの読出
   しアドレスを算出する算出手段と、 前記算出手段で算出されたアドレスに基づいて、連続し
   た３原色のデータを前記記憶手段から読み出し、１画素
   分の３原色の画像データを生成する生成手段と、を具備
   する画像処理システム。
2. 【請求項２】 前記カラーラインセンサは、 ３原色のセンサが各色ごとに独立して成るラインを有す
   る「３ライン型」センサ、３原色のセンサのうち１色の
   センサが独立した１ラインであり、他の２色が１ライン
   上に順次配置された「２ライン型」センサ、または、３
   原色のセンサが１ライン上に順次配置された「点順次
   型」センサであることを特徴とする請求項１に記載の画
   像処理システム。
3. 【請求項３】 カラー原稿の画像を撮像するカラーライ
   ンセンサを有する画像入力装置から出力されたデータを
   処理する画像処理システムであって、 前記画像入力装置から出力される３原色の各々の色のデ
   ータを、出力する順に記憶する記憶手段と、 １つの画素を形成する連続した３原色のデータと、その
   次の画素を形成する連続した３原色のデータとが一部重
   複するように、前記記憶手段に記憶されたデータの読出
   しアドレスを算出する算出手段と、 前記算出手段で算出されたアドレスに基づいて、連続し
   た３原色のデータを前記記憶手段から読み出し、１画素
   分の３原色の画像データを生成する生成手段と、を具備
   する画像処理システム。