JPH09199835A - Method of manufacturing ceramic circuit board - Google Patents
Method of manufacturing ceramic circuit boardInfo
- Publication number
- JPH09199835A JPH09199835A JP543496A JP543496A JPH09199835A JP H09199835 A JPH09199835 A JP H09199835A JP 543496 A JP543496 A JP 543496A JP 543496 A JP543496 A JP 543496A JP H09199835 A JPH09199835 A JP H09199835A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- metal thin
- honing
- liquid
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010409 thin film Substances 0.000 claims abstract description 74
- 239000007788 liquid Substances 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000004020 conductor Substances 0.000 claims abstract description 30
- 238000000059 patterning Methods 0.000 claims abstract description 26
- 238000005507 spraying Methods 0.000 claims abstract description 13
- 238000004544 sputter deposition Methods 0.000 claims abstract description 11
- 239000010419 fine particle Substances 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 72
- 229910052751 metal Inorganic materials 0.000 claims description 69
- 239000002184 metal Substances 0.000 claims description 69
- 238000005498 polishing Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 7
- 239000002245 particle Substances 0.000 abstract description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000001000 micrograph Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 239000011324 bead Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はセラミック回路基板
の製造方法に関し、更に詳細にはセラミック基板の基板
面に形成した金属薄膜のパターニング精度を向上し得る
セラミック回路基板の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a ceramic circuit board, and more particularly to a method for manufacturing a ceramic circuit board capable of improving the patterning accuracy of a metal thin film formed on the surface of a ceramic substrate.
【０００２】[0002]
【従来の技術】半導体素子を搭載した半導体装置等に使
用されるセラミック回路基板は、セラミック粉末等を焼
成して成形したセラミック基板の基板面に、スパッタリ
ングや蒸着等によって金属薄膜を形成した後、この金属
薄膜をパターニング工程を経て所定パターンの導体パタ
ーンに形成する。ところで、セラミック基板は、多数の
結晶粒が緻密に焼結されたものであるため、基板面は凹
凸面となっている。この様な、凹凸面に形成した金属薄
膜を所定パターンの導体パターンに形成しても、パター
ニング精度が低下する。このため、金属薄膜を形成する
際に、予めセラミック基板の基板面をラッピング加工・
ポリッシング加工等の研磨加工を施し、可及的に平滑面
としてから金属薄膜を形成する。2. Description of the Related Art A ceramic circuit board used in a semiconductor device or the like having a semiconductor element mounted thereon has a metal thin film formed by sputtering or vapor deposition on the surface of a ceramic substrate formed by firing ceramic powder or the like. This metal thin film is formed into a predetermined conductive pattern through a patterning process. By the way, since the ceramic substrate is formed by densely sintering a large number of crystal grains, the substrate surface has an uneven surface. Even if such a metal thin film formed on the uneven surface is formed on the conductor pattern having a predetermined pattern, the patterning accuracy is lowered. Therefore, when forming the metal thin film, the substrate surface of the ceramic substrate is previously lapped.
Polishing such as polishing is performed to make the surface as smooth as possible before forming the metal thin film.
【０００３】[0003]
【発明が解決しようとする課題】この様に、ラッピング
加工・ポリッシング加工等の研磨加工を施して可及的に
平滑面としたセラミック基板１０の基板面に、金属薄膜
を形成することによって、研磨加工前に金属薄膜を形成
した場合に比較して、パターニング精度を向上できる。
しかしながら、セラミック基板１０の基板面にラッピン
グ加工・ポリッシング加工等の研磨加工を施しても、図
４に示す如く、基板面に凹部１４、１４・・が存在す
る。この凹部１４、１４・・は、基板面を研磨加工する
際に、セラミック基板１０を形成する結晶粒１２、１２
・・が脱粒して形成されたものと考えられる。このた
め、例えば、セラミック基板１０の基板面にラッピング
加工・ポリッシング加工を施した後、更にエッチングに
よる研磨加工を施した研磨面にも、依然として凹部１
４、１４・・が存在する。このことは、ラッピング加工
・ポリッシング加工による機械的研磨とエッチング加工
による化学的研磨とを施したセラミック基板１０の研磨
面に、スパッタリングによって金属薄膜を形成した後、
金属薄膜にパターニングを施して導体パターンを形成し
た基板面の状態を示す図５からも判る。図５は、導体パ
ターンを形成したセラミック基板１０の基板面を４００
倍に拡大した顕微鏡写真を図面化したものであり、形成
した導体パターン１００、１００・・の幅が不安定であ
り、且つ断線部１０２が存在する。従って、セラミック
基板１０の基板面の研磨を重ねても、パターニング精度
を著しく向上することは極めて困難である。そこで、本
発明の課題は、セラミック基板面にスパッタリング等に
よって形成した金属薄膜を、パターニング工程を経て所
定パターンの導体パターンに形成する際に、脱粒等に因
る凹部が基板面に存在していても、パターニング精度を
容易に向上し得るセラミック回路基板の製造方法を提供
することにある。As described above, the metal thin film is formed on the substrate surface of the ceramic substrate 10 which has been made as smooth as possible by performing polishing processing such as lapping and polishing. The patterning accuracy can be improved as compared with the case where the metal thin film is formed before processing.
However, even if polishing processing such as lapping processing or polishing processing is performed on the substrate surface of the ceramic substrate 10, the recesses 14, 14, ... Are present on the substrate surface as shown in FIG. The recesses 14, 14, ... Are crystal grains 12, 12 forming the ceramic substrate 10 when the substrate surface is polished.
.. is thought to have been formed by shedding. Therefore, for example, after the lapping / polishing process is performed on the substrate surface of the ceramic substrate 10, the recess 1 is still formed on the polishing surface that is further polished by etching.
There are 4, 14 ... This means that a metal thin film is formed by sputtering on the polished surface of the ceramic substrate 10 that has been mechanically polished by lapping / polishing and chemically polished by etching.
It can also be seen from FIG. 5 showing the state of the substrate surface on which the conductor pattern is formed by patterning the metal thin film. FIG. 5 shows a substrate surface of a ceramic substrate 10 on which a conductor pattern is formed,
It is a drawing of a micrograph magnified twice, in which the width of the formed conductor patterns 100, 100 ... Is unstable, and the disconnection portion 102 exists. Therefore, even if the substrate surface of the ceramic substrate 10 is repeatedly polished, it is extremely difficult to significantly improve the patterning accuracy. Therefore, an object of the present invention is to form a metal thin film formed by sputtering or the like on the surface of a ceramic substrate into a conductor pattern having a predetermined pattern through a patterning step, and a recess due to grain removal or the like is present on the surface of the substrate. Another object of the present invention is to provide a method for manufacturing a ceramic circuit board that can easily improve patterning accuracy.
【０００４】[0004]
【課題を解決するための手段】本発明者は、前記課題を
解決すべく、先ず、基板面に凹部が存在している場合
に、金属薄膜のパターニング精度が低下する理由につい
て検討した。かかる検討によると、スパッタリング等に
よって形成した金属薄膜は、凹部の形状に倣って凹部内
の側壁面にも略一様に形成されるが、導体パターンのパ
ターニング工程において、金属薄膜上に塗布した感光性
レジストに所定のパターンを露光・現像する際に、凹部
が露光される場所に存在していたとき、凹部内の側壁面
に塗布（充填）された感光性レジストに未露光の部分が
できる。かかる未露光の部分が、金属薄膜をパターニン
グする際に、導体パターンの欠落部となってパターニン
グ精度を低下させることが判明した。このため、セラミ
ック基板面の金属薄膜で覆われた凹部内の側壁面に、万
遍なく光が当たるように、金属薄膜で覆われた凹部内の
側壁面をなだらか面とすることがパターニング精度の向
上に有効であると考え検討した結果、本発明に到達し
た。In order to solve the above problems, the present inventor first examined the reason why the patterning accuracy of the metal thin film is lowered when the substrate surface has a recess. According to this study, the metal thin film formed by sputtering or the like is formed substantially evenly on the side wall surface inside the recess following the shape of the recess. However, in the step of patterning the conductor pattern, the photosensitive thin film applied on the metal thin film is formed. When the concave portion is present at the position where the photosensitive resist is exposed and developed with a predetermined pattern, an unexposed portion is formed on the photosensitive resist applied (filled) on the side wall surface in the concave portion. It has been found that such an unexposed portion becomes a missing portion of the conductor pattern when patterning the metal thin film, and reduces the patterning accuracy. Therefore, it is necessary to make the side wall surface in the concave portion covered with the metal thin film a gentle surface so that the side wall surface in the concave portion covered with the metal thin film on the ceramic substrate surface is evenly exposed to light. The present invention has been reached as a result of a study that is considered effective for improvement.
【０００５】すなわち、本発明は、セラミック基板の基
板面に、スパッタリング等によって金属薄膜を形成した
後、前記金属薄膜に微粒子を含有するホーニング液を吹
き付ける液体ホーニング加工を施し、次いで、前記液体
ホーニング加工を施した金属薄膜を、パターニング工程
を経て所定パターンの導体パターンに形成することを特
徴とするセラミック回路基板の製造方法にある。かかる
本発明において、金属薄膜に塗布した感光性レジストに
所定のパターンを露光し現像した後、露出した金属薄膜
をエッチング加工により除去することによって、金属薄
膜を容易にパターニングを施すことができる。また、更
に一層のパターニング精度を向上するには、セラミック
基板の基板面に、研磨加工を施した後、特にラッピング
加工を施してからポリッシング加工を施した後、金属薄
膜を形成する。更に、液体ホーニング加工において、ホ
ーニング液の吹き付け圧力を７８．４〜１９６ＫＰａと
することによって、液体ホーニング加工よる金属薄膜に
与える損傷を可及的に少なくできる。That is, according to the present invention, after forming a metal thin film on the surface of a ceramic substrate by sputtering or the like, a liquid honing process is performed in which a honing liquid containing fine particles is sprayed onto the metal thin film, and then the liquid honing process is performed. In a method for manufacturing a ceramic circuit board, the metal thin film having been subjected to is formed into a conductor pattern having a predetermined pattern through a patterning process. In the present invention, the metal thin film can be easily patterned by exposing and developing a predetermined pattern on the photosensitive resist applied to the metal thin film and then removing the exposed metal thin film by etching. In order to further improve the patterning accuracy, a metal thin film is formed on the surface of the ceramic substrate after polishing, particularly lapping and polishing. Further, in the liquid honing process, by spraying the honing liquid at a pressure of 78.4 to 196 KPa, damage to the metal thin film due to the liquid honing process can be minimized.
【０００６】かかる本発明によれば、セラミック基板の
基板面の凹部内に、凹部エッジ部によって遮光されて影
ができるアンダーカット部が形成されていても、凹部エ
ッジ部近傍の金属薄膜を液体ホーニング加工によって延
展してアンダーカット部を埋めることができる。このた
め、凹部内の側壁面をなだらか面にでき、金属薄膜上に
塗布した感光性レジストに所定のパターンを露光・現像
する際に、凹部が露光する場所に存在していても、凹部
内の感光性レジストが凹部エッジ部で遮光されることな
く万遍なく露光でき、未露光の感光性レジストを可及的
に少なくできる結果、金属薄膜のパターニング精度を向
上できる。According to the present invention, even if an undercut portion is formed in the recess of the substrate surface of the ceramic substrate so as to be shaded by the recess edge portion, a metal thin film near the recess edge portion is subjected to liquid honing. It can be extended by processing to fill the undercut part. Therefore, the side wall surface in the concave portion can be formed into a gentle surface, and even when the concave portion is present at the place to be exposed when the predetermined pattern is exposed / developed on the photosensitive resist applied on the metal thin film, The photosensitive resist can be uniformly exposed without being shielded by the edge portion of the concave portion, and the unexposed photosensitive resist can be reduced as much as possible. As a result, the patterning accuracy of the metal thin film can be improved.
【０００７】[0007]
【発明の実施の形態】本発明においては、セラミック基
板の基板面に、スパッタリング等によって金属薄膜を形
成する。ここで、セラミック基板としては、配線基板と
して用いられているものであればよく、アルミナ基板、
窒化アルミニウム基板等が用いられ、金属薄膜も従来か
ら用いられている方法、例えばスパッタリングや蒸着
（抵抗加熱蒸着、電子ビーム蒸着）等の方法で形成する
ことができる。また、金属薄膜は、ラッピング加工等の
研磨加工を省略してセラミック基板の基板面に形成して
もよい。但し、パターニング精度が更に一層要求される
場合には、ラッピング加工等の研磨加工を施したセラミ
ック基板の基板面、特にラッピング加工を施した後、ポ
リシング加工を施したセラミック基板の基板面に金属薄
膜を形成することが好ましい。セラミック基板面を高度
に平滑化でき、金属薄膜のパターニング精度を向上でき
得るからである。かかる金属薄膜は、Ni、Mo、Ti等の金
属を一種又は複数種で形成することができ、厚さは０．
５〜１５μｍ、特に１．０〜５．０μｍとすることが好
ましい。金属薄膜の厚さが０．５μｍ未満では、後述す
る液体ホーニング加工によって、凹部内の側壁面を充分
になだらか面とすることが困難となる傾向にあり、一
方、金属薄膜の厚さが１５μｍを越えると、金属薄膜の
形成、或いは後工程で行う導体パターンを形成するパタ
ーニングが困難となる傾向にある。BEST MODE FOR CARRYING OUT THE INVENTION In the present invention, a metal thin film is formed on a substrate surface of a ceramic substrate by sputtering or the like. Here, the ceramic substrate may be any one used as a wiring substrate, such as an alumina substrate,
An aluminum nitride substrate or the like is used, and a metal thin film can also be formed by a conventionally used method such as sputtering or vapor deposition (resistance heating vapor deposition, electron beam vapor deposition). Further, the metal thin film may be formed on the substrate surface of the ceramic substrate by omitting the lapping process or other polishing process. However, if further patterning accuracy is required, a metal thin film may be formed on the substrate surface of the ceramic substrate that has been subjected to polishing such as lapping, and particularly to the surface of the ceramic substrate that has been subjected to lapping and then polishing. Is preferably formed. This is because the surface of the ceramic substrate can be highly smoothed and the patterning accuracy of the metal thin film can be improved. Such a metal thin film can be formed of one or more kinds of metals such as Ni, Mo and Ti, and has a thickness of 0.
The thickness is preferably 5 to 15 μm, and particularly preferably 1.0 to 5.0 μm. If the thickness of the metal thin film is less than 0.5 μm, it tends to be difficult to make the side wall surface in the recess sufficiently smooth by the liquid honing process described later, while the thickness of the metal thin film is less than 15 μm. When it exceeds the above range, it tends to be difficult to form a metal thin film or patterning for forming a conductor pattern in a later step.
【０００８】この様にして、セラミック基板の基板面に
金属薄膜を形成した状態を、図１に示す。金属薄膜１６
は、図１に示す様に、セラミック基板１０の基板面に形
成された凹部１４の内壁面の形状に倣って形成されてお
り、金属薄膜１６の上面にも凹部１８が形成される。図
１に示す凹部１８内には、アンダーカット部２０が形成
されている。このため、セラミック基板１０の基板面に
対して垂直方向から光が照射されても、凹部１８のエッ
ジ部によって影ができる部分が生じる。この点、本発明
では、金属薄膜１６に微粒子を含有するホーニング液を
吹き付ける液体ホーニング加工を施し、凹部１８のエッ
ジ部近傍の金属薄膜１６を延展してアンダーカット部２
０を、図２に示す様に、埋めることができる。このた
め、液体ホーニング加工を施した金属薄膜１６の上面に
凹部２２が残留していても、凹部２２内の側壁面をなだ
らか面とすることができる。従って、セラミック基板１
０の基板面に対して垂直方向から光が照射されたとき、
凹部２２内の側壁面に万遍なく光が照射される。FIG. 1 shows a state in which the metal thin film is formed on the substrate surface of the ceramic substrate in this manner. Metal thin film 16
As shown in FIG. 1, is formed following the shape of the inner wall surface of the recess 14 formed on the substrate surface of the ceramic substrate 10, and the recess 18 is also formed on the upper surface of the metal thin film 16. An undercut portion 20 is formed in the recess 18 shown in FIG. For this reason, even when light is irradiated from the direction perpendicular to the substrate surface of the ceramic substrate 10, a portion is shaded by the edge portion of the concave portion 18. In this regard, in the present invention, the liquid thin film 16 is subjected to a liquid honing process in which a honing liquid containing fine particles is sprayed, and the thin metal film 16 in the vicinity of the edge of the recess 18 is extended to form the undercut portion 2.
Zeros can be filled in, as shown in FIG. Therefore, even if the concave portion 22 remains on the upper surface of the metal thin film 16 subjected to the liquid honing process, the side wall surface inside the concave portion 22 can be made a gentle surface. Therefore, the ceramic substrate 1
When light is irradiated from the direction perpendicular to the substrate surface of 0,
Light is evenly applied to the side wall surface in the recess 22.
【０００９】かかる液体ホーニング加工は、平均粒径が
６０μｍ程度のガラスビーズやアルミナ粒子等の研磨材
を懸濁させた水等のホーニング液を、金属薄膜１６に噴
射することによって行う。この様に、本発明で液体ホー
ニング加工を採用した理由は、媒体に気体を使用するホ
ーニング加工に比較して、媒体として液体を使用する液
体ホーニング加工では研磨材の分散性が良好であり、且
つホーニング液の吹き付け圧力でホーニング加工程度を
容易にコントロールできるためである。本発明で採用す
る液体ホーニング加工条件は、金属薄膜を形成する金属
の種類等で変わるが、ホーニング液の吹き付け圧力を７
８，４〜１９６ＫＰａ〔０．８〜２ｋｇ／ｃｍ2 （ゲー
ジ圧力）〕とし、吹き付け時間を５〜３０秒間程度とす
ることが好ましい。かかるホーニング液の吹き付け圧力
と吹き付け時間とは、ホーニング液の吹き付け圧力を高
圧とする程、吹き付け時間を短時間とする。ここで、ホ
ーニング液の吹き付け圧力が７８．４ＫＰａ（０．８ｋ
ｇ／ｃｍ2）未満では、凹部１８のエッジ部近傍の金属
薄膜１６の延展が不充分となって、凹部２２内の側壁面
をなだらか面にでき難くなる傾向にあり、ホーニング液
の吹き付け圧力が１９６ＫＰａ（２ｋｇ／ｃｍ2 ）を越
える場合、金属薄膜１６に損傷を与え易くなる傾向があ
る。The liquid honing process is performed by spraying a honing liquid such as water in which an abrasive such as glass beads or alumina particles having an average particle diameter of about 60 μm is suspended onto the metal thin film 16. As described above, the reason for adopting the liquid honing process in the present invention is that the dispersibility of the abrasive is good in the liquid honing process using a liquid as a medium, as compared with the honing process using a gas as a medium, and This is because the honing degree can be easily controlled by the spraying pressure of the honing liquid. The liquid honing processing conditions adopted in the present invention vary depending on the kind of metal forming the metal thin film, but the honing liquid spraying pressure is set to 7
The spraying time is preferably set to about 5 to 30 seconds with a pressure of 8,4 to 196 KPa [0.8 to 2 kg / cm 2 (gauge pressure)]. Regarding the spraying pressure and the spraying time of the honing liquid, the higher the spraying pressure of the honing liquid is, the shorter the spraying time is. Here, the spraying pressure of the honing liquid is 78.4 KPa (0.8 kPa).
If it is less than g / cm 2 ), the thin metal film 16 in the vicinity of the edge portion of the recess 18 may not be sufficiently spread, and the side wall surface in the recess 22 may not be smoothly formed. If it exceeds 196 KPa (2 kg / cm 2 ), the metal thin film 16 tends to be damaged.
【００１０】この様に、液体ホーニング加工を施した金
属薄膜１６を、パターニング工程を経て所定の導体パタ
ーンに形成する。この導体パターンは、例えば金属薄膜
１６上に塗布した感光性レジストを形成予定の導体パタ
ーンに倣って露光・露光し、導体パターンを形成する部
分のレジストを残留させる。次いで、レジストが除去さ
れて露出する部分の金属薄膜１６をエッチング加工によ
り除去した後、残留しているレジストを剥離することに
よって形成できる。かかるパターニング工程の露光の際
に、液体ホーニング加工を施した金属薄膜１６の凹部２
２の感光性レジストに露光が施される場合、凹部２２内
の側壁面がなだらか面であるため、凹部２２の感光性レ
ジストに対しても万遍なく露光され、未露光部分を可及
的に少なくできる結果、形成された導体パターンのパタ
ーン精度を向上できる。このことは、本発明によって導
体パターンを形成した基板面を４００倍に拡大した顕微
鏡写真を図面化したものである図３からも判る。すなわ
ち、図３の導体パターン２４、２４・・は、金属薄膜１
６に液体ホーニング加工を施すことなく導体パターンを
形成した図５に示す導体パターン１００、１００・・に
比較して、その幅が安定し且つ断線部も見受けられな
い。Thus, the metal thin film 16 subjected to the liquid honing process is formed into a predetermined conductor pattern through a patterning process. This conductor pattern is exposed and exposed, for example, by following the conductor pattern to be formed with a photosensitive resist applied on the metal thin film 16 to leave the resist in the portion forming the conductor pattern. Then, the metal thin film 16 in the exposed portion where the resist is removed is removed by etching, and the remaining resist can be peeled off. At the time of exposure in such a patterning step, the concave portion 2 of the metal thin film 16 subjected to the liquid honing process
When the photosensitive resist of No. 2 is exposed, since the side wall surface in the recess 22 is a gentle surface, the photosensitive resist of the recess 22 is evenly exposed and the unexposed portion is exposed as much as possible. As a result, the pattern accuracy of the formed conductor pattern can be improved. This can be understood from FIG. 3 which is a micrograph of a substrate surface on which a conductor pattern is formed according to the present invention, which is magnified 400 times. That is, the conductor patterns 24, 24 ... In FIG.
As compared with the conductor patterns 100, 100 shown in FIG. 5, in which the conductor pattern is formed without performing liquid honing, the width of the conductor pattern is stable and no disconnection is found.
【００１１】[0011]
実施例 焼成して得たアルミナ(Al2O3) ９３重量％のセラミック
基板１０の基板面に、ラッピング加工及びポリッシング
加工の機械的研磨と、エッチング研磨の化学研磨とを施
して研磨加工した後、研磨面にＴｉ（０．１μｍ）、Ｍ
ｏ（２μｍ）、Ｎｉ（１μｍ）の順序でスパッタリング
を施して厚さ３．１μｍの金属皮膜１６を形成した。次
いで、研磨材として平均粒径が６０μｍ程度のガラスビ
ーズが水に懸濁されたホーニング液を、金属薄膜１６に
向けて圧力１４７ＫＰａ〔１．５ｋｇ／ｃｍ 2 （ゲージ
圧）〕で吹き付けて液体ホーニング加工を施した。尚、
液体ホーニング加工時間は、５〜３０秒間とした。 Example Alumina (AlTwoOThree) 93% by weight ceramic
Lapping and polishing on the substrate surface of the substrate 10.
Mechanical polishing for processing and chemical polishing for etching
Then, after polishing and processing, Ti (0.1 μm), M on the polished surface
Sputtering in the order of o (2 μm) and Ni (1 μm)
Then, a metal coating 16 having a thickness of 3.1 μm was formed. Next
As a polishing material, glass beads with an average particle size of about 60 μm
Honing liquid in which water is suspended in water is applied to the metal thin film 16.
Toward the pressure 147KPa [1.5kg / cm Two(gauge
Pressure)] to perform liquid honing. still,
The liquid honing processing time was 5 to 30 seconds.
【００１２】液体ホーニング加工を施した金属薄膜１６
上に塗布した感光性レジストを、加熱して硬化してから
露光・現像し、形成予定の導体パターン部分のレジスト
のみを残留した。更に、残留したレジストに加熱処理を
施して完全硬化させた後、エッチング液にセラミック基
板１０を浸漬して金属薄膜１６の露出部分を除去し、そ
の後に、残留したレジストを剥離した。この様にして得
られたセラミック基板１０の基板面を顕微鏡観察した結
果を図３に示す。図３は、導体パターン２４、２４・・
を形成した基板面を４００倍に拡大した顕微鏡写真を図
面化したものである。図３から判る様に、本実施例にお
いて形成された導体パターン２４、２４・・は、その幅
が安定し且つ断線部も見受けられない。Liquid thin film 16 subjected to liquid honing
The photosensitive resist applied above was heated and cured, and then exposed and developed to leave only the resist in the conductor pattern portion to be formed. Further, the residual resist was subjected to a heat treatment to be completely cured, the ceramic substrate 10 was immersed in an etching solution to remove the exposed portion of the metal thin film 16, and then the residual resist was peeled off. The result of microscopic observation of the substrate surface of the ceramic substrate 10 thus obtained is shown in FIG. FIG. 3 shows the conductor patterns 24, 24 ...
FIG. 3 is a drawing of a micrograph of a substrate surface on which is formed magnified 400 times. As can be seen from FIG. 3, the conductor patterns 24, 24, ... Formed in this embodiment have stable widths and no wire breaks are found.
【００１３】比較例 実施例１において、液体ホーニング加工を施さなかった
他は、実施例１と同様にして金属薄膜１６にパターニン
グを施した。得られたセラミック基板１０の基板面を４
００倍に拡大して顕微鏡観察した結果を図５に示す。図
５は、導体パターン１００、１００・・を形成した基板
面を４００倍に拡大した顕微鏡写真を図面化したもので
ある。図５から判る様に、本比較例において形成された
導体パターン１００、１００・・は、実施例である図３
の導体パターン２４、２４・・に比較して、その幅が不
安定で且つ断線部１０２も認められる。Comparative Example The metal thin film 16 was patterned in the same manner as in Example 1 except that the liquid honing process was not performed. The surface of the obtained ceramic substrate 10 is set to 4
FIG. 5 shows the result of observation under a microscope at a magnification of 00 times. FIG. 5 is a drawing of a microscope photograph in which the substrate surface on which the conductor patterns 100, 100 ... Are formed is magnified 400 times. As can be seen from FIG. 5, the conductor patterns 100, 100 ..
., The width thereof is unstable and the disconnection portion 102 is also recognized.
【００１４】[0014]
【発明の効果】本発明によれば、セラミック基板の基板
面に形成した金属薄膜にパターニングを施す際に、基板
面に凹部が存在していてもパターニング精度を向上する
ことができる。このため、基板面に研磨加工を施すこと
なく導体パターン等を形成可能であって、基板面の研磨
加工を省略した場合には、セラミック回路基板の製造工
程を簡略化できる。According to the present invention, when patterning a metal thin film formed on a substrate surface of a ceramic substrate, patterning accuracy can be improved even if a recess is present on the substrate surface. Therefore, the conductor pattern or the like can be formed without polishing the substrate surface, and when the polishing process of the substrate surface is omitted, the manufacturing process of the ceramic circuit board can be simplified.
【図１】セラミック基板の基板面に金属薄膜を形成した
状態を説明する部分断面図である。FIG. 1 is a partial cross-sectional view illustrating a state in which a metal thin film is formed on a substrate surface of a ceramic substrate.
【図２】図１に示す金属薄膜に液体ホーニング加工を施
した状態を説明する部分断面図である。FIG. 2 is a partial cross-sectional view illustrating a state where the metal thin film shown in FIG. 1 is subjected to liquid honing.
【図３】液体ホーニング加工を施した金属薄膜に形成し
た導体パターンの状態を説明する説明図である。FIG. 3 is an explanatory diagram illustrating a state of a conductor pattern formed on a metal thin film subjected to liquid honing.
【図４】セラミック基板の基板面の状態を説明するため
の部分断面図である。FIG. 4 is a partial cross-sectional view for explaining a state of a substrate surface of a ceramic substrate.
【図５】金属薄膜に液体ホーニング加工することなく形
成した導体パターンの状態を説明する説明図である。FIG. 5 is an explanatory diagram illustrating a state of a conductor pattern formed on a metal thin film without performing liquid honing.
１０ セラミック基板 １２ 結晶粒 １４ セラミック基板面の凹部 １６ 金属薄膜 １８ 液体ホーニング加工前の凹部 ２０ アンダーカット部 ２２ 液体ホーニング加工後の凹部 ２４ 導体パターン 10 Ceramic Substrate 12 Crystal Grain 14 Recess of Ceramic Substrate Surface 16 Metal Thin Film 18 Recess Before Liquid Honing 20 Undercut 22 Recess After Liquid Honing 24 Conductor Pattern
Claims (5)
ング等によって金属薄膜を形成した後、前記金属薄膜に
微粒子を含有するホーニング液を吹き付ける液体ホーニ
ング加工を施し、 次いで、前記液体ホーニング加工を施した金属薄膜を、
パターニング工程を経て所定パターンの導体パターンに
形成することを特徴とするセラミック回路基板の製造方
法。1. A metal thin film is formed on a surface of a ceramic substrate by sputtering or the like, and then a liquid honing process of spraying a honing liquid containing fine particles is applied to the metal thin film, and then the liquid honing metal is applied. Thin film
A method of manufacturing a ceramic circuit board, which comprises forming a predetermined conductive pattern through a patterning process.
金属薄膜に塗布した感光性レジストに所定のパターンを
露光し現像した後、露出した金属薄膜をエッチング加工
によって除去して導体パターンを形成する請求項１記載
のセラミック回路基板の製造方法。2. In the step of patterning a metal thin film,
2. The method for manufacturing a ceramic circuit board according to claim 1, wherein the photosensitive resist applied to the metal thin film is exposed to a predetermined pattern and developed, and then the exposed metal thin film is removed by etching to form a conductor pattern.
施した後に、金属薄膜を形成する請求項１又は請求項２
記載のセラミック回路基板の製造方法。3. The metal thin film is formed after polishing the substrate surface of the ceramic substrate.
A method for manufacturing the ceramic circuit board according to the above.
た後、ポリシング加工を施す請求項３記載のセラミック
回路基板の製造方法。4. The method for manufacturing a ceramic circuit board according to claim 3, wherein lapping is performed and then polishing is performed as polishing.
グ液の吹き付け圧力を７８．４〜１９６ＫＰａとする請
求項１〜４のいずれか一項記載のセラミック回路基板の
製造方法。5. The method for producing a ceramic circuit board according to claim 1, wherein in the liquid honing process, the honing liquid spraying pressure is 78.4 to 196 KPa.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP543496A JPH09199835A (en) | 1996-01-17 | 1996-01-17 | Method of manufacturing ceramic circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP543496A JPH09199835A (en) | 1996-01-17 | 1996-01-17 | Method of manufacturing ceramic circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09199835A true JPH09199835A (en) | 1997-07-31 |
Family
ID=11611097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP543496A Pending JPH09199835A (en) | 1996-01-17 | 1996-01-17 | Method of manufacturing ceramic circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09199835A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002171037A (en) * | 2000-09-22 | 2002-06-14 | Toshiba Corp | Ceramic circuit board and method of manufacturing the same |
-
1996
- 1996-01-17 JP JP543496A patent/JPH09199835A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002171037A (en) * | 2000-09-22 | 2002-06-14 | Toshiba Corp | Ceramic circuit board and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5626715A (en) | Methods of polishing semiconductor substrates | |
| US5486234A (en) | Removal of field and embedded metal by spin spray etching | |
| US4267013A (en) | Method for dry-etching aluminum and aluminum alloys | |
| JPH01137635A (en) | Method of transcripting pattern on to substrate material by reactive ion etching | |
| US5899728A (en) | Method of forming a lithographic mask | |
| JP4163494B2 (en) | Semiconductor device manufacturing method | |
| JPH09199835A (en) | Method of manufacturing ceramic circuit board | |
| US6140240A (en) | Method for eliminating CMP induced microscratches | |
| JP4208207B2 (en) | Method for planarizing a semiconductor layer | |
| US4655874A (en) | Process for smoothing a non-planar surface | |
| US6798862B2 (en) | X-ray mask and method for providing same | |
| US3986876A (en) | Method for making a mask having a sloped relief | |
| JP2002500441A (en) | Organic anti-reflective coating etching process | |
| KR100420559B1 (en) | Semiconductor manufacturing method for reducing particle | |
| EP1038418A1 (en) | Manufacturing method of wiring circuit board, and wiring circuit board | |
| US3951659A (en) | Method for resist coating of a glass substrate | |
| US6653233B2 (en) | Process of providing a semiconductor device with electrical interconnection capability | |
| JP2003142475A (en) | Method for manufacturing semiconductor device | |
| US20220365439A1 (en) | Surface charge release in lithography developing process | |
| JPS5816545A (en) | Manufacture of semiconductor device | |
| KR19990080238A (en) | Reticle for chemical mechanical polishing | |
| Khatkhatay et al. | Innovative Puck Design for the Mechanical Cross-Sectioning and Subsequent Analysis of Semiconductor Packaged Samples in Failure Analysis | |
| JP4292745B2 (en) | Multilayer chip component and manufacturing method thereof | |
| KR100249793B1 (en) | How to make back via-holes using sapphire clear support | |
| KR100257763B1 (en) | Planation method for semiconductor device |