[go: up one dir, main page]

JPH09191639A - Dc/dc converter - Google Patents

Dc/dc converter

Info

Publication number
JPH09191639A
JPH09191639A JP16644196A JP16644196A JPH09191639A JP H09191639 A JPH09191639 A JP H09191639A JP 16644196 A JP16644196 A JP 16644196A JP 16644196 A JP16644196 A JP 16644196A JP H09191639 A JPH09191639 A JP H09191639A
Authority
JP
Japan
Prior art keywords
semiconductor switches
capacitor
converter
capacitors
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16644196A
Other languages
Japanese (ja)
Inventor
Noboru Abe
昇 安倍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP16644196A priority Critical patent/JPH09191639A/en
Publication of JPH09191639A publication Critical patent/JPH09191639A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the size and weight while saving energy by providing a semiconductor switch and a capacitor and connecting at least two capacitors in series. SOLUTION: The input terminals 50, 51 and the output terminals 52, 53 of an integrated circuit 1 are connected conventionally but external capacitors 6, 7 are connected in series. Consequently, the number of connection terminals can be decreased by one as compared with conventional case. Since the number of connection terminals is decreased by connecting the external capacitors 6, 7 in series and the number of semiconductor switches can be decreased by shifting the operating time of semiconductor switches, the size and weight can be reduced. Furthermore, energy can be saved because the number of semiconductor switches is decreased and thereby the current loss of semiconductor switch can be reduced.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は携帯電話、パソコ
ン、ビデオカメラなどに供給される直流電圧を必要な直
流電圧に変換するDC/DCコンバータに関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC / DC converter for converting a DC voltage supplied to a mobile phone, a personal computer, a video camera or the like into a required DC voltage.

【0002】[0002]

【従来の技術】従来のDC/DCコンバータはチョッパ
コンバータやフライバックコンバータ、フォアードコン
バータなどで構成されているものが一般的であるが、近
年、半導体スイッチとコンデンサとを組み合わせたチャ
ージポンプ方式(スイッチドキャパシタ方式)のDC/
DCコンバータが小型化に適するため、特に小電力の用
途に採用されている。
2. Description of the Related Art Conventional DC / DC converters are generally composed of a chopper converter, a flyback converter, a fored converter, etc., but in recent years, a charge pump system (switch) combining a semiconductor switch and a capacitor has been used. DC /)
Since the DC converter is suitable for miniaturization, it is used particularly for low power applications.

【0003】従来方式のDC/DCコンバータの回路構
成を図3で説明する。図3において、半導体スイッチを
組み込んだ集積回路1の入力端子50,51に入力電源
2と平滑コンデンサ3とが接続され、出力端子52,5
3には負荷5と平滑コンデンサ4とが接続され、また、
コンデンサ端子54,55,56,57にコンデンサ
6,7が接続されて構成されている。集積回路1の半導
体スイッチの動作モードは、図6に示す通りで、半導体
スイッチ11,12,13,14がONしている時は、
半導体スイッチ21,22,24はOFFしている。半
導体スイッチ21,22,24がONしている時は、半
導体スイッチ11,12,13,14はOFFしてい
る。半導体スイッチ11,12,13,14がONして
いる時は、入力電圧が半導体スイッチ11と12を通し
てコンデンサ6に印加されるため、この入力電圧によっ
て充電されると同時に、半導体スイッチ13と14を通
してコンデンサ7も入力電圧に充電される。次に、半導
体スイッチ21,22,24がONしている時は、半導
体スイッチ21と22と24とでコンデンサ3と6と7
とが直列に接続されて、その直列部分を通してコンデン
サ4と負荷5に印加されるため、コンデンサ4と負荷5
には入力電圧の3倍の電圧が供給される。
A circuit configuration of a conventional DC / DC converter will be described with reference to FIG. In FIG. 3, the input power supply 2 and the smoothing capacitor 3 are connected to the input terminals 50 and 51 of the integrated circuit 1 incorporating the semiconductor switch, and the output terminals 52 and 5 are connected.
A load 5 and a smoothing capacitor 4 are connected to 3, and
Capacitors 6 and 7 are connected to the capacitor terminals 54, 55, 56 and 57, respectively. The operation mode of the semiconductor switch of the integrated circuit 1 is as shown in FIG. 6, and when the semiconductor switches 11, 12, 13, and 14 are ON,
The semiconductor switches 21, 22, 24 are off. When the semiconductor switches 21, 22, 24 are ON, the semiconductor switches 11, 12, 13, 14 are OFF. When the semiconductor switches 11, 12, 13, and 14 are turned on, the input voltage is applied to the capacitor 6 through the semiconductor switches 11 and 12, so that the capacitor 6 is charged by this input voltage and, at the same time, is input through the semiconductor switches 13 and 14. The capacitor 7 is also charged to the input voltage. Next, when the semiconductor switches 21, 22, and 24 are turned on, the capacitors 3, 6, and 7 are connected by the semiconductor switches 21, 22, and 24.
And 5 are connected in series and applied to the capacitor 4 and the load 5 through the series portion,
Is supplied with three times the input voltage.

【0004】また、従来方式の他の構成を示す図4で
は、半導体スイッチ11〜16がONしている時は半導
体スイッチ11と12、13と14、および15と16
でもって、コンデンサ6と7と8にそれぞれ入力電圧が
印加充電される。なお、図4において、図3と同一参照
符号のものは図3と同一の構成部分を表している。図4
で半導体スイッチ21〜24がONすると、コンデンサ
3と6と7と8とで構成される直列回路を通してコンデ
ンサ4と負荷5に印加されて、4倍電圧が供給される。
Further, in FIG. 4 showing another structure of the conventional system, when the semiconductor switches 11 to 16 are ON, the semiconductor switches 11 and 12, 13 and 14, and 15 and 16 are shown.
Therefore, the input voltages are applied and charged to the capacitors 6, 7 and 8, respectively. In FIG. 4, the same reference numerals as those in FIG. 3 represent the same components as those in FIG. FIG.
Then, when the semiconductor switches 21 to 24 are turned on, the semiconductor switches 21 to 24 are applied to the capacitor 4 and the load 5 through the series circuit composed of the capacitors 3, 6, 7 and 8 to supply a quadruple voltage.

【0005】[0005]

【発明が解決しようとする課題】近年、DC/DCコン
バータの分野では、小型軽量化の要求と共に省エネルギ
ー化(高効率化、長寿命化)が、特に強く求められてい
るため、半導体スイッチおよび接続端子の数を極力少な
くする必要がある。しかし、上記従来のものでは、半導
体スイッチおよび接続端子の数を少なくすることが回路
構成上できにくく、したがって、小型軽量化および省エ
ネルギー化を達成でき難いという問題がある。また、半
導体スイッチとコンデンサとを組み合わせた従来方式の
構成では、トランスがないために入力と出力の絶縁タイ
プができないために、正出力と負出力は別の設計品を使
用せざるを得ず、小型軽量化を達成し難いという問題が
ある。
In recent years, in the field of DC / DC converters, there has been a strong demand for energy saving (high efficiency, long life) as well as a demand for smaller size and lighter weight. Therefore, semiconductor switches and connections are required. It is necessary to reduce the number of terminals as much as possible. However, the above-mentioned conventional device has a problem in that it is difficult to reduce the number of semiconductor switches and connection terminals in terms of circuit configuration, and thus it is difficult to achieve reduction in size and weight and energy saving. In addition, in the configuration of the conventional method that combines a semiconductor switch and a capacitor, since there is no transformer and the input and output insulation types cannot be performed, the positive output and the negative output have to use different designs. There is a problem that it is difficult to achieve miniaturization and weight reduction.

【0006】したがって、本発明は、小型化、軽量化お
よび省エネルギー化(高効率化、長寿命化)を可能とす
るために、半導体スイッチおよび接続端子の数を極力少
なくし得る構成のDC/DCコンバータを提供すること
を目的とする。
Therefore, according to the present invention, in order to realize size reduction, weight reduction and energy saving (high efficiency, long life), the number of semiconductor switches and connection terminals can be minimized in DC / DC. The purpose is to provide a converter.

【0007】[0007]

【課題を解決するための手段】上記課題を解決するため
に、本発明では、半導体スイッチとコンデンサとを具備
するとともに、少なくとも2個のコンデンサが直列接続
される構成のDC/DCコンバータを採用した。本発明
では、コンデンサの直列接続点に少なくとも2個の半導
体スイッチが接続されたチャージポンプ方式のDC−D
Cコンバータを構成することができる。また、本発明で
は、入力端子とコンデンサとの間の半導体スイッチと、
出力端子とコンデンサとの間の半導体スイッチとが同時
にONしないことで絶縁されるチャージポンプ方式のD
C−DCコンバータを構成することができる。
In order to solve the above problems, the present invention employs a DC / DC converter having a semiconductor switch and a capacitor, and at least two capacitors connected in series. . According to the present invention, a charge pump type DC-D in which at least two semiconductor switches are connected to a series connection point of capacitors
A C converter can be constructed. Further, in the present invention, a semiconductor switch between the input terminal and the capacitor,
Charge pump type D that is insulated by not turning on the semiconductor switch between the output terminal and the capacitor at the same time
A C-DC converter can be constructed.

【0008】上記本発明によれば、外付けコンデンサ
(集積回路に外付けされるコンデンサをいう。)を直列
接続することで外付けコンデンサの接続端子の数を減ら
すことができるとともに、半導体スイッチの動作を時間
的にずらすことで半導体スイッチの数も減らすことがで
きる。このように、本発明によれば、外付けコンデンサ
の接続端子数および半導体スイッチの数を減らすことが
できるため、DC/DCコンバータの小型軽量化を図る
ことができる。さらに、半導体スイッチの数を減らすこ
とで半導体スイッチによる電流損失分を少なくできるの
で、省エネルギー化を図ることができる。
According to the present invention, the number of connection terminals of the external capacitor can be reduced and the number of connection terminals of the external capacitor can be reduced by connecting the external capacitor (which is a capacitor externally attached to the integrated circuit) in series. The number of semiconductor switches can be reduced by shifting the operation in time. As described above, according to the present invention, since the number of connection terminals of the external capacitor and the number of semiconductor switches can be reduced, it is possible to reduce the size and weight of the DC / DC converter. Furthermore, since the current loss due to the semiconductor switches can be reduced by reducing the number of semiconductor switches, it is possible to save energy.

【0009】[0009]

【発明の実施の形態】本発明のDC/DCコンバータの
回路構成の一例を図1で説明する。なお、図1におい
て、図3と同一参照符号のものは図3と同一の構成部分
を表す。図1では、集積回路1の入力端子50,51
と、出力端子52,53の接続は従来方式の図3と同様
であるが、外付けコンデンサ6と7が直列接続してある
ため、接続端子の数が図3に比較して1個少なく構成で
きている。図1の回路動作を図7で説明する。半導体ス
イッチ11と12がONしている時は、半導体スイッチ
21,22,31,32はOFFしている。このとき、
入力電圧が半導体スイッチ11と12を通してコンデン
サ6に印加充電される。次に、半導体スイッチ21と2
2がONしている時は、半導体スイッチ11,12,3
1,32はOFFしているため、半導体スイッチ21と
22を通してコンデンサ7に入力電圧が印加充電され
る。次に、半導体スイッチ31と32がONしている時
は、半導体スイッチ11,12,21,22がOFFし
ているため、コンデンサ3と6と7の直列回路を通して
コンデンサ4と負荷5に印加充電されて、入力電圧の3
倍の電圧が負荷5に供給される。
BEST MODE FOR CARRYING OUT THE INVENTION An example of the circuit configuration of a DC / DC converter of the present invention will be described with reference to FIG. In FIG. 1, the same reference numerals as those in FIG. 3 represent the same components as those in FIG. In FIG. 1, the input terminals 50 and 51 of the integrated circuit 1 are shown.
The output terminals 52 and 53 are connected in the same manner as in the conventional system shown in FIG. 3, but the number of connection terminals is one less than that in FIG. 3 because the external capacitors 6 and 7 are connected in series. is made of. The circuit operation of FIG. 1 will be described with reference to FIG. When the semiconductor switches 11 and 12 are ON, the semiconductor switches 21, 22, 31, 32 are OFF. At this time,
The input voltage is applied and charged to the capacitor 6 through the semiconductor switches 11 and 12. Next, the semiconductor switches 21 and 2
When 2 is ON, semiconductor switches 11, 12, 3
Since 1 and 32 are off, the input voltage is applied and charged to the capacitor 7 through the semiconductor switches 21 and 22. Next, when the semiconductor switches 31 and 32 are turned on, the semiconductor switches 11, 12, 21, 22 are turned off, so that the capacitors 4 and 5 are applied and charged through the series circuit of the capacitors 3, 6 and 7. The input voltage is 3
Double voltage is supplied to the load 5.

【0010】次に、本発明のDC/DCコンバータにお
ける4倍電圧回路の一例を図2で説明する。なお、図2
において、図4と同一参照符号のものは図4と同一の構
成部分を表す。図2では入力端子50,51と出力端子
52,53の接続は図4と同じであるが、コンデンサ
6,7,8の接続端子54,55,57,59部分が従
来の図4に比較して、その接続端子の総数が2個少なく
なっている。さらに、集積回路1の半導体スイッチの総
数も図4に比べて2個少なくなっている。次に、図2の
動作について図8で説明する。半導体スイッチ11と1
2がONしている時は、その他の半導体スイッチはOF
Fしている。このとき、半導体スイッチ11と12を通
りコンデンサ6に入力電圧が印加充電される。半導体ス
イッチ21と22がONする時には、その他の半導体ス
イッチはOFFしているため、半導体スイッチ21と2
2を通してコンデンサ7に入力電圧が印加充電される。
同様に半導体スイッチ31と32だけがONする時に、
コンデンサ8に入力電圧が印加充電される。半導体スイ
ッチ41と42がONしている時は、その他の半導体ス
イッチがOFFしているため、コンデンサ3と6と7と
8の直列回路で、コンデンサ4と負荷5に、入力電圧の
4倍電圧が供給される。
Next, an example of the quadruple voltage circuit in the DC / DC converter of the present invention will be described with reference to FIG. Note that FIG.
4, the same reference numerals as those in FIG. 4 represent the same components as those in FIG. In FIG. 2, the connection between the input terminals 50, 51 and the output terminals 52, 53 is the same as that in FIG. 4, but the connection terminals 54, 55, 57, 59 of the capacitors 6, 7, 8 are compared to the conventional FIG. Therefore, the total number of the connection terminals is reduced by two. Further, the total number of semiconductor switches of the integrated circuit 1 is two less than that of FIG. Next, the operation of FIG. 2 will be described with reference to FIG. Semiconductor switches 11 and 1
When 2 is ON, other semiconductor switches are OF
F. At this time, the input voltage is applied and charged to the capacitor 6 through the semiconductor switches 11 and 12. When the semiconductor switches 21 and 22 are turned on, the other semiconductor switches are turned off.
The input voltage is applied and charged to the capacitor 7 through 2.
Similarly, when only the semiconductor switches 31 and 32 are turned on,
The input voltage is applied and charged to the capacitor 8. When the semiconductor switches 41 and 42 are turned on, the other semiconductor switches are turned off. Therefore, in the series circuit of the capacitors 3, 6, 7 and 8, the capacitor 4 and the load 5 have a voltage four times the input voltage. Is supplied.

【0011】出力電圧(負荷電圧)を制御、調整する方
法としては、従来と同様に、すべての半導体スイッチが
OFFしている時間を作り、いずれか(またはすべて)の
半導体スイッチをONしている時間を短くすることで、
コンデンサの充電される電圧を低くすることができる。
また、出力電圧を検出し基準電圧と比較して、誤差電圧
を増幅して半導体スイッチのONしている時間を制御す
れば、出力電圧を安定化することができる。
As a method for controlling and adjusting the output voltage (load voltage), as in the conventional method, a time during which all the semiconductor switches are turned off is made and any (or all) semiconductor switches are turned on. By shortening the time,
The voltage charged in the capacitor can be lowered.
Further, the output voltage can be stabilized by detecting the output voltage, comparing it with the reference voltage, amplifying the error voltage, and controlling the ON time of the semiconductor switch.

【0012】次に、半導体スイッチとコンデンサとを組
み合わせた従来方式ではトランスがないため、当然に入
力と出力がトランスで絶縁できない。このため、従来の
ものでは正出力と負出力は別の設計品を使用する必要が
あり、小型軽量化がむずかしかった。この問題を解決す
る手段として、本発明では半導体スイッチとコンデンサ
とを組み合わせた方式でもって入力と出力の絶縁タイプ
を構成できるようにした回路構成の一例を図5に示す。
なお、図5において、図2と同一参照符号のものは図2
と同一の構成部分を表している。図5において、集積回
路1の入力端子と出力端子とコンデンサ端子の接続は、
上記図2と同様である。但し、図5では集積回路1内部
の半導体スイッチの接続が図2と異なる構成になってい
る。図5の動作は図2と同じで図8になる。半導体スイ
ッチ11と12がONしている時は、その他の半導体ス
イッチがOFFしているため、コンデンサ6に入力電圧
が印加充電される。同様に半導体スイッチ21,22だ
けのONでコンデンサ7を、半導体スイッチ31,32
だけのONでコンデンサ8を、各々印加充電する。ま
た、半導体スイッチ41,42だけがONすると、コン
デンサ6と7と8の直列回路がコンデンサ4と負荷5に
接続されて、入力電圧の3倍電圧が供給される。半導体
スイッチ41と42がONしている時にはその他の半導
体スイッチがOFFしていて、その他の半導体スイッチ
がONしている時には半導体スイッチ41と42はOF
Fしているため、集積回路1の入力端子と出力端子は上
記のいずれかの半導体スイッチのOFFにより絶縁され
る。このため、集積回路1の入力端子50と出力端子5
3とを接続すると、入力電圧の3倍電圧の負の出力電圧
ができる。また、集積回路1の入力端子50と出力端子
52とを接続すると、入力電圧の3倍電圧の正の出力電
圧ができる。さらに、出力端子52に接続していたコン
デンサ4と負荷5の接続を入力端子50に変更して、出
力端子52を入力端子51に接続すれば、図2と同じ接
続になり入力電圧の4倍電圧の正の電圧を負荷5に供給
できる。
Next, since there is no transformer in the conventional system in which a semiconductor switch and a capacitor are combined, naturally the input and the output cannot be insulated by the transformer. Therefore, in the conventional device, it is necessary to use different designs for the positive output and the negative output, which makes it difficult to reduce the size and weight. As a means for solving this problem, FIG. 5 shows an example of a circuit configuration in which the input and output insulation types can be configured by a method of combining a semiconductor switch and a capacitor in the present invention.
In FIG. 5, the same reference numerals as those in FIG.
It represents the same component part as. In FIG. 5, the connection between the input terminal, the output terminal and the capacitor terminal of the integrated circuit 1 is
It is similar to FIG. However, in FIG. 5, the connections of the semiconductor switches inside the integrated circuit 1 are different from those in FIG. The operation of FIG. 5 is the same as that of FIG. When the semiconductor switches 11 and 12 are turned on, the other semiconductor switches are turned off, so that the input voltage is applied and charged to the capacitor 6. Similarly, when only the semiconductor switches 21 and 22 are turned on, the capacitor 7 is turned on and the semiconductor switches 31 and 32 are turned on.
With only ON, the capacitor 8 is applied and charged. When only the semiconductor switches 41 and 42 are turned on, the series circuit of the capacitors 6, 7 and 8 is connected to the capacitor 4 and the load 5, and a voltage three times the input voltage is supplied. When the semiconductor switches 41 and 42 are ON, the other semiconductor switches are OFF, and when the other semiconductor switches are ON, the semiconductor switches 41 and 42 are OF.
Since it is F, the input terminal and the output terminal of the integrated circuit 1 are insulated by turning off any one of the above semiconductor switches. Therefore, the input terminal 50 and the output terminal 5 of the integrated circuit 1 are
When 3 is connected, a negative output voltage that is three times the input voltage is generated. Further, when the input terminal 50 and the output terminal 52 of the integrated circuit 1 are connected, a positive output voltage that is three times the input voltage is generated. Furthermore, if the connection between the capacitor 4 and the load 5 that was connected to the output terminal 52 is changed to the input terminal 50 and the output terminal 52 is connected to the input terminal 51, the same connection as in FIG. A positive voltage can be supplied to the load 5.

【0013】[0013]

【発明の効果】【The invention's effect】

(1)本発明によれば、外付けコンデンサを直列接続し
て外付けコンデンサの接続端子数を減らせるとともに、
半導体スイッチの動作を時間的にずらすことで半導体ス
イッチの数をも減らすことができるので小型軽量化を図
れる。さらに、半導体スイッチの数が減少する分の半導
体スイッチの電流損失を少なくできるので省エネルギー
化が図れる。したがって、小型で高効率のDC/DCコ
ンバータを設計製作できる。 (2)半導体スイッチとコンデンサとを組み合わせた回
路構成でもって入力と出力の絶縁タイプのDC/DCコ
ンバータを構成することができる。
(1) According to the present invention, an external capacitor is connected in series to reduce the number of connection terminals of the external capacitor, and
By shifting the operation of the semiconductor switches in time, the number of semiconductor switches can be reduced, so that the size and weight can be reduced. Further, since the current loss of the semiconductor switches can be reduced by the number of the semiconductor switches, it is possible to save energy. Therefore, a compact and highly efficient DC / DC converter can be designed and manufactured. (2) An input / output insulation type DC / DC converter can be configured by a circuit configuration in which a semiconductor switch and a capacitor are combined.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のDC/DCコンバータの回路構成の一
例を示す図である。
FIG. 1 is a diagram showing an example of a circuit configuration of a DC / DC converter of the present invention.

【図2】本発明のDC/DCコンバータの回路構成の一
例を示す図である。
FIG. 2 is a diagram showing an example of a circuit configuration of a DC / DC converter of the present invention.

【図3】従来のDC/DCコンバータの回路構成例を示
す図である。
FIG. 3 is a diagram showing a circuit configuration example of a conventional DC / DC converter.

【図4】従来のDC/DCコンバータの回路構成例を示
す図である。
FIG. 4 is a diagram showing a circuit configuration example of a conventional DC / DC converter.

【図5】本発明のDC/DCコンバータにおける絶縁タ
イプの回路構成の一例を示す図である。
FIG. 5 is a diagram showing an example of an insulation type circuit configuration in the DC / DC converter of the present invention.

【図6】図3と図4の動作を説明する図である。FIG. 6 is a diagram illustrating the operation of FIGS. 3 and 4;

【図7】図1の動作を説明する図である。FIG. 7 is a diagram for explaining the operation of FIG.

【図8】図2と図5の動作を説明する図である。FIG. 8 is a diagram for explaining the operation of FIGS. 2 and 5.

【符号の説明】[Explanation of symbols]

1 集積回路、2 入力電源、3 コンデンサ、4 コ
ンデンサ、6 コンデンサ、7 コンデンサ、8 コン
デンサ、5 負荷、11 端子、12 端子、13 端
子、14 端子、15 端子、16端子、21 端子、
22 端子、23 端子、24 端子、31 半導体ス
イッチ、32 半導体スイッチ、41半導体スイッチ、
42 半導体スイッチ、50 端子、51 端子、52
端子、53 端子、54 端子、 55 端子、56
端子、57 端子、58 端子、59 端子。
1 integrated circuit, 2 input power supply, 3 capacitors, 4 capacitors, 6 capacitors, 7 capacitors, 8 capacitors, 5 loads, 11 terminals, 12 terminals, 13 terminals, 14 terminals, 15 terminals, 16 terminals, 21 terminals,
22 terminals, 23 terminals, 24 terminals, 31 semiconductor switches, 32 semiconductor switches, 41 semiconductor switches,
42 semiconductor switch, 50 terminal, 51 terminal, 52
Terminal, 53 terminal, 54 terminal, 55 terminal, 56
Terminal, 57 terminal, 58 terminal, 59 terminal.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体スイッチとコンデンサとを具備す
るとともに、少なくとも2個のコンデンサが直列接続さ
れることを特徴とするDC/DCコンバータ。
1. A DC / DC converter comprising a semiconductor switch and a capacitor, wherein at least two capacitors are connected in series.
【請求項2】 コンデンサの直列接続点に少なくとも2
個の半導体スイッチが接続されたチャージポンプ方式の
DC−DCコンバータであることを特徴とする請求項1
に記載のDC/DCコンバータ。
2. At least two capacitors are connected at a series connection point.
2. A charge pump type DC-DC converter to which a plurality of semiconductor switches are connected.
The DC / DC converter described in 1.
【請求項3】 入力端子とコンデンサとの間の半導体ス
イッチと、出力端子とコンデンサとの間の半導体スイッ
チとが同時にONしないことで絶縁されるチャージポン
プ方式のDC−DCコンバータであることを特徴とする
請求項1または2に記載のDC/DCコンバータ。
3. A charge pump type DC-DC converter which is insulated by not simultaneously turning on a semiconductor switch between an input terminal and a capacitor and a semiconductor switch between an output terminal and a capacitor. The DC / DC converter according to claim 1 or 2.
JP16644196A 1995-11-07 1996-06-26 Dc/dc converter Pending JPH09191639A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16644196A JPH09191639A (en) 1995-11-07 1996-06-26 Dc/dc converter

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-288563 1995-11-07
JP28856395 1995-11-07
JP16644196A JPH09191639A (en) 1995-11-07 1996-06-26 Dc/dc converter

Publications (1)

Publication Number Publication Date
JPH09191639A true JPH09191639A (en) 1997-07-22

Family

ID=26490815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16644196A Pending JPH09191639A (en) 1995-11-07 1996-06-26 Dc/dc converter

Country Status (1)

Country Link
JP (1) JPH09191639A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650555B2 (en) 2001-09-27 2003-11-18 Sharp Kabushiki Kaisha Switched-capacitor-type stabilized power circuit
US6960955B2 (en) 2002-07-31 2005-11-01 Nec Corporation Charge pump-type booster circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650555B2 (en) 2001-09-27 2003-11-18 Sharp Kabushiki Kaisha Switched-capacitor-type stabilized power circuit
US6960955B2 (en) 2002-07-31 2005-11-01 Nec Corporation Charge pump-type booster circuit

Similar Documents

Publication Publication Date Title
US7518892B2 (en) Semiconductor integrated circuit including charge pump and electronic device including the semiconductor integrated circuit
EP1661234B1 (en) Power delivery system having cascaded buck stages
US8358032B2 (en) Electric power supply system
US7468898B2 (en) DC-DC converter with switchable capacitors
KR20020028844A (en) Dc/dc converter
Chen et al. A 2.5-5MHz 87% peak efficiency 48V-to-1V integrated hybrid DC-DC converter adopting ladder SC network with capacitor-assisted dual-inductor filtering
US20220060113A1 (en) Adaptive on-time control for four-switch switching converter
JPH10215564A (en) Charge pump type dc-dc converter
JPH09191639A (en) Dc/dc converter
KR20180102934A (en) Double step-down DC/DC converter and control method thereof
KR102642713B1 (en) 3 level converter with flying capacitor voltage balancing circuit
JP2000172350A (en) Uninterruptible power supply and control method thereof
JPH11252900A (en) Power circuit, display containing power circuit, and electronic equipment containing display
EP0955719A2 (en) Boost converter having reduced output voltage and method of operation thereof
CN116191870A (en) Charge pump circuit and electronic device
US6727605B1 (en) Duty cycle phase number control of polyphase interleaved converters
US20230344344A1 (en) Multi-path converter and control method therefor
JP3101964B2 (en) Power supply circuit for mobile radio communication equipment
US20250030343A1 (en) Dual-output switched-capacitor power converter
JP2002233136A (en) Dc-dc converter
KR102019242B1 (en) Module of voltage amplifier and method and apparatus for amplifying voltage
JP2001169566A (en) Transformer for converter of ac-dc converter system
CN115776229A (en) A reconfigurable two-stage DC-DC power converter and its voltage conversion ratio adjustment method
KR20230150743A (en) Inductor-less power converter
SU905965A1 (en) Dc-to-ac voltage converter