JPH09184909A

JPH09184909A - 領域を限定した回折格子の作製方法

Info

Publication number: JPH09184909A
Application number: JP1695696A
Authority: JP
Inventors: Natsuhiko Mizutani; 夏彦水谷; Atsushi Nitta; 淳新田; Hideaki Nojiri; 英章野尻
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-01-04
Filing date: 1996-01-04
Publication date: 1997-07-15

Abstract

(57)【要約】【課題】再成長工程によって多層構造を形成し終えたと
きに、領域を限定した回折格子の得られる作製方法であ
る。【解決手段】第１の半導体層１０１上に回折格子の形成
された第１の部分と、第１の半導体層１０２上の第２の
半導体層に回折格子の形成された第２の部分からなる半
導体積層構造上に、第１又は第２の半導体層１０１又は
１０２と同じ屈折率の第３の半導体層１０６を再成長す
る工程を含む。この工程によって、第１の部分（又は第
２の部分）の回折格子は第３の半導体層１０３によって
埋め込まれることで光が回折格子を感じないようにな
る。第２又は第１の半導体層１０２又は１０１上の領域
では屈折率の違いがあるので最終的に光の感じる回折格
子が残り、こうして領域を限定した回折格子を含む多層
構造が得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明に光記録、光情報処
理、光計測、光通信などの分野において用いられる光素
子の製造に必要な回折格子の作製技術に関するものであ
り、特に限定された領域にのみ所定の周期をもった回折
格子を作製する技術に関するものである。

【０００２】

【従来の技術】回折格子は半導体レーザや光フィルタな
どの光素子に用いられている。これら光素子の製造にお
いては、光素子の形態に応じて、限定された領域にのみ
所定の周期をもった回折格子を作製する必要がある。

【０００３】従来、限定された領域に回折格子を作製す
る方法としては以下の様な方法があった。

【０００４】（ア）電子ビーム直接描画これは基板上に電子ビーム用フォトレジストを塗布した
後、電子ビームにより回折格子パターンを直接描画し
て、現像し、得られた回折格子パターンをマスクとして
基板をエッチングする方法である。この方法の特徴は、
電子ビームで直接描画するため任意の場所に任意のパタ
ーンを配置することが可能な点にある。

【０００５】（イ）Ｘ線リソグラフィこれはまずＸ線マスクを作製する。Ｘ線マスクの作製方
法の一例として電子ビーム法を示す。適当なマスク支持
体にＸ線マスク材料の簿膜を形成する。この上に電子ビ
ーム用フォトレジストを塗布した後、電子ビームにより
回折格子パターンを直接描画して現像し、得られた回折
格子パターンをマスクとしてＸ線マスク材料薄膜をエッ
チングし、Ｘ線マスクを作製する。

【０００６】次に、実際に回折格子を作製する。回折格
子を作製する基板にＸ線リソグラフィ用フォトレジスト
を塗布する。ここに、先に作製したＸ線マスクを用い、
シンクロトロン放射光によって露光し、現像して回折格
子パ夕ーンを得る。この回折格子パターンをマスクとし
て基板をエッチングする。この方法の特微は、電子ビー
ム直接描画法に比べて量産性に優れている点である。

【０００７】（ウ）マスク露光（二光束干渉露光１）図７に示す二光束干渉露光は、回折格子の作製において
一般的に広く用いられている方法である。二光束干渉露
光とは、波長の短いコヒーレントな光９０３（通常Ａｒ
レーザやＨｅ−Ｃｄレーザが光源として用いられる）を
ビームスプリッタ９０６で２つの光束に分けて、ビーム
エクスパンダ９０７でレーザ光を広げ、ミラー９０８を
用いて基板９０１上で再び二光束を合成し、その干渉に
よる周期的干渉縞パタ―ンを基板９０１上のフォトレジ
スト９０２に露光するものである。これを現像して得ら
れた回折格子パターンをマスクとして基板９０１をエッ
チングする。又、マスク露光方法は、図８に示すよう
に、前記二光束干渉露光の際、基板９１１と二光束レー
ザ光との間に適当なマスク９１９を設けて、基板９１１
上のフォトレジスト９１２の露光領域を制限する方法で
ある。

【０００８】（エ）耐エッチング材料による基板カバー
（二光束干渉露光２）特開昭５９−８４２０５に記載されているこの方法は、
まず最初に基板全面を基板エッチング時に耐エッチング
性のある薄膜で覆う。この薄膜の材料としては誘電体や
金属を用いる。次に、基板表面の回折格子を形成する領
域のみ、該薄膜をリフトオフもしくはエッチングにより
取り除く。この上に二光束干渉露光用のフォトレジスト
を塗布し、全面二光束干渉露光し、現像して回折格子パ
ターンを得る。前記簿膜と、この回折格子パターンの両
者をマスクとして基板をエッチングして、領域を限定し
た回折格子を得る。

【０００９】（オ）材科の異なる２種類のフォトレジス
トを用いる方法（二光束干渉露光３）特公平５−２４４８１に記載されているごとく、まず基
板にノボラック系のポジレジストを塗布し、二光束干渉
露光を行ない、現像する事で基板全面に回折格子パター
ンを得る。次に、前記レジスト回折格子パターン上に環
化ゴム系のネガレジストを塗布し、マスク露光して現像
する事で回折格子を作製したい領域のみの窓開けを行な
う。前記環化ゴム系ネガレジストの現像工程においてノ
ボラック系ポジレジストのパターンヘの影響が小さいの
で、レジスト回折格子パターン上にネガレジストによる
領域限定のパターンができる。これらのパターンをマス
タにして基板をエッチングすることにより、領域を限定
した回折格子を得る。

【００１０】

【発明が解決しようとしている課題】しかしながら、こ
れらの方法には以下に示す様な欠点があった。（ア）電子ビーム直接描画回折格子パターンの描画に非常に時間がかかるため、量
産性に劣る。

【００１１】（イ）Ｘ線リソグラフィ基本的にマスク露光なので、一度マスクを作製してしま
えば、（ア）の電子ビーム直接描画よりは量産性に優れ
る。しかし、シンクロトロン放射光を発生する設備が大
掛かりで費用もかかる。

【００１２】（ウ）マスク露光（二光束干渉露光１）マスクを通し二光束干渉露光すると、マスクの遮光部分
と透光部分の境界部で影になったり、回折によってパタ
ーンが乱れたりする。

【００１３】（エ）耐エッチング材料による基板カバー
（二光束干渉露光２）薄膜で基板全面を覆い開口部を設けた後にレジスト塗布
して二光束干渉露光すると、開口部の境界部分に段差が
あるために、回折格子パターンが乱れたりする。

【００１４】（オ）村料の異なる２種類のフォトレジス
トを用いる方法（二光束干渉露光３）フォトレジストの回折格子パターンの上に、フォトレジ
ストで領域限定のパターニングを行なうため、２種類の
フォトレジストおよび現像液などの処理薬品の反応に注
意を払う必要がある。多くの場合反応があり（反応が全
く無い方がまれである）、領域限定のパターニングの際
に、フォトレジスト回折格子のパターンが変化する。し
たがってフォトレジストの選択に制限がある。

【００１５】また、上記従来例においては、いずれの方
法も、基板表面に回折格子を有する部分と回折格子を有
さない部分を作製しようとしていたために、複雑なプロ
セスを必要としていた。

【００１６】従って、本発明の目的は、以上の従来の方
法における問題点を解決し、簡単で量産性に優れた、領
域を限定した回折格子の作製方法を提供することであ
る。

【００１７】詳細には、本出願に係る第１の発明の目的
は、領域を限定した回折格子の作製方法であって、再成
長工程によって多層構造を形成し終えたときに、領域を
限定した回折格子の得られる作製方法を提供することで
ある（請求項１に対応）。

【００１８】本出願に係る第２の発明の目的は、二光束
干渉露光法をベースとして簡単で量産性と均一性に優
れ、結晶に与えるプロセスダメージを抑えた回折格子の
作製方法を提供することである（請求項２に対応）。

【００１９】本出願に係る第３の発明の目的は、回折格
子を有する部分と回折格子のない部分で有効屈折率の差
を小さくする回折格子の作製方法を提供することである
（請求項３に対応）。

【００２０】本出願に係る第４の発明の目的は、再成長
時の基板の凹凸が小さくなる回折格子の作製方法を提供
することである（請求項４に対応）。

【００２１】本出願に係る第５の発明の目的は、回折格
子を有する部分と回折格子のない部分で有効屈折率の差
を小さくする回折格子の作製方法を提供することである
（請求項５に対応）。

【００２２】本出願に係る第６の発明の目的は、二光束
干渉露光法をベースとして簡単で量産性と均一性に優
れ、結晶に与えるプロセスダメージを抑えた回折格子の
作製方法を提供することである（請求項６に対応）。

【００２３】本出願に係る第７の発明の目的は、回折格
子を有する部分と回折格子のない部分で有効屈折率の差
を小さくする回折格子の作製方法を提供することである
（請求項７に対応）。

【００２４】本出願に係る第８の発明の目的は、二光束
干渉露光法をベースとして簡単で量産性と均一性に優
れ、結晶に与えるプロセスダメージを抑えた回折格子の
作製方法を提供することである（請求項８に対応）。

【００２５】本出願に係る第９の発明の目的は、回折格
子形成時のエッチング工程の誤差の許容度を大きくし、
作製工程の安定性を高める作製方法を提供することであ
る（請求項９に対応）。

【００２６】本出願に係る第１０の発明の目的は、再成
長時の基板の凹凸が小さくなる回折格子の作製方法を提
供することである（請求項１０に対応）。

【００２７】

【課題を解決するための手段】上記目的を達成するた
め、本出願に係る第１の発明の回折格子の作製方法は、
第１の半導体層上に回折格子の形成された第１の部分
と、該第１の半導体層上の第２の半導体層に回折格子の
形成された第２の部分からなる半導体積層構造上に、第
１又は第２の半導体層と同じ屈折率の第３の半導体層を
再成長する工程を含む。この構成において、この工程に
よって、第１の部分（又は第２の部分）の回折格子は第
３の半導体層によって埋め込まれることで光が回折格子
を感じないようになり、第２（又は第１）の半導体層上
の領域では屈折率の違いがあるので最終的に光の感じる
回折格子が残る。こうして領域を限定した回折格子を含
む多層構造が得られる。

【００２８】また、上記目的を達成するため、本出願に
係る第２の発明の回折格子の作製方法は、第１の半導体
層である基板または半導体エピタキシャル成長膜上に、
これと組成の異なる第２の半導体層をエピタキシャル成
長する工程（１）、第１のフォトレジストを塗布して二
光束干渉露光する工程（２）、エッチングにより回折格
子を形成する工程（３）、第２のフォトレジストを塗布
しマスクを用いて露光・現像し、該第２のレジストをマ
スクとしてエッチングして該第２の半導体層上に形成さ
れた該回折格子を部分的に除去する工程（４）、第ｌの
半導体層と同じ組成の第３の半導体層を再成長する工程
（５）をこの順番で含む。この上記構成において、第２
の半導体層上に形成された回折格子を部分的に除去する
工程（４）と第１の半導体層と同じ組成の第３の半導体
層を再成長する工程（５）との組み合わせによって、回
折格子を作製したくない領域に最終的に回折格子を残さ
ないことが可能となり、回折格子を形成する領域を限定
するものである。

【００２９】より詳細には、工程（１）によって組成す
なわち屈折率の異なる２つの層が積層され、工程（２）
において二光束干渉露光法によってフォトレジスト上に
回折格子パタンを形成する。工程（３）でこのパタンを
半導体層上に転写するが、少なくとも第２の半導体層上
には回折格子が形成され、エッチング深さによっては、
この回折格子の谷の部分は第１の半導体層に到達するこ
ともある。工程（４）において、回折格子を除去して表
面を平坦化することは困難であるが、回折格子を掘り下
げることで、回折格子の形状を第１の半導体層上に転写
して、回折格子形状の表面から第２の半導体層を除去す
ることが可能である。工程（５）において組成すなわち
屈折率が第１の半導体層と同じである第３の半導体層で
埋め込むことで、第１の半導体層上に転写された回折格
子を光が感じないようにすることができる。このとき、
第２の半導体層上に回折格子の形成された領域では屈折
率の違いがあるので最終的に回折格子が形成されてい
る。

【００３０】これらの工程で、エッチングのマスク材と
して誘電体あるいは金属の薄膜を用いないので、結晶に
与えるプロセスダメージを抑え、その後の再成長工程で
問題となる不純物を残留させることがない。また、工程
（２）が、凹凸のない平面上での二光束干渉露光法であ
るので、全面に均一な回折格子が形成できる。これを最
終的に回折格子として所望の一部領域で利用するもので
ある。

【００３１】また、上記目的を達成するため、本出願に
係る第３の発明の回折格子の作製方法は、上記第２の半
導体層の厚さが工程（４）で形成される回折格子の深さ
よりも薄いことを特徴とする。この構成において、第２
の半導体層が回折格子の深さよりも薄いことで、回折格
子の谷のもっとも深い部分では第２の半導体層が完全に
除去され、ここでの断面は回折格子を形成しない部分で
の断面と同じものとなる。従って、回折格子部での屈折
率の周期的変調は、この回折格子の形成されていない部
分での屈折率に対する周期的な屈折率の微小な変化であ
り、回折格子を有する部分と回折格子のない部分で有効
屈折率の差は小さなものとなる。よって、両者の境界で
光が散乱されることが少なくなる等の良好な効果が得ら
れる。

【００３２】また、上記目的を達成するため、本出願に
係る第４の発明の回折格子の作製方法は、上記工程
（４）のエッチングが第２の半導体層に対するエッチン
グレートの速い選択的エッチングであることを特徴とす
る。この構成において、選択的エッチングを用いること
で、回折格子を除去するエッチングの際に第１の半導体
層に到達している回折格子の谷部を掘り下げることを抑
え、再成長時の基板の凹凸を小さなものとする。このた
め、再成長時の表面の平坦化が早い。

【００３３】また、上記目的を達成するため、本出願に
係る第５の発明の回折格子の作製方法は、上記工程
（３）のエッチングが第２の半導体層に対するエッチン
グレートの速い選択的エッチングであり、上記工程
（４）のエッチングが選択性のないエッチング方法であ
ることを特徴とする。この構成において、工程（３）の
エッチングによって第２の半導体層上にだけ回折格子を
形成するが、選択性のあるエッチングを用いることで回
折格子の谷の部分では第２の半導体層を完全に除去する
ことができる。そして、引き続いての工程（４）のエッ
チングによって回折絡子を除去した部分ては下地の第１
の半導体層に回折格子を転写している。

【００３４】これにより、回折格子の谷のもっとも深い
部分での導波路に垂直な方向での断面は回折格子を形成
しない部分での断面と同じものとなり、回折格子部での
屈折率の周期的変調は、この回折格子の形成されていな
い部分での屈折率に対する周期的な屈折率の微小な変化
であり、回折格子を有する部分と回折格子のない部分で
有効屈折率の差は小さなものとなる。

【００３５】また、上記目的を達成するため、本出願に
係る第６の発明の回折格子の作製方法は、第１の半導体
層である基板またはエピタキシャル成長膜上に、これと
組成の異なる第２の半導体層をエピタキシャル成長する
工程（１）、第１のフォトレジストを塗布してマスクを
用いて露光・現像してエッチングして該成長膜を部分的
に除去する工程（２）、第２のフォトレジストを塗布し
二光束干渉露光する工程（３）、エッチングにより回折
格子を形成する工程（４）、第１の半導体層と同じ組成
の第３の半導体層を再成長する工程（５）をこの順番で
含む。この構成において、該成長膜を部分的に除去する
工程（２）と第１の半導体層と同じ組成の物質を再成長
する工程（５）との組み合わせが、回折格子を作製した
くない領域については最終的に回折格子を残さないこと
で、回折格子を形成する領域を限定するものである。

【００３６】より詳細には、工程（１）によって組成す
なわち屈折率の異なる２つの層が積層され、工程（２）
において第１の半導体層を表出する領域と第２の半導体
層を表出する領域とを形成する。そして、工程（３）、
工程（４）で二光束干渉露光法によって回折格子を形成
するが、第１の半導体層上に回折格子の形成された領域
と第２の半導体層上に回折格子の形成された領域とがで
きる。更に、工程（５）において組成すなわち屈折率が
第１の半導体層と同じである第３の半導体層で埋め込む
ことで、第１の半導体層上に形成された回折格子を光が
感じないようにすることができる。このとき、第２の半
導体層上の領域では屈折率の違いがあるので最終的に回
折格子が形成されている。

【００３７】これらの工程で、回折格子を形成しないた
めのマスク材として誘電体あるいは金属の薄膜を用いな
いので、結晶に与えるプロセスダメージを抑え、その後
の再成長工程で問題となる不純物を残留させることがな
い。また、二光束干渉露光法によって回折格子を形成す
る際には、第２の半導体層上では段差部による影の効果
や回折効果の影響がないので、所望の領域の全域に亙っ
て均一な回折格子を作製することができる。

【００３８】また、上記目的を達成するため、本出願に
係る第７の発明の回折格子の作製方法は、上記第６の発
明の第２の半導体層の厚さが工程（４）で形成される回
折格子の深さよりも薄いことを特徴とする。この構成に
おいて、第２の半導体層が回折格子の深さよりも薄いこ
とで、回折格子の谷のもっとも深い部分では第２の半導
体層が完全に除去され、ここでの断面は回折格子を形成
しない部分での断面と同じものとなる。よって、回折格
子部での屈折率の周期的変調は、この回折格子の形成さ
れていない部分での屈折率に対する周期的な屈折率の微
小な変化であり、回折格子を有する部分と回折格子のな
い部分で有効屈折率の差は小さなものとなる。

【００３９】また、上記目的を達成するため、本出願に
係る第８の発明の回折格子の作製方法は、第１の半導体
層である基板または半導体エピタキシャル成長膜上に、
これと組成の異なる第２の半導体層をエピタキシャル成
長する工程（１）、第１のフォトレジストを塗布して二
光束干渉露光する工程（２）、エッチングにより回折格
子を形成する工程（３）、第２のフォトレジストを塗布
しマスクを用いて露光して窓開けする工程（４）、レジ
ストをマスクとしてエッチングし、該回折格子を部分的
に第２の半導体層から第１の半導体層に転写する工程
（５）、第２の半導体層と同じ組成の第３の半導体層を
再成長する工程（６）をこの順番で含む。この構成にお
いて、第２の半導体層上に形成された回折格子を第１の
半導体層に転写する工程（５）と第２の半導体層と同じ
組成の第３の半導体層を再成長する工程（６）との組み
合わせによって、回折格子を作製したくない領域に最終
的に回折格子を残さないことが可能となり、回折格子を
形成する領域を限定するものである。

【００４０】より詳細には、工程（１）によって組成す
なわち屈折率の異なる２つの層が積層され、工程（２）
において二光束干渉露光法によってフォトレジスト上に
回折格子パタンを形成する。工程（３）でこのパタンを
半導体層上に転写し、第２の半導体層上には回折格子が
形成される。残りのフォトレジストを除去した後の工程
（４）において、回折格子を形成する領域のみ第２のフ
ォトレジストを除去する。工程（５）において窓開けさ
れた領域では、回折格子の形状を第１の半導体層上に転
写する。残りのフォトレジストを除去した後の工程
（６）において組成すなわち屈折率が第２の半導体層と
同じである第３の半導体層で埋め込むことで、工程
（５）において第１の半導体層上に転写された回折格子
を光が感じる回折格子とし、第２の半導体層上の回折格
子は消滅させる。

【００４１】これらの工程で、エッチングのマスク材と
して誘電体あるいは金属の薄膜を用いないので、結晶に
与えるプロセスダメージを抑え、その後の再成長工程で
問題となる不純物を残留させることがない。また、工程
（２）が、凹凸のない平面上での二光束干渉露光法であ
るので、全面に均一な回折格子が形成できる。これを部
分的に転写して、回折格子として利用するものである。

【００４２】また、上記目的を達成するため、本出願に
係る第９の発明の回折格子の作製方法は、上記第８の発
明の第２の半導体層の厚さが工程（３）で形成される回
折格子の深さよりも厚いことを特徴とする。上記第２の
半導体層の厚さと回折格子の深さの関係は、第２の半導
体層上の回折格子作製時のエッチング深さの制御に要求
される精度を緩やかなものにしても、回折格子の底が第
１の半導体層上に到達することがないようにするもので
ある。

【００４３】また、上記目的を達成するため、本出願に
係る第１０の発明の回折格子の作製方法は、上記第８の
発明の工程（３）のエッチングが第２の半導体層に対す
るエッチングレートの速い選択的エッチングであること
を特徴とする。この構成において、選択的エッチングを
用いることで、第２の半導体層上にのみ回折格子を形成
し、第１の半導体層上には回折格子が形成されることが
ないようにするものである。第２の半導体層が薄いの
で、再成長時に表面の凹凸が小さくなり、再成長面の平
坦化が早い。

【００４４】

【発明の実施の形態】第１実施例図１に従って、本発明の第１の実施例である領域を限定
した回折格子の作製工程を説明する。

【００４５】（ａ）ｎ−ＩｎＰ基板上１０１上に、バン
ドギャップ波長が１．３μｍのｎ−ＩｎＧａＡｓＰバッ
ファ層１０２を厚さ０．１μｍ成長する。（ｂ）フォトレジスト１０３を塗布する。（ｃ）ヘリウム−カドミウムレーザを光源とする二光束
干渉露光法で、干渉縞をレジストに露光する。（ｄ）これを現像し、約０．２０μｍピッチの開口部を
持つレジストパタン１０４を得る。（ｅ）レジストパタン１０４をマスクとして、ｎ−Ｉｎ
ＧａＡｓＰ層１０２およびｎ−ＩｎＰ基板１０１をドラ
イエッチングする。エッチング深さは、もっとも深いと
ころで０．１５μｍとし、これはｎ−ＩｎＧａＡｓＰ層
１０２の層厚（０．１μｍ）より大きいので、回折格子
の谷の部分はｎ−ＩｎＰ基板１０１に到達している。（ｆ）再びフォトレジスト１０５を塗布する。工程
（ｂ）で使用したものと同じレジストであっても、異な
るレジストであってもよい。（ｇ）通常のマスク露光でパターニングする。（ｈ）レジスト１０５をマスクとして、基板１０１およ
びｎ−ＩｎＧａＡｓＰ層１０２をドライエッチングす
る。エッチング深さは、開口部のｎ−ＩｎＧａＡｓＰ層
１０２を除去するために０．ｌμｍとする。エッチング
後、レジスト１０５を除去する。（ｉ）基板１０１と同じｎ−ＩｎＰの光閉じ込め層であ
る層１０６を再成長し、ｎ−ＩｎＧａＡｓＰ１０２上に
形成された回折格子のみを残した回折格子を得る。さら
に、バンドギャップ波長１．３μｍのｎ−ＩｎＧａＡｓ
Ｐによる光閉じ込め層１０７、活性層であるバンドギャ
ップ波長１．５５μｍのＩｎＧａＡｓＰ層１０８、上側
の光閉じ込め層であるｐ−ＩｎＧａＡｓＰ層１０９、上
側のクラッド層であるｐ−ＩｎＰ１１０、ｐ型コンタク
ト層であるｐ−ＩｎＧａＡｓ１１１を形成し、部分的に
回折格子を有する半導体レーザ構造とする。

【００４６】本工程のなかで工程（ｅ）のエッチングに
おいて、ｎ−ＩｎＧａＡｓＰ層１０２の表面にエッチン
グされない部分を残したので、回折格子の高さはｎ−Ｉ
ｎＧａＡｓＰ層１０２の厚さと等しく０．ｌμｍとな
り、エッチングの深い部分ではｎ−ＩｎＧａＡｓＰ層１
０２は完全に除去されている。

【００４７】以上の工程によって、開口部の部分の回折
格子は、基板１０１と同じｎ−ＩｎＰの光閉じ込め層１
０６によって埋め込まれることで光が感じないようにな
り、ｎ−ＩｎＧａＡｓＰ層１０２上の領域では交互に屈
折率の違いがあるので最終的に光の感じる回折格子が残
る。こうして、再成長工程によって多層構造を形成し終
えた時に、領域を限定した回折格子を含む多層構造が容
易に得られる。

【００４８】第２実施例図２に従って、本発明の第２の実施例である領域を限定
した回折格子の作製工程を説明する。

【００４９】（ａ）ｎ−ＩｎＰ基板上３０１上に、ｎ―
ＩｎＧａＡｓ吸収層３０２を厚さ０．０５μｍ成長す
る。（ｂ）フォトレジスト３０３を塗布する。（ｃ）通常のマスク露光でパターニングする。（ｄ）レジスト３０３をマスクとしてエッチングを行な
い、開口部のｎ−ＩｎＧａＡｓ層３０２を除去して基板
３０１を表出させる。エッチング後、フォトレジスト３
０３は除去し、ｎ−ＩｎＧａＡｓ層３０２を表出させ
る。（ｅ）再びフォトレジスト３０４を塗布する。工程
（ｂ）で使用したものと同じレジストであっても、異な
るレジストであってもよい。（ｆ）ヘリウム−カドミウムレーザを光源とする二光束
干渉露光法で、干渉縞をレジスト３０４に露光する。（ｇ）これを現像し、約０．２０μｍピッチの開口部を
持つレジストパタン３０５を得る。（ｈ）レジストパタン３０５をマスクとして、基板３０
１およびｎ−ＩｎＧａＡｓ層３０２をエッチングし、レ
ジスト３０４を除去する。エッチング深さは、もっとも
深いところで０．０８μｍとし、ｎ−ＩｎＧａＡｓＰ層
３０２の層厚（０．０５μｍ）より深いので、ｎ−Ｉｎ
ＧａＡｓ吸収層３０２は細いストライプ状に残ってい
る。結果として、基板３０１の開口部と、ｎ−ＩｎＧａ
Ａｓ層３０２上に回折格子が形成される。（ｉ）ＩｎＰ下クラッド層３０６を０．３μｍ（平坦部
での成長膜厚）、ｎ−ＩｎＧａＡｓＰ下部導波層３０７
を０．ｌμｍ、バンドギャップ波長１．５５μｍのノン
ドープＩｎＧａＡｓＰ活性層３０８を０．ｌμｍ、ｐ−
ＩｎＧａＡｓＰ上部導波層３０９を０．１μｍ、ｐ−Ｉ
ｎＰ上部クラッド層３１０を１．５μｍ、ｐ−ＩｎＧａ
Ａｓコンタクト層３１１を０．５μｍ程度夫々再成長す
る。

【００５０】本実施例においては、段差の上側のＩｎＧ
ａＡｓ層３０２上に二光束干渉露光で回折格子パタンを
形成するので、回折格子パタンは段差の影響を受けず
に、均一なものが得られる。また、ｎ−ＩｎＧａＡｓ層
３０２が吸収層として働き、周期的な損失と屈折率の変
調とを与えている。

【００５１】これらの工程で、回折格子を形成しないた
めのマスク材３０３として、誘電体あるいは金属の薄膜
を用いないので、結晶に与えるプロセスダメージを抑
え、その後の再成長工程で問題となる不純物を残留させ
ることがない。また、二光束干渉露光法によって回折格
子を形成する際には、上記した様にＩｎＧａＡｓ層３０
２上では段差部による影の効果や回折効果の影響がない
ので、所望の領域の全域に亙って、均一な回折格子を作
製することができる。

【００５２】第３実施例図３に従って、本発明の第３の実施例である領域を限定
した回折格子の作製工程を説明する。

【００５３】（ａ）ｎ−ＩｎＰ基板上４０１上に、バン
ドギャップ波長が１．３μｍのｎ−ＩｎＧａＡｓＰバッ
ファ層４０２を厚さ０．２μｍ成長する。（ｂ）フォトレジスト４０３を塗布する。（ｃ）ヘリウム−カドミウムレーザを光源とする二光束
干渉露光法で、干渉縞をレジスト４０３に露光する。（ｄ）これを現像し、約０．２０μｍピッチの開口部を
持つレジストパタン４０４を得る。（ｅ）レジストパタン４０４をマスクとして、ＩｎＧａ
ＡｓＰに対するエッチングレートの速い選択エッチング
液（例えばＨ₂ＳＯ₄：Ｈ₂Ｏ₂：Ｈ₂Ｏ＝３：１：１、０
°Ｃ）を用いてｎ−ＩｎＧａＡｓＰバッファ層４０２を
エッチングして回折格子を形成する。エッチングの深い
ところでは、ｎ−ＩｎＧａＡｓＰ層４０２が完全に除去
されてＩｎＰ基板４０１が露出するようにする。エッチ
ング後にフォトレジスト４０３を除去する。（ｆ）再びフォトレジスト４０５を塗布する。工程
（ｂ）で使用したものと同じレジストであっても、異な
るレジストであってもよい。（ｇ）通常のマスク露光でパターニングする。（ｈ）レジスト４０５をマスクとして、基板４０１およ
びｎ−ＩｎＧａＡｓＰ層４０２をドライエッチングす
る。エッチング深さは、ｎ−ＩｎＧａＡｓＰ層４０２を
除去するために０．２μｍ程度とする。エッチング後、
レジスト４０５を除去する。（ｉ）基板４０１と同じｎ−ＩｎＰの光閉じ込め層であ
る層４０６を再成長し、ｎ−ＩｎＧａＡｓＰ４０２上に
形成された回折格子のみを残した回折格子を得る。さら
に、バンドギャップ波長１．３μｍのｎ−ＩｎＧａＡｓ
Ｐによる光閉じ込め層４０７、活性層であるバンドギャ
ップ波長Ｌ５５μｍのＩｎＧａＡｓＰ４０８、上側の光
閉じ込め層であるｐ−ＩｎＧａＡｓＰ層４０９、上側の
クラッド層ｐ−ＩｎＰ４１０、ｐ型コンタクト層ｐ−Ｉ
ｎＧａＡｓ４１１を形成し、部分的に回折格子を有する
半導体レーザ構造とする。

【００５４】上記構成において、工程（ｅ）のエッチン
グによってｎ−ＩｎＧａＡｓＰ層４０２上にだけ回折格
子を形成するが、選択性のあるエッチングを用いること
で回折格子の谷の部分ではｎ−ＩｎＧａＡｓＰ層４０２
を完全に除去することができる。引き続いての工程
（ｇ）のエッチングによって回折格子を除去した部分で
は下地の基板４０１に回折格子を転写している。

【００５５】回折格子の谷のもっとも深い部分での導波
路に垂直な方向での断面は回折格子を形成しない部分で
の断面と同じものとなる。回折格子部での屈折率の周期
的変調は、この回折格子の形成されていない部分での屈
折率に対する周期的な屈折率の微小な変化であり、回折
格子を有する部分と回折格子のない部分で有効屈折率の
差は小さなものとなる。

【００５６】第４実施例図４に従って、本発明の第４の実施例である領域を限定
した回折格子の作製工程を説明する。本実施例も選択的
エッチングを効果的に用いた例である。

【００５７】（ａ）ｎ−ＩｎＰ基板上６０１上にバンド
ギャップ波長が１．３μｍのｎ−ＩｎＧａＡｓＰバッフ
ァ層６０２を厚さ０．１μｍ成長する。（ｂ）フォトレジスト６０３を塗布する。（ｃ）ヘリウム−カドミウムレーザを光源とする二光束
干渉露光法で、干渉縞をレジスト６０３に露光する。（ｄ）これを現像し、約０．２０μｍピッチの開口部を
持つレジストパタン６０４を得る。（ｅ）レジストパタン６０４をマスクとして、ｎ−Ｉｎ
ＧａＡｓＰ層６０２及びｎ−ＩｎＰ基板６０１をドライ
エッチングする。エッチング深さは、もっとも深いとこ
ろで０．１５μｍとし、ｎ―ＩｎＧａＡｓＰ層６０２の
層厚（０．１μｍ）より大きいので、回折格子の谷の部
分はｎ−ＩｎＰ基板６０１に到達している。（ｆ）再びフォトレジスト６０５を塗布する。工程
（ｂ）で使用したものと同じレジストであっても、異な
るレジストであってもよい。（ｇ）通常のマスク露光でパターニングする。（ｈ）ＩｎＧａＡｓＰに対するエッチングレートの速い
選択エッチング液（例えばＨ₂ＳＯ₄：Ｈ₂Ｏ₂：Ｈ₂Ｏ＝
３：１：１、０°Ｃ）を用いて、ＩｎＧａＡｓＰ層６０
２上の回折格子をマスクの開口部でのみ除去する。（ｉ）基板６０１と同じｎ−ＩｎＰの光閉じ込め層であ
る層６０６を再成長し、ｎ−ＩｎＧａＡｓＰ下部導波層
６０７を０．２μｍ（平坦部での成長膜厚）、バンドギ
ャップ波長１．５５μｍのノンドープＩｎＧａＡｓＰ活
性層６０８を０．ｌμｍ、ｐ−ＩｎＧａＡｓＰ上部導波
層６０９を０．３μｍ、ｐ−ＩｎＰ上部クラッド層６１
０を１．５μｍ、ｐ−ＩｎＧａＡｓコンタクト層６１１
を０．５μｍ程度夫々再成長する。ｎ−ＩｎＰ光閉じ込
め層６０６を成長している間にグレーティング上の成長
面の凹凸は埋まり、平坦な活性層６０８が得られる。

【００５８】以上の工程で、部分的に回折格子を有する
半導体レーザ構造が得られる。第１の実施例と比べる
と、ｎ−ＩｎＧａＡｓＰ層６０２を除去する際に選択エ
ッチングを用いたことで、ｎ−ＩｎＰ基板６０１上に回
折格子が転写される深さが浅くなり、再成長開始時に基
板６０１の高低差が小さく、成長表面を平坦化するまで
の成長層の厚さが薄くてよいという特徴がある。即ち、
選択的エッチングを用いることで、回折格子を除去する
エッチングの際にｎ−ＩｎＰ基板上６０１に到達してい
る回折格子の谷部を掘り下げることを抑え、再成長時の
基板６０１の凹凸を小さなものとする。このため、再成
長時の表面の平坦化が早い。

【００５９】第５実施例図５に従って、本発明の第５の実施例である領域を限定
した回折格子の作製工程を説明する。

【００６０】（ａ）ｎ−ＩｎＰ基板上７０１上に、ｎ−
ＩｎＧａＡｓＰ下部導波層７０２を０．２μｍ、バンド
ギャップ波長１．５５μｍのノンドープＩｎＧａＡｓＰ
活性層７０３を０．１μｍ、ｐ−ＩｎＧａＡｓＰ上部導
波層７０４を０．２μｍ、ｐ−ＩｎＰ層７０５を０．２
５μｍ夫々成長する。（ｂ）フォトレジスト７０６を塗布する。（ｃ）ヘリウム−カドミウムレーザを光源とする二光束
干渉露光法で、干渉縞をレジスト７０６に露光する。（ｄ）これを現像し、約０．２０μｍピッチの開口部を
持つレジストパタン７０７を得る。（ｅ）レジストパタン７０７をマスクとして、ｐ−Ｉｎ
Ｐ７０５をドライエッチングする。エッチング深さは、
もっとも深いところで０．１５μｍとし、ｐ−ＩｎＰ層
７０５の層厚（０．２５μｍ）より小さく、回折格子の
谷の部分はｐ−ＩｎＧａＡｓＰ上部導波層７０４に到達
しない。残りのレジスト７０６を除去する。（ｆ）再びフォトレジスト７０８を塗布する。工程
（ｂ）で使用したものと同じレジストであっても、異な
るレジストであってもよい。（ｇ）通常のマスク露光でパターニングする。（ｈ）フォトレジスト７０８をマスクとして、ｐ−Ｉｎ
Ｐの回折格子７０５およびｐ−ＩｎＧａＡｓＰ層７０４
をドライエッチングする。エッチング深さは、ｐ−Ｉｎ
Ｐ層７０５を除去するために０．ｌ５μｍとする。エッ
チング後、フォトレジスト７０８を除去する。（ｉ）ｐ―ＩｎＰ上部クラッド層７０９を１．５μｍ、
ｐ―ＩｎＧａＡｓコンタクト層７１０を０．５μｍ程度
再成長する。ｐ−ＩｎＰ上部クラッド層７０９を成長し
ている間に、成長面の凹凸は埋まり、平坦なクラッド層
が得られる。

【００６１】以上の工程で、部分的に回折格子を有する
半導体レーザ構造が得られた。誘電体や金属薄膜をマス
クに用いていないので、誘電体成膜時に結晶に与えるダ
メージや、金属薄膜除去後の残留金属が再成長時に不純
物として取り込まれることがなく、良好な結晶成長が可
能となった。また、回折格子形成の二光束干渉露光はｐ
−ＩｎＰ層上の平坦な面上で行うので全面に均一な回折
格子が形成できる。

【００６２】また、以上の工程によって、開口部以外の
部分のｐ−ＩｎＰ層７０５上の回折格子は、ｐ−ＩｎＰ
層７０５と同じｐ−ＩｎＰの上部クラッド層７０９によ
って埋め込まれることで光が感じないようになり、ｐ−
ＩｎＧａＡｓＰ層７０４上の回折格子は交互に屈折率の
違いがあるので最終的に光の感じる回折格子が残る。こ
うして、再成長工程によって多層構造を形成し終えた時
に、領域を限定した回折格子を含む多層構造が容易に得
られる。

【００６３】第６実施例図６に従つて、本発明の第６の実施例である領城を限定
した回折格子の作製工程を説明する。

【００６４】（ａ）ｎ−ＩｎＰ基板上８０１上にｎ−Ｉ
ｎＧａＡｓＰ層８０２を厚さ０．１μｍ成長する。（ｂ）フォトレジスト８０３を塗布する。（ｃ）ヘリウム−カドミウムレーザを光源とする二光束
干渉露光法で、干渉縞をレジスト８０３に露光する。（ｄ）これを現像し、約０．２０μｍピッチの開口部を
持つレジストパタン８０４を得る。（ｅ）レジストパタン８０４をマスクとして、ＩｎＰに
対するエッチングレートに比べて、ＩｎＧａＡｓあるい
はＩｎＧａＡｓＰに対するエッチングレートがはるかに
速い選択エッチング液を用いて（例えば硫酸：過酸化水
素水：水＝３：１：１、２０°Ｃ）ｎ−ＩｎＧａＡｓＰ
層８０２をエッチングし、回折格子パタンをｎ−ＩｎＧ
ａＡｓＰ層８０２に転写する。（ｆ）再びフォトレジスト８０５を塗布する。工程
（ｂ）で使用したものと同じレジストであっても、異な
るレジストであってもよい。（ｇ）通常のマスク露光でパターニングする。（ｈ）レジスト８０５をマスクとして、基板８０１およ
びｎ−ＩｎＧａＡｓＰ層８０２をドライエッチングす
る。エッチング深さは、ｎ−ＩｎＧａＡｓＰ層８０２を
除去するために０．１３μｍとする。エッチング後、レ
ジスト８０５を除去する。（ｉ）ｎ−ＩｎＧａＡｓＰ下部導波層８０６を０．２μ
ｍ（平坦部での成長膜厚）、バンドギャップ波長１．５
５μｍのノンドープＩｎＧａＡｓＰ活性層８０７を０．
ｌμｍ、ｐ−ＩｎＧａＡｓＰ上部導波層８０８を０．３
μｍ、ｐ−ＩｎＰ上部クラッド層８０９を１．５μｍ、
ｐ―ＩｎＧａＡｓコンタクト層８１０を０．５μｍ程度
夫々再成長する。ｎ−ＩｎＧａＡｓＰ下部導波層８０６
を成長している間に、グレーティング上の成長面の凹凸
は埋まり、平坦な活性層８０７が得られる。

【００６５】以上の工程で、部分的に回折格子を有する
半導体レーザ構造が得られた。誘電体や金属薄膜をマス
クに用いていないので、誘電体成膜時に結晶に与えるダ
メージや、金属薄膜除去後の残留金属が再成長時に不純
物として取り込まれることがなく、良好な結晶成長が可
能となる。第５の実施例においては、回折格子形成のエ
ッチングが期待しているよりも速いときに、下側のｐ−
ＩｎＧａＡｓＰ層７０４にまで回折格子が転写されてし
まうことが起きるが、第６の実施例においては、選択エ
ッチングはＩｎＰをほとんどエッチングしないのでエッ
チング工程に要請される精度が緩やかになる。

【００６６】

【発明の効果】以上説明してきたように、第１の発明に
よって、再成長工程によって多層構造を形成し終えたと
きに、領域を限定した回折格子とする作製方法となるの
で、再成長工程を含んだデバイスプロセス全体で限定さ
れた領域に回折格子を作製するプロセスとすることがで
きる。

【００６７】また、第２、第６及び第８の発明によっ
て、二光束干渉露光法をベースとして簡単で量産性と均
一性に優れ、結晶に与えるプロセスダメージを抑えて、
領域を限定した回折格子を任意の場所に含むデバイスを
安定して作製することができる。

【００６８】また、第３、第５及び第７の発明によっ
て、光学的損失を抑えた光デバイスの作製に通用でき
る。

【００６９】また、第４及び第１０の発明によって、再
成長時の成長面の平坦化が早いので層構成の自由度が大
きくなる。また、再成長層の厚さに対する制約を緩やか
なものにし、適用範囲の広い作製方法とすることができ
る。

【００７０】また、第９の発明によって、エッチング工
程の誤差が許容され、安定して回折格子を作製すること
ができる。

【図面の簡単な説明】

【図１】図１は本発明の第１の実施例を示す工程図であ
る。

【図２】図２は本発明の第２の実施例を示す工程図であ
る。

【図３】図３は本発明の第３の実施例を示す工程図であ
る。

【図４】図４は本発明の第４の実施例を示す工程図であ
る。

【図５】図５は本発明の第５の実施例を示す工程図であ
る。

【図６】図６は本発明の第６の実施例を示す工程図であ
る。

【図７】図７は従来の二光束干渉露光系を示す図であ
る。

【図８】図８は従来のマスクを用いた場合の二光束干渉
露光系を示す図である。

【符号の説明】

１０１、３０１、４０１、６０１、７０１、８０１
基板１０２、４０２、６０２バッファ層１０３、１０５、３０３、３０４、４０３、４０５、６
０３、６０５、７０６、７０８、８０３、８０５フ
ォトレジスト１０４、３０５、４０４、６０４、７０７、８０４
周期的レジストパタン１０６、１０７、１０９、４０６、４０７、４０９、６
０６光閉じ込め層１０８、３０８、４０８、６０８、７０３、８０７
活性層１１０、３０６、３１０、４１０、６１０、７０９、８
０９クラッド層１１１、３１１、４１１、６１１、７１０、８１０
コンタクト層３０２吸収層３０７、３０９、６０７、６０９、７０２、７０４、８
０６、８０８導波層７０５ＩｎＰ層８０２ＩｎＧａＡｓＰ層

Claims

【特許請求の範囲】

【請求項１】第１の半導体層上に回折格子の形成された
第１の部分と、該第１の半導体層上の第２の半導体層に
回折格子の形成された第２の部分からなる半導体積層構
造上に、該第１及び第２の一方の半導体層と同じ屈折率
の第３の半導体層を再成長する工程を含んだことを特徴
とする領域を限定した回折格子の作製方法。
【請求項２】第１の半導体層である基板または半導体エ
ピタキシャル成長膜上に、これと組成の異なる第２の半
導体層をエピタキシャル成長する工程（１）、第１のフ
ォトレジストを塗布して二光束干渉露光する工程
（２）、エッチングにより回折格子を形成する工程
（３）、第２のフォトレジストを塗布しマスクを用いて
露光・現像し、該第２のフォトレジストをマスクとして
エッチングして該第２の半導体層上に形成された該回折
格子を部分的に除去する工程（４）、第１の半導体層と
同じ組成の第３の半導体層を再成長する工程（５）をこ
の順番で含んだことを特徴とする請求項１記載の回折格
子の作製方法。
【請求項３】上記第２の半導体層の厚さが工程（３）で
形成される回折格子の深さよりも薄いことを特徴とする
請求項２記載の回折格子の作製方法。
【請求項４】上記工程（４）のエッチングが第２の半導
体層に対するエッチングレートの速い選択的エッチング
であることを特徴とする請求項３記載の回折格子の作製
方法。
【請求項５】上記工程（３）のエッチングが第２の半導
体層に対するエッチングレートの速い選択的エッチング
であり、上記工程（４）のエッチングが選択性のないエ
ッチング方法であることを特徴とする請求項２記載の回
折格子の作製方法。
【請求項６】第１の半導体層である基板または半導体エ
ピタキシャル成長膜上に、これと組成の異なる第２の半
導体層をエピタキシャル成長する工程（１）、第１のフ
ォトレジストを塗布しマスクを用いて露光・現像し、エ
ッチングして該第２の半導体層を部分的に除去する工程
（２）、第２のフォトレジストを塗布し二光束干渉露光
する工程（３）、エッチングにより回折格子を形成する
工程（４）、第１の半導体層と同じ組成の第３の半導体
層を再成長する工程（５）をこの順番で含んだことを特
徴とする請求項１記載の回折格子の作製方法。
【請求項７】上記第２の半導体層の厚さが工程（４）で
形成される回折格子の深さよりも薄いことを特徴とする
請求項６記載の回折格子の作製方法。
【請求項８】第１の半導体層である基板または半導体エ
ピタキシャル成長膜上に、これと組成の異なる第２の半
導体層をエピタキシャル成長する工程（１）、第１のフ
ォトレジストを塗布して二光束干渉露光する工程
（２）、エッチングにより回折格子を形成する工程
（３）、第２のフォトレジストを塗布しマスクを用いて
露光して窓開けする工程（４）、第２のフォトレジスト
をマスクとしてエッチングし、該回折格子を部分的に第
２の半導体層から第１の半導体層に転写する工程
（５）、第２の半導体層と同じ組成の第３の半導体層を
再成長する工程（６）をこの順番で含んだことを特徴と
する請求項１記載の回折格子の作製方法。
【請求項９】上記第２の半導体層の厚さが工程（３）で
形成される回折格子の深さよりも厚いことを特徴とする
請求項８記載の回折格子の作製方法。
【請求項１０】上記工程（３）のエッチングが第２の半
導体層に対するエッチングレートの速い選択的エッチン
グであることを特徴とする請求項８記載の回折格子の作
製方法。