[go: up one dir, main page]

JPH09172011A - 酸化膜形成方法 - Google Patents

酸化膜形成方法

Info

Publication number
JPH09172011A
JPH09172011A JP33018795A JP33018795A JPH09172011A JP H09172011 A JPH09172011 A JP H09172011A JP 33018795 A JP33018795 A JP 33018795A JP 33018795 A JP33018795 A JP 33018795A JP H09172011 A JPH09172011 A JP H09172011A
Authority
JP
Japan
Prior art keywords
oxide film
gas
semiconductor wafer
processing chamber
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP33018795A
Other languages
English (en)
Inventor
Yoshikazu Tanabe
義和 田辺
Satoru Sakai
哲 酒井
Nobuyoshi Kashu
信義 夏秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP33018795A priority Critical patent/JPH09172011A/ja
Publication of JPH09172011A publication Critical patent/JPH09172011A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 良好な膜厚再現性を有し、且つHやOHの取
り込みが抑制された酸化膜形成方法を提供する。 【解決手段】 処理チャンバ1内の半導体ウェハを酸化
雰囲気中で加熱して酸化膜を形成する酸化膜形成方法で
あり、触媒作用で水素を化学的に活性化し得る反応器2
6内に導入するとともにこの反応器26を水素の発火点
以下の温度に加熱して水素ラジカルを生成し、この水素
ラジカルを処理チャンバ1内に導入される酸素と反応さ
せて水を生成しつつ半導体ウェハ上に酸化膜を形成して
行く酸化膜形成方法である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体ウェハ上への
酸化膜形成方法に関し、特に、極薄且つ良好な電気的特
性を要求される酸化膜の形成に適用して有効な技術に関
する。
【0002】
【従来の技術】半導体デバイスに用いられる酸化膜は、
半導体ウェハを酸化雰囲気中で酸化して得られる熱酸化
膜と、CVD(Chemical Vapor Deposition )法により
得られるCVD酸化膜とに大別される。前者の酸化膜は
パッド酸化膜、フィールド酸化膜、ゲート酸化膜および
キャパシタ酸化膜などに、また、後者の酸化膜は配線下
や配線上の層間絶縁膜に用いられている。これらの酸化
膜にはそれぞれに要求特性が異なっているが、最も厳し
い特性が要求されるものはゲート酸化膜である。そし
て、ゲート酸化膜はデバイスのスケーリング則に従って
微細化されるMOSFETの性能を維持するために、更
なる薄膜化が要求されている。
【0003】なお、薄膜形成技術を詳しく記載している
例としては、たとえば、株式会社工業調査会発行、「19
91年版 超LSI製造・試験装置ガイドブック」(平成
2年11月20日発行)、 P21〜 P27がある。
【0004】熱酸化膜は、半導体ウェハを加熱下にお
き、これに酸化剤として酸素と水素との混合気体を導入
して形成されるが、水素ガスがたとえば1000℃といった
高温の処理チャンバ内や大気圧に近い排気ダクトで着火
するおそれを未然に排除するために、予め酸素中で燃焼
させて水分を発生させる方法が採られている。ここで
は、火炎が消えることなく安定して燃焼させるために水
素はある程度の流量で供給されており、また、燃焼反応
で水素ガスが残らないように、酸素は水素の1/2 倍以上
の流量で供給されている。
【0005】
【発明が解決しようとする課題】このような条件下での
酸化膜形成では、酸素と結びつく水素の量が多くなるた
めに必然的に過剰の水が生成されることになる。
【0006】生成された水が反応管経路に付着すると、
水分の供給量が各半導体ウェハ毎に区々となり、膜厚再
現性が悪くなって安定した膜厚制御ができなくなる。そ
して、半導体ウェハの大口径化に伴って処理条件を均一
化し得る枚葉処理が推進されている今日、前記したMO
SFETにおける薄膜化の要求からうかがわれるよう
に、かかる膜厚制御の困難性は素子微細化の観点から大
きな問題となっていくことが予想される。
【0007】また、水分濃度が高いと、膜中にHやOH
が取り込まれて薄膜中や界面にSi−H結合やSi−O
−H結合の構造欠陥が発生し、これがホットキャリア注
入などの電圧ストレスの印加で容易に切断されて電荷ト
ラップとなり、素子特性(たとえばMOSFETのゲー
ト酸化膜における高電界ストレス耐性)の劣化を助長し
て信頼性の低下を招来することになる。
【0008】そこで、本発明の目的は、良好な膜厚再現
性のもとで熱酸化による薄膜を形成することのできる技
術を提供することにある。
【0009】本発明の他の目的は、HやOHの取り込み
が抑制された熱酸化による薄膜を形成することのできる
技術を提供することにある。
【0010】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0011】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【0012】すなわち、本発明による酸化膜形成方法
は、処理チャンバ内の半導体ウェハを酸化雰囲気中で加
熱して酸化膜を形成する熱酸化での酸化膜形成方法であ
り、触媒作用で水素を化学的に活性化し得る反応器内に
導入するとともに反応器を水素の発火点以下の温度に加
熱して水素ラジカルを生成する第1の工程と、この水素
ラジカルを処理チャンバ内に導入される酸素と反応させ
て水を生成しつつ半導体ウェハ上に酸化膜を形成して行
く第2の工程とを有することを特徴とするものである。
【0013】この酸化膜形成方法で、第1の工程の前お
よび第2の工程の後において処理チャンバ内に不活性ガ
スのみを導入し、半導体ウェハの成膜時間をこの不活性
ガスの導入タイミングにより調整するようにしてもよ
い。また、MOSFETにおけるゲート酸化膜をこの形
成方法で形成してもよい。
【0014】上記した手段によれば、水素の流量を所望
のレベルに設定することができ、超低水分化された熱処
理雰囲気中で半導体ウェハ上に酸化膜を形成することが
可能になる。
【0015】これにより、反応管経路への水の付着が低
減できて熱酸化処理の条件が均一化され、良好な膜厚再
現性のもとで酸化膜を形成することが可能になる。ま
た、膜中へのHやOHの取り込みを大幅に抑制すること
ができ、構造欠陥が防止されて安定した素子特性による
高信頼性を有するデバイスを得ることが可能になる。
【0016】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【0017】(実施の形態1)図1は本発明の一実施の
形態である酸化膜形成方法に用いられる成膜装置の処理
チャンバを示す概略図、図2は図1のII−II線に沿う断
面図、図3は図1の処理チャンバに接続されるガス導入
部を示す説明図、図4は本実施の形態の酸化膜形成方法
により得られた酸化膜の電界ストレスと電荷トラップ数
との関係を示す図である。
【0018】図1および図2に示す成膜装置の処理チャ
ンバ1は、たとえば多重壁石英管で構成されて酸化膜形
成のための半導体ウェハWが収容されるチャンバ本体2
を有しており、このチャンバ本体2には、後述するH2
ガス(水素)やO2 ガス(酸素)といった原料ガスGが
導入されるガス導入口2aが形成されている。ガス導入
口2aの反対側は開口されており、導入された原料ガス
Gを外部に排出するための排気口3aが形成されたスリ
ーブ3が該開口部の周縁を取り囲むようにしてシール材
4を介して取り付けられている。そして、スリーブ3に
は前記したチャンバ本体2の開口部を閉塞するエンドプ
レート5aが取り付けられている。
【0019】図2に示すように、チャンバ本体2の上下
には、半導体ウェハWを加熱するためのヒータ6a,6
bが設けられている。このヒータ6a,6bはガス導入
口2a側に取り付けられたエンドプレート5bとスリー
ブ3とに挟まれるようにして設置されており、半導体ウ
ェハWをたとえば1000℃程度に加熱するようになってい
る。なお、加熱温度を測定するため、温度センサである
熱電対7がチャンバ本体2内に突出して設置されてい
る。
【0020】チャンバ本体2内には半導体ウェハWを保
持するサセプタ8が、たとえば石英またはSiC(シリ
コンカーバイド)からなり半導体ウェハWの熱分布を均
一化する均熱リング9上に設置されている。そして、均
熱リング9はエンドプレート5aの内側から延びた支持
アーム10に支持されて室内中央に位置しており、した
がって、サセプタ8上の半導体ウェハWは室内の中央部
に固定される。
【0021】チャンバ本体2内のガス導入口2a側には
室内の幅方向に沿って隔壁11が設けられている。隔壁
11には多数の貫通孔11aが開設されており、図示す
るように、導入された原料ガスGは該貫通孔11aによ
り室内に均一に行き渡るようになっている。
【0022】このような構造の処理チャンバ1に接続さ
れるガス導入部21は、図3に示すように、原料ガスで
あるH2 ガスおよびO2 ガス、ならびに不活性ガスであ
るN2 ガス(窒素)の3種のガスが貯留されたガス貯留
槽22a,22b,22cから処理チャンバ1に至る管
路を形成している。なお、不活性ガスとしてはAr(ア
ルゴン)など他の種々のものを適用することができる。
【0023】それぞれのガス貯留槽22a,22b,2
2cから延びる配管上にはマスフローコントローラ23
a,23b,23cが設置されて処理チャンバ1への供
給量を厳密に制御することができるようになっている。
これに加え、各配管上には逆流を防止してガスを処理チ
ャンバ1への一方向のみに流す逆止弁24a,24b,
24c、およびガス貯留槽22a,22b,22cから
処理チャンバ1へ至るガスの流路を開閉する開閉バルブ
25a,25b,25cがマスフローコントローラ23
a,23b,23cから処理チャンバ1に向かう経路上
に設置されている。
【0024】図示するように、ガス貯留槽22a,22
b,22cからの配管は開閉バルブ25a,25b,2
5cを過ぎたところで集合しており、この集合配管上に
反応器26が設置されている。反応器26は、たとえば
ハステロイ製のケーシング26a内にNi(ニッケル)
製の配管26bが螺旋状に収容されたもので、この中を
2 ガスが通ると、Niの持つ触媒作用により化学的活
性に富み相手方の原料ガスであるO2 ガスと化学反応を
起こしやすい水素ラジカルとなる。なお、配管26bは
螺旋状に形成されている必要はない。また、配管26b
の材料はNiに限定されるものではなく、Pd(パラジ
ウム)、Pt(白金)などH2 ガスをラジカル化し得る
他の種々の材料を用いることができる。
【0025】反応器26の近傍にはこれを加熱するため
のヒータ27が設置されている。そして、このヒータ2
7で加熱される反応器26でH2 ガスのラジカル化が促
進されるとともに、加熱温度をH2 ガスの発火点( 580
〜 600℃)以下の温度である350〜 500℃程度とするこ
とによってH2 ガスが着火するおそれを未然に排除して
いる。
【0026】このような構成の成膜装置では、半導体ウ
ェハWには次のようにしてその表面に酸化膜が形成され
る。
【0027】先ず、開閉バルブ25cのみを開き、ガス
貯留槽22cからN2 ガスを処理チャンバ1内に供給し
ながら半導体ウェハWをサセプタ8上に載置する。マス
フローコントローラ23cにより、このときのN2 ガス
の流量はたとえば10リットル/minとする。なお、ヒータ
6a,6bを作動させて半導体ウェハWを加熱し、ま
た、ヒータ27を作動させて反応器26を加熱してお
く。
【0028】次に、開閉バルブ25cを閉じてN2 ガス
の供給を停止し、開閉バルブ25a,25bを開いて、
今度はH2 ガスおよびO2 ガスを処理チャンバ1内に導
入する。このときの各処理ガスの流量は、マスフローコ
ントローラ23a,23bによりたとえば 200cc/min、
たとえば 200cc/minにそれぞれ設定する。ここで、H2
ガスはヒータ27により加熱された反応器26内のNi
製の配管26bの触媒作用により化学的に活性化され、
水素ラジカルが生成される(H2 →H* )(第1の工
程)。水素ラジカルが生成されると、これが処理チャン
バ1内に導入されるO2 ガスと反応して水が生成される
(H* +O2 →H2 O)。前述のようにH2 ガスの流量
が少量であることから水の生成量も少なく、したがっ
て、処理チャンバ1内における処理雰囲気中の水分供給
量は数百cc/minオーダの非常に低いレベルに保持され
る。そして、かかる雰囲気の処理チャンバ1内で半導体
ウェハWに酸化膜を形成する(第2の工程)。なお、処
理雰囲気中の水分供給量は数百cc/minオーダに固定され
るものではなく、H2 ガスの流量調整により低水分領域
から数リットル/minオーダまでの広範囲で精密に制御す
ることができる。したがって、作業者は必要な水分量に
対応したH2 ガスの流量を選定することができる。
【0029】このように、H2 ガスをラジカル化してO
2 ガスと結合させて水を生成するようにすれば、H2
スの処理チャンバ1内への導入が燃焼に頼ることなく防
止されるので、H2 ガスの流量を所望のレベルに設定す
ることが可能になる。したがって、前述のように、チャ
ンバ本体2内の水分供給量を数百cc/minオーダにまで下
げることができ、超低水分化された熱処理雰囲気中で半
導体ウェハW上に酸化膜を形成することができる。
【0030】これにより、水は殆ど反応管経路に付着す
ることがなく、熱酸化処理の条件が各半導体ウェハW間
で均一化されて安定した膜厚制御が可能になり、得られ
た酸化膜の膜厚再現性は極めて良好になる。
【0031】また、低水分供給量で酸化膜形成を行うこ
とができるので、膜中へのHやOHの取り込みが抑制さ
れて構造欠陥が防止され、電圧ストレスの印加による電
荷トラップの発生密度が低減される。したがって、安定
した素子特性による高信頼性を有するデバイスを得るこ
とが可能になる。
【0032】ここで、図4において、該酸化膜における
電界ストレスと電荷トラップ数との関係を模式的に示
す。この図から明らかなように、破線で示す高水分濃度
下で形成された酸化膜では電界ストレスが高くなると電
荷トラップ数が多くなっているのに比べ、実線で示す低
水分濃度下で形成された酸化膜は高い電界ストレスを印
加しても電荷トラップ数は低いレベルにとどまり、安定
したストレス耐性を示していることがわかる。したがっ
て、最も厳しい特性が要求されるMOSFETのゲート
酸化膜を本技術を適用して形成した場合、良好な電気的
特性を得ることができる。
【0033】たとえば10分程度原料ガスを供給して薄膜
形成を行った後、開閉バルブ25a,25bを閉じてH
2 ガスおよびO2 ガスの供給を止め、再び開閉バルブ2
5cを開いてN2 ガスを処理チャンバ1内に送り込む。
これにより、半導体ウェハWの表面酸化が停止する。こ
のように、成膜時以外は不活性ガスであるN2 ガスを流
すことにより、半導体ウェハWの成膜時間をN2 ガスの
導入タイミングでコントロールすることができ、成膜条
件をより一層均一化することができる。
【0034】(実施の形態2)図5は本発明の一実施の
形態である酸化膜形成方法に用いられる成膜装置の他の
処理チャンバを示す断面図である。
【0035】本実施の形態における処理チャンバ1は、
上下から半導体ウェハWを加熱する手段としてランプ3
6a,36bが用いられているものである。このよう
に、加熱源は実施の形態1に示すヒータに限定されるも
のではなく、ランプ36a,36bなど他の種々のもの
を用いることができる。
【0036】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることは言うまでもな
い。
【0037】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【0038】(1).すなわち、本発明の酸化膜形成技術に
よれば、水素をラジカル化して酸素と反応させて水を生
成しつつ半導体ウェハ上に酸化膜を形成するようにして
いるので、水素の流量を所望のレベルに設定することが
可能になる。これにより、処理チャンバ内の水分供給量
をたとえば数百cc/minあるいはそれ以下の数cc/minから
数リットル/minまでの広範な領域にわたって制御するこ
とが可能になり、超低水分化された熱処理雰囲気中で半
導体ウェハ上に酸化膜を形成することができる。
【0039】(2).したがって、反応管経路への水の付着
がなくなって熱酸化処理の条件が各半導体ウェハ間で均
一化され、良好な膜厚再現性のもとで酸化膜を形成する
ことが可能になる。
【0040】(3).また、超低水分濃度で酸化膜形成を行
うことができるので、膜中へのHやOHの取り込みを大
幅に抑制することができる。これにより、構造欠陥が防
止されて、たとえばMOSFETのゲート酸化膜におい
ては電圧ストレスの印加による電荷トラップの発生密度
が低減される等、安定した素子特性による高信頼性を有
するデバイスを得ることが可能になる。
【0041】(4).さらに、成膜時以外は処理チャンバ内
に不活性ガスを流すことにより、半導体ウェハの成膜時
間を不活性ガスの導入タイミングでコントロールするこ
とができ、成膜条件をより一層均一化することが可能に
なる。
【図面の簡単な説明】
【図1】本発明の一実施の形態による酸化膜形成方法に
用いられる成膜装置の処理チャンバを示す概略図であ
る。
【図2】図1のII−II線に沿う断面図である。
【図3】図1の処理チャンバに接続されるガス導入部を
示す説明図である。
【図4】本発明の一実施の形態である酸化膜形成方法に
より得られた酸化膜の電界ストレスと電荷トラップ数と
の関係を示す図である。
【図5】本発明の一実施の形態である酸化膜形成方法に
用いられる成膜装置の他の処理チャンバを示す断面図で
ある。
【符号の説明】
1 処理チャンバ 2 チャンバ本体 2a ガス導入口 3 スリーブ 3a 排気口 4 シール材 5a,5b エンドプレート 6a,6b ヒータ 7 熱電対 8 サセプタ 9 均熱リング 10 支持アーム 11 隔壁 11a 貫通孔 21 ガス導入部 22a〜22c ガス貯留槽 23a〜23c マスフローコントローラ 24a〜24c 逆止弁 25a〜25c 開閉バルブ 26 反応器 26a ケーシング 26b 配管 27 ヒータ 36a,36b ランプ G 原料ガス W 半導体ウェハ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 処理チャンバ内の半導体ウェハを酸化雰
    囲気中で加熱して酸化膜を形成する酸化膜形成方法であ
    って、 触媒作用により水素を化学的に活性化し得る反応器内に
    この水素を導入するとともに該反応器を水素の発火点以
    下の温度に加熱して水素ラジカルを生成する第1の工程
    と、 この水素ラジカルを前記処理チャンバ内に導入される酸
    素と反応させて水を生成しつつ前記半導体ウェハ上に酸
    化膜を形成して行く第2の工程とを有することを特徴と
    する酸化膜形成方法。
  2. 【請求項2】 請求項1記載の酸化膜形成方法であっ
    て、前記第1の工程の前および前記第2の工程の後にお
    いて前記処理チャンバ内に不活性ガスのみを導入し、前
    記半導体ウェハの成膜時間をこの不活性ガスの導入タイ
    ミングにより調整することを特徴とする酸化膜形成方
    法。
  3. 【請求項3】 請求項1または2記載の酸化膜形成方法
    において、前記酸化膜はMOSFETにおけるゲート酸
    化膜であることを特徴とする酸化膜形成方法。
JP33018795A 1995-12-19 1995-12-19 酸化膜形成方法 Withdrawn JPH09172011A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33018795A JPH09172011A (ja) 1995-12-19 1995-12-19 酸化膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33018795A JPH09172011A (ja) 1995-12-19 1995-12-19 酸化膜形成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004225890A Division JP2005012234A (ja) 2004-08-02 2004-08-02 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH09172011A true JPH09172011A (ja) 1997-06-30

Family

ID=18229813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33018795A Withdrawn JPH09172011A (ja) 1995-12-19 1995-12-19 酸化膜形成方法

Country Status (1)

Country Link
JP (1) JPH09172011A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239041B1 (en) 1997-03-05 2001-05-29 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US6503819B2 (en) 1997-05-30 2003-01-07 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US7049187B2 (en) 2001-03-12 2006-05-23 Renesas Technology Corp. Manufacturing method of polymetal gate electrode
US7053459B2 (en) 2001-03-12 2006-05-30 Renesas Technology Corp. Semiconductor integrated circuit device and process for producing the same
US7736963B2 (en) 2004-07-05 2010-06-15 Samsung Electronics Co., Ltd. Method of forming a gate structure for a semiconductor device and method of forming a cell gate structure for a non-volatile memory device

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239041B1 (en) 1997-03-05 2001-05-29 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US6962881B2 (en) 1997-03-05 2005-11-08 Renesas Technology Corp. Method for fabricating semiconductor integrated circuit device
US7799690B2 (en) 1997-03-05 2010-09-21 Renesas Electronics Corporation Method for fabricating semiconductor integrated circuit device
US6518202B2 (en) 1997-03-05 2003-02-11 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US6518201B1 (en) 1997-03-05 2003-02-11 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US6528431B2 (en) 1997-03-05 2003-03-04 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit drive using an oxygen and hydrogen catalyst
US6596650B2 (en) 1997-03-05 2003-07-22 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US7008880B2 (en) 1997-03-05 2006-03-07 Renesas Technology Corp. Method for fabricating semiconductor integrated circuit device
US6417114B2 (en) 1997-03-05 2002-07-09 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US7250376B2 (en) 1997-03-05 2007-07-31 Renesas Technology Corp. Method for fabricating semiconductor integrated circuit device
US6855642B2 (en) 1997-03-05 2005-02-15 Renesas Technology Corp. Method for fabricating semiconductor integrated circuit device
US6962880B2 (en) 1997-03-05 2005-11-08 Renesas Technology Corp. Method for fabricating semiconductor integrated circuit device
US6569780B2 (en) 1997-03-05 2003-05-27 Hitachi, Ltd. Method for fabricating semiconductor integrated circuit device
US7053007B2 (en) 1997-03-05 2006-05-30 Renesas Technology Corp. Method for fabricating semiconductor integrated circuit device
US6528403B2 (en) 1997-05-30 2003-03-04 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US6987069B2 (en) 1997-05-30 2006-01-17 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US7122469B2 (en) 1997-05-30 2006-10-17 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US6784116B2 (en) 1997-05-30 2004-08-31 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US6503819B2 (en) 1997-05-30 2003-01-07 Hitachi, Ltd. Fabrication process of a semiconductor integrated circuit device
US7049187B2 (en) 2001-03-12 2006-05-23 Renesas Technology Corp. Manufacturing method of polymetal gate electrode
US7053459B2 (en) 2001-03-12 2006-05-30 Renesas Technology Corp. Semiconductor integrated circuit device and process for producing the same
US7144766B2 (en) 2001-03-12 2006-12-05 Renesas Technology Corp. Method of manufacturing semiconductor integrated circuit device having polymetal gate electrode
US7300833B2 (en) 2001-03-12 2007-11-27 Renesas Technology Corp. Process for producing semiconductor integrated circuit device
US7375013B2 (en) 2001-03-12 2008-05-20 Renesas Technology Corp. Semiconductor integrated circuit device and process for manufacturing the same
US7632744B2 (en) 2001-03-12 2009-12-15 Renesas Technology Corp. Semiconductor integrated circuit device and process for manufacturing the same
US7736963B2 (en) 2004-07-05 2010-06-15 Samsung Electronics Co., Ltd. Method of forming a gate structure for a semiconductor device and method of forming a cell gate structure for a non-volatile memory device

Similar Documents

Publication Publication Date Title
JP6622844B2 (ja) 遠隔プラズマ源を使用する低温での選択的な酸化のための装置及び方法
JP6960953B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP4889173B2 (ja) 半導体ウエハ上に窒化珪素層を形成するための方法
KR100785132B1 (ko) 열처리 시스템
JP5155070B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
JP2009044023A (ja) 半導体装置の製造方法および基板処理装置
WO2002091447A1 (fr) Traitement thermique de semi-conducteur et systeme a cet effet
US6306776B1 (en) Catalytic breakdown of reactant gases in chemical vapor deposition
JP6946374B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JPH06163517A (ja) 低温酸化膜形成装置および低温酸化膜形成方法
US11384434B2 (en) Substrate processing apparatus and heater device
TW201133626A (en) Method of manufacturing semiconductor device, method of processing substrate and substrate processing apparatus
JP6777614B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
TWI747084B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
KR20190138284A (ko) 클리닝 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
WO1998057884A1 (fr) Procede de production d'eau utile dans la fabrication de semiconducteurs
KR100906048B1 (ko) Lpcvd 장치 및 lpcvd 장치를 이용한 폴리 실리콘증착 방법
JPH09172011A (ja) 酸化膜形成方法
JP2008172204A (ja) 基板処理装置、半導体装置の製造方法、および加熱装置
JP7246184B2 (ja) RuSi膜の形成方法
WO2021009838A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP2020053551A (ja) 基板処理装置、半導体装置の製造方法
JP2014154751A (ja) ガス供給系及び成膜装置
JP2001223213A (ja) 半導体のウェハ上に酸化物層を形成するための方法および装置
JP2005012234A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20040127

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20040329

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20040601

Free format text: JAPANESE INTERMEDIATE CODE: A02

A761 Written withdrawal of application

Effective date: 20040803

Free format text: JAPANESE INTERMEDIATE CODE: A761