JPH09153903A - 制御信号転送システム - Google Patents
制御信号転送システムInfo
- Publication number
- JPH09153903A JPH09153903A JP31287995A JP31287995A JPH09153903A JP H09153903 A JPH09153903 A JP H09153903A JP 31287995 A JP31287995 A JP 31287995A JP 31287995 A JP31287995 A JP 31287995A JP H09153903 A JPH09153903 A JP H09153903A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- byte
- cell
- atm
- hec
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 17
- 230000005540 biological transmission Effects 0.000 claims abstract description 20
- 238000004891 communication Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 abstract description 10
- 239000000284 extract Substances 0.000 abstract description 3
- 238000009434 installation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 241001034275 Candidatus Phytoplasma rhamni Species 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000022131 cell cycle Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
ＡＴＭ装置において、装置内制御信号を装置内パッケー
ジ間で転送する場合に制御信号用の専用線を設けること
なく転送する。 【解決手段】 伝送路インタフェースパッケージ３内の
ＡＴＭセル終端部３１でＡＴＭセル終端を行い、装置内
ＡＴＭセルとするとき、セルヘッダ部のＨＥＣバイトが
空きになる。そこで、ＨＥＣバイト内信号挿入部３２で
この空きＨＥＣバイト部分に、制御信号生成回路３３か
らの制御信号を挿入し、データ多重分離パッケージ４へ
伝送する。そして、ＨＥＣバイト内信号検出部４１でＨ
ＥＣバイト内の制御信号を抽出して制御信号検出回路４
２へ送る。
ジ間で転送する場合に制御信号用の専用線を設けること
なく転送する。 【解決手段】 伝送路インタフェースパッケージ３内の
ＡＴＭセル終端部３１でＡＴＭセル終端を行い、装置内
ＡＴＭセルとするとき、セルヘッダ部のＨＥＣバイトが
空きになる。そこで、ＨＥＣバイト内信号挿入部３２で
この空きＨＥＣバイト部分に、制御信号生成回路３３か
らの制御信号を挿入し、データ多重分離パッケージ４へ
伝送する。そして、ＨＥＣバイト内信号検出部４１でＨ
ＥＣバイト内の制御信号を抽出して制御信号検出回路４
２へ送る。
Description
【０００１】
【発明の属する技術分野】本発明は制御信号転送システ
ムに関し、特にＡＴＭ（非同期転送モード通信）装置に
おける装置内制御信号の転送制御方式に関するものであ
る。
ムに関し、特にＡＴＭ（非同期転送モード通信）装置に
おける装置内制御信号の転送制御方式に関するものであ
る。
【０００２】
【従来の技術】ＡＴＭ装置の一例の概略を図７のブロッ
ク図に示す。図７を参照すると、ＡＴＭ装置１において
は、伝送路２からの光信号であるＡＴＭセルは複数の伝
送路インタフェースパッケージ３−１〜３−４（本例で
は、４つのパッケージを示す）で夫々受信され電気信号
に変換されて装置内ＡＴＭセルが生成されるもので、各
伝送路インタフェースパッケージ３−１〜３−４はＡＴ
Ｍセル終端機能を有している。
ク図に示す。図７を参照すると、ＡＴＭ装置１において
は、伝送路２からの光信号であるＡＴＭセルは複数の伝
送路インタフェースパッケージ３−１〜３−４（本例で
は、４つのパッケージを示す）で夫々受信され電気信号
に変換されて装置内ＡＴＭセルが生成されるもので、各
伝送路インタフェースパッケージ３−１〜３−４はＡＴ
Ｍセル終端機能を有している。
【０００３】これ等装置内ＡＴＭセルはデータ多重分離
パッケージ４にて多重化され、ＳＷ（スイッチ）パッケ
ージ５にてＶＰ（バーチャルパス）単位に振り分けられ
る。この振り分けられたセルはデータ多重分離パッケー
ジ６において伝送路毎のセルに夫々分離され、伝送路イ
ンタフェースパッケージ７−１〜７−４においてＡＴＭ
セルに変換されて電気信号から光信号となって伝送路８
へ送出される。
パッケージ４にて多重化され、ＳＷ（スイッチ）パッケ
ージ５にてＶＰ（バーチャルパス）単位に振り分けられ
る。この振り分けられたセルはデータ多重分離パッケー
ジ６において伝送路毎のセルに夫々分離され、伝送路イ
ンタフェースパッケージ７−１〜７−４においてＡＴＭ
セルに変換されて電気信号から光信号となって伝送路８
へ送出される。
【０００４】この様なＡＴＭ装置１内においては、伝送
路インタフェースパッケージ３−１〜３−４の各々で生
成される装置内制御信号によってデータ多重分離パッケ
ージ４の制御を行うようになっている。そのために、伝
送路インタフェースパッケージ３−１〜３−４の各々か
らデータ多重分離パッケージ４へこの装置内制御信号を
転送する必要があり、従来では、図７に点線で示す如
く、専用の制御信号通知線９を設けて、制御信号の転送
を行っている。
路インタフェースパッケージ３−１〜３−４の各々で生
成される装置内制御信号によってデータ多重分離パッケ
ージ４の制御を行うようになっている。そのために、伝
送路インタフェースパッケージ３−１〜３−４の各々か
らデータ多重分離パッケージ４へこの装置内制御信号を
転送する必要があり、従来では、図７に点線で示す如
く、専用の制御信号通知線９を設けて、制御信号の転送
を行っている。
【０００５】
【発明が解決しようとする課題】複数の伝送路インタフ
ェースパッケージ３−１〜３−４から夫々供給されたデ
ータはデータ多重分離パッケージ４にて多重化されるの
で、装置内制御信号用の専用通知線９を各伝送路インタ
フェースパッケージ毎に設けると、パッケージ間の物理
的接続（ＢＷＢ；Ｂａｃｋ Ｗｉｒｉｎｇ Ｂｏａｒ
ｄ）数が増大して、ＢＷＢのピン制限により対処不可能
となる。
ェースパッケージ３−１〜３−４から夫々供給されたデ
ータはデータ多重分離パッケージ４にて多重化されるの
で、装置内制御信号用の専用通知線９を各伝送路インタ
フェースパッケージ毎に設けると、パッケージ間の物理
的接続（ＢＷＢ；Ｂａｃｋ Ｗｉｒｉｎｇ Ｂｏａｒ
ｄ）数が増大して、ＢＷＢのピン制限により対処不可能
となる。
【０００６】また、パッケージ内では、制御信号用の専
用線を設けることで、プリント基板内の配線が増加し、
配線密度が高い場合には、配線の増大は極めて困難とな
る。
用線を設けることで、プリント基板内の配線が増加し、
配線密度が高い場合には、配線の増大は極めて困難とな
る。
【０００７】本発明の目的は、装置内制御信号のパッケ
ージ間転送を専用線を設けることなくデータ線と共用可
能として上記問題を解決可能とした制御信号転送システ
ムを提供することである。
ージ間転送を専用線を設けることなくデータ線と共用可
能として上記問題を解決可能とした制御信号転送システ
ムを提供することである。
【０００８】
【課題を解決するための手段】本発明によれば、複数の
伝送路からのデータセルを夫々受信する複数のインタフ
ェース部と、これ等複数のインタフェース部からの各デ
ータセルを多重化する多重化部とを含む通信装置におい
て、前記インタフェース部の各々と前記多重化部との間
での装置内制御信号を転送する制御信号転送システムで
あって、前記インタフェース部の各々に設けられ前記デ
ータセルのヘッダ部の所定部分に前記装置内制御信号を
挿入する制御信号挿入手段と、前記多重化部に設けられ
前記データセルのヘッダ部の所定部分に挿入された前記
装置内制御信号を抽出する制御信号抽出手段とを含むこ
とを特徴とする制御信号転送システムが得られる。
伝送路からのデータセルを夫々受信する複数のインタフ
ェース部と、これ等複数のインタフェース部からの各デ
ータセルを多重化する多重化部とを含む通信装置におい
て、前記インタフェース部の各々と前記多重化部との間
での装置内制御信号を転送する制御信号転送システムで
あって、前記インタフェース部の各々に設けられ前記デ
ータセルのヘッダ部の所定部分に前記装置内制御信号を
挿入する制御信号挿入手段と、前記多重化部に設けられ
前記データセルのヘッダ部の所定部分に挿入された前記
装置内制御信号を抽出する制御信号抽出手段とを含むこ
とを特徴とする制御信号転送システムが得られる。
【０００９】
【発明の実施の形態】本発明の作用を述べる。伝送路か
らの受信ＡＴＭセルを、伝送路インタフェースパッケー
ジ内のＡＴＭセル終端部で終端して装置内ＡＴＭセルと
する場合、セルヘッダ部分の所定バイトに空きが生ず
る。そこで、このヘッダ部分の空きバイトを使用して装
置内制御信号を挿入して送出し、データ多重分離パッケ
ージにてこれを抽出する構成とする。
らの受信ＡＴＭセルを、伝送路インタフェースパッケー
ジ内のＡＴＭセル終端部で終端して装置内ＡＴＭセルと
する場合、セルヘッダ部分の所定バイトに空きが生ず
る。そこで、このヘッダ部分の空きバイトを使用して装
置内制御信号を挿入して送出し、データ多重分離パッケ
ージにてこれを抽出する構成とする。
【００１０】以下に本発明の実施例につき図面を用いて
説明する。
説明する。
【００１１】図１は本発明の実施例のブロック図であ
る。図１を参照すると、伝送路からのＡＴＭセルは、伝
送路インタフェースパッケージ３のＡＴＭセル終端部３
１で終端されて装置内ヘッダを１バイト付加されて装置
内ＡＴＭセルに変換される。そして、ＨＥＣ（Ｈｅａｄ
ｅｒ Ｅｒｒｏｒ Ｃｏｎｔｒｏｌ）バイト内信号挿入
部３２で、制御信号生成回路３３で生成された制御信号
がＡＴＭセルのＨＥＣバイトに挿入され、データ多重分
離パッケージ４へ送出される。
る。図１を参照すると、伝送路からのＡＴＭセルは、伝
送路インタフェースパッケージ３のＡＴＭセル終端部３
１で終端されて装置内ヘッダを１バイト付加されて装置
内ＡＴＭセルに変換される。そして、ＨＥＣ（Ｈｅａｄ
ｅｒ Ｅｒｒｏｒ Ｃｏｎｔｒｏｌ）バイト内信号挿入
部３２で、制御信号生成回路３３で生成された制御信号
がＡＴＭセルのＨＥＣバイトに挿入され、データ多重分
離パッケージ４へ送出される。
【００１２】データ多重分離パッケージ４では、ＨＥＣ
バイト内信号検出部４１でＨＥＣバイト内の制御信号が
検出抽出され、制御信号検出回路４２で制御信号の処理
が行われる。この制御信号は多種多様の制御情報を有す
るものであって、例えば、現用系から予備系に切替える
ための現用予備系間でのセルの位相差情報や、装置内Ａ
ＴＭセル→ＡＴＭセル交換用バッファのオーバーフロー
回避のため、データ多重分離パッケージ４からの装置内
ＡＴＭセルの送出を制御するための制御情報等がある。
バイト内信号検出部４１でＨＥＣバイト内の制御信号が
検出抽出され、制御信号検出回路４２で制御信号の処理
が行われる。この制御信号は多種多様の制御情報を有す
るものであって、例えば、現用系から予備系に切替える
ための現用予備系間でのセルの位相差情報や、装置内Ａ
ＴＭセル→ＡＴＭセル交換用バッファのオーバーフロー
回避のため、データ多重分離パッケージ４からの装置内
ＡＴＭセルの送出を制御するための制御情報等がある。
【００１３】図２は装置内ＡＴＭセルのフォーマット図
である。＃１〜＃５４は当該セルの構成バイトの番号を
示しており図４，図６のタイミングチャートでも＃１〜
＃５４を用いて示している。本図のフォーマットはＮＮ
Ｉ（Ｎｅｔｗｏｒｋ Ｎｏｄｅ Ｉｎｔｅｒｆａｃｅ）
の場合を示しており、ＵＮＩ（Ｕｓｅｒ Ｎｅｔｗｏｒ
ｋ Ｉｎｔｅｒｆａｃｅ）の場合、ＡＴＭヘッダ１バイ
ト目の５〜８ビット目がＧＦＣ（Ｇｅｎｅｒｉｃ Ｆｌ
ｏｗ Ｃｏｎｔｒｏｌ）になる。ＨＥＣバイトはＡＴＭ
ヘッダの５バイト目に１バイトの領域を持つ。
である。＃１〜＃５４は当該セルの構成バイトの番号を
示しており図４，図６のタイミングチャートでも＃１〜
＃５４を用いて示している。本図のフォーマットはＮＮ
Ｉ（Ｎｅｔｗｏｒｋ Ｎｏｄｅ Ｉｎｔｅｒｆａｃｅ）
の場合を示しており、ＵＮＩ（Ｕｓｅｒ Ｎｅｔｗｏｒ
ｋ Ｉｎｔｅｒｆａｃｅ）の場合、ＡＴＭヘッダ１バイ
ト目の５〜８ビット目がＧＦＣ（Ｇｅｎｅｒｉｃ Ｆｌ
ｏｗ Ｃｏｎｔｒｏｌ）になる。ＨＥＣバイトはＡＴＭ
ヘッダの５バイト目に１バイトの領域を持つ。
【００１４】このＨＥＣバイトはＡＴＭセル終端部３１
における終端処理時に空きとなることから、本発明では
このＨＥＣバイトに装置内の上記各種制御情報を挿入す
るものである。
における終端処理時に空きとなることから、本発明では
このＨＥＣバイトに装置内の上記各種制御情報を挿入す
るものである。
【００１５】尚、図２において、ＶＰＩはＶｉｒｔｕａ
ｌ Ｐａｔｈ Ｉｄｅｎｔｉｆｉｅｒ，ＶＣＩはＶｉｒ
ｔｕａｌ Ｃｈａｎｎｅｌ Ｉｄｅｎｔｉｆｉｅｒ，Ｐ
ＴはＰａｙｌｏａｄ Ｔｙｐｅ，ＲＳはＲｅｇｅｎｅｒ
ａｔｉｏｎ Ｓｅｃｔｉｏｎ，ＣＬＰはＣｅｌｌ Ｌｏ
ｓｓ Ｐｒｉｏｒｉｔｙを夫々意味している。
ｌ Ｐａｔｈ Ｉｄｅｎｔｉｆｉｅｒ，ＶＣＩはＶｉｒ
ｔｕａｌ Ｃｈａｎｎｅｌ Ｉｄｅｎｔｉｆｉｅｒ，Ｐ
ＴはＰａｙｌｏａｄ Ｔｙｐｅ，ＲＳはＲｅｇｅｎｅｒ
ａｔｉｏｎ Ｓｅｃｔｉｏｎ，ＣＬＰはＣｅｌｌ Ｌｏ
ｓｓ Ｐｒｉｏｒｉｔｙを夫々意味している。
【００１６】図３は図１のＨＥＣバイト内信号挿入部３
２の具体例を示すブロック図である。図３において、１
バイト（８ビット）毎のデータＤ−ＩＮ０〜７はシステ
ムクロックＣＬＫによりラッチ回路３２１にてラッチさ
れ、これ等ラッチ出力は２入力−１出力セレクタ３２２
の１入力Ａとなる。このセレクタ３２２の他入力Ｂには
制御信号生成回路３３からの制御信号１４〜２１が夫々
供給されており、ＨＥＣバイトのタイミング生成回路３
から生成されるＨＥＣバイトのタイミングを示す信号１
３（Ｓ）によって、セレクタ３２２は出力Ｙの選択制御
がなされ、この選択出力Ｙがデータ出力Ｄ−ＯＵＴ０〜
７となる。
２の具体例を示すブロック図である。図３において、１
バイト（８ビット）毎のデータＤ−ＩＮ０〜７はシステ
ムクロックＣＬＫによりラッチ回路３２１にてラッチさ
れ、これ等ラッチ出力は２入力−１出力セレクタ３２２
の１入力Ａとなる。このセレクタ３２２の他入力Ｂには
制御信号生成回路３３からの制御信号１４〜２１が夫々
供給されており、ＨＥＣバイトのタイミング生成回路３
から生成されるＨＥＣバイトのタイミングを示す信号１
３（Ｓ）によって、セレクタ３２２は出力Ｙの選択制御
がなされ、この選択出力Ｙがデータ出力Ｄ−ＯＵＴ０〜
７となる。
【００１７】ＨＥＣバイトタイミング生成回路３２３
は、５４進カウンタ３２４と６−５４デコーダ３２５と
からなっており、装置内ＡＴＭセルのＨＥＣバイト位置
を示すタイミング信号１３を生成するものである。
は、５４進カウンタ３２４と６−５４デコーダ３２５と
からなっており、装置内ＡＴＭセルのＨＥＣバイト位置
を示すタイミング信号１３を生成するものである。
【００１８】図４は図３の各部信号のタイミングチャー
トを示しており、装置内ＡＴＭセルのセル周期で１クロ
ックＣＬＫ幅のパルスＣＰを出力し、セルの先頭を示す
ＣＰの反転信号１１を、５４進カウンタ３２３のＬＤ
（ロード入力）として、クロックＣＬＫによりカウンタ
をカウントアップさせ、６−５４デコーダ３２５で、Ｈ
ＥＣバイトの領域である６バイト目をデコードし、この
デコード信号１３により、ラッチ回路３２１でラッチし
たデータＤ−ＩＮ０〜７に、制御信号回路３３で生成し
た制御信号１４〜２１をＨＥＣバイトに挿入し、データ
Ｄ−ＯＵＴ０〜７として出力する。
トを示しており、装置内ＡＴＭセルのセル周期で１クロ
ックＣＬＫ幅のパルスＣＰを出力し、セルの先頭を示す
ＣＰの反転信号１１を、５４進カウンタ３２３のＬＤ
（ロード入力）として、クロックＣＬＫによりカウンタ
をカウントアップさせ、６−５４デコーダ３２５で、Ｈ
ＥＣバイトの領域である６バイト目をデコードし、この
デコード信号１３により、ラッチ回路３２１でラッチし
たデータＤ−ＩＮ０〜７に、制御信号回路３３で生成し
た制御信号１４〜２１をＨＥＣバイトに挿入し、データ
Ｄ−ＯＵＴ０〜７として出力する。
【００１９】図５は図１のＨＥＣバイト内信号検出部４
１の具体例を示すブロック図である。図５において、Ｈ
ＥＣバイト内信号挿入部３２からの装置内ＡＴＭセルは
１バイト毎にＤＡＩＮ０〜７としてラッチ回路４１１に
てラッチされ、このラッチ出力１４０はＨＥＣバイト検
出回路４１２内の２入力−１出力セレクタの１入力Ｂと
なり、そのセレクタ出力はラッチＦ／Ｆへ取込まれる。
このラッチＦ／Ｆの出力は制御信号検出回路４２へ供給
されると共に、セレクタの他入力Ｂとなる。
１の具体例を示すブロック図である。図５において、Ｈ
ＥＣバイト内信号挿入部３２からの装置内ＡＴＭセルは
１バイト毎にＤＡＩＮ０〜７としてラッチ回路４１１に
てラッチされ、このラッチ出力１４０はＨＥＣバイト検
出回路４１２内の２入力−１出力セレクタの１入力Ｂと
なり、そのセレクタ出力はラッチＦ／Ｆへ取込まれる。
このラッチＦ／Ｆの出力は制御信号検出回路４２へ供給
されると共に、セレクタの他入力Ｂとなる。
【００２０】このセレクタの選択信号ＳはＨＥＣバイト
タイミング生成回路４１３により生成されるＨＥＣバイ
ト位置を示すタイミング信号１３０である。このＨＥＣ
バイトタイミング生成回路４１３は図３に示したＨＥＣ
バイトタイミング生成回路３２３と同一構成である。
タイミング生成回路４１３により生成されるＨＥＣバイ
ト位置を示すタイミング信号１３０である。このＨＥＣ
バイトタイミング生成回路４１３は図３に示したＨＥＣ
バイトタイミング生成回路３２３と同一構成である。
【００２１】図６は図５の回路の動作を示すタイミング
チャートである。ＨＥＣバイトタイミング生成回路３２
３にて検出されたＨＥＣバイトの位置を示すタイミング
信号１３０により、２入力−１出力セレクタにて入力Ｂ
からＡへ切替えてラッチＦ／Ｆにて以降ラッチし続け
て、当該ＨＥＣバイトの制御信号１５０を制御信号検出
回路４２へ供給するようになっている。
チャートである。ＨＥＣバイトタイミング生成回路３２
３にて検出されたＨＥＣバイトの位置を示すタイミング
信号１３０により、２入力−１出力セレクタにて入力Ｂ
からＡへ切替えてラッチＦ／Ｆにて以降ラッチし続け
て、当該ＨＥＣバイトの制御信号１５０を制御信号検出
回路４２へ供給するようになっている。
【００２２】
【発明の効果】以上述べた如く、本発明によれば、装置
内ＡＴＭセルの空きヘッダバイト部分に装置内制御信号
を挿入して転送しているので、パッケージ内でのプリン
ト基板上の配線やＢＷＢ間での物理的接続線が不要とな
るという効果がある。
内ＡＴＭセルの空きヘッダバイト部分に装置内制御信号
を挿入して転送しているので、パッケージ内でのプリン
ト基板上の配線やＢＷＢ間での物理的接続線が不要とな
るという効果がある。
【図１】本発明の実施例のブロック図である。
【図２】装置内ＡＴＭセルのフォーマット例を示す図で
ある。
ある。
【図３】ＨＥＣバイト内信号挿入部３２の具体例を示す
ブロック図である。
ブロック図である。
【図４】図３のブロックの動作を示すタイミングチャー
トである。
トである。
【図５】ＨＥＣバイト内信号検出部の具体例を示す図で
ある。
ある。
【図６】図５のブロックの動作を示すタイミングチャー
トである。
トである。
【図７】従来のＡＴＭ装置を説明する概略ブロック図で
ある。
ある。
１ ＡＴＭ装置 ２，８ 伝送路 ３−１〜３−４，７−１〜７−４ 伝送路インタフェー
スパッケージ ４，６ データ多重分離パッケージ ５ ＳＷパッケージ ３１ ＡＴＭセルパッケージ ３２ ＨＥＣバイト内信号挿入部 ３３ 制御信号生成回路 ４１ ＨＥＣバイト内信号検出部 ４２ 制御信号検出回路
スパッケージ ４，６ データ多重分離パッケージ ５ ＳＷパッケージ ３１ ＡＴＭセルパッケージ ３２ ＨＥＣバイト内信号挿入部 ３３ 制御信号生成回路 ４１ ＨＥＣバイト内信号検出部 ４２ 制御信号検出回路
Claims (3)
- 【請求項１】 複数の伝送路からのデータセルを夫々受
信する複数のインタフェース部と、これ等複数のインタ
フェース部からの各データセルを多重化する多重化部と
を含む通信装置において、前記インタフェース部の各々
と前記多重化部との間での装置内制御信号を転送する制
御信号転送システムであって、前記インタフェース部の
各々に設けられ前記データセルのヘッダ部の所定部分に
前記装置内制御信号を挿入する制御信号挿入手段と、前
記多重化部に設けられ前記データセルのヘッダ部の所定
部分に挿入された前記装置内制御信号を抽出する制御信
号抽出手段とを含むことを特徴とする制御信号転送シス
テム。 - 【請求項２】 前記通信装置はＡＴＭ（非同期転送モー
ド通信）装置であり、前記インタフェース部の各々は前
記データセルを終端するセル終端手段を有し、制御信号
挿入手段は前記データセルの前記セル終端手段による終
端後の空き部分に前記装置内制御信号を挿入するように
したことを特徴とする請求項１記載の制御信号転送シス
テム。 - 【請求項３】 前記空き部分は前記データセルのヘッダ
部の第６バイト目あることを特徴とする請求項２記載の
制御信号転送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31287995A JPH09153903A (ja) | 1995-11-30 | 1995-11-30 | 制御信号転送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31287995A JPH09153903A (ja) | 1995-11-30 | 1995-11-30 | 制御信号転送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09153903A true JPH09153903A (ja) | 1997-06-10 |
Family
ID=18034546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31287995A Withdrawn JPH09153903A (ja) | 1995-11-30 | 1995-11-30 | 制御信号転送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09153903A (ja) |
-
1995
- 1995-11-30 JP JP31287995A patent/JPH09153903A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0715470B1 (en) | System for supplying a plurality of ATM cells | |
| US6229822B1 (en) | Communications system for receiving and transmitting data cells | |
| US5999528A (en) | Communications system for receiving and transmitting data cells | |
| EP0574864B1 (en) | Optical switch for fast cell switching networks | |
| JP3034631B2 (ja) | 時分割交換システム | |
| US6356557B1 (en) | Hot insertable UTOPIA interface with automatic protection switching for backplane applications | |
| CA2020814C (en) | Packet concentrator and packet switching system | |
| RU2134024C1 (ru) | Устройство и способ обработки элементов данных режима асинхронной передачи в системе коммутации режима асинхронной передачи | |
| JPH1098483A (ja) | Ａｔｍ交換機とそのｉｐｃセル伝送方法 | |
| JPH09153903A (ja) | 制御信号転送システム | |
| KR960003225B1 (ko) | 서비스 품질(qos)등급에 따른 atm 셀 다중화 처리 장치 | |
| WO1998036541A1 (en) | System for data transmission between a central unit and a plurality of peripheral units through a high speed synchronous bus | |
| KR100241333B1 (ko) | 비동기 전달방식 교환기에서의 4개의 t1/e1 프레임 릴레이연동장치 | |
| KR100232496B1 (ko) | 비동기 전송 모드의 사용자 망 인터페이스 장치 | |
| JP3699829B2 (ja) | 非同期転送モード通信システム及びその収容端末起動方法 | |
| KR100252500B1 (ko) | Atm 교환기의 프레임 릴레이 가입자 보드에 있어서 버스 중재회로 | |
| JP3569128B2 (ja) | Ａｔｍ通信システムのセル送出制御方式 | |
| KR970002782B1 (ko) | 종합정보통신망 단말 사용자정보 정합장치 | |
| KR100237883B1 (ko) | 비동기 전송방식(atm)의 효율적인 셀라우팅 방법 및 이를 위한 가상경로(vp) 크로스커넥터 | |
| JP2000324131A (ja) | Ｕｔｏｐｉａ変換回路 | |
| KR100252499B1 (ko) | Atm 교환기의 프레임 릴레이 가입자 보드에 있어서 버스 사이즈 제어회로 | |
| JPH11261568A (ja) | Ａｔｍ通信装置及びその制御・被制御パッケージ並びにそのパッケージ間通信方法 | |
| KR950000672B1 (ko) | Atm방식에서의 셀 역다중화 장치 | |
| JPH08331136A (ja) | Ａｔｍセルインタフェースおよび該インタフェースを用いたａｔｍセル伝送システム | |
| JPH05167601A (ja) | 制御信号転送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030204 |