[go: up one dir, main page]

JPH09153492A - Forming method of insulating film - Google Patents

Forming method of insulating film

Info

Publication number
JPH09153492A
JPH09153492A JP7311957A JP31195795A JPH09153492A JP H09153492 A JPH09153492 A JP H09153492A JP 7311957 A JP7311957 A JP 7311957A JP 31195795 A JP31195795 A JP 31195795A JP H09153492 A JPH09153492 A JP H09153492A
Authority
JP
Japan
Prior art keywords
film
silicon nitride
silicon
nitride film
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7311957A
Other languages
Japanese (ja)
Inventor
Tadashi Ikeda
直史 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7311957A priority Critical patent/JPH09153492A/en
Publication of JPH09153492A publication Critical patent/JPH09153492A/en
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

PROBLEM TO BE SOLVED: To form a silicon nitride film uniform in thickness and quality. SOLUTION: A lower silicon oxide film 11 is formed on a substrate 10, and a silicon film 12 is formed thereon. The silicon film 12 is thermally nitrided, whereby a first silicon nitride film 12a is formed on the lower silicon oxide film 11. A second silicon nitride film 13 is formed on the first silicon nitride film 12a through a CVD method. An upper silicon oxide film 15 is formed on the second silicon nitride film 13, and thus an insulating film 16 composed of the upper silicon oxide film 15 and the second silicon nitride film 13 deposited on the lower silicon oxide film 11 through the intermediary of the first silicon nitride film 12a can be formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、絶縁膜の形成方法
に関し、特には酸化シリコン膜上に窒化シリコン膜を積
層してなる絶縁膜の形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming an insulating film, and more particularly to a method for forming an insulating film in which a silicon nitride film is laminated on a silicon oxide film.

【0002】[0002]

【従来の技術】MONOS型の不揮発性記憶素子のゲー
ト絶縁膜やスタックゲート型の不揮発性憶素子における
制御ゲートと浮遊ゲートとの間の絶縁膜(以下、インタ
ーポリ絶縁膜と記す)、またDRAMのキャパシタ絶縁
膜としては、窒化シリコン膜を酸化シリコン膜で挟んだ
いわゆるONO構造の絶縁膜が用いられきた。しかし、
上記DRAMでは、記憶容量の増大を計るためにキャパ
シタ絶縁膜の薄膜化が要求されている。そこで、上記キ
ャパシタ絶縁膜としては、下層酸化シリコン膜である自
然酸化膜を除去し、窒化シリコン膜と上層酸化シリコン
膜との2層構造の絶縁膜を使用することが一般的になっ
てきている。
2. Description of the Related Art A gate insulating film of a MONOS type nonvolatile memory element, an insulating film between a control gate and a floating gate of a stack gate type nonvolatile memory element (hereinafter referred to as an interpoly insulating film), and a DRAM. As the capacitor insulating film, a so-called ONO structure insulating film in which a silicon nitride film is sandwiched between silicon oxide films has been used. But,
In the DRAM, it is required to thin the capacitor insulating film in order to increase the storage capacity. Therefore, as the capacitor insulating film, it has become common to remove a natural oxide film which is a lower silicon oxide film and use an insulating film having a two-layer structure of a silicon nitride film and an upper silicon oxide film. .

【0003】一方、上記MONOS型の不揮発性記憶素
子では、上記窒化シリコン膜中にトラップされた電荷を
保持するために当該窒化シリコン膜下に下層酸化シリコ
ン膜を形成するとが不可欠である。また、上記スタック
ゲート型の不揮発性記憶素子では、浮遊ゲートに蓄えら
れた電荷が当該浮遊ゲート上の上記絶縁膜を構成する窒
化シリコン膜にトラップされることを防止するために、
上記下層酸化シリコン膜を形成するとが不可欠である。
このため、上記各不揮発性記憶素子では、ONO構造を
維持した状態での絶縁膜の薄膜化が要求されている。
On the other hand, in the MONOS type non-volatile memory element, it is indispensable to form a lower silicon oxide film under the silicon nitride film in order to retain the charges trapped in the silicon nitride film. Further, in the stack gate type non-volatile memory element, in order to prevent charges accumulated in the floating gate from being trapped in the silicon nitride film forming the insulating film on the floating gate,
It is essential to form the lower silicon oxide film.
Therefore, in each of the nonvolatile memory elements described above, it is required to reduce the thickness of the insulating film while maintaining the ONO structure.

【0004】以下に、図4に示すスタックゲート型の不
揮発性記憶素子4のインターポリ絶縁膜50を例にと
り、上記絶縁膜50の形成方法を説明する。尚、上記絶
縁膜50は、シリコン基板41の表面にフィールド酸化
膜42,ゲート絶縁膜43が形成され、さらにこれらの
上面にポリシリコンからなる浮遊ゲート44が形成され
た基板40上に形成される。先ず、図5(1)に示すよ
うに、上記基板(一部拡大図)40上に、下層酸化シリ
コン膜51を成膜する。次に、図5(2)に示すよう
に、下層酸化シリコン膜51上に窒化シリコン膜52を
成膜する。ここでは、下地に過剰な熱処理の影響を及ぼ
すことなく必要かつ充分な膜厚の窒化シリコン膜52を
得るため、CVD法のような堆積成膜法によって当該窒
化シリコン膜52を成膜する。その後、図5(3)に示
すように、熱酸化処理によって窒化シリコン膜52の表
層を酸化させて上層酸化シリコン膜53を成膜し、これ
によって、下層酸化シリコン膜51と上層酸化シリコン
膜53とで窒化シリコン膜52を挟んでなる絶縁膜50
を形成する。
A method of forming the insulating film 50 will be described below by taking the interpoly insulating film 50 of the stack gate type nonvolatile memory element 4 shown in FIG. 4 as an example. The insulating film 50 is formed on the substrate 40 in which the field oxide film 42 and the gate insulating film 43 are formed on the surface of the silicon substrate 41, and the floating gate 44 made of polysilicon is formed on the upper surfaces thereof. . First, as shown in FIG. 5A, a lower silicon oxide film 51 is formed on the substrate (partially enlarged view) 40. Next, as shown in FIG. 5B, a silicon nitride film 52 is formed on the lower silicon oxide film 51. Here, the silicon nitride film 52 is formed by a deposition film formation method such as a CVD method in order to obtain a necessary and sufficient film thickness of the silicon nitride film 52 without the influence of excessive heat treatment on the base. Thereafter, as shown in FIG. 5C, the surface layer of the silicon nitride film 52 is oxidized by a thermal oxidation process to form an upper silicon oxide film 53, whereby the lower silicon oxide film 51 and the upper silicon oxide film 53 are formed. And an insulating film 50 sandwiching the silicon nitride film 52 with
To form

【0005】[0005]

【発明が解決しようとする課題】しかし、上記絶縁膜の
形成方法には、以下のような課題があった。すなわち、
図6(1)に示すように、CVD法のような堆積成膜法
によって酸化シリコン膜(下層酸化シリコン)51上に
窒化シリコン膜を成膜する際には、成膜の初期の段階に
おいて酸化シリコン膜51上にシリコン過多な窒化シリ
コンの核aが形成される。そして、図6(2)に示すよ
うに、成膜が進行するにしたがって、上記核aを中心に
窒化シリコンが成長して化学量論的組成を持つ良質の窒
化シリコンが積層されて窒化シリコン膜52が形成され
る。
However, the method of forming the insulating film has the following problems. That is,
As shown in FIG. 6A, when a silicon nitride film is formed on the silicon oxide film (lower silicon oxide) 51 by a deposition film forming method such as a CVD method, oxidation is performed at an early stage of film formation. A silicon-rich silicon nitride nucleus a is formed on the silicon film 51. Then, as shown in FIG. 6B, as the film formation progresses, silicon nitride grows around the nucleus a, and high-quality silicon nitride having a stoichiometric composition is laminated to form a silicon nitride film. 52 is formed.

【0006】このため、上記窒化シリコン膜52は、部
分的に初期の成膜の遅れ(Incubation Time)が生じて膜
厚が不均一になったり、ピンホールの多い膜になる。ま
た、シリコン過多な部分を有することから、均一な化学
量論的組成を持つ窒化シリコンのみからなる膜と比較し
て電荷の保持特性が劣るものになる。このため、ある程
度の膜厚にまで窒化シリコンを堆積させることによっ
て、ピンホールの発生を防止したり、電荷の保持特性を
確保する必要がある。さらに、窒化シリコン膜52表面
の酸化によって当該窒化シリコン膜52上に酸化シリコ
ン膜を成膜する場合には、窒化シリコン膜52における
シリコン過多な部分で特に酸化が進み易い。このため、
上記と同様にある程度の膜厚の窒化シリコン膜52にす
ることによって当該窒化シリコン膜52の耐酸化性を確
保し、上記酸化が窒化シリコン膜52の下にまで達する
ことを防止する必要がある。
Therefore, the silicon nitride film 52 becomes a film having a large number of pinholes or a non-uniform film thickness due to a partial delay of initial film formation (Incubation Time). Further, since it has a silicon-rich portion, the charge retention property is inferior to that of a film made of only silicon nitride having a uniform stoichiometric composition. Therefore, it is necessary to prevent the generation of pinholes or ensure the charge retention characteristics by depositing silicon nitride to a certain thickness. Furthermore, when a silicon oxide film is formed on the silicon nitride film 52 by oxidizing the surface of the silicon nitride film 52, the oxidation is particularly likely to proceed in the silicon-excessive portion of the silicon nitride film 52. For this reason,
Similar to the above, it is necessary to secure the oxidation resistance of the silicon nitride film 52 by forming the silicon nitride film 52 with a certain thickness to prevent the above oxidation from reaching below the silicon nitride film 52.

【0007】以上のことから、酸化シリコン膜上に堆積
成膜によって良質の窒化シリコン膜を成膜する場合や、
さらに上記窒化シリコン膜上に熱酸化によって酸化シリ
コン膜を成膜する場合には、当該窒化シリコン膜を薄膜
化することができない。そしてこれが、酸化シリコン膜
上に窒化シリコン膜を積層してなる絶縁膜を有する素
子、すなわち上記スタックゲート型の不揮発性記憶素子
やMONOS型の不揮発性記憶素子の微細化を妨げる要
因になっている。
From the above, when a high-quality silicon nitride film is formed by deposition on a silicon oxide film,
Further, when a silicon oxide film is formed on the silicon nitride film by thermal oxidation, the silicon nitride film cannot be thinned. This is a factor that hinders miniaturization of an element having an insulating film formed by stacking a silicon nitride film on a silicon oxide film, that is, the stack gate type nonvolatile memory element or the MONOS type nonvolatile memory element. .

【0008】[0008]

【課題を解決するための手段】そこで本発明の絶縁膜の
形成方法は、下層酸化シリコン膜上に成膜したシリコン
膜を窒化することによって第1窒化シリコン膜を形成
し、堆積成膜法によって第1窒化シリコン膜上に第2窒
化シリコン膜を成膜することを上記課題を解決するため
の手段としている。
In order to solve the problems, the method of forming an insulating film according to the present invention comprises forming a first silicon nitride film by nitriding a silicon film formed on a lower silicon oxide film, and using a deposition film forming method. Forming a second silicon nitride film on the first silicon nitride film is used as a means for solving the above problems.

【0009】上記絶縁膜の形成方法では、下層酸化シリ
コン膜上にシリコン膜を窒化してなる第1窒化シリコン
膜を成膜することから、当該第1窒化シリコン膜は膜厚
及び膜質が均一なものになる。そして、この第1窒化シ
リコン膜上に第2窒化シリコン膜が堆積成膜されること
から、第2窒化シリコン膜は、成膜初期から均一な組成
を保って第1窒化シリコン膜上に一層ずつ堆積されたも
のになる。したがって、下層酸化シリコン膜上には、第
1窒化シリコン膜と第2窒化シリコン膜とからなる窒化
シリコン膜が均一な膜厚と膜質を保って成膜される。
In the method of forming an insulating film, since the first silicon nitride film formed by nitriding the silicon film is formed on the lower silicon oxide film, the first silicon nitride film has a uniform film thickness and film quality. It becomes a thing. Then, since the second silicon nitride film is deposited and formed on the first silicon nitride film, the second silicon nitride film keeps a uniform composition from the initial stage of the film formation, and the second silicon nitride film is layered on the first silicon nitride film one by one. It will be deposited. Therefore, a silicon nitride film composed of the first silicon nitride film and the second silicon nitride film is formed on the lower silicon oxide film while maintaining a uniform film thickness and film quality.

【0010】[0010]

【発明の実施の形態】以下、本発明の絶縁膜の形成方法
を、スタックゲート型の不揮発性記憶素子のインターポ
リ絶縁膜として配置されるONO構造の絶縁膜の形成方
法に適用した実施形態に基づいて説明する。尚、図2
(1)に示すように、上記絶縁膜を形成する基板10
は、シリコン基板21の表面に、フィールド酸化膜2
2,ゲート絶縁膜23,ポリシリコンからなる浮遊ゲー
ト24が形成されてなるものである。そして、図2
(2)に示すように、上記のように構成された基板10
上に、上記ONO構造の絶縁膜25を形成する場合を、
図2の一部拡大図である図1(1)〜(5)を用いて説
明する。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, an embodiment in which the method for forming an insulating film of the present invention is applied to a method for forming an insulating film having an ONO structure arranged as an interpoly insulating film of a stack gate type nonvolatile memory element. It will be explained based on. FIG.
As shown in (1), the substrate 10 on which the insulating film is formed
Is the field oxide film 2 on the surface of the silicon substrate 21.
2, a gate insulating film 23, and a floating gate 24 made of polysilicon are formed. And FIG.
As shown in (2), the substrate 10 configured as described above
When the insulating film 25 having the ONO structure is formed on the above,
This will be described with reference to FIGS. 1A to 1C which are partially enlarged views of FIG.

【0011】先ず、第1工程では、図1(1)に示すよ
うに、熱酸化法またはCVD法によって、少なくとも浮
遊ゲート(24)部分の基板10上に下層酸化シリコン
膜11を4〜10nm程度の膜厚で成膜する。熱酸化法
によって下層酸化シリコン膜11を成膜する場合には、
窒素で酸素を希釈した雰囲気中で850℃〜1000℃
の熱処理を行うことで酸化レートを低くして成膜を行
う。これによって、上記のような薄膜の下層酸化シリコ
ン膜11を成膜する際の膜厚の制御性を確保する。ま
た、CVD法によって下層酸化シリコン膜11を成膜す
る場合には、例えばジクロロシランガスを用いた高温C
VD法によって成膜した酸化シリコン膜(HTO:High
Temperature Oxide)にすることで、下層酸化シリコン
膜11の膜質を確保する。
First, in the first step, as shown in FIG. 1A, a lower silicon oxide film 11 of about 4 to 10 nm is formed on at least the floating gate (24) substrate 10 by thermal oxidation or CVD. To form a film. When the lower silicon oxide film 11 is formed by the thermal oxidation method,
850 ° C to 1000 ° C in an atmosphere in which oxygen is diluted with nitrogen
By performing the heat treatment of, the oxidation rate is lowered to form a film. This ensures the controllability of the film thickness when forming the above-described thin lower-layer silicon oxide film 11. When the lower silicon oxide film 11 is formed by the CVD method, for example, high temperature C using dichlorosilane gas is used.
Silicon oxide film formed by VD method (HTO: High
Temperature Oxide) ensures the film quality of the lower silicon oxide film 11.

【0012】次に、図1(2)に示すように、下層酸化
シリコン膜11上に、CVD法によってシリコン膜12
を成膜する。ここで成膜するシリコン膜12は、結晶性
を問われることはなく、上記CVD法によれば多結晶ま
たは非晶質になる。また、シリコン膜12の膜厚は、下
層酸化シリコン膜11の全面が当該シリコン膜12で覆
われ、かつ次に行う窒化の際の熱履歴が下地に影響を及
ぼすことのない範囲に設定されることとする。ここで
は、低温でCVDを行うことによって、膜厚の制御性を
確保して2〜3nmの膜厚の非晶質シリコンからなるシ
リコン膜12を成膜する。
Next, as shown in FIG. 1B, the silicon film 12 is formed on the lower silicon oxide film 11 by the CVD method.
To form a film. The silicon film 12 formed here is not limited in crystallinity and becomes polycrystalline or amorphous by the above CVD method. Further, the film thickness of the silicon film 12 is set in such a range that the entire surface of the lower silicon oxide film 11 is covered with the silicon film 12 and the thermal history at the next nitriding does not affect the base. I will. Here, the silicon film 12 made of amorphous silicon having a film thickness of 2 to 3 nm is formed by performing CVD at a low temperature while ensuring the controllability of the film thickness.

【0013】その後、図1(3)に示す第2工程では、
RTN(Rapid Thermal Nitridation)法によって、シリ
コン膜12を窒化する。そして、シリコン膜12を窒化
してなる第1窒化シリコン膜12aを、下層酸化シリコ
ン膜11上に成膜する。ここでは、アンモニア雰囲気中
での窒化温度を900℃〜1000℃に設定し、シリコ
ン膜12を完全に窒化するのに充分な必要最小限の時間
で窒化を行う。このような熱窒化によって形成された第
1窒化シリコン膜12aは、良好な膜質及び均一な膜厚
を有するものになる。
Thereafter, in the second step shown in FIG. 1 (3),
The silicon film 12 is nitrided by the RTN (Rapid Thermal Nitridation) method. Then, the first silicon nitride film 12 a obtained by nitriding the silicon film 12 is formed on the lower silicon oxide film 11. Here, the nitriding temperature in the ammonia atmosphere is set to 900 ° C. to 1000 ° C., and the nitriding is performed for the minimum necessary time sufficient for completely nitriding the silicon film 12. The first silicon nitride film 12a formed by such thermal nitriding has good film quality and uniform film thickness.

【0014】また、この第2工程では、、アンモニア雰
囲気中でファーネスアニールを行うことによって、上記
シリコン膜12の窒化を行っても良い。この場合には、
CVD炉内にアンモニアガスを流してシリコン膜12の
窒化を行うことで、次の第3工程で行うCVD法による
第2窒化シリコン膜の成膜を連続して行っても良い。こ
の場合には、同一炉内で連続して2工程が行われること
から、作業性を向上させることができる。また、このよ
うにして形成された第1窒化シリコン膜12aも上記と
同様に良好な膜質でかつ均一な膜厚を有するものにな
る。尚、この場合にも、上記RTNによる窒化と同様
に、シリコン膜12を完全に窒化させるのに充分な条件
で窒化を行う。
In the second step, the silicon film 12 may be nitrided by performing furnace annealing in an ammonia atmosphere. In this case,
The second silicon nitride film may be continuously formed by the CVD method performed in the next third step by nitriding the silicon film 12 by flowing ammonia gas into the CVD furnace. In this case, workability can be improved because two steps are continuously performed in the same furnace. Further, the first silicon nitride film 12a thus formed also has a good film quality and a uniform film thickness as in the above. Also in this case, as in the case of nitriding by RTN, nitriding is performed under conditions sufficient for completely nitriding the silicon film 12.

【0015】以上のようにして第1窒化シリコン膜12
aを成膜した後、図1(4)に示す第3工程では、減圧
CVD法によって当該第1窒化シリコン膜12a上に第
2窒化シリコン膜13を成膜する。ここで、上記記第2
窒化シリコン膜13の膜厚は、第1窒化シリコン膜12
aと第2窒化シリコン膜13とが、スタックゲート型の
不揮発性記憶素子のインターポリ絶縁膜として配置され
るONO膜の窒化シリコン膜として充分機能する厚さに
設定することとする。ただし、次の第4工程で当該第2
窒化シリコン膜13の表層を酸化させて酸化シリコン膜
を成膜する場合には、酸化させた残りの第2窒化シリコ
ン膜13と第1窒化シリコン膜12aとが、上記ONO
膜の窒化シリコン膜として充分機能する程度に、当該第
2窒化シリコン膜13の膜厚を設定する。そこでここで
は、第2窒化シリコン膜13の膜厚を2〜10nm程度
に設定する。
As described above, the first silicon nitride film 12 is formed.
After forming a, the second silicon nitride film 13 is formed on the first silicon nitride film 12a by a low pressure CVD method in a third step shown in FIG. 1 (4). Here, the above-mentioned second
The thickness of the silicon nitride film 13 is equal to that of the first silicon nitride film 12
It is assumed that the thickness a and the second silicon nitride film 13 are set to a thickness that sufficiently functions as a silicon nitride film of an ONO film arranged as an interpoly insulating film of a stack gate type nonvolatile memory element. However, in the next fourth step, the second
When the surface layer of the silicon nitride film 13 is oxidized to form a silicon oxide film, the remaining oxidized second silicon nitride film 13 and the first silicon nitride film 12a are the ONO described above.
The film thickness of the second silicon nitride film 13 is set so that the second silicon nitride film 13 sufficiently functions as a silicon nitride film. Therefore, here, the film thickness of the second silicon nitride film 13 is set to about 2 to 10 nm.

【0016】その後、図1(5)に示す第4工程では、
熱酸化法によって、第2窒化シリコン膜13の表層に3
〜6nm程度の膜厚の上層酸化シリコン膜15を成長さ
せる。この際、900℃〜950℃の熱酸化処理を行
う。尚、ここでは、上記下層酸化シリコン膜11と同様
のHTO膜を第2窒化シリコン膜13上に成膜し、これ
を上層酸化シリコン膜15としても良い。
Thereafter, in the fourth step shown in FIG. 1 (5),
3 is formed on the surface layer of the second silicon nitride film 13 by the thermal oxidation method.
The upper silicon oxide film 15 having a film thickness of about 6 nm is grown. At this time, a thermal oxidation treatment at 900 ° C. to 950 ° C. is performed. Here, an HTO film similar to the lower silicon oxide film 11 may be formed on the second silicon nitride film 13 and used as the upper silicon oxide film 15.

【0017】上記のようにして、下層酸化シリコン膜1
1,第1窒化シリコン膜12a,第2窒化シリコン膜1
3及び上層酸化シリコン膜15からなる絶縁膜16を基
板10上に形成する。これによって、図2(2)に示し
たように、フールド酸化膜22及び浮遊ゲート24が上
記ONO構造のインターポリ絶縁膜25(16)で覆わ
れた状態になる。しかる後、図2(3)に示すように、
絶縁膜25(16)上にポリシリコンかなる制御ゲート
26を形成し、浮遊ゲート24上に絶縁膜25を介して
制御ゲート26を積層してなるスタックゲート型の不揮
発性記憶素子2を形成する。
As described above, the lower silicon oxide film 1
1, first silicon nitride film 12a, second silicon nitride film 1
An insulating film 16 made of 3 and the upper silicon oxide film 15 is formed on the substrate 10. As a result, as shown in FIG. 2B, the field oxide film 22 and the floating gate 24 are covered with the interpoly insulating film 25 (16) having the ONO structure. Then, as shown in Fig. 2 (3),
A control gate 26 made of polysilicon is formed on the insulating film 25 (16), and the control gate 26 is laminated on the floating gate 24 with the insulating film 25 interposed therebetween to form a stack gate nonvolatile memory element 2. .

【0018】上記不揮発性記憶素子2の製造における絶
縁膜25(16)の形成方法では、図1(4)で示した
ように、シリコン膜12を窒化して成膜された第1窒化
シリコン膜12a上に第2窒化シリコン膜13が堆積成
膜される。このことから、図4(1)に示すように、第
1窒化シリコン膜12a上には、シリコン過多な核を形
成することなく成膜初期から均一な組成を保って第2窒
化シリコン膜13が一層ずつ堆積される。そして、図4
(2)に示すように、第1窒化シリコン膜12a上に
は、第2窒化シリコン膜13が均一な膜厚と膜質を保っ
て成膜される。したがって、図1(4)で下層酸化シリ
コン膜11上に成膜された第1窒化シリコン膜12aと
第2窒化シリコン膜13とからなる窒化シリコン膜は、
均一な膜厚と膜質が確保された膜になる。
In the method of forming the insulating film 25 (16) in the manufacturing of the nonvolatile memory element 2, as shown in FIG. 1 (4), the first silicon nitride film formed by nitriding the silicon film 12 is formed. A second silicon nitride film 13 is deposited and formed on 12a. From this, as shown in FIG. 4A, the second silicon nitride film 13 is formed on the first silicon nitride film 12a while maintaining a uniform composition from the initial stage of film formation without forming nuclei with excessive silicon. Layer by layer is deposited. And FIG.
As shown in (2), the second silicon nitride film 13 is formed on the first silicon nitride film 12a while maintaining a uniform film thickness and film quality. Therefore, the silicon nitride film composed of the first silicon nitride film 12a and the second silicon nitride film 13 formed on the lower silicon oxide film 11 in FIG.
The film has a uniform film thickness and film quality.

【0019】したがって、下層酸化シリコン膜11上に
直接堆積成膜された窒化シリコン膜と比較して、上記第
1窒化シリコン膜12aと第2窒化シリコン膜13とか
らなる窒化シリコン膜では、電荷保持特性の向上が図ら
れると共に、熱酸化法によって窒化シリコン膜上に上層
酸化シリコン膜15を成膜する際の耐酸化性の向上が図
られる。このため、下層酸化シリコン膜11上の窒化シ
リコン膜を薄膜化することが可能になり、上記不揮発性
記憶素子を微細化することができる。
Therefore, as compared with the silicon nitride film directly deposited on the lower silicon oxide film 11, the silicon nitride film composed of the first silicon nitride film 12a and the second silicon nitride film 13 has charge retention. The characteristics are improved, and the oxidation resistance when the upper silicon oxide film 15 is formed on the silicon nitride film by the thermal oxidation method is improved. Therefore, the silicon nitride film on the lower silicon oxide film 11 can be thinned, and the nonvolatile memory element can be miniaturized.

【0020】上記実施形態では、スタクットゲート型の
不揮発性記憶素子におけるインターポリ絶縁膜の形成方
法を例にとって説明を行った。しかし、本発明は、酸化
シリコン膜上に窒化シリコン膜を積層してなる絶縁膜を
形成する場合に広く適用可能であり、例えばMONOS
型の不揮発性記憶素子におけるゲート絶縁膜の形成や、
MNOS型の不揮発性記憶素子のゲート絶縁膜の形成方
法に適用可能である。但し、MNOS型の不揮発性記憶
素子のゲート絶縁膜の形成方法に適用する場合には、図
1(1)〜(4)に示した第1工程から第3工程までを
行い、下層酸化シリコン膜11と第1窒化シリコン膜1
2aと第2窒化シリコン膜13とからなる絶縁膜14を
ゲート絶縁膜として形成する。
In the above embodiment, the method for forming the inter-poly insulating film in the stub gate type nonvolatile memory element has been described as an example. However, the present invention is widely applicable to the case where an insulating film formed by stacking a silicon nitride film on a silicon oxide film is formed, and for example, MONOS.
Of a gate insulating film in a nonvolatile memory element of
It is applicable to the method for forming the gate insulating film of the MNOS type nonvolatile memory element. However, when applied to the method for forming the gate insulating film of the MNOS type non-volatile memory element, the first to third steps shown in FIGS. 11 and the first silicon nitride film 1
An insulating film 14 composed of 2a and the second silicon nitride film 13 is formed as a gate insulating film.

【0021】[0021]

【発明の効果】以上説明したように本発明の絶縁膜の形
成方法によれば、下層酸化シリコン膜上にシリコン膜を
窒化してなる第1窒化シリコンを成膜した後この膜上に
第2窒化シリコン膜を堆積成膜することによって、均一
な膜厚と膜質を保って酸化シリコン膜上に窒化シリコン
膜を堆積成膜させることが可能になる。このため、上記
窒化シリコン膜の電荷保持特性と耐酸化性との向上を図
ることが可能になり、酸化シリコン膜上に窒化シリコン
膜を成膜してなる絶縁膜の薄膜化を達成することができ
る。
As described above, according to the method for forming an insulating film of the present invention, a first silicon nitride film obtained by nitriding a silicon film is formed on a lower silicon oxide film, and then a second silicon nitride film is formed on this film. By depositing and forming a silicon nitride film, it becomes possible to deposit and form a silicon nitride film on a silicon oxide film while maintaining a uniform film thickness and film quality. Therefore, it is possible to improve the charge retention characteristics and the oxidation resistance of the silicon nitride film, and it is possible to achieve thinning of the insulating film formed by forming the silicon nitride film on the silicon oxide film. it can.

【図面の簡単な説明】[Brief description of the drawings]

【図1】絶縁膜の形成方法の実施形態を説明する図であ
る。
FIG. 1 is a diagram illustrating an embodiment of a method for forming an insulating film.

【図2】本発明を適用した不揮発性記憶素子の製造工程
図である。
FIG. 2 is a manufacturing process diagram of a nonvolatile memory element to which the present invention is applied.

【図3】窒化シリコン膜上への窒化シリコン膜の堆積成
膜を説明する図である。
FIG. 3 is a diagram illustrating deposition of a silicon nitride film on a silicon nitride film.

【図4】不揮発性記憶素子を示す図である。FIG. 4 is a diagram showing a nonvolatile memory element.

【図5】従来の絶縁膜の形成方法を示す図である。FIG. 5 is a diagram showing a conventional method of forming an insulating film.

【図6】酸化シリコン膜上への窒化シリコン膜の堆積成
膜を説明する図である。
FIG. 6 is a diagram illustrating deposition of a silicon nitride film on a silicon oxide film.

【符号の説明】[Explanation of symbols]

10 基板 11 下層酸化シリコン膜 12 シリコン膜 12a 第1窒化シリコン膜 13 第2窒化シリコン膜 14,16 絶縁膜 15 上層酸化シリコン膜 10 Substrate 11 Lower Silicon Oxide Film 12 Silicon Film 12a First Silicon Nitride Film 13 Second Silicon Nitride Film 14, 16 Insulating Film 15 Upper Silicon Oxide Film

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/788 29/792 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code Agency reference number FI Technical indication H01L 29/788 29/792

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基板上に成膜された下層酸化シリコン膜
上に、シリコン膜を成膜する第1工程と、 前記シリコン膜を窒化することによって、前記下層酸化
シリコン膜上に当該シリコン膜を窒化してなる第1窒化
シリコン膜を成膜する第2工程と、 堆積成膜法によって、前記第1窒化シリコン膜上に第2
窒化シリコン膜を成膜する第3工程とを備えたことを特
徴とする絶縁膜の形成方法。
1. A first step of forming a silicon film on a lower silicon oxide film formed on a substrate, and nitriding the silicon film to form the silicon film on the lower silicon oxide film. A second step of forming a first silicon nitride film formed by nitriding, and a second step of forming a second silicon nitride film on the first silicon nitride film by a deposition film forming method.
And a third step of forming a silicon nitride film.
【請求項2】 請求項1記載の絶縁膜の形成方法におい
て、 前記第3工程の後に、前記第2窒化シリコン膜上に上層
酸化シリコン膜を成膜する第4工程を行うことを特徴と
する絶縁膜の形成方法。
2. The method for forming an insulating film according to claim 1, wherein after the third step, a fourth step of forming an upper silicon oxide film on the second silicon nitride film is performed. Method of forming insulating film.
JP7311957A 1995-11-30 1995-11-30 Forming method of insulating film Pending JPH09153492A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7311957A JPH09153492A (en) 1995-11-30 1995-11-30 Forming method of insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7311957A JPH09153492A (en) 1995-11-30 1995-11-30 Forming method of insulating film

Publications (1)

Publication Number Publication Date
JPH09153492A true JPH09153492A (en) 1997-06-10

Family

ID=18023475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7311957A Pending JPH09153492A (en) 1995-11-30 1995-11-30 Forming method of insulating film

Country Status (1)

Country Link
JP (1) JPH09153492A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321840A (en) * 1997-03-13 1998-12-04 Lsi Logic Corp Polysilicon gate electrode for MOS device and method of manufacturing the same
WO2002035610A1 (en) * 2000-10-26 2002-05-02 Sony Corporation Nonvolatile semiconductor storage and method for manufacturing the same
JP2002289708A (en) * 2001-03-28 2002-10-04 Sony Corp Nonvolatile semiconductor memory device and its manufacturing method
JP2007305966A (en) * 2006-04-14 2007-11-22 Toshiba Corp Semiconductor device and manufacturing method thereof
US7619274B2 (en) 2004-06-23 2009-11-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321840A (en) * 1997-03-13 1998-12-04 Lsi Logic Corp Polysilicon gate electrode for MOS device and method of manufacturing the same
WO2002035610A1 (en) * 2000-10-26 2002-05-02 Sony Corporation Nonvolatile semiconductor storage and method for manufacturing the same
US6906390B2 (en) 2000-10-26 2005-06-14 Sony Corporation Nonvolatile semiconductor storage and method for manufacturing the same
US7259433B2 (en) * 2000-10-26 2007-08-21 Sony Corporation Non-volatile semiconductor memory device and method for producing same
JP2002289708A (en) * 2001-03-28 2002-10-04 Sony Corp Nonvolatile semiconductor memory device and its manufacturing method
US7619274B2 (en) 2004-06-23 2009-11-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
US7985650B2 (en) 2004-06-23 2011-07-26 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
JP2007305966A (en) * 2006-04-14 2007-11-22 Toshiba Corp Semiconductor device and manufacturing method thereof
US8278697B2 (en) 2006-04-14 2012-10-02 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP5032056B2 (en) Method for manufacturing nonvolatile semiconductor memory device
US20040051134A1 (en) Atomic layer deposition of interpoly oxides in a non-volatile memory device
US6653683B2 (en) Method and structure for an oxide layer overlying an oxidation-resistant layer
JP2002217317A (en) Non-volatile semiconductor storage device and its manufacturing method
US20040051135A1 (en) Method for forming a protective buffer layer for high temperature oxide processing
JPH05167008A (en) Manufacturing method of semiconductor element
KR100596484B1 (en) Dielectric film formation method and manufacturing method of nonvolatile memory device using same
JPH09153492A (en) Forming method of insulating film
CN100364066C (en) ONO interpoly dielectric for flash memory cells and method of fabrication
TWI224362B (en) Method for making silicon oxide/silicon nitride/silicon oxide structure
JPH09219459A (en) Non-volatile semiconductor memory device and manufacture thereof
JP2002016152A (en) Method for manufacturing semiconductor device
JPH03257828A (en) Manufacturing method of semiconductor device
JP2004534385A (en) Method of manufacturing interpoly dielectric having high capacitance
JPH0230186B2 (en)
US6620705B1 (en) Nitriding pretreatment of ONO nitride for oxide deposition
JPH10154761A (en) Manufacture of non-volatile semiconductor storage device
JP2612098B2 (en) Manufacturing method of insulating film
JPH08213611A (en) Semiconductor device and its manufacturing method
JPH10335500A (en) Manufacture of semiconductor device
JP2945023B2 (en) Method for manufacturing thin film transistor
JP2002170892A (en) Manufacturing method of stacked gate oxide film structure
JP2902787B2 (en) Method of forming capacitor insulating film
JPH02114568A (en) Manufacture of nonvolatile storage device
JPH0878550A (en) Fabrication of floating gate type nonvolatile semiconductor memory