JPH09152921A

JPH09152921A - 活性挿入ユニット

Info

Publication number: JPH09152921A
Application number: JP7312474A
Authority: JP
Inventors: Takumi Kishino; 琢己岸野; Naohiro Shibata; 直宏柴田; Atsushi Serizawa; 敦志芹沢
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1995-11-30
Filing date: 1995-11-30
Publication date: 1997-06-10

Abstract

(57)【要約】【課題】本発明は、開放時の電圧が０Ｖ又は電源電圧に
近くなる素子を使用したユニットの活性交換時に発生す
るノイズを、少ない回路量、低コストで一定レベル以下
に抑えることを課題とする。【解決手段】マザーボード１と接続するコネクタ６を有
し、該コネクタ６は挿入時、グランド、電源、信号
線の順に接続する活性挿入ユニットにおいて、前記コ
ネクタ６の活性挿入時、前記信号線にグランドと電
源電圧の中間の電位を持たせる電位確定回路５ａを備
える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理装置等の
冗長構成を持つ高信頼性システムにおいて、システム運
用中にユニットの交換を可能とする活性挿入ユニットに
関する。

【０００２】

【従来の技術】従来の冗長構成を持つ高信頼性システム
は、５Ｖ（ボルト）で動作する素子を使用しており、開
放電圧がスレシホールド電圧レベルであり、ユニットの
活性挿入時、バスの状態が低（「Ｌ」）、高（「Ｈ」）
いずれの状態であっても、ユニットの挿入による電圧変
動レベルがスレシホールドに対してマージンがあるた
め、ユニットの活性挿入時に波形割れ等による誤動作と
はならないものであった。

【０００３】しかし、近年のバスインタフェース素子は
高速で、振幅が３．３Ｖレベルであるため、スレシホー
ルドに対するノイズマージンが小さい。しかも、開放電
圧が、中間レベルでなく「Ｌ」又は「Ｈ」となっている
ため、ユニットの活性挿入時、信号線が接触したタイミ
ングにおいて、バス側の信号線にノイズが発生し、シス
テムが誤動作することがあった。

【０００４】以下、図面に基づいて従来例を説明する。
図５は従来例の説明図（１）、図６は従来例の説明図
（２）である。１）：５Ｖで動作する素子を使用する場合の説明図５において、図５（ａ）は５Ｖで動作する素子を使用
する場合の説明であり、複数のユニットが接続されるマ
ザーボード側のバス信号線と活性挿入ユニット側であ
るトランシーバ３の信号線Ｓｉｇをマザーボード側のシ
ステム運用中にコネクタで接続するものである。

【０００５】コネクタには、接続用のピンが設けてあ
り、ピン同士が接触することによりバス信号線側の点
Ａとトランシーバ３側の信号線Ｓｉｇの点Ｂを接続す
る。そして、トランシーバ３には、容量４、アンド回路
１１、１２、出力素子１３、入力素子１４が設けてあ
る。なお、アンド回路１１、１２及び出力素子１３、入
力素子１４の○印はアクティブロー（「Ｌ」の時動作す
る）であることを示している。また、容量４は、配線容
量と入力容量を含めたものである。

【０００６】（ａ）トランシーバの動作説明トランシーバ３は、イネーブル信号ＥＮが「Ｌ」の時、
アンド回路１１、１２の出力は共に「Ｈ」となり、出力
素子１３と入力素子１４は共にオフ状態となる。これに
より、信号線Ｓｉｇ（点Ｂ）はハイ・インピーダンスと
なる。このハイ・インピーダンスとなった信号線Ｓｉｇ
（点Ｂ）は、バス信号線と開放時に、出力素子１３及
び入力素子１４によりスレシホールドレベル（約１．５
Ｖ）になっていた。

【０００７】イネーブル信号ＥＮが「Ｈ」の時でディレ
クション信号（方向信号）Ｄｉｒが「Ｈ」の時、アンド
回路１１の出力が「Ｌ」となり出力素子１３が動作し、
トランシーバ３側の信号線Ｓｉｇからの信号をバス信号
線に出力する。また、イネーブル信号ＥＮが「Ｈ」の
時でディレクション信号（方向信号）Ｄｉｒが「Ｌ」の
時、アンド回路１２の出力が「Ｌ」となり入力素子１４
が動作し、バス信号線からの信号をトランシーバ３側
の信号線Ｓｉｇで受信するものであった。

【０００８】（ｂ）活性挿入時の説明図５（ｂ）はＡ点が「Ｈ」レベル（５Ｖ）時にピンが接
触した場合のバス上のノイズの説明であり、バス信号線
側の点Ａと信号線Ｓｉｇの点Ｂのピンが接触する前
は、点Ｂの信号線Ｓｉｇはスレシホールドレベル（約
１．５Ｖ）であるので、Ａ点の電位が５Ｖ（「Ｈ」）の
時、ピンが接触して挿入ノイズが発生してもスレシホー
ルドレベル以下になることはなかった。

【０００９】図５（ｃ）はＡ点が「Ｌ」レベル（０Ｖ）
時にピンが接触した場合のバス上のノイズの説明であ
り、バス信号線側の点Ａと信号線Ｓｉｇの点Ｂのピン
が接触する前は、点Ｂの信号線Ｓｉｇはスレシホールド
レベル（約１．５Ｖ）であるので、Ａ点の電位が０Ｖ
（「Ｌ」）の時、ピンが接触して挿入ノイズが発生して
もスレシホールドレベル以上になることはなかった。

【００１０】２）：３．３Ｖで動作する素子を使用する
場合の説明図６において、図６（ａ）は３．３Ｖで動作する素子を
使用する場合の説明であり、回路構成は図５（ａ）のも
のと同様である。

【００１１】（ａ）トランシーバの動作説明トランシーバ３は、イネーブル信号ＥＮが「Ｌ」の時、
アンド回路１１、１２の出力は共に「Ｈ」となり、出力
素子１３と入力素子１４は共にオフ状態となる。これに
より、信号線Ｓｉｇ（点Ｂ）はハイ・インピーダンスと
なる。このハイ・インピーダンスとなった信号線Ｓｉｇ
（点Ｂ）は、バス信号線と開放された時には０Ｖとな
るものがあった。

【００１２】イネーブル信号ＥＮが「Ｈ」の時でディレ
クション信号（方向信号）Ｄｉｒが「Ｈ」の時、アンド
回路１１の出力が「Ｌ」となり出力素子１３が動作し、
トランシーバ３側の信号線Ｓｉｇからの信号をバス信号
線に出力する。また、イネーブル信号ＥＮが「Ｈ」の
時でディレクション信号（方向信号）Ｄｉｒが「Ｌ」の
時、アンド回路１２の出力が「Ｌ」となり入力素子１４
が動作し、バス信号線からの信号をトランシーバ３側
の信号線Ｓｉｇで受信する。

【００１３】（ｂ）活性挿入の説明図６（ｂ）はＡ点が「Ｈ」レベル（３．３Ｖ）時にピン
が接触した場合のバス上のノイズの説明であり、バス信
号線（点Ａ）側のピンと信号線Ｓｉｇ（点Ｂ）側のピ
ンが接触する前は、信号線Ｓｉｇ（点Ｂ）は０Ｖである
ので、Ａ点の電位が３．３Ｖ（「Ｈ」）の時、ピンが接
触して挿入ノイズが発生する。この図は挿入ノイズがス
レシホールドレベル以下になることを示している。

【００１４】図６（ｃ）はＡ点が「Ｌ」レベル（０Ｖ）
時にピンが接触した場合のバス上のノイズの説明であ
り、バス信号線側の点Ａと信号線Ｓｉｇの点Ｂのピン
が接触する前は、点Ｂの信号線Ｓｉｇは０Ｖであるの
で、Ａ点の電位が０Ｖ（「Ｌ」）の時、ピンが接触して
もノイズが発生することはない。

【００１５】

【発明が解決しようとする課題】前記のような従来のも
のにおいては、ユニットの活性挿入時、信号線が接触し
たタイミングにおいて、バス側の信号線にノイズが発生
し、システムが誤動作することがあった。

【００１６】本発明は、このような従来の課題を解決
し、開放時の電圧が０Ｖ又は電源電圧に近くなる素子を
使用したユニットの活性交換時に発生するノイズを、少
ない回路量、低コストで一定レベル以下に抑えることを
目的とする。

【００１７】

【課題を解決するための手段】図１は本発明の原理説明
図であり、図１中、１はマザーボード、２はユニット、
３はトランシーバ、５ａは電位確定回路、６はコネク
タ、１６、１７はドライバ、はグランド（ＧＮＤ）、
は電源（Ｖｃｃ）、は信号線（Ｓｉｇ）、はクロ
ック線（ＣＬＫ）、Ｒ１、Ｒ２は抵抗である。

【００１８】本発明は前記従来の課題を解決するため次
のように構成した。（１）：マザーボード１と接続するコネクタ６を有し、
該コネクタ６は挿入時、グランド、電源、信号線
の順に接続する活性挿入ユニット２において、前記コネ
クタ６の活性挿入時、前記信号線にグランドと電源
電圧の中間の電位を持たせる電位確定回路５ａを備え
る。

【００１９】（２）：前記（１）の活性挿入ユニットに
おいて、前記電位確定回路５ａは、抵抗分割を用いる。（３）：前記（１）の活性挿入ユニットにおいて、複数
のユニット２に、個別のドライバ１６、１７・・でクロ
ックを供給する。

【００２０】（作用）前記構成に基づく作用を説明す
る。マザーボード１とユニット２をコネクタ６で接続す
る際に、該コネクタ６は挿入時、グランド、電源、
信号線の順に接続する。そして、前記コネクタ６の活
性挿入時、電位確定回路５ａで前記信号線に、グラン
ドと電源電圧の中間の電位を持たせる。このため、
信号線の開放時電位が０ボルト又は電源電圧Ｖｃｃに
近い素子を使用しても、活性挿入時のノイズを一定レベ
ル以下に抑えることができる。

【００２１】また、前記電位確定回路５ａに、抵抗分割
を用いることにより、少ない回路量、低コストで活性挿
入時のノイズを一定レベル以下に抑えることができる。
さらに、複数のユニット２に、個別のドライバ１６、１
７・・でクロックを供給するため、ユニット２の活性挿
入時、当該ユニット２以外のユニットに波形歪みが発生
しないようにすることができる。

【００２２】

【発明の実施の形態】図２〜図４は本発明の実施例を示
した図であり、以下、図面に基づいて本発明の実施例を
説明する。１）：全体構成の説明図２は実施例における全体構成図である。図２におい
て、情報処理装置等のマザーボード１には、複数のユニ
ット２ａ、２ｂ、２ｃと接続するためのシーケンスコネ
クタ６ａ、クロック回路９、グランド（ＧＮＤ）、電
源（Ｖｃｃ）、共通バスの信号線（Ｓｉｇ）、クロ
ック線（ＣＬＫ）−１、−２、−３が設けてあ
る。

【００２３】複数のユニット２ａ、２ｂ、２ｃには、ト
ランシーバ３、活性挿入レベル確定用抵抗５、シーケン
スコネクタ６ｂ、制御回路７、電圧検出回路８が設けて
あり、トランシーバ３には、容量４、アンド回路１１、
１２、出力素子１３、入力素子１４が設けてある。な
お、アンド回路１１、１２及び出力素子１３、入力素子
１４の○印はアクティブロー（「Ｌ」の時動作する）で
あることを示している。また、容量４は、配線容量と入
力容量を含めたものである。

【００２４】活性挿入レベル確定用抵抗５には、抵抗Ｒ
１、Ｒ２の分圧抵抗が設けてある。シーケンスコネクタ
６ａ、６ｂには、グランド（ＧＮＤ）、電源（Ｖｃ
ｃ）、共通バスの信号線（Ｓｉｇ）、クロック線
（ＣＬＫ）（−１、−２、−３）の接続ピンがそ
れぞれ設けてあり、シーケンスコネクタ６ａの接続ピン
の長さが異なるものである。クロック回路９には、クロ
ック発生器１５、クロック分配回路（ドライバ）１６、
１７、１８が設けてある。

【００２５】トランシーバ３は、制御回路７のイネーブ
ル信号ＥＮとディレクション信号（方向信号）Ｄｉｒに
より信号線Ｓｉｇの送信、受信の切り換えを行うもので
ある。

【００２６】活性挿入レベル確定用抵抗５は、電源（Ｖ
ｃｃ）とグランド（ＧＮＤ）間の電圧を抵抗Ｒ１と
Ｒ２で分割して信号線Ｓｉｇに供給し、信号線Ｓｉｇが
ハイ・インピーダンス状態の時、中間電圧（ＶｃｃとＧ
ＮＤ間の電位）にするものである。なお、抵抗値Ｒ１、
Ｒ２の抵抗値は、信号線Ｓｉｇがハイ・インピーダンス
状態でない時の信号に悪影響を与えないように設定す
る。また、出力素子１３、入力素子１４、活性挿入レベ
ル確定用抵抗５は、複数の信号線Ｓｉｇ（図示省略）毎
に設けられるものである。

【００２７】クロック発生器１５からのクロックは、バ
ッファであるクロックドライバ１６を介してユニット２
ａへのクロック線−１と、クロックドライバ１７を介
してユニット２ｂへのクロック線−２と、クロックド
ライバ１８を介してユニット２ｃへのクロック線−３
とそれぞれ接続されている。

【００２８】（ａ）活性挿入の説明図２では、ユニット２ｂ、２ｃが、シーケンスコネクタ
６ａ、６ｂでマザーボード１に実装し、動作中の状態
で、ユニット２ａを活性挿入する例を示している。

【００２９】ユニット２ａを活性挿入する場合は、シー
ケンスコネクタ６ａの接続ピンの長さが異なるので、先
ず、グランド（ＧＮＤ）が接触し、その後、電源（Ｖ
ｃｃ）が接触し、最後に、信号線（Ｓｉｇ）及びク
ロック線（ＣＬＫ）−１が接触する。

【００３０】ユニット２ａは、電源（Ｖｃｃ）が接触
した時点で電圧検出回路８がリセット（ＲＳＴ）信号を
発生し、制御回路７を所定時間リセットする。これによ
り、トランシーバ３のイネーブル信号ＥＮは、オフ
（「Ｌ」）状態（ＥＮがネゲート）となり、信号線Ｓｉ
ｇはハイ・インピーダンス状態にてシーケンスコネクタ
６ａのピンと接触する。

【００３１】信号線Ｓｉｇの開放電圧が０Ｖのトランシ
ーバを使用した場合、もし分割抵抗Ｒ１、Ｒ２が無い状
態で、ユニット２ａを活性挿入し、その接触タイミング
でバス信号線が「Ｈ」レベルであると、バス上の電位
が一瞬スレシホールド以下となり、回路が誤動作する。

【００３２】しかし、活性挿入レベル確定用抵抗５によ
り、予め中間電圧にした状態でユニット２ａが活性挿入
される。これにより、挿入時のバス信号線の電位が
「Ｈ」であっても「Ｌ」であっても、バス上に発生する
ノイズを一定量以下に抑えることができる。なお、活性
挿入レベル確定手段は、電圧発生源と抵抗で接続する等
各種あるが、抵抗分割が物量的、コスト的に最も有利で
ある。

【００３３】（ｂ）クロック回路の説明バス性能向上のため、バスは所定のクロックに同期して
動作させることが一般的である。一方、ユニットの活性
交換時は、クロックの立ち上がり、立ち下がりのタイミ
ングでシーケンスコネクタ６ａ、６ｂのピンが接触する
と、前記対応を行っても、クロックの波形割れが発生
し、システムが正常に動作しない。

【００３４】このため、交換対象ユニット２ａ、２ｂ、
２ｃ毎に別のクロックドライバ１６、１７、１８をクロ
ック回路９に設けて、ユニット２ａの活性挿入時、当該
ユニット２ａ以外のユニット２ｂ、２ｃへ供給されるク
ロックに波形歪みが発生しないようにしている。

【００３５】２）：シーケンスコネクタの説明シーケンスコネクタは、コネクタの接続ピンの長さが異
なるようにして、ユニットの活性挿入時、回路の誤動作
を防止するために、ピンの接続順を決めるものである。

【００３６】図３はシーケンスコネクタの説明図であ
る。図３において、マザーボード１には、シーケンスコ
ネクタ６ａが設けてあり、ユニット２ａには、シーケン
スコネクタ６ｂが設けてある。これらのシーケンスコネ
クタ６ａ、６ｂには、グランド（ＧＮＤ）、電源（Ｖ
ｃｃ）、共通バスの信号線（Ｓｉｇ）、クロック線
（ＣＬＫ）−１の接続ピンがそれぞれ設けてあり、シ
ーケンスコネクタ６ａの接続ピンの長さは全て同じであ
るが、シーケンスコネクタ６ｂの接続ピンの長さが異な
るものである。

【００３７】ユニット２ａを活性挿入する場合は、シー
ケンスコネクタ６ｂの接続ピンの長さが異なるので、先
ず、グランド（ＧＮＤ）が接触し、その後、電源（Ｖ
ｃｃ）が接触し、最後に、信号線（Ｓｉｇ）及びク
ロック線（ＣＬＫ）−１が接触する。

【００３８】なお、図３のシーケンスコネクタは、シー
ケンスコネクタ６ｂの接続ピンの長さが異なるものであ
るが、図２のシーケンスコネクタは、シーケンスコネク
タ６ａの接続ピンの長さが異なるものである点で相違し
ている。しかし、ピンの接続順が同じであれば何方のシ
ーケンスコネクタであってもよい、また、接続ピンの雄
型、雌型は逆にすることもできる。

【００３９】３）：信号線の接続の説明図４は信号線の接続の説明図である。図４（ａ）は信号
線回路の説明、図４（ｂ）はＡ点が「Ｈ」レベル（３．
３Ｖ）時にピンが接触した場合のバス上のノイズの説
明、図４（ｃ）はＡ点が「Ｌ」レベル（０Ｖ）時にピン
が接触した場合のバス上のノイズの説明である。

【００４０】図４（ａ）において、複数のユニットが接
続されるマザーボード側のバス信号線と活性挿入ユニ
ット側であるトランシーバ３の信号線Ｓｉｇをマザーボ
ード側のシステム運用中にシーケンスコネクタで接続す
るものである。

【００４１】シーケンスコネクタには、接続用のピンが
設けてあり、ピン同士が接触することによりバス信号線
側の点Ａとトランシーバ３側の点Ｂを接続する。そし
て、信号線Ｓｉｇには、電源（Ｖｃｃ）とグランド（Ｇ
ＮＤ）間の電圧を抵抗Ｒ１とＲ２で分割して信号線Ｓｉ
ｇ（点Ｂ）に供給する活性挿入レベル確定用抵抗５が接
続されている。トランシーバ３には、容量４、アンド回
路１１、アンド回路１２、出力素子１３、入力素子１４
が設けてある。

【００４２】なお、アンド回路１１、１２及び出力素子
１３、入力素子１４の○印はアクティブロー（「Ｌ」の
時動作する）であることを示している。また、容量４
は、配線容量と入力容量を含めたものである。

【００４３】（ａ）トランシーバの動作説明トランシーバ３は、イネーブル信号ＥＮが「Ｌ」の時、
アンド回路１１、１２の出力は共に「Ｈ」となり、出力
素子１３と入力素子１４は共にオフ状態となる。これに
より、信号線Ｓｉｇ（点Ｂ）はハイ・インピーダンスと
なる。このハイ・インピーダンスとなった信号線Ｓｉｇ
（点Ｂ）は、バス信号線と開放された時に、活性挿入
レベル確定用抵抗５によりスレシホールドレベル（約
１．５Ｖ）に近い電位になる。

【００４４】イネーブル信号ＥＮが「Ｈ」の時でディレ
クション信号（方向信号）Ｄｉｒが「Ｈ」の時、アンド
回路１１の出力が「Ｌ」となり出力素子１３が動作し、
トランシーバ３側の信号線Ｓｉｇからの信号をバス信号
線に出力する。また、イネーブル信号ＥＮが「Ｈ」の
時でディレクション信号（方向信号）Ｄｉｒが「Ｌ」の
時、アンド回路１２の出力が「Ｌ」となり入力素子１４
が動作し、バス信号線からの信号をトランシーバ３側
の信号線Ｓｉｇで受信するものである。

【００４５】（ｂ）活性挿入時の説明図４（ｂ）はＡ点が「Ｈ」レベル（３．３Ｖ）時にピン
が接触した場合のバス上のノイズの説明であり、バス信
号線側の点Ａとトランシーバ３側の点Ｂのピンが接触
する前は、点Ｂの信号線Ｓｉｇは、活性挿入レベル確定
用抵抗５によりスレシホールドレベル（約１．５Ｖ）で
あるので、Ａ点の電位が「Ｈ」の時、ピンが接触して挿
入ノイズが発生してもスレシホールドレベル以下になる
ことはない。

【００４６】図４（ｃ）はＡ点が「Ｌ」レベル（０Ｖ）
時にピンが接触した場合のバス上のノイズの説明であ
り、バス信号線側の点Ａとトランシーバ３側の点Ｂの
ピンが接触する前は、点Ｂの信号線Ｓｉｇは、活性挿入
レベル確定用抵抗５によりスレシホールドレベル（約
１．５Ｖ）に近い電位であるので、Ａ点の電位が「Ｌ」
（０Ｖ）の時、ピンが接触して挿入ノイズが発生しても
スレシホールドレベル以上になることはない。

【００４７】以上のように、活性挿入レベル確定用抵抗
（抵抗分割）により、ユニットの信号線の開放電圧を中
間レベルとすることで、ユニットの活性挿入時、信号線
に発生するノイズを最小限に抑えることが可能となり、
また、これを少ない回路量、低コストで行うことができ
る。さらに、例えば、開放時電圧を「Ｈ」又は「Ｌ」等
となる何れのトランシーバ素子（出力素子１３、入力素
子１４等）を使用することができ、トランシーバ素子の
選択に自由度が増すことになり、システムに最適なもの
が使用可能となる。

【００４８】

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。（１）：コネクタの活性挿入時、電位確定回路で信号線
に、グランドと電源電圧の中間の電位を持たせるため、
信号線の開放時電位が０ボルト又は電源電圧Ｖｃｃに近
くなる素子を使用しても、活性挿入時のノイズを一定レ
ベル以下に抑えることができる。また、使用する素子の
選択の自由度が増すことになり、システムに最適なテク
ノロジが使用可能となる。

【００４９】（２）：電位確定回路に、抵抗分割を用い
ることにより、少ない回路量、低コストで活性挿入時の
ノイズを一定レベル以下に抑えることができる。（３）：複数のユニットに、個別のドライバでクロック
を供給するため、ユニットの活性挿入時、当該ユニット
以外のユニットに波形歪みが発生しないようにすること
ができる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】実施例における全体構成図である。

【図３】実施例におけるシーケンスコネクタの説明図で
ある。

【図４】実施例における信号線の接続の説明図である。

【図５】従来例の説明図（１）である。

【図６】従来例の説明図（２）である。

【符号の説明】

１マザーボード２ユニット３トランシーバ５ａ電位確定回路６コネクタ１６、１７ドライバグランド（ＧＮＤ）電源（Ｖｃｃ）信号線（Ｓｉｇ）クロック線（ＣＬＫ）Ｒ１、Ｒ２抵抗

Claims

【特許請求の範囲】

【請求項１】マザーボードと接続するコネクタを有し、
該コネクタは挿入時、グランド、電源、信号線の順に接
続する活性挿入ユニットにおいて、前記コネクタの活性挿入時、前記信号線にグランドと電
源電圧の中間の電位を持たせる電位確定回路を備えるこ
とを特徴とした活性挿入ユニット。
【請求項２】前記電位確定回路は、抵抗分割を用いるこ
とを特徴とした請求項１記載の活性挿入ユニット。
【請求項３】複数のユニットに、個別のドライバでクロ
ックを供給することを特徴とした請求項１記載の活性挿
入ユニット。