JPH09139675A - Ａ／ｄコンバータ、デジタル信号処理装置及びデジタル記録装置 - Google Patents
Ａ／ｄコンバータ、デジタル信号処理装置及びデジタル記録装置Info
- Publication number
- JPH09139675A JPH09139675A JP31850895A JP31850895A JPH09139675A JP H09139675 A JPH09139675 A JP H09139675A JP 31850895 A JP31850895 A JP 31850895A JP 31850895 A JP31850895 A JP 31850895A JP H09139675 A JPH09139675 A JP H09139675A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- digital
- bit
- level
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012545 processing Methods 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 abstract description 8
- 230000004044 response Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000013139 quantization Methods 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 小〜中振幅レベルのデジタル信号を出力する
場合でも良好なＳ／Ｎ比が得られるようにする。 【解決手段】 Ａ／Ｄコンバータ（３）に乗算器（８）
を設け、この乗算器（８）でマイコン（９）から入力さ
れるゲイン係数に応じてデジタル信号の出力レベルを調
整すると共に、アナログ／デジタル変換の精度の必要と
されるビット長より長いビットのデジタル信号に変換す
るようにし、小〜中振幅レベルのデジタル信号を出力す
る時でもアナログ／デジタル変換に伴うノイズのレベル
を小さくして、結果としてＳ／Ｎ比の悪化を防止する。
場合でも良好なＳ／Ｎ比が得られるようにする。 【解決手段】 Ａ／Ｄコンバータ（３）に乗算器（８）
を設け、この乗算器（８）でマイコン（９）から入力さ
れるゲイン係数に応じてデジタル信号の出力レベルを調
整すると共に、アナログ／デジタル変換の精度の必要と
されるビット長より長いビットのデジタル信号に変換す
るようにし、小〜中振幅レベルのデジタル信号を出力す
る時でもアナログ／デジタル変換に伴うノイズのレベル
を小さくして、結果としてＳ／Ｎ比の悪化を防止する。
Description
【０００１】
【発明の属する技術分野】本発明はＡ／Ｄコンバータ、
デジタル信号処理装置、及びデジタル記録装置に関わ
り、特にデジタルオーディオテープレコーダ、ミニディ
スクプレーヤ等のデジタルオーディオ機器に用いて好適
なものである。
デジタル信号処理装置、及びデジタル記録装置に関わ
り、特にデジタルオーディオテープレコーダ、ミニディ
スクプレーヤ等のデジタルオーディオ機器に用いて好適
なものである。
【０００２】
【従来の技術】近年、デジタルオーディオテープレコー
ダ（ＤＡＴ）、ミニディスクプレーヤ（ＭＤ）等のデジ
タルオーディオ機器においては、アナログ信号をデジタ
ル信号に変換するＡ／Ｄコンバータとして、例えばΔΣ
変調器、及びデジタルデシメーションフィルタによって
構成されるオーバーサンプリング型のＡ／Ｄコンバータ
が用いられているものがある。このようなオーバーサン
プリング型のＡ／Ｄコンバータはオーバーサンプリング
を行うことによって、量子化雑音を高域側に押しやり、
オーディオ帯域のノイズを低減するものである。
ダ（ＤＡＴ）、ミニディスクプレーヤ（ＭＤ）等のデジ
タルオーディオ機器においては、アナログ信号をデジタ
ル信号に変換するＡ／Ｄコンバータとして、例えばΔΣ
変調器、及びデジタルデシメーションフィルタによって
構成されるオーバーサンプリング型のＡ／Ｄコンバータ
が用いられているものがある。このようなオーバーサン
プリング型のＡ／Ｄコンバータはオーバーサンプリング
を行うことによって、量子化雑音を高域側に押しやり、
オーディオ帯域のノイズを低減するものである。
【０００３】図３は上記したようなオーバサンプリング
型のＡ／Ｄコンバータが設けられている従来のデジタル
記録装置のブロック図の一例を示したものである。この
図に示すデジタル記録装置は、アナログボリューム３
２、破線で示したオーバーサンプリング型のＡ／Ｄコン
バータ（以下、単に「Ａ／Ｄコンバータ」という）３
３、デジタル信号処理器３４、及びデジタル記録装置３
５で構成されている。
型のＡ／Ｄコンバータが設けられている従来のデジタル
記録装置のブロック図の一例を示したものである。この
図に示すデジタル記録装置は、アナログボリューム３
２、破線で示したオーバーサンプリング型のＡ／Ｄコン
バータ（以下、単に「Ａ／Ｄコンバータ」という）３
３、デジタル信号処理器３４、及びデジタル記録装置３
５で構成されている。
【０００４】アナログボリューム３２は、入力端子３１
から入力される例えば楽音信号等とされるアナログ信号
の振幅レベルを調整し、Ａ／Ｄコンバータ３３は、例え
ばΔΣ変調器３６、デジタルデシメーションフィルタ３
７で構成されており、アナログボリューム３２を介して
入力されるアナログ信号を所定のビット長を有するデジ
タル信号に変換して出力するようになされている。
から入力される例えば楽音信号等とされるアナログ信号
の振幅レベルを調整し、Ａ／Ｄコンバータ３３は、例え
ばΔΣ変調器３６、デジタルデシメーションフィルタ３
７で構成されており、アナログボリューム３２を介して
入力されるアナログ信号を所定のビット長を有するデジ
タル信号に変換して出力するようになされている。
【０００５】このＡ／Ｄコンバータ３３を構成するΔΣ
変調器３６は、アナログボリューム３２を介して入力さ
れるアナログ信号に応じた１ビットのパルスデータ列を
生成して出力するようになされている。デジタルデシメ
ーションフィルタ３７は、例えばＦＩＲローパスフィル
タによって構成されており、ΔΣ変調器３６で生成され
た１ビットのパルスデータ列に含まれる高調波成分の量
子化ノイズ等を除去すると共に、間引き演算を行って、
多ビットのデジタル信号に変換して出力するようになさ
れている。
変調器３６は、アナログボリューム３２を介して入力さ
れるアナログ信号に応じた１ビットのパルスデータ列を
生成して出力するようになされている。デジタルデシメ
ーションフィルタ３７は、例えばＦＩＲローパスフィル
タによって構成されており、ΔΣ変調器３６で生成され
た１ビットのパルスデータ列に含まれる高調波成分の量
子化ノイズ等を除去すると共に、間引き演算を行って、
多ビットのデジタル信号に変換して出力するようになさ
れている。
【０００６】デジタル信号処理器３４は、Ａ／Ｄコンバ
ータ３３から出力されるデジタル信号に対して、圧縮、
訂正等の信号処理を行い、デジタル記録装置３５はデジ
タル信号処理器３４から出力されるデジタル信号を例え
ば磁気テープ、ディスク、メモリ等に記録する記録装置
である。
ータ３３から出力されるデジタル信号に対して、圧縮、
訂正等の信号処理を行い、デジタル記録装置３５はデジ
タル信号処理器３４から出力されるデジタル信号を例え
ば磁気テープ、ディスク、メモリ等に記録する記録装置
である。
【０００７】このような従来のデジタル記録装置におい
ては、例えばユーザーが音楽等を磁気テープ等に意図的
に小音量で記録したり、音量のレベルを徐々に大きく／
小さくする、いわゆるフェードアウト／インを行う場合
は、アナログボリューム３２によってＡ／Ｄコンバータ
３３に供給するアナログ信号の振幅レベルを調整するよ
うにしていた。
ては、例えばユーザーが音楽等を磁気テープ等に意図的
に小音量で記録したり、音量のレベルを徐々に大きく／
小さくする、いわゆるフェードアウト／インを行う場合
は、アナログボリューム３２によってＡ／Ｄコンバータ
３３に供給するアナログ信号の振幅レベルを調整するよ
うにしていた。
【０００８】ところで、上記したようなＡ／Ｄコンバー
タ３３の理想的なノイズフロアのレベルは一定となるた
め、通常は入力端子３１からアナログボリューム３２を
介して入力されるアナログ信号の振幅レベルが大きくな
ると、図４に示すようにΔΣ変調器４１における雑音−
歪み特性は改善され、入力信号レベルに対する雑音歪み
率（THD+N)は小さくなる。
タ３３の理想的なノイズフロアのレベルは一定となるた
め、通常は入力端子３１からアナログボリューム３２を
介して入力されるアナログ信号の振幅レベルが大きくな
ると、図４に示すようにΔΣ変調器４１における雑音−
歪み特性は改善され、入力信号レベルに対する雑音歪み
率（THD+N)は小さくなる。
【０００９】つまり理論的には、入力信号レベルに対す
る雑音歪み率（THD+N)は、破線で示すようにアナログ信
号の入力レベルがＡ1 に達するまで改善され、入力レベ
ルがＡ1 に達すると、波形がクリップして急激に悪化す
るはずである。
る雑音歪み率（THD+N)は、破線で示すようにアナログ信
号の入力レベルがＡ1 に達するまで改善され、入力レベ
ルがＡ1 に達すると、波形がクリップして急激に悪化す
るはずである。
【００１０】しかしながら、このようなΔΣ変調器は、
高次ΔΣ変調特有の性質により、入力されるアナログ信
号のレベルが大きくなって変調率が１に近付くと、歪み
及びノイズ等が増加するという雑音歪み特性を有してお
り、実際には入力されるアナログ信号が最大入力レベル
Ａ1 近辺に達すると、歪み及びノイズが増加して図４の
実線で示すように雑音−歪み特性が急激に悪化すること
になる。
高次ΔΣ変調特有の性質により、入力されるアナログ信
号のレベルが大きくなって変調率が１に近付くと、歪み
及びノイズ等が増加するという雑音歪み特性を有してお
り、実際には入力されるアナログ信号が最大入力レベル
Ａ1 近辺に達すると、歪み及びノイズが増加して図４の
実線で示すように雑音−歪み特性が急激に悪化すること
になる。
【００１１】そこで、ΔΣ変調器に最大入力レベルＡ1
近辺のアナログ信号が入力された時に雑音−歪み特性が
悪化するのを防止するため、例えば米国特許４８５１８
４１号にデジタルデシメーションフィルタのインパルス
レスポンス係数のゲインを１以上に設定して、入力レベ
ルをＡ2 近傍に設定する方法が提案されている。
近辺のアナログ信号が入力された時に雑音−歪み特性が
悪化するのを防止するため、例えば米国特許４８５１８
４１号にデジタルデシメーションフィルタのインパルス
レスポンス係数のゲインを１以上に設定して、入力レベ
ルをＡ2 近傍に設定する方法が提案されている。
【００１２】この場合、例えばΔΣ変調器に入力される
アナログ信号の入力レベルがＡ2 （図４に示す雑音−歪
み特性が最も良くなる入力レベル）に達した時、デジタ
ルデシメーションフィルタから出力されるデジタル信号
の出力レベルがフルスケールとなるような所定のゲイン
を掛け合わせたインパルスレスポンス係数をデジタルデ
シメーションフィルタに供給するようにしている。
アナログ信号の入力レベルがＡ2 （図４に示す雑音−歪
み特性が最も良くなる入力レベル）に達した時、デジタ
ルデシメーションフィルタから出力されるデジタル信号
の出力レベルがフルスケールとなるような所定のゲイン
を掛け合わせたインパルスレスポンス係数をデジタルデ
シメーションフィルタに供給するようにしている。
【００１３】
【発明が解決しようとする課題】ところで、図３に示し
たようなＡ／Ｄコンバータ３３のおけるアナログ／デジ
タル変換に伴うノイズは、ΔΣ変調特有の性質によって
雑音及び歪み等が悪化する最大の入力レベルＡ1 近辺を
除いては、ほぼ一定になる。このため、上述したように
例えば小音量で磁気テープ等に記録したり、フェードイ
ン／アウトを行った場合、つまりアナログボリューム３
２を可変してΔΣ変調器３６に入力されるアナログ信号
の振幅レベルが小〜中振幅レベルになると、入力信号の
振幅レベルが小さくなった分だけＡ／Ｄコンバータ３３
におけるＳ／Ｎ比が悪化するという問題が生じる。
たようなＡ／Ｄコンバータ３３のおけるアナログ／デジ
タル変換に伴うノイズは、ΔΣ変調特有の性質によって
雑音及び歪み等が悪化する最大の入力レベルＡ1 近辺を
除いては、ほぼ一定になる。このため、上述したように
例えば小音量で磁気テープ等に記録したり、フェードイ
ン／アウトを行った場合、つまりアナログボリューム３
２を可変してΔΣ変調器３６に入力されるアナログ信号
の振幅レベルが小〜中振幅レベルになると、入力信号の
振幅レベルが小さくなった分だけＡ／Ｄコンバータ３３
におけるＳ／Ｎ比が悪化するという問題が生じる。
【００１４】またこの場合は、前述した米国特許４８５
１８４１号に開示されているように、デジタルデシメー
ションフィルタ４２のインパルスレスポンス係数のゲイ
ンを１以上に設定すると、デジタルデシメーションフィ
ルタ３７でアナログ／デジタル変換に伴うノイズも一緒
に増幅されてしまうことになる。このため、例えば大振
幅レベルのアナログ信号が入力された時に出力されるデ
ジタル信号のＳ／Ｎ比が悪化しても、小〜中振幅レベル
のアナログ信号が入力された時に出力されるデジタル信
号のＳ／Ｎ比を優先したい等の要望には応じることがで
きなかった。
１８４１号に開示されているように、デジタルデシメー
ションフィルタ４２のインパルスレスポンス係数のゲイ
ンを１以上に設定すると、デジタルデシメーションフィ
ルタ３７でアナログ／デジタル変換に伴うノイズも一緒
に増幅されてしまうことになる。このため、例えば大振
幅レベルのアナログ信号が入力された時に出力されるデ
ジタル信号のＳ／Ｎ比が悪化しても、小〜中振幅レベル
のアナログ信号が入力された時に出力されるデジタル信
号のＳ／Ｎ比を優先したい等の要望には応じることがで
きなかった。
【００１５】本発明はこのような問題点を解決するため
になされたもので、小〜中振幅レベルのデジタル信号を
出力する場合でも良好なＳ／Ｎ比が得られるようにする
ことを目的とする。
になされたもので、小〜中振幅レベルのデジタル信号を
出力する場合でも良好なＳ／Ｎ比が得られるようにする
ことを目的とする。
【００１６】
【課題を解決するための手段】上記目的を達成するた
め、入力されるアナログ信号から１ビットのパルスデー
タ列を生成して出力するΔΣ変調手段と、１ビットのパ
ルスデータ列に含まれる高調波成分のノイズを除去する
と共に、多ビットのデジタル信号を生成するデジタルデ
シメーションフィルタ手段と、入力されるゲイン係数に
応じて多ビットのデジタル信号の出力レベルを調整する
と共に、所定のビット長のデジタル信号に変換して出力
する乗算手段とを備えたＡ／Ｄコンバータを構成する。
め、入力されるアナログ信号から１ビットのパルスデー
タ列を生成して出力するΔΣ変調手段と、１ビットのパ
ルスデータ列に含まれる高調波成分のノイズを除去する
と共に、多ビットのデジタル信号を生成するデジタルデ
シメーションフィルタ手段と、入力されるゲイン係数に
応じて多ビットのデジタル信号の出力レベルを調整する
と共に、所定のビット長のデジタル信号に変換して出力
する乗算手段とを備えたＡ／Ｄコンバータを構成する。
【００１７】また、上記Ａ／Ｄコンバータにデジタル信
号処理手段を設けデジタル信号処理装置を構成し、さら
に、このデジタル信号処理装置にデジタル記録手段を設
けてデジタル記録装置を構成することとした。
号処理手段を設けデジタル信号処理装置を構成し、さら
に、このデジタル信号処理装置にデジタル記録手段を設
けてデジタル記録装置を構成することとした。
【００１８】本発明によれば、Ａ／Ｄコンバータに乗算
手段を設け、この乗算手段に入力されるゲイン係数に応
じてデジタル信号の出力レベルを調整すると共に、アナ
ログ／デジタル変換の精度の必要とされるビット長より
長いビットのデジタル信号に変換しているため、小〜中
振幅レベルのデジタル信号を出力する場合でもアナログ
／デジタル変換に伴うノイズのレベルを小さくすること
ができるようになり、結果としてＳ／Ｎ比の悪化を防止
することができる。
手段を設け、この乗算手段に入力されるゲイン係数に応
じてデジタル信号の出力レベルを調整すると共に、アナ
ログ／デジタル変換の精度の必要とされるビット長より
長いビットのデジタル信号に変換しているため、小〜中
振幅レベルのデジタル信号を出力する場合でもアナログ
／デジタル変換に伴うノイズのレベルを小さくすること
ができるようになり、結果としてＳ／Ｎ比の悪化を防止
することができる。
【００１９】
【発明の実施の形態】図１は本発明の実施の形態である
デジタル記録装置のブロック図を示したものである。こ
の図に示すデジタル記録装置は、アナログボリューム
２、破線で示したＡ／Ｄコンバータ３、マイクロコンピ
ュータ９、デジタル信号処理器４、デジタル記録装置５
で構成されている。アナログボリューム２は、入力端子
１から入力される例えば楽音信号等とされるアナログ信
号の振幅レベルを調整し、Ａ／Ｄコンバータ３は、例え
ばΔΣ変調器６、デジタルデシメーションフィルタ７、
乗算器８で構成されており、アナログボリューム２を介
して入力されるアナログ信号をデジタル信号に変換して
出力するようになされている。
デジタル記録装置のブロック図を示したものである。こ
の図に示すデジタル記録装置は、アナログボリューム
２、破線で示したＡ／Ｄコンバータ３、マイクロコンピ
ュータ９、デジタル信号処理器４、デジタル記録装置５
で構成されている。アナログボリューム２は、入力端子
１から入力される例えば楽音信号等とされるアナログ信
号の振幅レベルを調整し、Ａ／Ｄコンバータ３は、例え
ばΔΣ変調器６、デジタルデシメーションフィルタ７、
乗算器８で構成されており、アナログボリューム２を介
して入力されるアナログ信号をデジタル信号に変換して
出力するようになされている。
【００２０】このＡ／Ｄコンバータ３を構成するΔΣ変
調器６は、アナログボリューム２を介して入力されるア
ナログ信号に応じて１ビットの密度変調が行われたパル
スデータ列を生成して出力するようになされている。デ
ジタルデシメーションフィルタ７は、例えばＦＩＲロー
パスフィルタによって構成されており、ΔΣ変調器６で
生成された１ビットのパルスデータ列に含まれる高調波
成分の量子化ノイズ等を除去すると共に、間引き演算を
行ってΔΣ変調器６のサンプリング周波数より低いサン
プリング周波数に変換し、多ビットのデジタル信号を出
力するようになされている。また、このデジタルデシメ
ーションフィルタ７のインパルスレスポンス係数のゲイ
ンは１とされている。
調器６は、アナログボリューム２を介して入力されるア
ナログ信号に応じて１ビットの密度変調が行われたパル
スデータ列を生成して出力するようになされている。デ
ジタルデシメーションフィルタ７は、例えばＦＩＲロー
パスフィルタによって構成されており、ΔΣ変調器６で
生成された１ビットのパルスデータ列に含まれる高調波
成分の量子化ノイズ等を除去すると共に、間引き演算を
行ってΔΣ変調器６のサンプリング周波数より低いサン
プリング周波数に変換し、多ビットのデジタル信号を出
力するようになされている。また、このデジタルデシメ
ーションフィルタ７のインパルスレスポンス係数のゲイ
ンは１とされている。
【００２１】乗算器６は、デジタルデシメーションフィ
ルタ７から出力されるデジタル信号をマイクロコンピュ
ータ（以下、「マイコン」という）９から供給されるゲ
イン係数と掛け合わせ、デジタル信号の出力レベルを制
御すると共に、ΔΣ変調器６及びデジタルデシメーショ
ンフィルタで行われるアナログ／デジタル変換の精度以
上のビット長のデジタル信号を出力するようになされて
いる。マイコン９は、例えば図示されていない操作部等
の操作に応じて設定されたゲイン係数を出力すると共
に、フェードイン／フェードアウト等の動作を行うため
のゲイン係数を出力するようになされている。
ルタ７から出力されるデジタル信号をマイクロコンピュ
ータ（以下、「マイコン」という）９から供給されるゲ
イン係数と掛け合わせ、デジタル信号の出力レベルを制
御すると共に、ΔΣ変調器６及びデジタルデシメーショ
ンフィルタで行われるアナログ／デジタル変換の精度以
上のビット長のデジタル信号を出力するようになされて
いる。マイコン９は、例えば図示されていない操作部等
の操作に応じて設定されたゲイン係数を出力すると共
に、フェードイン／フェードアウト等の動作を行うため
のゲイン係数を出力するようになされている。
【００２２】デジタル信号処理器４は、Ａ／Ｄコンバー
タ３から出力されるデジタル信号に、例えば圧縮、訂正
等の信号処理を施して出力し、デジタル記録装置５は、
デジタル信号処理器４から出力されるデジタル信号を例
えば磁気テープ、ディスク、メモリ等に記録するように
なされている。
タ３から出力されるデジタル信号に、例えば圧縮、訂正
等の信号処理を施して出力し、デジタル記録装置５は、
デジタル信号処理器４から出力されるデジタル信号を例
えば磁気テープ、ディスク、メモリ等に記録するように
なされている。
【００２３】以下、上記したようなデジタル記録装置の
動作について説明する。Ａ／Ｄコンバータ３を構成する
ΔΣ変調器６は、高次ΔΣ変調特有の性質により、入力
されるアナログ信号のレベルが大きくなり、変調率が１
に近付くと、歪み及びノイズが増加するという特性を有
している。
動作について説明する。Ａ／Ｄコンバータ３を構成する
ΔΣ変調器６は、高次ΔΣ変調特有の性質により、入力
されるアナログ信号のレベルが大きくなり、変調率が１
に近付くと、歪み及びノイズが増加するという特性を有
している。
【００２４】そこで、Ａ／Ｄコンバータの入力値がどの
時点でデジタル出力がフルスケールとなるかをおおよそ
決め、それに適した係数をマイコン９によって設定す
る。例としてこの場合１．５という係数を設定する。
時点でデジタル出力がフルスケールとなるかをおおよそ
決め、それに適した係数をマイコン９によって設定す
る。例としてこの場合１．５という係数を設定する。
【００２５】次に、入力端子１に最大レベルのアナログ
信号（図４に示す入力レベルＡ1 ）が供給された場合
に、Ａ／Ｄコンバータ３、すなわち乗算器８からフルス
ケールのデジタル信号が出力されるようにアナログボリ
ューム２のボリューム値を調整する。つまり、アナログ
ボリューム２は、入力端子１に最大振幅レベルのアナロ
グ信号が入力されても、ΔΣ変調器６で歪み及び雑音等
が発生しないようにＡ／Ｄコンバータ３に入力されるア
ナログ信号の振幅レベルを調整されることになる。
信号（図４に示す入力レベルＡ1 ）が供給された場合
に、Ａ／Ｄコンバータ３、すなわち乗算器８からフルス
ケールのデジタル信号が出力されるようにアナログボリ
ューム２のボリューム値を調整する。つまり、アナログ
ボリューム２は、入力端子１に最大振幅レベルのアナロ
グ信号が入力されても、ΔΣ変調器６で歪み及び雑音等
が発生しないようにＡ／Ｄコンバータ３に入力されるア
ナログ信号の振幅レベルを調整されることになる。
【００２６】この振幅レベルが調整されたアナログ信号
は、ΔΣ変調器６に入力されて１ビットのパルスデータ
である高速デジタルストリームデータに変換される。そ
して、この高速デジタルストリームデータは、デジタル
デシメーションフィルタ５で高周波成分の例えば量子化
ノイズ等が除去され、多ビットのデジタル信号に変換し
て出力される。なお、デジタルデシメーションフィルタ
７のインパルスレスポンス係数のゲインは１とされてい
るため、ΔΣ変調器６に入力されるアナログ信号と振幅
レベルが同一のデジタル信号が出力されることになる。
は、ΔΣ変調器６に入力されて１ビットのパルスデータ
である高速デジタルストリームデータに変換される。そ
して、この高速デジタルストリームデータは、デジタル
デシメーションフィルタ５で高周波成分の例えば量子化
ノイズ等が除去され、多ビットのデジタル信号に変換し
て出力される。なお、デジタルデシメーションフィルタ
７のインパルスレスポンス係数のゲインは１とされてい
るため、ΔΣ変調器６に入力されるアナログ信号と振幅
レベルが同一のデジタル信号が出力されることになる。
【００２７】ここで、デジタルデシメーションフィルタ
７から例えば１８ビットのデジタル信号が出力されたと
すると、この１８ビットのデジタル信号は、乗算器８に
おいてマイコン９から供給されるゲイン係数（１．５）
と掛け合わされて振幅レベルを調整している。つまり、
乗算器８に供給されるゲイン係数によって音量レベルを
調整するようになされている。そのため、例えばアナロ
グ／デジタル変換の精度から必要とされるビット長（１
８ビット）より長い２４ビットのデジタル信号に変換さ
れて出力するようになされている。そして、この２４ビ
ットに変換されたデジタル信号は、デジタル信号処理器
４で圧縮、訂正等の所定の処理が施され、デジタル記録
装置５に出力されることで磁気テープ、ディスク、メモ
リ等に記録されることになる。
７から例えば１８ビットのデジタル信号が出力されたと
すると、この１８ビットのデジタル信号は、乗算器８に
おいてマイコン９から供給されるゲイン係数（１．５）
と掛け合わされて振幅レベルを調整している。つまり、
乗算器８に供給されるゲイン係数によって音量レベルを
調整するようになされている。そのため、例えばアナロ
グ／デジタル変換の精度から必要とされるビット長（１
８ビット）より長い２４ビットのデジタル信号に変換さ
れて出力するようになされている。そして、この２４ビ
ットに変換されたデジタル信号は、デジタル信号処理器
４で圧縮、訂正等の所定の処理が施され、デジタル記録
装置５に出力されることで磁気テープ、ディスク、メモ
リ等に記録されることになる。
【００２８】よって、このように構成された本実施の形
態のデジタル記録装置においては、意図的に小音量で記
録する場合、例えば音量のレベルを最初の状態から４０
ｄＢ（１／１００倍）まで小さくする時は、ボリューム
は固定したままマイコン９から０．０１５というゲイン
係数を乗算器８に供給するようにしている。
態のデジタル記録装置においては、意図的に小音量で記
録する場合、例えば音量のレベルを最初の状態から４０
ｄＢ（１／１００倍）まで小さくする時は、ボリューム
は固定したままマイコン９から０．０１５というゲイン
係数を乗算器８に供給するようにしている。
【００２９】また、例えばフェードアウトの動作を行う
場合は、マイコン９から例えば１．５から１．３→１．
０→０．８→０．５→０．３→０．１・・・とゲイン係
数を徐々に小さくして乗算器６に供給し、逆にフェード
インの動作を行う場合は、マイコン９から例えば・・・
０．１→０．３→０．５→０．８→１．０→１．３→
１．５とゲイン係数を徐々に大きくして乗算器６に供給
するようにしている。
場合は、マイコン９から例えば１．５から１．３→１．
０→０．８→０．５→０．３→０．１・・・とゲイン係
数を徐々に小さくして乗算器６に供給し、逆にフェード
インの動作を行う場合は、マイコン９から例えば・・・
０．１→０．３→０．５→０．８→１．０→１．３→
１．５とゲイン係数を徐々に大きくして乗算器６に供給
するようにしている。
【００３０】このようにマイコン９から供給されるゲイ
ン係数によって、小〜中レベルの音量となるように調整
すると、従来のアナログボリューム２を可変して音量レ
ベルを調整した場合と比較してＳ／Ｎ比の悪化を防止す
ることができる。つまり、例えばΔΣ変調器６の最大Ｓ
／Ｎ比が９７ｄＢであると仮定すると、アナログボリュ
ーム２によって音量レベルを４０ｄＢ小さくした場合、
Ａ／Ｄコンバータから出力されるデジタル信号のＳ／Ｎ
比が、５７ｄＢ（９７ｄＢ−４０ｄＢ＝５７ｄＢ）まで
低下するに対して、本実施の形態のＡ／Ｄコンバータ３
のように乗算器６でデジタル信号の振幅レベルを調整す
るとＳ／Ｎ比を９７ｄＢに保つことができる。
ン係数によって、小〜中レベルの音量となるように調整
すると、従来のアナログボリューム２を可変して音量レ
ベルを調整した場合と比較してＳ／Ｎ比の悪化を防止す
ることができる。つまり、例えばΔΣ変調器６の最大Ｓ
／Ｎ比が９７ｄＢであると仮定すると、アナログボリュ
ーム２によって音量レベルを４０ｄＢ小さくした場合、
Ａ／Ｄコンバータから出力されるデジタル信号のＳ／Ｎ
比が、５７ｄＢ（９７ｄＢ−４０ｄＢ＝５７ｄＢ）まで
低下するに対して、本実施の形態のＡ／Ｄコンバータ３
のように乗算器６でデジタル信号の振幅レベルを調整す
るとＳ／Ｎ比を９７ｄＢに保つことができる。
【００３１】これは、Ａ／Ｄコンバータ３の乗算器８か
ら出力されるデジタル信号がアナログ／デジタル変換の
精度として必要とされるビット長（１８ビット）より、
長いビット長（２４ビット）となるようにしているた
め、再量子化ノイズが約−１４５ｄＢとなり、マイコン
９によって乗算器８で音量レベルを４０ｄＢ低下させて
もノイズレベルは−１０５ｄＢ（−１４５ｄＢ＋４０ｄ
Ｂ＝−１０５ｄＢ）となり、ΔΣ変調器４のノイズ（−
９７ｄＢ）レベルより小さい値となるため、結果として
Ｓ／Ｎ比の悪化が防止することができる。
ら出力されるデジタル信号がアナログ／デジタル変換の
精度として必要とされるビット長（１８ビット）より、
長いビット長（２４ビット）となるようにしているた
め、再量子化ノイズが約−１４５ｄＢとなり、マイコン
９によって乗算器８で音量レベルを４０ｄＢ低下させて
もノイズレベルは−１０５ｄＢ（−１４５ｄＢ＋４０ｄ
Ｂ＝−１０５ｄＢ）となり、ΔΣ変調器４のノイズ（−
９７ｄＢ）レベルより小さい値となるため、結果として
Ｓ／Ｎ比の悪化が防止することができる。
【００３２】また、例えば通常の音量レベルで録音する
場合も、ユーザが録音時の状態によって音質等を確認し
ながら、Ａ／Ｄコンバータ３から出力されるデジタル信
号のゲインを調整することができるため、音質的に最も
好ましい状態で録音することができるようになる。
場合も、ユーザが録音時の状態によって音質等を確認し
ながら、Ａ／Ｄコンバータ３から出力されるデジタル信
号のゲインを調整することができるため、音質的に最も
好ましい状態で録音することができるようになる。
【００３３】すなわち、例えば係数を大きくして、図４
のＡ2 点に近い位置をフルスケールのデジタル信号が出
力されるようにゲイン係数を設定すれば、大振幅時の歪
みを重視した録音を行うことが可能になり、一方、係数
を小さくして図４のＡ1 点に近い位置をフルスケールの
デジタル信号が出力されるようにゲイン係数を設定すれ
ば、ノイズレベルの増幅量を小さくすることが可能にな
り、小〜中振幅時のＳ／Ｎ比をより重視した録音を行う
ことができる。
のＡ2 点に近い位置をフルスケールのデジタル信号が出
力されるようにゲイン係数を設定すれば、大振幅時の歪
みを重視した録音を行うことが可能になり、一方、係数
を小さくして図４のＡ1 点に近い位置をフルスケールの
デジタル信号が出力されるようにゲイン係数を設定すれ
ば、ノイズレベルの増幅量を小さくすることが可能にな
り、小〜中振幅時のＳ／Ｎ比をより重視した録音を行う
ことができる。
【００３４】ここで、図２に上記したようなＡ／Ｄコン
バータ３のデジタル回路部のブロック図の一例を示す。
この図に示すＡ／Ｄコンバータ３のデジタル回路部は、
マイコンインターフェース１１、アップ／ダウンカウン
タ１２、係数ＲＯＭ１３、切換スイッチ１４、ＲＡＭ１
５、乗算器１６、データインターフェース１７によって
構成されている。
バータ３のデジタル回路部のブロック図の一例を示す。
この図に示すＡ／Ｄコンバータ３のデジタル回路部は、
マイコンインターフェース１１、アップ／ダウンカウン
タ１２、係数ＲＯＭ１３、切換スイッチ１４、ＲＡＭ１
５、乗算器１６、データインターフェース１７によって
構成されている。
【００３５】マイコンインターフェース１１は、マイコ
ン９より伝送されてくるシリアルのゲイン係数のデータ
を、パラレルのゲイン係数のデータに変換して出力す
る。アップ／ダウンカウンタ１２は、マイコン９から伝
送されてくるゲイン係数のデータと同じになるまで、例
えば１サンプルに１回、１ＬＳＢ分だけカウンタの値を
アップ又はダウンするようになされており、係数の急激
な変化に伴うクリックノイズの発生を防ぐようになされ
ている。
ン９より伝送されてくるシリアルのゲイン係数のデータ
を、パラレルのゲイン係数のデータに変換して出力す
る。アップ／ダウンカウンタ１２は、マイコン９から伝
送されてくるゲイン係数のデータと同じになるまで、例
えば１サンプルに１回、１ＬＳＢ分だけカウンタの値を
アップ又はダウンするようになされており、係数の急激
な変化に伴うクリックノイズの発生を防ぐようになされ
ている。
【００３６】係数ＲＯＭ１３は、デジタルデシメーショ
ンフィルタで間引き演算を行う際に必要なインパルスレ
スポンス係数を記憶している。ＲＡＭ１５は書込み／読
み出し等を行うことができるメモリであり、ΔΣ変調器
４から入力される１ビットのパルスデータ列を一時的に
記憶して乗算器１６に出力すると共に、後述するが乗算
器１６で間引き演算がされたデジタル信号を再びメモリ
することができるようになされている。
ンフィルタで間引き演算を行う際に必要なインパルスレ
スポンス係数を記憶している。ＲＡＭ１５は書込み／読
み出し等を行うことができるメモリであり、ΔΣ変調器
４から入力される１ビットのパルスデータ列を一時的に
記憶して乗算器１６に出力すると共に、後述するが乗算
器１６で間引き演算がされたデジタル信号を再びメモリ
することができるようになされている。
【００３７】乗算器１６は、通常はスイッチ１４によっ
て係数ＲＯＭ１３と接続されており、ＲＡＭ１５から入
力される１ビットのパルスデータ列に対して間引き演算
を行って再びＲＡＭ１５に出力すると共に、間引き演算
終了後、スイッチ１４が切り換わるタイミングでＲＡＭ
１５から間引き演算がされたデジタル信号が供給されル
ようになされており、マイコン９から伝送されてくるゲ
イン係数を掛け合わせるようになされている。
て係数ＲＯＭ１３と接続されており、ＲＡＭ１５から入
力される１ビットのパルスデータ列に対して間引き演算
を行って再びＲＡＭ１５に出力すると共に、間引き演算
終了後、スイッチ１４が切り換わるタイミングでＲＡＭ
１５から間引き演算がされたデジタル信号が供給されル
ようになされており、マイコン９から伝送されてくるゲ
イン係数を掛け合わせるようになされている。
【００３８】つまり、乗算器１６では、時分割的にデジ
タルデシメーションフィルタ７で行われる間引き演算
と、乗算器８のデジタル信号の振幅レベルの調整が行わ
れる。データインターフェース１７は、乗算器１６で振
幅レベルの調整がされたデジタル信号をに出力するよう
になされている。
タルデシメーションフィルタ７で行われる間引き演算
と、乗算器８のデジタル信号の振幅レベルの調整が行わ
れる。データインターフェース１７は、乗算器１６で振
幅レベルの調整がされたデジタル信号をに出力するよう
になされている。
【００３９】このようにＡ／Ｄコンバータ３のデジタル
回路部では、乗算器１６によってデジタルデシメーショ
ンフィルタ７で行われる間引き演算と、振幅レベルの調
整が兼用して行うようにして、デジタル回路部を効率よ
く使用し回路規模を最小限にしている。
回路部では、乗算器１６によってデジタルデシメーショ
ンフィルタ７で行われる間引き演算と、振幅レベルの調
整が兼用して行うようにして、デジタル回路部を効率よ
く使用し回路規模を最小限にしている。
【００４０】なお、本実施の形態においては、Ａ／Ｄコ
ンバータ３のデジタル回路部とされる乗算器１６によっ
てデジタルデシメーションフィルタ７の間引き演算とデ
ジタル信号の振幅レベルを調整を行う場合について説明
したが、これに限定されることなく、例えばデジタル信
号処理器４に乗算器を設けてデジタル信号の振幅レベル
の調整を行うようにしても良い。
ンバータ３のデジタル回路部とされる乗算器１６によっ
てデジタルデシメーションフィルタ７の間引き演算とデ
ジタル信号の振幅レベルを調整を行う場合について説明
したが、これに限定されることなく、例えばデジタル信
号処理器４に乗算器を設けてデジタル信号の振幅レベル
の調整を行うようにしても良い。
【００４１】
【発明の効果】以上、説明したように本発明のＡ／Ｄコ
ンバータ、デジタル信号処理装置、デジタル記録装置
は、乗算手段によってデジタル信号の出力レベルを調整
すると共に、必要とされるビット長より長いビット長の
デジタル信号に変換して出力するようにしているため、
小〜中振幅レベルのデジタル信号を出力する場合もＳ／
Ｎ比が悪化するのを防止して良好なデジタル信号を出力
することができる。
ンバータ、デジタル信号処理装置、デジタル記録装置
は、乗算手段によってデジタル信号の出力レベルを調整
すると共に、必要とされるビット長より長いビット長の
デジタル信号に変換して出力するようにしているため、
小〜中振幅レベルのデジタル信号を出力する場合もＳ／
Ｎ比が悪化するのを防止して良好なデジタル信号を出力
することができる。
【００４２】また、ユーザが録音時の状態によって音質
等を確認しながらデジタル信号の出力レベルを調整する
ことができるため、音質的に最も好ましい状態で録音等
を行うことができるという効果もある。
等を確認しながらデジタル信号の出力レベルを調整する
ことができるため、音質的に最も好ましい状態で録音等
を行うことができるという効果もある。
【図１】本発明の発明の実施の形態であるデジタル記録
装置のブロック図である。
装置のブロック図である。
【図２】本発明の実施の形態におけるＡ／Ｄコンバータ
のデジタル回路部のブロック図である。
のデジタル回路部のブロック図である。
【図３】従来のデジタル記録装置のブロック図である。
【図４】ΔΣ変調器の雑音−歪み特性を示した図であ
る。
る。
１ 入力端子 ２ アナログボリューム ３ Ａ／Ｄコンバータ ４ デジタル信号処理器 ５ デジタル記録装置 ６ ΔΣ変調器 ７ デジタルデシメーションフィルタ ８、１６ 乗算器 ９ マイクロコンピュータ １１ マイコンインターフェース １２ アップ／ダウンカウンタ １３ 係数ＲＯＭ １４ スイッチ １５ ＲＡＭ １６ リミッタ回路 １７ データインタフェース
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川辺 東 神奈川県横浜市保土ケ谷区神戸町134 ソ ニーＬＳＩデザイン株式会社内
Claims (3)
- 【請求項１】 入力されるアナログ信号から１ビットの
パルスデータ列を生成して出力するΔΣ変調手段と、 上記１ビットのパルスデータ列に含まれる高調波成分の
ノイズを除去すると共に、多ビットのデジタル信号を生
成するデジタルデシメーションフィルタ手段と、 入力されるゲイン係数に応じて、上記多ビットのデジタ
ル信号の出力レベルを調整すると共に、所定のビット長
のデジタル信号に変換して出力する乗算手段と、 を備えて構成されることを特徴とするＡ／Ｄコンバー
タ。 - 【請求項２】 入力されるアナログ信号のレベルを調整
できる調整手段と、 該調整手段から出力されるアナログ信号から１ビットの
パルスデータ列を生成して出力するΔΣ変調手段と、 上記１ビットのパルスデータ列に含まれる高調波成分の
ノイズを除去すると共に、多ビットのデジタル信号を生
成するデジタルデシメーションフィルタ手段と、 入力されるゲイン係数に応じて、上記多ビットのデジタ
ル信号の出力レベルを調整すると共に、所定のビット長
のデジタル信号に変換して出力する乗算手段と、 該乗算手段から出力されるデジタル信号に所定の信号処
理を施すデジタル信号処理手段と、 を備えて構成されることを特徴とするデジタル信号処理
装置。 - 【請求項３】 入力されるアナログ信号のレベルを調整
できる調整手段と、 該調整手段から出力されるアナログ信号から１ビットの
パルスデータ列を生成して出力するΔΣ変調手段と、 上記１ビットのパルスデータ列に含まれる高調波成分の
ノイズを除去すると共に、多ビットのデジタル信号を生
成するデジタルデシメーションフィルタ手段と、 入力されるゲイン係数に応じて、上記多ビットのデジタ
ル信号の出力レベルを調整すると共に、所定のビット長
のデジタル信号に変換して出力する乗算手段と、 該乗算手段から出力されるデジタル信号に所定の信号処
理を施すデジタル信号処理手段と、 該デジタル信号処理手段から出力されるデジタル信号を
記録するデジタル記録手段と、 を備えて構成されることを特徴とするデジタル記録装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31850895A JPH09139675A (ja) | 1995-11-14 | 1995-11-14 | Ａ／ｄコンバータ、デジタル信号処理装置及びデジタル記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31850895A JPH09139675A (ja) | 1995-11-14 | 1995-11-14 | Ａ／ｄコンバータ、デジタル信号処理装置及びデジタル記録装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09139675A true JPH09139675A (ja) | 1997-05-27 |
Family
ID=18099905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31850895A Withdrawn JPH09139675A (ja) | 1995-11-14 | 1995-11-14 | Ａ／ｄコンバータ、デジタル信号処理装置及びデジタル記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09139675A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010109422A (ja) * | 2008-10-28 | 2010-05-13 | Toa Corp | デジタル信号処理装置 |
-
1995
- 1995-11-14 JP JP31850895A patent/JPH09139675A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010109422A (ja) * | 2008-10-28 | 2010-05-13 | Toa Corp | デジタル信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6340940B1 (en) | Digital to analog conversion circuits and methods utilizing single-bit delta-SIGMA modulators and multiple-bit digital to analog converters | |
| KR100502538B1 (ko) | 신호처리장치,신호기록장치,그리고신호재생장치 | |
| US20020173865A1 (en) | Digital audio signal processing | |
| US6784816B2 (en) | Circuits, systems and methods for volume control in 1-bit digital audio systems | |
| US5706308A (en) | Signal processing apparatus and method for sigma-delta modulated signals including gain adjustment | |
| US20070118362A1 (en) | Audio compression/decompression device | |
| US6628720B1 (en) | Transmitting apparatus and reproducing apparatus | |
| JP3334413B2 (ja) | ディジタル信号処理方法及び装置 | |
| US5719574A (en) | Digital audio transmission apparatus | |
| KR100466643B1 (ko) | 음질을처리하는신호처리장치및음질처리에사용되는신호처리장치가설치된기록장치,재생장치및혼합장치 | |
| US5157396A (en) | D/a conversion apparatus | |
| JPH09139675A (ja) | Ａ／ｄコンバータ、デジタル信号処理装置及びデジタル記録装置 | |
| US7173550B1 (en) | Circuits, systems and methods for volume control in low noise 1-bit digital audio systems | |
| JP3339315B2 (ja) | ディジタル信号処理装置、記録装置及び再生装置 | |
| JP3307197B2 (ja) | Ａ／ｄコンバータ | |
| JP3339320B2 (ja) | ディジタル信号処理装置 | |
| JP3416477B2 (ja) | デルタ・シグマ型ｄ／ａ変換器 | |
| EP0398638A2 (en) | Digital-to-analog converter device | |
| JP3089476B2 (ja) | オーディオ信号の量子化誤差低減装置 | |
| JP3263797B2 (ja) | オーデイオ信号伝送装置 | |
| JP3033150B2 (ja) | オーディオ信号の量子化誤差低減装置 | |
| JP3439078B2 (ja) | ディジタルバスブースト回路 | |
| JP3807599B2 (ja) | 記録装置 | |
| JP4051807B2 (ja) | デジタル信号処理装置及び再生装置 | |
| JPH0923137A (ja) | 信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030204 |