[go: up one dir, main page]

JPH09134857A - Abnormality countermeasure processing method in semiconductor manufacturing - Google Patents

Abnormality countermeasure processing method in semiconductor manufacturing

Info

Publication number
JPH09134857A
JPH09134857A JP29112995A JP29112995A JPH09134857A JP H09134857 A JPH09134857 A JP H09134857A JP 29112995 A JP29112995 A JP 29112995A JP 29112995 A JP29112995 A JP 29112995A JP H09134857 A JPH09134857 A JP H09134857A
Authority
JP
Japan
Prior art keywords
recipe
abnormality
processing
event
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29112995A
Other languages
Japanese (ja)
Inventor
Yutaka Todoroki
豊 轟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Denki Electric Inc
Original Assignee
Kokusai Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Co Ltd filed Critical Kokusai Electric Co Ltd
Priority to JP29112995A priority Critical patent/JPH09134857A/en
Publication of JPH09134857A publication Critical patent/JPH09134857A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing And Monitoring For Control Systems (AREA)

Abstract

PROBLEM TO BE SOLVED: To enable a proper recovering measure and a safety measure to be quickly carried out when abnormalities occur in a manufacturing process by a method wherein a recovering measure which is previously set corresponding to events comprised in a semiconductor manufacturing process is taken if abnormalities occur when the events are carried out. SOLUTION: A process is shifted to an error recipe R1 specified by a normal recipe A if abnormalities occur while an event A02 is carried out so as to deal with abnormalities. The error recipe R1 is composed of events 101, 102, and 103, and the events 101, 102, and 103 are successively carried out from top the same as the normal recipe A. When the error recipe R1 is finished, the manufacturing process is returned to the normal recipe A, and then the rest of the normal recipe A is carried out. A recovering measure is carried out through such a manner that a temperature correction control is carried out when a temperature control gets out of order, and an instruction that specimens arc automatically fed is issued when the specimens are short.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体製造装置に
おける処理方法に係り、特に異常発生時に適切な対策を
行うことができる半導体製造における異常対策処理方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a processing method in a semiconductor manufacturing apparatus, and more particularly to an abnormality countermeasure processing method in semiconductor manufacturing capable of taking appropriate countermeasures when an abnormality occurs.

【0002】[0002]

【従来の技術】まず、従来の半導体製造における処理方
法について図4を使って説明する。図4は、従来の半導
体製造における処理方法を示す説明図であり、(a)
は、レシピAの説明図であり、(b)は、正常実行時の
説明図であり、(c)は、異常処理1の説明図であり、
(d)は異常処理2の説明図である。従来の半導体製造
の処理方法では、処理内容を規定するレシピ(通常レシ
ピ)に基づいて処理を実行するようになっていた。ここ
で、レシピについて図4(a)を用いて説明する。
2. Description of the Related Art First, a conventional processing method in semiconductor manufacturing will be described with reference to FIG. FIG. 4 is an explanatory view showing a processing method in the conventional semiconductor manufacturing, (a)
Is an explanatory diagram of recipe A, (b) is an explanatory diagram at the time of normal execution, (c) is an explanatory diagram of abnormal processing 1,
(D) is an explanatory view of the abnormality processing 2. In the conventional semiconductor manufacturing processing method, processing is executed based on a recipe (normal recipe) that defines the processing content. Here, the recipe will be described with reference to FIG.

【0003】図4(a)に示すように、レシピは、複数
のイベントから構成されており、イベントの処理順を規
定するものである。イベントは、一度に実行する処理の
単位であり、細かい処理の内容が規定されている。図4
(a)の例では、レシピAは、イベントA01、A0
2、A03、A04、A05、A06を、この順で実行
するように規定しているものである。
As shown in FIG. 4A, the recipe is composed of a plurality of events and defines the processing order of the events. An event is a unit of processing that is executed at one time, and the details of detailed processing are specified. FIG.
In the example of (a), the recipe A includes events A01 and A0.
2, A03, A04, A05, A06 are defined to be executed in this order.

【0004】そして、上記レシピAに基づいて処理を実
行した場合、正常実行時には、図4(b)に示すよう
に、イベントA01からA06までを滞りなく順次実行
して、処理を終了するものである。
When the processing is executed based on the above recipe A, at the time of normal execution, as shown in FIG. 4B, the events A01 to A06 are sequentially executed without delay, and the processing is ended. is there.

【0005】また、処理の途中で異常が発生した場合、
図4(c)に示すように、異常発生地点から先の処理を
一切行わず、スキップして、強制的に終了する異常処理
1と、図4(d)に示すように、異常発生地点から先の
一部のイベントをスキップして、正常に処理が行えるイ
ベントに処理を移行する異常処理2とがあった。
If an abnormality occurs during processing,
As shown in FIG. 4C, the abnormality process 1 in which the previous process is not performed at all from the abnormality occurrence point and the process is skipped and forcibly terminated, and as shown in FIG. 4D, from the abnormality occurrence point There is an abnormal process 2 that skips some of the above events and shifts the process to an event that can be processed normally.

【0006】ここでは、イベントA03の途中で異常が
発生した場合を示しており、異常処理1ではイベントA
03の途中から強制終了し、異常処理2では、イベント
A03の残りと、イベントA04とをスキップして、イ
ベントA05とイベントA06の処理は正常に行ってい
る。
Here, a case where an abnormality occurs in the middle of the event A03 is shown. In the abnormality processing 1, the event A
In the abnormal process 2, the rest of the event A03 and the event A04 are skipped, and the processes of the event A05 and the event A06 are normally performed.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記従
来の半導体製造における異常処理方法では、異常発生時
には、単に処理を終了又はスキップするのみで、適切な
対策処理が行われないという問題点があり、また、オペ
レータが異常発生の度に復旧操作を行って処理を再開し
たり、安全対策を施したりしなければならず、異常発生
時の作業が煩雑であるという問題点があった。
However, in the above-described conventional abnormality processing method in semiconductor manufacturing, there is a problem that when an abnormality occurs, the processing is simply ended or skipped, and appropriate countermeasure processing is not performed. In addition, the operator has to perform a recovery operation every time an abnormality occurs to restart the process or take a safety measure, which causes a problem that the work at the time of the abnormality is complicated.

【0008】本発明は上記実情に鑑みて為されたもの
で、処理途中で異常が発生した場合に適切な復旧処理
や、安全対策処理を迅速に実行することができ、また、
異常発生時のオペレータの作業を軽減することができる
半導体製造における異常対策処理方法を提供することを
目的とする。
The present invention has been made in view of the above circumstances, and when an abnormality occurs during processing, it is possible to promptly execute appropriate recovery processing and safety countermeasure processing, and
An object of the present invention is to provide an abnormality countermeasure processing method in semiconductor manufacturing, which can reduce the work of an operator when an abnormality occurs.

【0009】[0009]

【課題を解決するための手段】上記従来例の問題点を解
決するための請求項1記載の発明は、半導体製造におけ
る異常対策処理方法において、半導体製造処理を構成す
るイベントの実行時に異常が発生した場合に、前記イベ
ントに対応して予め設定されている異常を復旧する処理
を実行することを特徴としており、イベント実行時に異
常が発生した場合に、適切な復旧処理を迅速に行うこと
ができ、オペレータの作業を軽減し、処理速度を向上さ
せることができる。
According to a first aspect of the present invention for solving the problems of the above conventional example, in an abnormality countermeasure processing method in semiconductor manufacturing, an abnormality occurs when an event constituting the semiconductor manufacturing processing is executed. In this case, the processing for recovering the abnormality set in advance corresponding to the event is executed, and if the abnormality occurs at the time of executing the event, appropriate recovery processing can be quickly performed. , The work of the operator can be reduced and the processing speed can be improved.

【0010】上記従来例の問題点を解決するための請求
項2記載の発明は、半導体製造における異常対策処理方
法において、半導体製造処理を構成するイベントの実行
時に異常が発生した場合に、前記イベントに対応して予
め設定されている安全対策を行う処理を実行することを
特徴としており、イベント実行時に異常が発生した場合
に、適切な安全対策処理を迅速に行うことができ、事故
を防ぎ、オペレータの作業を軽減することができる。
According to a second aspect of the present invention for solving the above-mentioned problems of the conventional example, in the abnormality countermeasure processing method in semiconductor manufacturing, when an event occurs during execution of an event constituting the semiconductor manufacturing process, the event occurs. In order to prevent accidents, it is possible to quickly perform appropriate safety measure processing when an error occurs during event execution. The work of the operator can be reduced.

【0011】[0011]

【発明の実施の形態】本発明の実施の形態について図面
を参照しながら説明する。本発明の実施の形態に係る半
導体製造における異常対策処理方法(本方法)は、異常
時に異常復旧処理や安全対策処理を行うエラーレシピを
設けておき、イベントの実行途中で異常が発生した場
合、予め各イベントに対応して規定されているエラーレ
シピに処理を移行することにより、適切な異常復旧処理
や安全対策処理を行うことができるようにしたものであ
る。
Embodiments of the present invention will be described with reference to the drawings. An abnormality countermeasure processing method in semiconductor manufacturing according to the embodiment of the present invention (this method) is provided with an error recipe for performing abnormality recovery processing and safety countermeasure processing at the time of abnormality, and when an abnormality occurs during execution of an event, By shifting the processing to an error recipe defined in advance corresponding to each event, it is possible to perform appropriate abnormality recovery processing and safety countermeasure processing.

【0012】図1は、本発明の形態に係る半導体製造に
おける異常対策処理方法(本方法)において用いられる
レシピの構成を示す説明図である。図1に示すように、
本方法を実現するために、通常の処理を行うレシピ(通
常レシピ)とは独立して、異常発生時の処理を行うエラ
ーレシピが設けられている。図1の例では、複数の通常
レシピ(レシピA,レシピB,…)と、エラーレシピ
(R1,R2,…Rn)とが設けられている。
FIG. 1 is an explanatory diagram showing the configuration of a recipe used in the abnormality countermeasure processing method (present method) in semiconductor manufacturing according to the embodiment of the present invention. As shown in FIG.
In order to realize this method, an error recipe for performing processing when an abnormality occurs is provided independently of a recipe for performing normal processing (normal recipe). In the example of FIG. 1, a plurality of normal recipes (recipe A, recipe B, ...) And error recipes (R1, R2, ... Rn) are provided.

【0013】エラーレシピは、通常レシピのイベント実
行中に異常が発生した場合に実行されるレシピであり、
通常レシピの処理を中断してエラーレシピに処理を移行
するようになっている。ここで、エラーレシピは、イベ
ントの実行中に発生が予想される異常(エラー)につい
て、異常を復旧したり、異常発生後の安全対策を行うた
めの処理内容を規定しているものである。
The error recipe is a recipe that is executed when an abnormality occurs during the execution of an event of the normal recipe.
The processing of the normal recipe is interrupted and the processing is shifted to the error recipe. Here, the error recipe defines the processing content for recovering the abnormality or taking safety measures after the abnormality has occurred regarding the abnormality (error) that is expected to occur during the execution of the event.

【0014】また、異常の種類によって対処方法が異な
るため、通常レシピ内のイベントに合わせて複数のエラ
ーレシピが設けられている。すなわち、エラーレシピは
通常レシピのイベント単位で指定されているので、特定
の通常レシピのみに対応するのではなく、複数の通常レ
シピで共通となっており、複数のレシピで共通の異常対
策処理を行うようになっている。
Further, since the coping method differs depending on the type of abnormality, a plurality of error recipes are provided according to the events in the normal recipe. That is, since the error recipe is specified for each event of the normal recipe, it does not correspond to only a specific normal recipe but is common to a plurality of normal recipes. I am supposed to do it.

【0015】そして、図1に示すように、通常レシピに
おいて、各イベント毎に対応するエラーレシピが規定さ
れており、イベント実行中に異常が発生した場合に、ど
のエラーレシピに処理を移行するのかが指定されてい
る。
As shown in FIG. 1, in the normal recipe, an error recipe corresponding to each event is defined, and to which error recipe the process is to be transferred when an abnormality occurs during the execution of the event. Is specified.

【0016】次に、本方法の処理の流れについて図2、
図3を用いて説明する。図2は、本方法の第1の処理方
法を示す説明図であり、図3は、第2の処理方法を示す
説明図である。図2、図3の例では、イベントA01〜
A06から成る通常レシピA(レシピA)に対して、異
常復旧処理を行うエラーレシピR1と、安全対策処理を
行うエラーレシピR2とが設定されており、更に、レシ
ピAによってイベントA01〜A03の異常時にはエラ
ーレシピR1に移行し、イベントA04〜A06の異常
時にはエラーレシピR2に移行するように規定されてい
る。
Next, with respect to the processing flow of this method, FIG.
This will be described with reference to FIG. FIG. 2 is an explanatory diagram showing a first processing method of the present method, and FIG. 3 is an explanatory diagram showing a second processing method. In the example of FIGS. 2 and 3, event A01-
For the normal recipe A (recipe A) composed of A06, an error recipe R1 for performing an abnormality recovery process and an error recipe R2 for performing a safety measure process are set. Furthermore, the recipe A causes an abnormality of events A01 to A03. It is stipulated that the error recipe R1 be transferred from time to time, and the error recipe R2 be transferred when events A04 to A06 are abnormal.

【0017】そして、図2に示すように、第1の処理方
法では、イベントA02の実行中に異常が発生した場
合、レシピAによって規定されているエラーレシピR1
に処理を移行して異常復旧処理を行うようになってい
る。エラーレシピR1は、イベント101、102、1
03から構成されており、通常レシピと同様に先頭から
順に処理を行う。エラーレシピR1の処理が終わると、
再び処理をレシピAに移行して、レシピAの残りの部分
の処理を行うようになっている。
Then, as shown in FIG. 2, in the first processing method, when an abnormality occurs during the execution of the event A02, the error recipe R1 defined by the recipe A is used.
The process is transferred to and abnormal recovery processing is performed. Error recipe R1 is event 101, 102, 1
03, and the processing is performed in order from the beginning as in the case of the normal recipe. When the processing of the error recipe R1 is completed,
The process is transferred to the recipe A again, and the remaining part of the recipe A is processed.

【0018】異常復旧処理としては、例えば、温度制御
に異常が発生した場合に、温度補正制御を実施する処理
や、試料不足が発生した場合に、試料の自動供給の指示
を発行する処理等がある。
The abnormality recovery processing includes, for example, processing for performing temperature correction control when an abnormality occurs in temperature control, and processing for issuing an instruction for automatic sample supply when a sample shortage occurs. is there.

【0019】これにより、通常レシピのイベント実行中
に異常が発生した場合に、適切な復旧処理を自動的に行
ってオペレータの異常発生時の作業を軽減し、処理時間
を短縮することができるものである。
With this, when an abnormality occurs during the execution of an event of a normal recipe, an appropriate recovery process is automatically performed to reduce the work of the operator when the abnormality occurs and the processing time can be shortened. Is.

【0020】また、図3に示すように、第2の処理方法
では、イベントA05の実行中に異常が発生した場合、
エラーレシピR2に処理を移行して安全対策処理を行
う。エラーレシピR2は、イベント201、202、2
03、204の順で処理を行うが、特に、イベント20
4は終了指定であり、エラーレシピR2が終わると処理
を終了し、通常レシピには戻らないように規定されてい
るものである。
Further, as shown in FIG. 3, in the second processing method, when an abnormality occurs during the execution of the event A05,
The process shifts to the error recipe R2 and the safety measure process is performed. Error recipe R2 is event 201, 202, 2
Processing is performed in the order of 03, 204, but in particular, event 20
4 is an end designation, which is specified so that the processing is ended when the error recipe R2 is ended and the normal recipe is not returned.

【0021】これにより、イベント実行中に異常が発生
した場合に、適切な安全対策処理を迅速に行って事故の
発生を防止し、オペレータの異常発生時の作業を軽減す
ることができるものである。
Thus, when an abnormality occurs during the execution of an event, appropriate safety measures can be swiftly performed to prevent the occurrence of an accident, and the work of the operator when the abnormality occurs can be reduced. .

【0022】安全対策処理としては、例えば、危険なガ
スを使用中に異常が発生した場合に、使用中のガスのバ
ルブを閉めてガス供給を停止する処理や、温度が異常に
上昇した場合に温度を安全な範囲にまで降下させる処理
等がある。
The safety measures include, for example, a process of closing the valve of the gas in use to stop the gas supply when an abnormality occurs during use of dangerous gas, or an abnormal temperature rise. There are processes such as lowering the temperature to a safe range.

【0023】本発明の実施の形態に係る半導体製造にお
ける異常対策処理方法によれば、通常レシピのイベント
に対応して異常発生時に復旧対策又は安全対策を行うエ
ラーレシピを設定しておき、イベント実行時に異常が発
生した場合に、当該イベントに対応するエラーレシピに
処理を移行するようにしているので、イベント実行時に
異常が発生した場合に、適切な復旧処理や安全対策処理
を迅速に行うことができ、オペレータの作業を軽減する
ことができる効果がある。
According to the abnormality countermeasure processing method in semiconductor manufacturing according to the embodiment of the present invention, an error recipe for carrying out a recovery countermeasure or a safety countermeasure when an abnormality occurs corresponding to an event of a normal recipe is set, and the event execution is performed. If an error occurs at some time, the process is transferred to the error recipe corresponding to the event, so if an error occurs at the time of event execution, it is possible to quickly perform appropriate recovery processing and safety countermeasure processing. Therefore, there is an effect that the work of the operator can be reduced.

【0024】[0024]

【発明の効果】請求項1記載の発明によれば、イベント
実行時に異常が発生した場合に、予め設定されている異
常を復旧する処理を実行する半導体製造における異常対
策処理方法としているので、イベント実行時に異常が発
生した場合に、適切な復旧処理を迅速に行うことがで
き、オペレータの作業を軽減し、処理速度を向上させる
ことができる効果がある。
According to the first aspect of the present invention, since the abnormality countermeasure processing method in semiconductor manufacturing executes the processing for recovering the preset abnormality when the abnormality occurs at the time of executing the event, the event When an abnormality occurs during execution, there is an effect that an appropriate recovery process can be quickly performed, the work of the operator can be reduced, and the processing speed can be improved.

【0025】請求項2記載の発明によれば、イベント実
行時に異常が発生した場合に、予め設定されている安全
対策を行う処理を実行する半導体製造における異常対策
処理方法としているので、イベント実行時に異常が発生
した場合に、適切な安全対策処理を迅速に行うことがで
き、事故を防ぎ、オペレータの作業を軽減することがで
きる効果がある。
According to the second aspect of the present invention, since the abnormality countermeasure processing method in semiconductor manufacturing executes the preset safety countermeasure processing when the abnormality occurs during the event execution, the event countermeasure is executed. When an abnormality occurs, appropriate safety measures can be swiftly performed, an accident can be prevented, and the work of the operator can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態に係る半導体製造における
異常対策処理方法(本方法)において用いられるレシピ
の構成を示す説明図である。
FIG. 1 is an explanatory diagram showing a configuration of a recipe used in an abnormality countermeasure processing method (present method) in semiconductor manufacturing according to an embodiment of the present invention.

【図2】本方法の第1の処理方法を示す説明図である。FIG. 2 is an explanatory diagram showing a first processing method of the present method.

【図3】本方法の第2の処理方法を示す説明図である。FIG. 3 is an explanatory diagram showing a second processing method of the present method.

【図4】従来の半導体製造における処理方法を示す説明
図であり、(a)は、レシピAの説明図であり、(b)
は、正常実行時の説明図であり、(c)は、異常処理1
の説明図であり、(d)は異常処理2の説明図である。
4A and 4B are explanatory views showing a processing method in the conventional semiconductor manufacturing, FIG. 4A is an explanatory view of recipe A, and FIG.
Is an explanatory diagram at the time of normal execution, and (c) is an abnormal process 1
And (d) is an explanatory diagram of the abnormality processing 2.

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成7年12月8日[Submission date] December 8, 1995

【手続補正1】[Procedure amendment 1]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図3[Correction target item name] Figure 3

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図3】 [Figure 3]

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 半導体製造処理を構成するイベントの実
行時に異常が発生した場合に、前記イベントに対応して
予め設定されている異常を復旧する処理を実行すること
を特徴とする半導体製造における異常対策処理方法。
1. An abnormality in semiconductor manufacturing, characterized in that, when an abnormality occurs during execution of an event constituting a semiconductor manufacturing process, a process for recovering an abnormality preset corresponding to the event is executed. Countermeasure processing method.
【請求項2】 半導体製造処理を構成するイベントの実
行時に異常が発生した場合に、前記イベントに対応して
予め設定されている安全対策を行う処理を実行すること
を特徴とする半導体製造における異常対策処理方法。
2. An abnormality in semiconductor manufacturing, characterized in that, when an abnormality occurs at the time of executing an event constituting the semiconductor manufacturing process, a process for carrying out a safety measure set in advance corresponding to the event is executed. Countermeasure processing method.
JP29112995A 1995-11-09 1995-11-09 Abnormality countermeasure processing method in semiconductor manufacturing Pending JPH09134857A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29112995A JPH09134857A (en) 1995-11-09 1995-11-09 Abnormality countermeasure processing method in semiconductor manufacturing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29112995A JPH09134857A (en) 1995-11-09 1995-11-09 Abnormality countermeasure processing method in semiconductor manufacturing

Publications (1)

Publication Number Publication Date
JPH09134857A true JPH09134857A (en) 1997-05-20

Family

ID=17764835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29112995A Pending JPH09134857A (en) 1995-11-09 1995-11-09 Abnormality countermeasure processing method in semiconductor manufacturing

Country Status (1)

Country Link
JP (1) JPH09134857A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077288A (en) * 1998-09-01 2000-03-14 Kokusai Electric Co Ltd Semiconductor manufacturing method and semiconductor manufacturing apparatus
JP2000208385A (en) * 1999-01-18 2000-07-28 Kokusai Electric Co Ltd Semiconductor processing method
JP2007234809A (en) * 2006-02-28 2007-09-13 Tokyo Electron Ltd Substrate processing device, substrate processing condition changing method, and storage medium
JPWO2005115898A1 (en) * 2004-05-25 2008-03-27 三菱電機株式会社 Elevator control device
US20090018692A1 (en) * 2006-01-27 2009-01-15 Hitachi Kokusai Electric Inc. Substrate Processing Apparatus
JP2009200516A (en) * 2009-04-27 2009-09-03 Hitachi Kokusai Electric Inc Semiconductor manufacturing device
JP2010171288A (en) * 2009-01-26 2010-08-05 Tokyo Electron Ltd Plasma processing apparatus
JP2012212903A (en) * 2012-06-11 2012-11-01 Hitachi Kokusai Electric Inc Semiconductor manufacturing device and semiconductor manufacturing method
JP2023108028A (en) * 2019-07-08 2023-08-03 東京エレクトロン株式会社 Substrate processing system and substrate processing method

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077288A (en) * 1998-09-01 2000-03-14 Kokusai Electric Co Ltd Semiconductor manufacturing method and semiconductor manufacturing apparatus
JP2000208385A (en) * 1999-01-18 2000-07-28 Kokusai Electric Co Ltd Semiconductor processing method
JPWO2005115898A1 (en) * 2004-05-25 2008-03-27 三菱電機株式会社 Elevator control device
JP4745227B2 (en) * 2004-05-25 2011-08-10 三菱電機株式会社 Elevator control device
US20090018692A1 (en) * 2006-01-27 2009-01-15 Hitachi Kokusai Electric Inc. Substrate Processing Apparatus
US8600539B2 (en) * 2006-01-27 2013-12-03 Hitachi Kokusai Electric Inc. Substrate processing apparatus
JP2007234809A (en) * 2006-02-28 2007-09-13 Tokyo Electron Ltd Substrate processing device, substrate processing condition changing method, and storage medium
JP2010171288A (en) * 2009-01-26 2010-08-05 Tokyo Electron Ltd Plasma processing apparatus
JP2009200516A (en) * 2009-04-27 2009-09-03 Hitachi Kokusai Electric Inc Semiconductor manufacturing device
JP2012212903A (en) * 2012-06-11 2012-11-01 Hitachi Kokusai Electric Inc Semiconductor manufacturing device and semiconductor manufacturing method
JP2023108028A (en) * 2019-07-08 2023-08-03 東京エレクトロン株式会社 Substrate processing system and substrate processing method

Similar Documents

Publication Publication Date Title
JPH09134857A (en) Abnormality countermeasure processing method in semiconductor manufacturing
GB2118328A (en) Method of controlling operation of two tool rests of a quadriaxial numerical control lathe
JPH05388A (en) Laser beam machine
US11194314B2 (en) Numerical control device
JPS6175435A (en) Association system between syntax checker and text editor
WO1991000557A1 (en) Nc data execution method
JP2000208385A (en) Semiconductor processing method
JPH076040A (en) Simultaneous processing of interactive programs
JP2764941B2 (en) Setting the cutter path
JPS6125211A (en) Parallel processing numerical controller
JPH09129527A (en) Error processing method for semiconductor manufacturing equipment
JPH05158510A (en) Process control equipment
JP2773672B2 (en) Input check method
JPH0449422A (en) Formation of sequence program
JPH11114728A (en) Electric discharge machine
JPH0455908A (en) Production of numerically controlling data
JPS63278742A (en) Tool length correction method for nc machine tool
JPH0460814A (en) Operation support device
JPH0722302A (en) Method for controlling processing command of controller in semiconductor processing apparatus
JPH03242736A (en) Abnormality processing system
JPS62296241A (en) Job control system
JPH0228711A (en) Device for correcting error or automatic input operation
JPS634337A (en) Protection system for program call
JPH11202923A (en) Production system
JPS63138407A (en) Numerical controller