[go: up one dir, main page]

JPH09133927A - Active matrix substrate, manufacturing method thereof, and liquid crystal display device - Google Patents

Active matrix substrate, manufacturing method thereof, and liquid crystal display device

Info

Publication number
JPH09133927A
JPH09133927A JP29124295A JP29124295A JPH09133927A JP H09133927 A JPH09133927 A JP H09133927A JP 29124295 A JP29124295 A JP 29124295A JP 29124295 A JP29124295 A JP 29124295A JP H09133927 A JPH09133927 A JP H09133927A
Authority
JP
Japan
Prior art keywords
insulating layer
active matrix
matrix substrate
gate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29124295A
Other languages
Japanese (ja)
Inventor
Masatoshi Wakagi
政利 若木
Kenichi Kizawa
賢一 鬼沢
Takeshi Watanabe
猛志 渡辺
Masahiko Ando
正彦 安藤
Tetsuo Minemura
哲郎 峯村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP29124295A priority Critical patent/JPH09133927A/en
Publication of JPH09133927A publication Critical patent/JPH09133927A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 液晶表示装置の高輝度化および低消費電力化
のために、開口率の高いアクティブマトリックス基板を
提供する。 【解決手段】 ゲ−ト電極を透明導電膜で形成し、画素
電極と前段のゲ−ト電極の間にゲ−ト絶縁層および他の
絶縁層を積層することにより付加容量を形成する。 【効果】 付加容量部分を開口部として利用できるた
め、液晶表示装置の輝度を向上できる。また、液晶表示
装置の消費電力を低減できる。ゲ−ト電極幅が大きいた
め製造工程の簡略化にも寄与でき、製造コストの低減に
つながる。
(57) Abstract: An active matrix substrate having a high aperture ratio is provided in order to achieve high brightness and low power consumption of a liquid crystal display device. A gate electrode is formed of a transparent conductive film, and a gate insulating layer and another insulating layer are stacked between a pixel electrode and a gate electrode in the preceding stage to form an additional capacitance. [Effect] Since the additional capacitance portion can be used as the opening, the brightness of the liquid crystal display device can be improved. In addition, the power consumption of the liquid crystal display device can be reduced. Since the gate electrode width is large, it can contribute to simplification of the manufacturing process, leading to a reduction in manufacturing cost.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は液晶表示装置等を構
成するアクティブマトリックス基板及びその製造方法並
びに液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix substrate which constitutes a liquid crystal display device and the like, a manufacturing method thereof, and a liquid crystal display device.

【0002】[0002]

【従来の技術】従来のアクティブマトリックス液晶ディ
スプレイの基板では、金属からなるゲ−ト電極とドレイ
ン電極が形成され、その交点近傍に薄膜トランジスタが
形成されている。薄膜トランジスタのソ−ス電極に画素
の透明電極が接続される。ゲ−ト電極とソ−ス電極間に
形成される寄生容量の影響を緩和するため、画素の透明
電極は前段のゲ−ト電極と絶縁膜を介して重なねること
により付加容量を形成する。画素の透明電極以外の部分
では液晶が駆動されないため、黒表示時でも透明電極と
ゲ−トおよびドレイン電極の隙間から光が洩れる。この
部分の光洩れを抑えるため、液晶ディスプレイを作製す
る際、アクティブマトリックス基板に対向する基板上に
金属等でブラックマトリックスを形成する。この場合、
透明電極の間隔に対向基板の位置合わせ精度を加えた幅
のブラックマトリックスが必要である。
2. Description of the Related Art In a conventional active matrix liquid crystal display substrate, a gate electrode and a drain electrode made of metal are formed, and a thin film transistor is formed in the vicinity of the intersection thereof. The transparent electrode of the pixel is connected to the source electrode of the thin film transistor. To alleviate the effect of parasitic capacitance formed between the gate electrode and the source electrode, the transparent electrode of the pixel is overlapped with the gate electrode of the previous stage through the insulating film to form an additional capacitance. . Since the liquid crystal is not driven in the portion other than the transparent electrode of the pixel, light leaks from the gap between the transparent electrode and the gate and drain electrodes even during black display. In order to suppress light leakage in this portion, when manufacturing a liquid crystal display, a black matrix is formed of a metal or the like on a substrate facing the active matrix substrate. in this case,
It is necessary to have a black matrix with a width that includes the distance between the transparent electrodes and the alignment accuracy of the counter substrate.

【0003】ブラックマトリックスをアクティブマトリ
ックス基板側に形成することにより、対向基板のブラッ
クマトリックス位置合わせ精度に負担をかけることな
く、光洩れを抑制する方法がある。SID(Sympo
sium for Infor−mation Dis
play)95 DIGEST (1995)p.15
には、前段のゲ−ト電極を画素電極周辺にリング状に形
成することにより、ブラックマトリックスを形成すると
同時に、付加容量の機能を持たせている。また、ゲ−ト
電極、ドレイン電極を透明導電膜で形成した例が特開昭
61−48886に掲載されている。この場合、ドレイ
ン電極が透明部になるため、開口率の向上を図ることが
できる。
There is a method of suppressing light leakage by forming a black matrix on the active matrix substrate side without imposing a burden on the black matrix alignment accuracy of the counter substrate. SID (Sympo
sium for information-dis
play) 95 DIGEST (1995) p. Fifteen
The gate electrode of the preceding stage is formed in a ring shape around the pixel electrode to form a black matrix and at the same time have a function of additional capacitance. An example in which the gate electrode and the drain electrode are formed of a transparent conductive film is disclosed in JP-A-61-48886. In this case, since the drain electrode becomes the transparent portion, the aperture ratio can be improved.

【0004】[0004]

【発明が解決しようとする課題】しかし、ゲート及びド
レイン配線を金属膜で形成する従来構造のアクティブマ
トリックス基板においては、それらの配線が光を遮るた
め、画素の透明電極上で光が透過する部分の面積、すな
わち開口率を大きくすることが困難である。したがっ
て、ディスプレイの表示の輝度が低下する。あるいは高
い輝度を得ようとする場合、バックライトの消費電力が
大きくなり、特に携帯用のバッテリ−駆動のコンピュ−
タ等の表示装置に使用する場合、長時間の使用ができな
くなるという問題があった。また、ゲ−ト電極を透明導
電膜で構成する場合、透明導電膜の抵抗率が高いため、
配線幅について考慮する必要がある。さらに、画素電極
との交叉面積が大きくなるため、適正な値を有する付加
容量の形成が困難であるという問題があった。本発明の
目的は、これらの問題を解消してなるアクティブマトリ
ックス基板及びその製造方法並びに液晶表示装置を提供
するものである。
However, in an active matrix substrate having a conventional structure in which the gate and drain wirings are formed of a metal film, since these wirings block light, light is transmitted through the transparent electrode of the pixel. It is difficult to increase the area, that is, the aperture ratio. Therefore, the display brightness of the display is reduced. Alternatively, when trying to obtain high brightness, the power consumption of the backlight becomes large, especially for portable battery-powered computer.
When used for a display device such as a computer, there is a problem that it cannot be used for a long time. Further, when the gate electrode is made of a transparent conductive film, the transparent conductive film has a high resistivity,
It is necessary to consider the wiring width. Further, since the area of intersection with the pixel electrode becomes large, there is a problem that it is difficult to form an additional capacitor having an appropriate value. An object of the present invention is to provide an active matrix substrate, a method of manufacturing the same, and a liquid crystal display device which solve these problems.

【0005】[0005]

【課題を解決するための手段】そこで、本発明では、第
1図に示すように、ゲ−ト配線に透明導電膜を用い、前
段のゲ−ト配線上に2層以上の絶縁膜を介して画素の透
明電極を積層することにより付加容量を形成し、開口率
の向上を図った。透明導電膜は光を透過するから、付加
容量の部分も開口部として利用でき、開口率を向上する
ことが可能になる。また、2層の絶縁膜を介することに
より、付加容量の部分の面積を大きくとっても、容量値
を適正な値に抑えることが可能になる。透明導電膜とし
ては、酸化錫を添加した酸化インジウム(ITO)等が
用いられる。透明導電膜は金属膜に比べて1桁程度抵抗
率が大きく、150μΩcm程度の値を有する。このた
め、透明導電膜の配線幅は金属膜の配線幅に比べて1桁
程度大きくする必要がある。
Therefore, in the present invention, as shown in FIG. 1, a transparent conductive film is used for the gate wiring, and two or more layers of insulating films are provided on the gate wiring at the preceding stage. By laminating the transparent electrodes of the pixels to form an additional capacitance, the aperture ratio was improved. Since the transparent conductive film transmits light, the portion of the additional capacitance can also be used as the opening, and the aperture ratio can be improved. Further, by interposing the two-layer insulating film, the capacitance value can be suppressed to an appropriate value even if the area of the additional capacitance portion is large. As the transparent conductive film, indium oxide (ITO) added with tin oxide or the like is used. The transparent conductive film has a resistivity higher than that of a metal film by about one digit and has a value of about 150 μΩcm. Therefore, it is necessary to make the wiring width of the transparent conductive film larger by about one digit than the wiring width of the metal film.

【0006】携帯用として有用なA4サイズに相当する
9〜10インチの表示部を有するディスプレイ用のゲ−
ト線の線抵抗率は1.5kΩ/cm以下であることが必
要である。透過率を考慮すると、ITO膜の厚さは30
0nm以下であることが必要である。したがって、配線
幅は30μm以上であることが必要である。また、ゲ−
ト配線の幅が30μm以上と大きいため、このパタ−ン
を印刷法を用いて形成することも可能である。通常の薄
膜トランジスタ構造の寄生容量に対する付加容量の値は
0.05〜0.5pF、さらに好ましくは0.1〜0.3p
Fである。付加容量の面積をS(μm2)、絶縁膜の厚
さをd(μm)、比誘電率をεとすると、εS/dは
0.0056〜0.056μm、さらに好ましくは0.0
11〜0.034μmであることが望ましい。本発明で
使用したSiO2膜やSiN膜の比誘電率は5−7であ
る。これらの膜を使用した場合、S/dは、800〜1
1000μm、さらに好ましくは1600〜6600μ
mとなる。付加容量の幅80μm、ゲ−ト線幅(W)を
50μmとした場合、絶縁層の膜厚は0.36〜5μ
m、さらに好ましくは0.6〜2.5μmとなる。
A gate for a display having a display unit of 9 to 10 inches corresponding to A4 size which is useful for portable use.
It is necessary that the wire resistivity of the wire is 1.5 kΩ / cm or less. Considering the transmittance, the thickness of the ITO film is 30
It is necessary that the thickness be 0 nm or less. Therefore, the wiring width needs to be 30 μm or more. Also,
Since the width of the wiring is as large as 30 μm or more, it is possible to form this pattern using a printing method. The value of the additional capacitance with respect to the parasitic capacitance of a normal thin film transistor structure is 0.05 to 0.5 pF, more preferably 0.1 to 0.3 pF.
F. When the area of the additional capacitance is S (μm 2 ), the thickness of the insulating film is d (μm), and the relative permittivity is ε, εS / d is 0.0056 to 0.056 μm, and more preferably 0.0.
It is desirable that the thickness is 11 to 0.034 μm. The relative permittivity of the SiO 2 film and the SiN film used in the present invention is 5-7. When these films are used, S / d is 800 to 1
1000 μm, more preferably 1600 to 6600 μ
m. When the width of the additional capacitance is 80 μm and the gate line width (W) is 50 μm, the thickness of the insulating layer is 0.36 to 5 μm.
m, more preferably 0.6 to 2.5 μm.

【0007】本発明ではこの絶縁膜を第1の絶縁層とゲ
−ト絶縁層またはゲ−ト絶縁層と保護性絶縁層の2層構
造、またはゲ−ト絶縁層、保護性絶縁層および第1の絶
縁層の3層構造とした。特に膜厚が大きい第1の絶縁層
を形成する場合、スパッタリング法でSiO2 膜を形成
した。SiO2 膜の形成法としては、この他に、SOG
(Spin on Glass)法等が挙げられる。薄
膜トランジスタ部のゲ−ト絶縁膜の厚さは0.2〜0.5
μmである事が望ましい。このため、特に厚い第1の絶
縁層を用いる場合、薄膜トランジスタ付近の第1の絶縁
層を除去した。
In the present invention, this insulating film has a two-layer structure of a first insulating layer and a gate insulating layer or a gate insulating layer and a protective insulating layer, or a gate insulating layer, a protective insulating layer and a first insulating layer. The insulating layer 1 has a three-layer structure. When forming the first insulating layer having a particularly large film thickness, a SiO 2 film was formed by a sputtering method. The method for forming the SiO 2 film, In addition, SOG
(Spin on Glass) method and the like. The thickness of the gate insulating film in the thin film transistor section is 0.2 to 0.5.
It is desirable that it is μm. Therefore, when a particularly thick first insulating layer is used, the first insulating layer near the thin film transistor is removed.

【0008】[0008]

【発明の実施の形態】本発明によれば、ゲ−ト配線が透
明であるため、次段の画素の透明電極と絶縁膜を介して
形成される付加容量部分も開口部として利用できるた
め、アクティブマトリックス基板の開口率を向上するこ
とが可能になる。このため、液晶表示素子に使用した場
合、輝度を高くして、消費電力を低減することができ
る。また、本発明のアクティブマトリックス基板を具備
した液晶表示装置を搭載したバッテリ−駆動コンピュ−
タの長時間の使用が可能になる。また、ゲ−ト配線の線
幅が数10μmと大きくなるため、印刷法による加工が
可能になり、製造工程を簡略化することができる。
According to the present invention, since the gate wiring is transparent, the additional capacitance portion formed through the transparent electrode and the insulating film of the pixel in the next stage can also be used as the opening. It is possible to improve the aperture ratio of the active matrix substrate. Therefore, when used in a liquid crystal display element, it is possible to increase the brightness and reduce the power consumption. Further, a battery-powered computer equipped with a liquid crystal display device including the active matrix substrate of the present invention.
Can be used for a long time. Further, since the line width of the gate wiring is as large as several tens of μm, the printing process can be performed, and the manufacturing process can be simplified.

【0009】以下、本発明を実施の形態を用いて説明す
る。図1に作製したアクティブマトリックス基板の平面
模式図、図2に断面模式図を示す。また、図3から図5
までに製造途中の平面模式図を示す。これらの図を用い
て実施の形態を説明する。
The present invention will be described below with reference to embodiments. FIG. 1 shows a schematic plan view of the produced active matrix substrate, and FIG. 2 shows a schematic sectional view. Moreover, FIG. 3 to FIG.
Up to now, a schematic plan view in the middle of manufacturing is shown. An embodiment will be described with reference to these drawings.

【0010】よく洗浄した絶縁基板1上にマグネトロン
スパッタリング法を用い基板温度300℃でITO膜を
形成した。膜厚は300nmとした。このITO膜上に
写真蝕刻工程で感光性樹脂パタ−ンを形成し、湿式エッ
チングにより50μm幅のゲ−ト電極2に加工した(図
3)。この際、エッチング液としてHBrを用い50〜6
0℃でエッチングした。ITO膜の端部のテーパ角は約
10°であった。このような角度とすることによりこの
上に積層する膜のカバレージを良好にできる。
An ITO film was formed on the well cleaned insulating substrate 1 by magnetron sputtering at a substrate temperature of 300.degree. The film thickness was 300 nm. A photosensitive resin pattern was formed on the ITO film by a photo-etching process, and processed into a gate electrode 2 having a width of 50 μm by wet etching (FIG. 3). At this time, HBr is used as an etching solution for 50 to 6
Etched at 0 ° C. The taper angle at the end of the ITO film was about 10 °. With such an angle, the coverage of the film laminated thereon can be improved.

【0011】ついで、このように作製した基板をRFプ
ラズマCVD装置に設置し、SiH4、NH3、およびN2
の混合ガスを原料ガスとして用い、基板温度を300℃
とし、ゲート絶縁層3のSiN膜を300nmの膜厚に
形成した。ついで、基板温度は250℃とし、モノシラ
ンSiH4を原料ガスに用いて、その上に半導体層4とし
て膜厚200nmのa−Si:H膜を形成した。さら
に、基板温度を230℃とし、SiH4、PH3および水
素の混合ガスを原料として用いてn型a−Si膜5を形
成した。形成した半導体層とn型a−Si膜をフォトリ
ソグラフィ法及びエッチングによりで島状に加工し た
(図4)。
Then, the thus-prepared substrate is placed in an RF plasma CVD apparatus, and SiH 4 , NH 3 , and N 2 are placed.
Substrate gas temperature of 300 ℃
Then, the SiN film of the gate insulating layer 3 was formed to a film thickness of 300 nm. Then, the substrate temperature was set to 250 ° C., and monosilane SiH 4 was used as a source gas, and an a-Si: H film having a film thickness of 200 nm was formed thereon as a semiconductor layer 4. Further, the substrate temperature was set to 230 ° C., and the n-type a-Si film 5 was formed using a mixed gas of SiH 4 , PH 3 and hydrogen as a raw material. The formed semiconductor layer and the n-type a-Si film were processed into islands by photolithography and etching (Fig. 4).

【0012】ついで、Crをマグネトロンスパッタリン
グ法で、基板温度を150℃とし、200nmの膜厚に
作製した。マスク工程で感光性樹脂パタ−ンを形成した
後、エッチングによりソ−ス電極6、ドレイン電極7に
加工した。さらに、薄膜トランジスタのチャネル部のn
型a−Si膜を乾式エッチングにより除去した(図5)。
この上に保護性絶縁層8(SiN)をRFプラズマCV
D法によって500nmの厚さに形成後、写真蝕刻工程
でソ−ス電極6上にスル−ホ−ルを形成した。また、ゲ
−ト電極端子部およびドレイン電極端子部の保護性絶縁
膜を除去した。その上にマグネトロンスパッタリング法
によりITO膜を形成し、フォトリソグラフィ法及びエ
ッチングにより画素電極9とゲ−ト電極端子部のITO
被覆膜10、ドレイン電極端子部のITO被覆膜11を
形成した(図1)。図2の右半分、すなわち図1の上段
(前段)のゲート電極14と画素電極9が重なる部分1
2が付加容量部分として作用する。
Then, Cr was formed by magnetron sputtering at a substrate temperature of 150 ° C. to a film thickness of 200 nm. After the photosensitive resin pattern was formed in the mask process, the source electrode 6 and the drain electrode 7 were processed by etching. In addition, n of the channel portion of the thin film transistor
The mold a-Si film was removed by dry etching (FIG. 5).
A protective insulating layer 8 (SiN) is formed on top of this by RF plasma CV.
After being formed to a thickness of 500 nm by the D method, a through hole was formed on the source electrode 6 by a photo-etching process. Further, the protective insulating films on the gate electrode terminal portion and the drain electrode terminal portion were removed. An ITO film is formed thereon by a magnetron sputtering method, and ITO of the pixel electrode 9 and the gate electrode terminal portion is formed by a photolithography method and etching.
A coating film 10 and an ITO coating film 11 on the drain electrode terminal portion were formed (FIG. 1). The right half of FIG. 2, that is, the portion 1 where the upper (previous) gate electrode 14 and the pixel electrode 9 in FIG.
2 acts as an additional capacity portion.

【0013】本発明のアクティブマトリックス基板にお
いては、付加容量部分12のゲ−ト電極が透明導電膜で
形成されているから、付加容量部分12も開口部として
利用でき、画素の開口率を大きくできる。本発明のアク
ティブマトリックス基板を使用し、液晶表示装置を作製
した結果、輝度の高い表示が得られた。ここで作成した
液晶表示装置は、アクティブマトリックス基板に対校す
る対向電極を設け、この対向電極とアクティブマトリッ
クス基板との間に液晶部を設け、アクティブマトリック
ス基板の反対側に光源を設けるようにしたものである。
In the active matrix substrate of the present invention, since the gate electrode of the additional capacitance portion 12 is formed of the transparent conductive film, the additional capacitance portion 12 can also be used as the opening portion and the aperture ratio of the pixel can be increased. . As a result of producing a liquid crystal display device using the active matrix substrate of the present invention, a display with high brightness was obtained. The liquid crystal display device created here has a counter electrode facing the active matrix substrate, a liquid crystal part provided between the counter electrode and the active matrix substrate, and a light source provided on the opposite side of the active matrix substrate. Is.

【0014】図6に作製したアクティブマトリックス基
板の平面模式図、図7に図6のB−B’断面模式図を示
す。これらの図を用いて第2の実施の形態を説明する。
よく洗浄した絶縁基板1上にマグネトロンスパッタリン
グ法を用い、基板温度300℃で、300nmの膜厚に
ITO膜を形成した。このITO膜上に印刷法で有機樹
脂パタ−ンを形成し、湿式エッチングにより50μm幅
のゲ−ト配線2に加工した。この際、エッチング液とし
てHBrを用い、50 〜 60 ℃でエッチングした。I
TO膜の端部のテーパ角は約10°であった。このよう
な角度とすることによりこの上に積層する膜のカバレー
ジを良好にできる。
FIG. 6 is a schematic plan view of the produced active matrix substrate, and FIG. 7 is a schematic sectional view taken along the line BB 'of FIG. The second embodiment will be described with reference to these drawings.
An ITO film having a film thickness of 300 nm was formed on the well-washed insulating substrate 1 by magnetron sputtering at a substrate temperature of 300 ° C. An organic resin pattern was formed on the ITO film by a printing method and processed into a gate wiring 2 having a width of 50 μm by wet etching. At this time, HBr was used as an etching solution, and etching was performed at 50 to 60 ° C. I
The taper angle at the end of the TO film was about 10 °. With such an angle, the coverage of the film laminated thereon can be improved.

【0015】つぎに、このように作製した基板をマグネ
トロンスパッタリング装置に設置し、第1の絶縁層13
としてSiO2膜を厚さ1μm堆積した。ついで、フォト
リソグラフィ法及びエッチングにより薄膜トランジスタ
部分のスル−ホ−ルを形成した。ついで、第1の実施の
形態と同様の方法で、基板温度を230℃として、プラ
ズマCVD法でゲート絶縁層3のSiN膜、半導体層4
のa−Si:H膜、n型a−Si膜5を形成した。形成し
た半導体層とn型a−Si膜をフォトリソグラフィ法及
びエッチングにより島状に加工した。
Next, the thus-prepared substrate is set in a magnetron sputtering apparatus, and the first insulating layer 13 is placed.
As a result, a SiO 2 film was deposited to a thickness of 1 μm. Then, a through hole for the thin film transistor portion was formed by photolithography and etching. Then, in the same manner as in the first embodiment, the substrate temperature is set to 230 ° C. and the SiN film of the gate insulating layer 3 and the semiconductor layer 4 are formed by the plasma CVD method.
A-Si: H film and n-type a-Si film 5 were formed. The formed semiconductor layer and the n-type a-Si film were processed into islands by photolithography and etching.

【0016】ついで、第1の実施の形態と同様の方法で
ソ−ス電極6、ドレイン電極7を形成し、さらにチャネ
ル部のn型a−Si膜を除去した。さらに、第1の実施
の形態と同様の方法で、画素電極9のITO膜およびド
レイン電極端子部のITO被覆膜11を形成した。つい
で、保護性絶縁膜8を第1の実施の形態と同様の方法で
形成後、フォトリソグラフィ法及びエッチングにより画
素電極上およびソ−ス電極端子部およびドレイン電極端
子部の保護性絶縁膜およびゲ−ト絶縁膜を除去した。
Then, the source electrode 6 and the drain electrode 7 were formed by the same method as in the first embodiment, and the n-type a-Si film in the channel portion was removed. Further, the ITO film of the pixel electrode 9 and the ITO coating film 11 of the drain electrode terminal portion were formed by the same method as in the first embodiment. Then, after forming the protective insulating film 8 by the same method as in the first embodiment, the protective insulating film and the gate electrode on the pixel electrode and the source electrode terminal portion and the drain electrode terminal portion are formed by photolithography and etching. -The insulating film was removed.

【0017】本発明のアクティブマトリックス基板にお
いては、付加容量部分12のゲ−ト電極が透明導電膜で
形成されているから、付加容量部分12も開口部として
利用でき、画素の開口率を大きくできる。本発明のアク
ティブマトリックス基板を使用し液晶表示装置を作製し
た結果、輝度の高い表示が得られた。また、ゲ−ト電極
の加工に印刷法による感光性樹脂転写を用いたため工程
を簡略化でき、製造コストの低減に寄与できる。
In the active matrix substrate of the present invention, since the gate electrode of the additional capacitance portion 12 is formed of the transparent conductive film, the additional capacitance portion 12 can also be used as the opening portion and the aperture ratio of the pixel can be increased. . As a result of producing a liquid crystal display device using the active matrix substrate of the present invention, a display with high brightness was obtained. Further, since the photosensitive resin transfer by the printing method is used for the processing of the gate electrode, the process can be simplified and the manufacturing cost can be reduced.

【0018】図8に作製したアクティブマトリックス基
板の平面模式図、図9に図8のC−C’断面模式図を示
す。これらの図を用いて第3の実施の形態を説明する。
第2の実施の形態と同様の方法で、よく洗浄した絶縁基
板1上に、ゲ−ト電極2、第1の絶縁層13、ゲ−ト絶
縁層3、半導体層4、n型a−Si膜5、ソ−ス電 極
6、ドレイン電極7を形成した。ついで、第1の実施の
形態と同様の方法で、保護性絶縁層8を形成加工し、さ
らにITO膜を形成したあと画素電極9およびゲ−ト配
線端子部のITO被覆膜10、ドレイン電極端子部のI
TO被覆膜11に加工した。この際、画素電極9はドレ
イン電極7に乗り上げる構造とした。
FIG. 8 is a schematic plan view of the produced active matrix substrate, and FIG. 9 is a schematic sectional view taken along the line CC ′ of FIG. The third embodiment will be described with reference to these drawings.
In the same manner as in the second embodiment, the gate electrode 2, the first insulating layer 13, the gate insulating layer 3, the semiconductor layer 4, the n-type a-Si are provided on the well-washed insulating substrate 1. A film 5, a source electrode 6 and a drain electrode 7 were formed. Then, in the same manner as in the first embodiment, the protective insulating layer 8 is formed and processed, and the ITO film is further formed, and then the pixel electrode 9, the ITO coating film 10 on the gate wiring terminal portion, and the drain electrode. Terminal part I
The TO coating film 11 was processed. At this time, the pixel electrode 9 has a structure of riding on the drain electrode 7.

【0019】本発明のアクティブマトリックス基板にお
いては、付加容量部分12のゲ−ト電極が透明導電膜で
形成されているから、付加容量部分12も開口部として
利用でき、画素の開口率を大きくできる。また、画素電
極がドレイン電極に乗り上げる構造となっているため、
対向基板の垂直方向のブラックマトリックスが不要とな
り更に開口率を上げることが可能になる。本発明のアク
ティブマトリックス基板を使用し液晶表示装置を作製し
た結果、輝度の高い表示が得られた。本発明のアクティ
ブマトリックス基板を使用し液晶表示装置を作製した結
果、輝度の高い表示が得られた。
In the active matrix substrate of the present invention, since the gate electrode of the additional capacitance portion 12 is formed of the transparent conductive film, the additional capacitance portion 12 can also be used as the opening portion and the aperture ratio of the pixel can be increased. . In addition, since the pixel electrode has a structure that rides on the drain electrode,
The vertical black matrix of the opposite substrate becomes unnecessary, and the aperture ratio can be further increased. As a result of producing a liquid crystal display device using the active matrix substrate of the present invention, a display with high brightness was obtained. As a result of producing a liquid crystal display device using the active matrix substrate of the present invention, a display with high brightness was obtained.

【0020】[0020]

【発明の効果】以上のように、本発明によれば、開口率
の大きいアクティブマトリックス基板を作製できる。し
たがって、このアクティブマトリックス基板を用いて輝
度の高い液晶表示装置を作製できる。また、携帯用コン
ピュ−タ等に使用する場合、消費電力の低減に寄与で
き、長時間の使用が可能になる。また、アクティブマト
リックス基板のゲ−ト電極加工に印刷法を適用すること
ができるため、製造工程を簡略化することが可能にな
り、コストの低減に寄与できる。
As described above, according to the present invention, an active matrix substrate having a large aperture ratio can be manufactured. Therefore, a liquid crystal display device with high brightness can be manufactured using this active matrix substrate. In addition, when used in a portable computer or the like, it can contribute to reduction in power consumption and can be used for a long time. Further, since the printing method can be applied to the processing of the gate electrode of the active matrix substrate, the manufacturing process can be simplified and the cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるアクティブマトリックス基板の平
面模式図である。
FIG. 1 is a schematic plan view of an active matrix substrate according to the present invention.

【図2】図1のA−A’断面模式図である。FIG. 2 is a schematic cross-sectional view taken along the line A-A ′ of FIG.

【図3】本発明のアクティブマトリックス基板の製造途
中の平面模式図である。
FIG. 3 is a schematic plan view of the active matrix substrate of the present invention during manufacturing.

【図4】本発明のアクティブマトリックス基板の製造途
中の平面模式図である。
FIG. 4 is a schematic plan view of the active matrix substrate of the present invention during manufacturing.

【図5】本発明のアクティブマトリックス基板の製造途
中の平面模式図である。
FIG. 5 is a schematic plan view of the active matrix substrate of the present invention during manufacturing.

【図6】本発明によるアクティブマトリックス基板の平
面模式図である。
FIG. 6 is a schematic plan view of an active matrix substrate according to the present invention.

【図7】図6のB−B’断面模式図である。FIG. 7 is a schematic sectional view taken along the line B-B ′ of FIG. 6.

【図8】本発明によるアクティブマトリックス基板の平
面模式図である。
FIG. 8 is a schematic plan view of an active matrix substrate according to the present invention.

【図9】図8のC−C’断面模式図である。9 is a schematic cross-sectional view taken along the line C-C ′ of FIG.

【符号の説明】[Explanation of symbols]

1 絶縁基板、 2 ゲ−ト電極、 3 ゲ−ト絶縁層、 4 半導体層、 5 n型a−Si膜、 6 ソ−ス電極、 7 ドレイン電極、 8 保護性絶縁膜、 9 画素電極、 10 ゲ−ト電極端子部のITO被覆膜、 11 ドレイン電極端子部のITO被覆膜、 12 付加容量部分、 13 第1の絶縁層、 14 前段のゲ−ト電極。 1 insulating substrate, 2 gate electrode, 3 gate insulating layer, 4 semiconductor layer, 5 n-type a-Si film, 6 source electrode, 7 drain electrode, 8 protective insulating film, 9 pixel electrode, 10 ITO coating film for gate electrode terminal portion, 11 ITO coating film for drain electrode terminal portion, 12 additional capacitance portion, 13 first insulating layer, 14 gate electrode in previous stage.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 安藤 正彦 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 峯村 哲郎 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Masahiko Ando 7-1, 1-1 Omika-cho, Hitachi-shi, Ibaraki Hitachi Ltd. Hitachi Research Laboratory (72) Inventor Tetsuro Minemura 7-chome, Omika-cho, Hitachi-shi, Ibaraki No. 1 Hitachi Ltd. Hitachi Research Laboratory

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板上に透明導電膜からなる複数の
ゲ−ト電極、ゲ−ト絶縁層、半導体層、ソ−ス電極、ド
レイン電極、画素透明電極を有するアクティブマトリッ
クス基板において、前記ゲ−ト電極と次のラインの画素
透明電極の間にゲ−ト絶縁層とゲ−ト絶縁層とは異なる
絶縁層を積層して付加容量を形成したことを特徴とする
アクティブマトリックス基板。
1. An active matrix substrate having a plurality of gate electrodes made of a transparent conductive film, a gate insulating layer, a semiconductor layer, a source electrode, a drain electrode, and a pixel transparent electrode on an insulating substrate. An active matrix substrate characterized in that an additional capacitance is formed by laminating a gate insulating layer and an insulating layer different from the gate insulating layer between the gate electrode and the pixel transparent electrode of the next line.
【請求項2】 前記ゲ−ト絶縁層とは異なる絶縁層が保
護性絶縁層であることを特徴とする請求項1に記載のア
クティブマトリックス基板。
2. The active matrix substrate according to claim 1, wherein an insulating layer different from the gate insulating layer is a protective insulating layer.
【請求項3】 前記ゲ−ト絶縁層とは異なる絶縁層がゲ
−ト絶縁層の下に形成された第1の絶縁層であることを
特徴とする請求項1に記載のアクティブマトリックス基
板。
3. The active matrix substrate according to claim 1, wherein an insulating layer different from the gate insulating layer is a first insulating layer formed under the gate insulating layer.
【請求項4】 前記ゲ−ト絶縁層とは異なる絶縁層がゲ
−ト絶縁層の下に形成された第1の絶縁層および保護性
絶縁層であることを特徴とする請求項1に記載のアクテ
ィブマトリックス基板。
4. The insulating layer different from the gate insulating layer is a first insulating layer and a protective insulating layer which are formed under the gate insulating layer. Active matrix substrate.
【請求項5】 前記ゲ−ト絶縁層とは異なる絶縁層がS
iO2であることを特徴とする請求項1に記載のアクティ
ブマトリックス基板。
5. An insulating layer different from the gate insulating layer is S.
The active matrix substrate according to claim 1, which is iO 2 .
【請求項6】 表示用の選択に使うアクティブマトリッ
クス基板であって、画面表示部対角寸法が9インチ以上
の場合に、ゲ−ト電極の幅が30μm以上であることを
特徴とする請求項1に記載のアクティブマトリックス基
板。
6. The active matrix substrate used for display selection, wherein the width of the gate electrode is 30 μm or more when the diagonal dimension of the screen display portion is 9 inches or more. 1. The active matrix substrate according to 1.
【請求項7】 絶縁基板上に透明導電膜を形成し、印刷
法で感光性樹脂パタ−ンを転写し、ゲ−ト電極に加工し
た後、第1の絶縁層を形成加工、ゲ−ト絶縁層、半導体
層、ソ−ス電極、ドレイン電極を形成加工することを特
徴とするアクティブマトリックス基板の製造方法。
7. A transparent conductive film is formed on an insulating substrate, a photosensitive resin pattern is transferred by a printing method and processed into a gate electrode, and then a first insulating layer is formed and processed. A method of manufacturing an active matrix substrate, which comprises forming and processing an insulating layer, a semiconductor layer, a source electrode, and a drain electrode.
【請求項8】 請求項1〜請求項5のいずれか1つに記
載のアクティブマトリックス基板と、対向電極と、基板
と対向電極との間に形成した液晶部と、より成る液晶表
示装置。
8. A liquid crystal display device, comprising: the active matrix substrate according to claim 1; a counter electrode; and a liquid crystal portion formed between the substrate and the counter electrode.
JP29124295A 1995-11-09 1995-11-09 Active matrix substrate, manufacturing method thereof, and liquid crystal display device Pending JPH09133927A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29124295A JPH09133927A (en) 1995-11-09 1995-11-09 Active matrix substrate, manufacturing method thereof, and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29124295A JPH09133927A (en) 1995-11-09 1995-11-09 Active matrix substrate, manufacturing method thereof, and liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH09133927A true JPH09133927A (en) 1997-05-20

Family

ID=17766325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29124295A Pending JPH09133927A (en) 1995-11-09 1995-11-09 Active matrix substrate, manufacturing method thereof, and liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH09133927A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016195039A1 (en) * 2015-06-05 2016-12-08 シャープ株式会社 Active matrix substrate and method for manufacturing same, display device using active matrix substrate
JP2018159948A (en) * 2005-12-26 2018-10-11 株式会社半導体エネルギー研究所 Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018159948A (en) * 2005-12-26 2018-10-11 株式会社半導体エネルギー研究所 Semiconductor device
WO2016195039A1 (en) * 2015-06-05 2016-12-08 シャープ株式会社 Active matrix substrate and method for manufacturing same, display device using active matrix substrate

Similar Documents

Publication Publication Date Title
US6028653A (en) Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor
KR0171102B1 (en) LCD Structure and Manufacturing Method
US6525788B1 (en) Liquid crystal display device
KR100804378B1 (en) Liquid Crystal Display and Manufacturing Method Thereof
US7626206B2 (en) Liquid crystal display device and fabricating method thereof
JP5688909B2 (en) TFT-LCD array substrate and manufacturing method thereof
US6947103B2 (en) Method of making a reflection type liquid crystal display device
JP3796070B2 (en) Liquid crystal display
KR100739849B1 (en) Liquid crystal display device and method of manufacturing the same
JP3941032B2 (en) Thin film transistor liquid crystal display element having vertical thin film transistor
US20020101548A1 (en) Structure of a liquid crystal display and the method of manufacturing the same
KR20110007964A (en) TFT-LCD substrate and its manufacturing method
US7335538B2 (en) Method for manufacturing bottom substrate of liquid crystal display device
US4990460A (en) Fabrication method for thin film field effect transistor array suitable for liquid crystal display
KR20020058631A (en) Liquid crystal display and manufacturing method of the same
US6448116B1 (en) Thin film transistor display and method of fabrication
KR20180013531A (en) Display device including in cell touch panel having dummy touch link line
JPH06208137A (en) Manufacture of thin film transistor matrix
JP3127619B2 (en) Active matrix substrate
JPH1096949A (en) Active matrix liquid crystal display device
US6452210B2 (en) Thin film transistor substrate and fabricating method thereof
KR100436011B1 (en) Liquid crystal displays using an organic insulator layer, and methods of fabricating the same
KR20070115370A (en) Display device with improved aperture ratio and manufacturing method thereof
JP4154880B2 (en) Electro-optical device and manufacturing method thereof
JPH09133927A (en) Active matrix substrate, manufacturing method thereof, and liquid crystal display device