JPH09129796A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH09129796A JPH09129796A JP28043495A JP28043495A JPH09129796A JP H09129796 A JPH09129796 A JP H09129796A JP 28043495 A JP28043495 A JP 28043495A JP 28043495 A JP28043495 A JP 28043495A JP H09129796 A JPH09129796 A JP H09129796A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- resin
- semiconductor chip
- semiconductor device
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、とくに金線などに
よるワイヤボンディングがされずリード端子が直接半導
体チップを上下から挟み込む、いわゆるワイボンレスタ
イプなどの半導体装置に関する。さらに詳しくは、いわ
ゆるワイボンレスタイプの半導体装置において半導体チ
ップを上下の両面から挟み込むために形成される場合な
どによく発生する、いずれかのリードのリードフレーム
面に対し該フレーム面と交差する方向に折り曲げられた
縦部によりモールド時の樹脂流れが遮られるのを防止
し、樹脂の未充填部分をなくして品質や信頼性を高くし
た半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a so-called wipe-onless type semiconductor device in which lead terminals directly sandwich a semiconductor chip from above and below without wire bonding with a gold wire or the like. More specifically, in a so-called Wybonless type semiconductor device, which often occurs when the semiconductor chip is formed by sandwiching the semiconductor chip from the upper and lower surfaces, a lead frame surface of one of the leads is formed in a direction intersecting the frame surface. The present invention relates to a semiconductor device in which a bent vertical portion prevents a resin flow from being interrupted at the time of molding and eliminates an unfilled portion of resin to improve quality and reliability.
【0002】[0002]
【従来の技術】ダイオードやトランジスタなどの電極端
子の少ない半導体装置においては、近年半導体チップの
電極端子とリードとの接続を金線などによるワイヤボン
ディングをしないで、電極端子にバンプ電極を形成しリ
ードの先端を直接にまたは幅のある仲介リードを介して
ハンダづけなどにより接続する方法が採用されている。2. Description of the Related Art Recently, in a semiconductor device having a small number of electrode terminals such as a diode and a transistor, a bump electrode is formed on the electrode terminal by forming a bump electrode without connecting the electrode terminal of the semiconductor chip to the lead by wire bonding. There is adopted a method of connecting the tips of the electrodes directly or by soldering through a wide intermediary lead.
【0003】このような半導体装置の一例の断面説明図
を図4に示す。図4において1はたとえばダイオードが
形成された半導体チップ、2は先端にダイパッド2aが
形成された一方のリード、3はその先端部3aがリード
フレームの面Aより高くフォーミング(折り曲げ)加工
が施され、リードフレームの面Aと直角方向に折り曲げ
られた縦部3bが存在する他のリードである。4は半導
体チップ1や各リードの先端部2a、3aを被覆して保
護するパッケージで、モールド金型内で樹脂を流し込む
ことにより形成される。FIG. 4 shows a cross sectional explanatory view of an example of such a semiconductor device. In FIG. 4, reference numeral 1 is a semiconductor chip having a diode formed therein, 2 is one lead having a die pad 2a formed at the tip thereof, and 3 is the tip portion 3a of which is higher than the surface A of the lead frame and is subjected to a forming process. , Another lead having a vertical portion 3b bent in a direction perpendicular to the surface A of the lead frame. Reference numeral 4 denotes a package that covers and protects the semiconductor chip 1 and the tip portions 2a, 3a of the leads, and is formed by pouring resin in a molding die.
【0004】半導体チップ1はリードフレームのダイパ
ッド2a上にハンダペースト(クリームハンダ)などか
らなる導電性接着剤によりダイボンディングされ、半導
体チップ1の上面の電極端子は該電極端子上に銀などに
より形成されたバンプ電極(図示せず)を介してリード
3の先端部3aと直接ハンダづけされることによりリー
ド3と接続されている。このリード3の先端部3aとの
ハンダづけはリード3の先端部3aをローラ機構などに
よりフレームの面Aより高く加工したのち、その部分を
半導体チップ1の上面に横ずらししてバンプ電極と先端
部3aとを接触させ、加熱炉内を通すことにより行われ
る。The semiconductor chip 1 is die-bonded onto the die pad 2a of the lead frame with a conductive adhesive such as solder paste (cream solder), and the electrode terminals on the upper surface of the semiconductor chip 1 are formed on the electrode terminals with silver or the like. It is connected to the lead 3 by being directly soldered to the tip portion 3a of the lead 3 via the formed bump electrode (not shown). To solder the lead 3 to the tip 3a, the tip 3a of the lead 3 is processed to be higher than the surface A of the frame by a roller mechanism or the like, and then that portion is laid horizontally on the upper surface of the semiconductor chip 1 so that the bump electrode and the tip are formed. It is carried out by bringing the part 3a into contact with it and passing it through a heating furnace.
【0005】パッケージ4の形成は、各電極端子とリー
ドの先端部とがハンダづけなどにより接続されたのち、
リードフレームの状態で各半導体チップごとにモールド
金型のキャビティ内に配設し、各キャビティに樹脂を流
し込んで固めることによりなされる。この際のキャビテ
ィ内への樹脂の注入は図4の矢印Bの部分からなされる
場合が多い。The package 4 is formed after each electrode terminal and the tip of the lead are connected by soldering or the like.
This is done by placing each semiconductor chip in the cavity of the molding die in the state of the lead frame, and pouring the resin into each cavity to harden it. In many cases, the resin is injected into the cavity at the portion indicated by arrow B in FIG.
【0006】[0006]
【発明が解決しようとする課題】半導体チップ1が、た
とえば2端子のダイオードの場合、パッケージの大きさ
は縦L×横W×高さHは5mm×3mm×2mm程度と
小さく、フォーミング加工されたリード3の幅は1.5
〜2mm程度である。したがって、キャビティの横の長
さ3mm程度に対し、リード3の幅が50〜66%程度
を占めることになる。そのため、矢印Bの方向からキャ
ビティ内に樹脂を注入すると、リード3の縦部3bのう
しろ側Dの部分への樹脂の注入が不充分となり、完全に
充填されないばあいが生じる。その結果、パッケージ4
とリード2との密着性がわるく、水分が侵入して信頼性
が低下するという問題がある。When the semiconductor chip 1 is, for example, a two-terminal diode, the size of the package is as small as length L × width W × height H of about 5 mm × 3 mm × 2 mm, and it is formed. The width of the lead 3 is 1.5
About 2 mm. Therefore, the width of the lead 3 occupies about 50 to 66% with respect to the lateral length of the cavity of about 3 mm. Therefore, when the resin is injected into the cavity from the direction of the arrow B, the resin is insufficiently injected into the portion on the back side D of the vertical portion 3b of the lead 3, and there is a case where the resin is not completely filled. As a result, package 4
There is a problem that the adhesion between the lead 2 and the lead 2 is poor, and moisture penetrates to lower the reliability.
【0007】本発明はこのような問題を解決し、半導体
チップを上下両面から挟み込むばあいなどのリードの縦
部(リードフレームの面に対し、直角方向の成分を有す
るように折り曲げられた部分)が存在する場合にも、樹
脂流れが遮られて樹脂の未充填部分が存在することのな
い信頼性の高いパッケージがえられる半導体装置を提供
することを目的とする。The present invention solves such a problem, and a vertical portion of a lead (a portion bent so as to have a component perpendicular to the surface of the lead frame) when the semiconductor chip is sandwiched from both upper and lower surfaces. It is an object of the present invention to provide a semiconductor device capable of obtaining a highly reliable package in which the resin flow is blocked and the unfilled portion of the resin does not exist even in the presence of the above.
【0008】[0008]
【課題を解決するための手段】本発明の半導体装置は、
半導体チップの上下両面の各電極部にリードフレームの
リードの先端部が直接にまたは幅を有する仲介リードを
介して接続され、その周囲がパッケージ用樹脂によりモ
ールドされてなる半導体装置であって、前記リードまた
は仲介リードが前記半導体チップの上面と交差する方向
に折り曲げられた部分である前記リードまたは仲介リー
ドの縦部に貫通孔が設けられている。According to the present invention, there is provided a semiconductor device comprising:
A semiconductor device in which a tip portion of a lead of a lead frame is directly or via an intermediary lead having a width connected to each of the electrode portions on the upper and lower surfaces of a semiconductor chip, and the periphery thereof is molded with a packaging resin. A through hole is provided in a vertical portion of the lead or the intermediate lead, which is a portion where the lead or the intermediate lead is bent in a direction intersecting with the upper surface of the semiconductor chip.
【0009】前記樹脂により形成されたパッケージから
導出される各リードが前記パッケージの底面と実質的に
平行な同一面になるように設けられている場合に、パッ
ケージ内でリードの縦部が生じ易いため、とくに効果が
大きい。When the leads formed from the package formed of the resin are provided on the same plane substantially parallel to the bottom surface of the package, vertical portions of the leads are likely to occur in the package. Therefore, the effect is particularly large.
【0010】ここにパッケージ4の底面と実質的に平行
な同一面とは、パッケージの両側から導出される左右の
リードがパッケージ底面からほぼ同じ高さにあり、半導
体装置をプリント基板などに実装するばあいに全然リー
ドのフォーミング加工をしないか、左右対称のフォーミ
ング加工をすれば、特別なフォーミング加工をしなくて
も実装できる程度の底面から同じ高さで導出されること
を意味する。Here, the same plane substantially parallel to the bottom surface of the package 4 means that the left and right leads led out from both sides of the package are at substantially the same height from the bottom surface of the package, and the semiconductor device is mounted on a printed circuit board or the like. In this case, if the leads are not formed at all, or if they are symmetrically formed, it means that they are derived at the same height from the bottom surface where they can be mounted without any special forming process.
【0011】[0011]
【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体装置について説明をする。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, a semiconductor device of the present invention will be described with reference to the drawings.
【0012】図1は本発明の半導体装置の一実施形態の
説明図、図2はその断面説明図で、樹脂の注入口を反対
側にした図、図3は他の構造の断面説明図である。図1
においては、本発明の特徴部分をわかり易くするため、
パッケージを除去し、一点鎖線で外形のみが示されてい
る。FIG. 1 is an explanatory view of an embodiment of a semiconductor device of the present invention, FIG. 2 is a sectional explanatory view thereof, a view in which a resin injection port is on the opposite side, and FIG. 3 is a sectional explanatory view of another structure. is there. FIG.
In order to make the characteristic part of the present invention easy to understand,
The package is removed and only the outline is shown by the dash-dotted line.
【0013】図1に示される例は、図4と同様に半導体
チップの上下両面にそれぞれ1個ずつの電極端子が形成
さた2端子ダイオードの例である。図1〜2において、
図4と同じ部分に同じ符号を付し、その説明を省略す
る。The example shown in FIG. 1 is an example of a two-terminal diode in which one electrode terminal is formed on each of the upper and lower surfaces of the semiconductor chip as in FIG. 1-2,
The same parts as those in FIG. 4 are designated by the same reference numerals, and the description thereof will be omitted.
【0014】本発明では半導体チップ1の上面の電極部
(電極端子)に接続するため、リード3の先端部3aを
上方にフォーミング加工することにより形成されたリー
ドフレームの面と直角方向(直角成分を有する方向、す
なわち半導体チップの上面と交差する方向)に折り曲げ
られた縦部3bに貫通孔5が設けられていることに特徴
がある。In the present invention, in order to connect to the electrode portion (electrode terminal) on the upper surface of the semiconductor chip 1, the tip portion 3a of the lead 3 is formed upward by a forming process so that it is perpendicular to the surface of the lead frame (right-angle component). Is characterized in that the through hole 5 is provided in the vertical portion 3b that is bent in the direction having the direction (that is, the direction intersecting the upper surface of the semiconductor chip).
【0015】その結果、半導体チップ1の各電極端子と
各リードとの接続後、半導体チップ1およびその周囲を
樹脂でモールドしてパッケージ4を形成する際に、モー
ルド用金型の各キャビティ内にリードフレームの各半導
体チップ1部分をセッティングして、図1の矢印B方向
または図2の矢印C方向(図1の場合と樹脂の注入口が
逆)から樹脂を注入してもリード3の縦部3bに設けら
れた貫通孔5を貫通して樹脂がキャビティ内に流れ込
む。そのため、モールド用金型の各キャビティの樹脂注
入口に対してリード3の縦部3bの裏側Dにも樹脂が流
れ込み、樹脂の未充填部が生じることがない。As a result, after connecting the respective electrode terminals of the semiconductor chip 1 and the leads to each other, when the semiconductor chip 1 and its periphery are molded with resin to form the package 4, the inside of each cavity of the molding die is molded. Even if the semiconductor chip 1 portion of the lead frame is set and the resin is injected from the direction of arrow B in FIG. 1 or the direction of arrow C in FIG. 2 (the resin injection port is opposite to that in FIG. 1), the lead 3 is vertically The resin flows into the cavity through the through hole 5 provided in the portion 3b. Therefore, the resin does not flow into the back side D of the vertical portion 3b of the lead 3 with respect to the resin injection port of each cavity of the molding die, and there is no unfilled portion of the resin.
【0016】とくに図2に示される構造のときに裏側D
への樹脂の流れ込みが不充分になりやすいが、本発明に
よればそのような流れ込み不良は防止される。そのた
め、樹脂注入口と反対側のリード2または3と樹脂との
境界部における、密着力も向上し、水分などの侵入を防
止することができ、半導体装置の信頼性を向上させるこ
とができる。Especially in the structure shown in FIG. 2, the back side D
Although the resin is apt to be insufficiently flowed into the resin, such a defective flow is prevented according to the present invention. Therefore, the adhesion at the boundary between the resin and the lead 2 or 3 on the side opposite to the resin injection port is improved, moisture can be prevented from entering, and the reliability of the semiconductor device can be improved.
【0017】従来、リードフレームのリードとパッケー
ジ用樹脂との剥離を防止するため、図4に示されるよう
に、リードフレームの面Aにあるリード2に貫通孔11
を設け、リード2の両面から貫通孔11を貫通した樹脂
により挟みつけてリード2を挟持することにより、ヒー
トサイクルによる熱膨張の差に起因する剥離を防止する
方法は採用されている。しかし、図1に示されるよう
に、樹脂の流れを改善するため、リードフレームの面と
直角方向に折り曲げられたリード3の縦部3bに貫通孔
5を設けるという発想はなされていない。Conventionally, in order to prevent the lead of the lead frame and the resin for packaging from being separated, as shown in FIG. 4, the lead 2 on the surface A of the lead frame has a through hole 11.
Is provided, and the lead 2 is sandwiched by the resin penetrating the through hole 11 from both sides of the lead 2 to sandwich the lead 2, thereby preventing peeling due to a difference in thermal expansion due to a heat cycle. However, as shown in FIG. 1, in order to improve the flow of the resin, the idea of providing the through hole 5 in the vertical portion 3b of the lead 3 which is bent in a direction perpendicular to the surface of the lead frame is not considered.
【0018】本発明のように、リードフレームの面と直
角方向に折り曲げられた部分であるリードの縦部3bに
貫通孔5が設けられていることにより、樹脂でモールド
する際にキャビティ内への樹脂の注入口の位置が制約さ
れることがなく、モールド金型の設計の自由度が向上す
るとともに、製造された半導体装置の品質や信頼性が大
幅に向上する。As in the present invention, since the through hole 5 is provided in the vertical portion 3b of the lead, which is a portion bent in the direction perpendicular to the surface of the lead frame, the through hole 5 is provided so that the resin is molded into the cavity. The position of the resin injection port is not restricted, the degree of freedom in designing the molding die is improved, and the quality and reliability of the manufactured semiconductor device are significantly improved.
【0019】図1または図2に示された例はパッケージ
4から外部に導出されたリード2、3がそれぞれパッケ
ージの底面側に折り曲げられるとともに、リードの先端
がパッケージ4の底面とほぼ同一面で折り曲げられ、プ
リント基板などに載置してハンダづけするだけで組立て
られる面実装の形状であったが、外部リードの形状はこ
の例に限定されるものではない。すなわち、プリント基
板などのスルーホールに挿入してハンダづけできるよう
に、下方に延びるように折り曲げられたり、下方に折り
曲げられたのち、さらに外側に折り曲げられた、いわゆ
るガルウィング型形状でも構わない。しかし、パッケー
ジから導出されるリード2、3がパッケージ4の底面と
実質的に平行な同一面から出るように形成されること
が、実装作業上好ましく、このような場合で、かつ、半
導体チップ1の上下両面からリードで挟みつける構造の
場合にリードのフォーミング加工によりリードフレーム
面と直角方向に折り曲げられた部分である縦部が存在す
るため、本発明の効果が現れ易い。In the example shown in FIG. 1 or 2, the leads 2 and 3 led out from the package 4 are bent toward the bottom surface of the package, and the tips of the leads are substantially flush with the bottom surface of the package 4. The shape of the surface mount is such that it is bent, and is mounted on a printed circuit board or the like and soldered, but the shape of the external lead is not limited to this example. That is, it may be a so-called gull wing shape in which it is bent downward so that it can be inserted into a through hole of a printed circuit board or the like and soldered, or it is bent downward and then further bent outward. However, it is preferable in terms of mounting work that the leads 2 and 3 led out of the package are formed so as to protrude from the same plane that is substantially parallel to the bottom surface of the package 4. In such a case, and in the semiconductor chip 1 In the case of a structure in which the leads are sandwiched from both the upper and lower sides, the effect of the present invention is likely to appear because there is a vertical portion that is a portion that is bent in a direction perpendicular to the lead frame surface by the forming process of the leads.
【0020】また、図1〜2に示される構造は、リード
2、3がパッケージ4のほぼ中央から導出されていた
が、面実装タイプにするには図3に示されるように、各
リード2、3がパッケージ4の底面から導出される構造
でもよい。この様な構造になっておれば、モールド後に
パッケージ4の外に導出されたリード2、3をフォーミ
ング加工することなく面実装をすることができるため、
効率的である。なお、図3に示される構造も図1〜2と
同じ部分には同じ符号を付してその説明を省略する。図
3において、ダイパッド2aがリードフレームの面Aよ
りもち上げられているが、これはダイパッド2aの下側
も樹脂で被覆されるようにするためのものである。な
お、1aは電極端子に設けられたバンプ電極、6は導電
性接着剤、7はバンプ電極1aとリード3の先端部3a
とを電気的に接続するハンダである。Further, in the structure shown in FIGS. 1 and 2, the leads 2 and 3 are led out from substantially the center of the package 4. However, as shown in FIG. The structure in which 3 is led out from the bottom surface of the package 4 may be used. With such a structure, the leads 2 and 3 led out of the package 4 after molding can be surface-mounted without forming.
It is efficient. In the structure shown in FIG. 3, the same parts as those in FIGS. In FIG. 3, the die pad 2a is lifted up from the surface A of the lead frame, but this is to cover the lower side of the die pad 2a with resin. In addition, 1a is a bump electrode provided on the electrode terminal, 6 is a conductive adhesive, and 7 is a bump electrode 1a and the tip 3a of the lead 3.
It is a solder that electrically connects with.
【0021】前記各例では、半導体チップ1として2端
子のダイオードを用いたが、半導体チップ1はこれに限
定されることはなく、1チップ内に2個以上のダイオー
ドが形成された多端子ダイオードの場合でも、またトラ
ンジスタやICの場合でも同様である。In each of the above-mentioned examples, a diode having two terminals was used as the semiconductor chip 1. However, the semiconductor chip 1 is not limited to this, and a multi-terminal diode having two or more diodes formed in one chip. The same applies to the case of, and the case of transistors and ICs.
【0022】さらに、貫通孔5は円形の例が示された
が、形状や大きさもこれに限定されるものではなく、リ
ードの幅、長さなどに応じて適宜自由に設定され得る。Further, although the through hole 5 is shown as a circular example, the shape and size are not limited to this, and may be set freely according to the width and length of the lead.
【0023】さらに、リードフレームのリード3の先端
部3aを直接加工して半導体チップのバンプ電極に接続
したが、折り曲げ加工をした幅を有する仲介リードをバ
ンプ電極とリード3とのあいだに介在させる場合でも、
仲介リードの縦部に同様の貫通孔を設けることができ
る。Further, the tip end 3a of the lead 3 of the lead frame was directly processed and connected to the bump electrode of the semiconductor chip, but an intervening lead having a bent width is interposed between the bump electrode and the lead 3. Even if
A similar through hole may be provided in the vertical portion of the intermediary lead.
【0024】[0024]
【発明の効果】以上説明したように、本発明によれば、
半導体チップの上下両面にリードの先端が接続され、そ
の周囲が樹脂によりモールドされる半導体装置におい
て、パッケージ内のリードのフォーミング加工によりリ
ードフレームの面と直角方向に折り曲げられた部分であ
る縦部に貫通孔が設けられているため、モールドの際に
樹脂がどの方向から注入されてもリードの縦部により樹
脂が遮られることがなく、樹脂の未充填という問題が発
生しない。As described above, according to the present invention,
In a semiconductor device in which the tips of the leads are connected to the upper and lower surfaces of the semiconductor chip, and the periphery of the leads is molded with resin, in the vertical part that is the part that is bent in the direction perpendicular to the surface of the lead frame by the forming process of the leads in the package. Since the through holes are provided, the resin is not blocked by the vertical portions of the leads regardless of the direction in which the resin is injected during molding, and the problem of resin unfilling does not occur.
【0025】その結果、モールド金型の設計の自由度が
向上するとともに、樹脂の充填不良がなくなり、歩留が
向上し、コストダウンに寄与する。さらに、樹脂の充填
が完全になされるため、樹脂とリードとの密着性が向上
し、水分の侵入などを防止することができ、品質や信頼
性が大幅に向上する。As a result, the degree of freedom in designing the molding die is improved, defective filling of resin is eliminated, yield is improved, and cost is reduced. Further, since the resin is completely filled, the adhesion between the resin and the lead is improved, it is possible to prevent water from entering, and the quality and reliability are greatly improved.
【図1】本発明の半導体装置の一実施形態の説明図であ
る。FIG. 1 is an explanatory diagram of an embodiment of a semiconductor device of the present invention.
【図2】図1と同じ構造で樹脂の注入口が異なる半導体
装置の断面説明図である。FIG. 2 is a cross-sectional explanatory view of a semiconductor device having the same structure as FIG. 1 but different resin injection ports.
【図3】本発明の半導体装置の他の構造の断面説明図で
ある。FIG. 3 is a cross-sectional explanatory view of another structure of the semiconductor device of the present invention.
【図4】従来の半導体装置の一例の説明図である。FIG. 4 is an explanatory diagram of an example of a conventional semiconductor device.
1 半導体チップ 2、3 リード 3a 先端部 3b 縦部 4 パッケージ 5 貫通孔 1 Semiconductor Chip 2, 3 Leads 3a Tip 3b Vertical 4 Package 5 Through Hole
Claims (2)
ードフレームのリードの先端部が直接にまたは幅を有す
る仲介リードを介して接続され、その周囲がパッケージ
用樹脂によりモールドされてなる半導体装置であって、
前記リードまたは仲介リードが前記半導体チップの上面
と交差する方向に折り曲げられた部分である前記リード
または仲介リードの縦部に貫通孔が設けられてなる半導
体装置。1. A semiconductor device in which tip portions of leads of a lead frame are directly or via intermediate leads having a width connected to respective electrode portions on the upper and lower surfaces of a semiconductor chip, and the periphery thereof is molded with a packaging resin. And
A semiconductor device in which a through hole is provided in a vertical portion of the lead or the intermediary lead, which is a portion where the lead or the intermediary lead is bent in a direction intersecting with an upper surface of the semiconductor chip.
ら導出される各リードが前記パッケージの底面と実質的
に平行な同一面になるように設けられてなる請求項1記
載の半導体装置。2. The semiconductor device according to claim 1, wherein each lead led out from the package formed of the resin is provided so as to be flush with the bottom surface of the package.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28043495A JPH09129796A (en) | 1995-10-27 | 1995-10-27 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28043495A JPH09129796A (en) | 1995-10-27 | 1995-10-27 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09129796A true JPH09129796A (en) | 1997-05-16 |
Family
ID=17625008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28043495A Pending JPH09129796A (en) | 1995-10-27 | 1995-10-27 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09129796A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001237358A (en) * | 2000-02-21 | 2001-08-31 | Rohm Co Ltd | Structure of packaged two-terminal semicnoductor device |
JP2014192292A (en) * | 2013-03-27 | 2014-10-06 | Rohm Co Ltd | Semiconductor device and semiconductor device manufacturing method |
JP2017200315A (en) * | 2016-04-27 | 2017-11-02 | カルソニックカンセイ株式会社 | Semiconductor device |
JP2018019110A (en) * | 2017-11-02 | 2018-02-01 | ローム株式会社 | Semiconductor device |
JP2018186184A (en) * | 2017-04-26 | 2018-11-22 | カルソニックカンセイ株式会社 | Power module |
-
1995
- 1995-10-27 JP JP28043495A patent/JPH09129796A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001237358A (en) * | 2000-02-21 | 2001-08-31 | Rohm Co Ltd | Structure of packaged two-terminal semicnoductor device |
JP2014192292A (en) * | 2013-03-27 | 2014-10-06 | Rohm Co Ltd | Semiconductor device and semiconductor device manufacturing method |
JP2017200315A (en) * | 2016-04-27 | 2017-11-02 | カルソニックカンセイ株式会社 | Semiconductor device |
WO2017188368A1 (en) * | 2016-04-27 | 2017-11-02 | カルソニックカンセイ株式会社 | Semiconductor device and power module |
US11348855B2 (en) | 2016-04-27 | 2022-05-31 | Calsonic Kansei Corporation | Semiconductor component and power module |
JP2018186184A (en) * | 2017-04-26 | 2018-11-22 | カルソニックカンセイ株式会社 | Power module |
JP2018019110A (en) * | 2017-11-02 | 2018-02-01 | ローム株式会社 | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940007757Y1 (en) | Semiconductor package | |
KR100214561B1 (en) | Rip Lead Package | |
KR100192028B1 (en) | Plastic package type semiconductor device | |
JP2001313363A (en) | Resin-encapsulated semiconductor device | |
JP2000188366A (en) | Semiconductor device | |
JP3839178B2 (en) | Semiconductor device | |
JP2915282B2 (en) | Plastic molded integrated circuit package | |
JPH09129796A (en) | Semiconductor device | |
JPH03108745A (en) | semiconductor equipment | |
JPH0563109A (en) | Mold type ic package | |
JP2000349222A (en) | Lead frame and semiconductor package | |
JPH11260850A (en) | Semiconductor device and its manufacture | |
KR910000018B1 (en) | Semiconductor device using the lead-frame and method of manufacture there of | |
JPH0547836A (en) | Semiconductor device mounting structure | |
KR970002136B1 (en) | Semiconductor package | |
JPH04269841A (en) | Semiconductor device | |
JPH0222886A (en) | Hybrid integrated circuit | |
JPH08279593A (en) | Semiconductor device for high-density mounting | |
JP2002164496A (en) | Semiconductor device and manufacturing method thereof | |
JP3434633B2 (en) | Resin-sealed semiconductor device | |
JPH0212863A (en) | Resin-sealed semiconductor device | |
KR200169976Y1 (en) | Semiconductor package | |
JPH0214558A (en) | Semiconductor integrated circuit device | |
JPH11340373A (en) | Thin small-sized plastic molded package | |
KR100195507B1 (en) | Slim type semiconductor chip package device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040106 |