[go: up one dir, main page]

JPH09107203A - Switching element and semiconductor device - Google Patents

Switching element and semiconductor device

Info

Publication number
JPH09107203A
JPH09107203A JP7261357A JP26135795A JPH09107203A JP H09107203 A JPH09107203 A JP H09107203A JP 7261357 A JP7261357 A JP 7261357A JP 26135795 A JP26135795 A JP 26135795A JP H09107203 A JPH09107203 A JP H09107203A
Authority
JP
Japan
Prior art keywords
terminal
switching element
transmission
inductor
transmission path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7261357A
Other languages
Japanese (ja)
Other versions
JP3630797B2 (en
Inventor
Naonori Uda
尚典 宇田
Toshikazu Hirai
利和 平井
Keiichi Honda
圭一 本多
Tetsuo Sawai
徹郎 澤井
Yasoo Harada
八十雄 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP26135795A priority Critical patent/JP3630797B2/en
Publication of JPH09107203A publication Critical patent/JPH09107203A/en
Application granted granted Critical
Publication of JP3630797B2 publication Critical patent/JP3630797B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Transceivers (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize a high isolation characteristic with a small-scale circuit constitution by providing an inductor forming a resonance circuit on the outside of a transmission line. SOLUTION: A first transmission line between an input/output terminal RC and a reception terminal RX through which a weak signal inputted from an antenna 1 is transmitted to an amplifier and a second transmission line between a transmission terminal TX and the input/output terminal RC through which a transmission signal from the amplifier is transmitted to the antenna 1 exist. The first transmission line is provided with FETs 2 and 3, and the second transmission line is provided with FETs 4 and 5. An inductor 6 to constitute the resonance circuit is provided between the reception terminal RX and the transmission terminal TX on the outside of first and second transmission lines like a bridge between first and second transmission lines. Thus, a high isolation characteristic is obtained without degrading the insertion loss by the small-scale circuit constitution.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、信号を伝送する複
数の伝送経路に対して伝送の切り換えを行うスイッチン
グ素子、及び、そのスイッチング素子を実装した半導体
装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching element for switching transmission to a plurality of transmission paths for transmitting a signal, and a semiconductor device mounted with the switching element.

【0002】[0002]

【従来の技術】携帯電話,自動車電話等の移動体通信に
おける送受信の切り換えはアンテナスイッチを用いて行
う。アンテナにて受された微弱な信号を伝送する一系
統の伝送経路と、送信用の中程度のレベルの信号をアン
テナに伝送する他系統の伝送経路とを切り換えるための
スイッチング素子として、複数のFETにて構成されて
いるFETスイッチング素子が従来から一般的に使用さ
れている。
2. Description of the Related Art An antenna switch is used to switch between transmission and reception in mobile communication such as mobile phones and car phones. As a switching element for switching the transmission path of one system for transmitting a weak signal received by the antenna, and a transmission path of the other lines for transmitting a level signal moderate for transmission to the antenna, a plurality of A FET switching element composed of a FET has been generally used conventionally.

【0003】図14は、従来のFETスイッチング素子の
構成を示す回路図である。入出力端子RCから入力され
る高周波信号は、FET51を介して受信端子RXへ出力
される。受信端子RXとグランドとの間にFET53が介
装されている。送信端子TXから入力される高周波信号
は、FET52を介して入出力端子RCへ出力される。送
信端子TXとグランドとの間にFET54が介装されてい
る。FET51のゲートは抵抗R1を介し、FET54のゲ
ートは抵抗R4を介して、夫々制御用の電圧端子V2に
接続されている。FET52のゲートは抵抗R2を介し、
FET53のゲートは抵抗R3を介して、夫々制御用の電
圧端子V1に接続されている。
FIG. 14 is a circuit diagram showing the structure of a conventional FET switching element. The high frequency signal input from the input / output terminal RC is output to the reception terminal RX via the FET 51. The FET 53 is interposed between the reception terminal RX and the ground. The high frequency signal input from the transmission terminal TX is output to the input / output terminal RC via the FET 52. The FET 54 is interposed between the transmission terminal TX and the ground. The gate of the FET 51 is connected to the control voltage terminal V2 via the resistor R1, and the gate of the FET 54 is connected to the control voltage terminal V2 via the resistor R4. The gate of the FET 52 is through the resistor R2,
The gate of the FET 53 is connected to a control voltage terminal V1 via a resistor R3.

【0004】複数のFETを用いるこのような構成のS
PDT(Single Pole Dual Through)スイッチング素子
において、例えばアンテナから入出力端子RCに高周波
信号が入力された場合に、制御用の電圧端子V1,V2
に夫々0V,−3Vを与える。FET51,54はオン、F
ET52,53はオフとなり、入出力端子RCに入力された
高周波信号は受信端子RXへ伝送される。一方、送信端
子TXに高周波信号が入力された場合に、制御用の電圧
端子V1,V2に夫々−3V,0Vを与える。FET5
2,53はオン、FET51,54はオフとなり、送信端子T
Xに入力された高周波信号は入出力端子RCへ伝送され
る。
An S having such a configuration using a plurality of FETs
In a PDT (Single Pole Dual Through) switching element, for example, when a high frequency signal is input from the antenna to the input / output terminal RC, the control voltage terminals V1 and V2
0V and -3V are applied to each. FET51,54 is on, F
The ETs 52 and 53 are turned off, and the high frequency signal input to the input / output terminal RC is transmitted to the reception terminal RX. On the other hand, when a high frequency signal is input to the transmission terminal TX, -3V and 0V are applied to the control voltage terminals V1 and V2, respectively. FET5
2, 53 is on, FETs 51, 54 are off, and the transmission terminal T
The high frequency signal input to X is transmitted to the input / output terminal RC.

【0005】[0005]

【発明が解決しようとする課題】以上のようなスイッチ
ング素子にあっては、一般的に、周波数が高くなるにつ
れてアイソレーション特性が悪くなってしまい、特にミ
リ波帯域では十分なアイソレーション特性を得ることが
困難である。従って、使用する高周波信号の所望の帯域
において高いアイソレーション特性を得るための様々な
改良技術、特に共振作用を利用して高アイソレーション
化を図る技術が従来から提案されている。例えば、1993
年電子情報通信学会春季大会でのC−86「LC共振切り
替えによる低電圧駆動低歪T/RスイッチMMIC」,
1994年電子情報通信学会秋季大会でのC−70「ミリ波M
MICFETスイッチの高アイソレーション化の検討」
にその技術が示されている。
In the switching element as described above, the isolation characteristic generally becomes worse as the frequency becomes higher, and particularly in the millimeter wave band, a sufficient isolation characteristic is obtained. Is difficult. Therefore, various improved techniques for obtaining high isolation characteristics in a desired band of a high-frequency signal to be used, in particular, techniques for achieving high isolation by utilizing resonance action have been conventionally proposed. For example, 1993
C-86 "Low Voltage Drive Low Distortion T / R Switch MMIC by Switching LC Resonance" at IEICE Spring Meeting,
C-70 “Millimeter wave M at the 1994 IEICE Autumn Meeting
Examination of high isolation of MICFET switch ”
The technology is shown in.

【0006】前者の技術は、オン状態のFETを用いて
オフ状態を実現する図15に示すようなLC共振切替回路
を、前述した図14ののFET51とFET54とに使用す
る。図15に示す回路では、FETがオンのときに端子
−間が開放(並列共振)となり、FETがオフのとき
に端子−間が導通(直列共振)となる。
The former technique uses an LC resonance switching circuit as shown in FIG. 15 which realizes an OFF state by using an FET in an ON state for the FET 51 and the FET 54 shown in FIG. In the circuit shown in FIG. 15, when the FET is on, the terminal is open (parallel resonance), and when the FET is off, the terminal is conductive (series resonance).

【0007】後者の技術は、図16に示すように、3個の
FETを直列−並列−直列に接続したスイッチ回路に伝
送線路を付加して共振を起こすようにした回路構成であ
り、スイッチ回路がオフ状態のときに一種の共振回路が
形成されることを利用している。なお、共振時の周波数
は、伝送線路の特性インピーダンスと線路長とを適当に
選択することにより、所望の値に設定できる。
The latter technique has a circuit configuration in which a transmission line is added to a switch circuit in which three FETs are connected in series-parallel-series to cause resonance, as shown in FIG. It utilizes that a kind of resonance circuit is formed when is off. The frequency at resonance can be set to a desired value by appropriately selecting the characteristic impedance of the transmission line and the line length.

【0008】上述した2例の従来技術では、伝送経路内
に共振回路を形成した構成であるので、夫々の伝送経路
毎にインダクタまたは伝送線路を設ける必要があり、全
体として回路規模が大きくなるという課題がある。
In the above-mentioned two prior arts, since the resonance circuit is formed in the transmission path, it is necessary to provide an inductor or a transmission line for each transmission path, and the circuit scale becomes large as a whole. There are challenges.

【0009】本発明は斯かる事情に鑑みてなされたもの
であり、共振回路を形成するためのインダクタを伝送経
路外に設けた構成にすることにより、規模が小さい回路
構成にて高いアイソレーション特性を得ることができる
スイッチング素子、及び、そのスイッチング素子を実装
した半導体装置を提供することを目的とする。
The present invention has been made in view of the above circumstances, and by providing an inductor for forming a resonance circuit outside the transmission path, it is possible to obtain a high isolation characteristic with a small circuit configuration. It is an object of the present invention to provide a switching element capable of obtaining the above and a semiconductor device mounted with the switching element.

【0010】本発明の他の目的は、挿入損失を劣化させ
ることなくアイソレーションを高くすることができるス
イッチング素子、及び、そのスイッチング素子を実装し
た半導体装置を提供することにある。
Another object of the present invention is to provide a switching element capable of increasing isolation without degrading insertion loss, and a semiconductor device mounted with the switching element.

【0011】本発明の更に他の目的は、周波数帯域の違
いにより、各端子間のアイソレーションの大小関係を変
えることができるスイッチング素子、及び、そのスイッ
チング素子を実装した半導体装置を提供することにあ
る。
Still another object of the present invention is to provide a switching element capable of changing the magnitude relation of isolation between terminals according to a difference in frequency band, and a semiconductor device mounted with the switching element. is there.

【0012】[0012]

【課題を解決するための手段】本願の請求項1に係るス
イッチング素子は、第1端子,第2端子間の第1の伝送
経路と、第3端子,前記第1端子間の第2の伝送経路と
を切り換えるスイッチング素子において、前記第2端子
と前記第3端子との間に設けたインダクタを備えること
を特徴とする。
A switching element according to claim 1 of the present application has a first transmission path between a first terminal and a second terminal and a second transmission path between a third terminal and the first terminal. The switching element for switching between the path and the path includes an inductor provided between the second terminal and the third terminal.

【0013】本願の請求項2に係るスイッチング素子
は、アンテナにて受信された受信信号を入出力端子を介
して受信端子に伝送する第1の伝送経路と、送信端子か
らの送信信号を前記入出力端子を介して前記アンテナに
伝送する第2の伝送経路とを切り換えるスイッチング素
子において、前記受信端子と前記送信端子との間に設け
たインダクタを備えることを特徴とする。
A switching element according to a second aspect of the present application has a first transmission path for transmitting a reception signal received by an antenna to a reception terminal through an input / output terminal and a transmission signal from the transmission terminal. A switching element for switching between a second transmission path for transmission to the antenna via an output terminal is characterized by including an inductor provided between the reception terminal and the transmission terminal.

【0014】本願の請求項3に係るスイッチング素子
は、請求項1または2において、前記第2端子(受信端
子),第3端子(送信端子)間より前記第1端子(入出
力端子),第3端子(送信端子)間のアイソレーション
が高くなるように、前記インダクタの大きさを設定して
あることを特徴とする。
A switching element according to claim 3 of the present application is the switching element according to claim 1 or 2, wherein the first terminal (input / output terminal) and the third terminal (transmission terminal) are arranged between the first terminal (input / output terminal) and It is characterized in that the size of the inductor is set so that the isolation between the three terminals (transmission terminals) becomes high.

【0015】本願の請求項4に係るスイッチング素子
は、請求項1,2 または3において、前記インダクタは
チップインダクタであることを特徴とする。
The switching element according to claim 4 of the present application is the switching element according to claim 1, 2 or 3, wherein the inductor is a chip inductor.

【0016】本願の請求項5に係るスイッチング素子
は、請求項1,2 ,3または4において、複数のFET
を有することを特徴とする。
The switching element according to claim 5 of the present application is the switching element according to claim 1, 2, 3 or 4,
It is characterized by having.

【0017】本願の請求項6に係るスイッチング素子
は、第1端子,第2端子間にあってFETを有する第1
の伝送経路と、第3端子,前記第1端子間にあってFE
Tを有する第2の伝送経路とを切り換えるスイッチング
素子において、前記第2端子と前記第3端子との間に設
けたインダクタを備え、オフである前記第1の伝送経路
とオンである前記第2の伝送経路と前記インダクタ、ま
たは、オンである前記第1の伝送経路とオフである前記
第2の伝送経路と前記インダクタとにより共振作用を示
すように構成したことを特徴とする。
A switching element according to claim 6 of the present application is a first switching element having a FET between a first terminal and a second terminal.
Of the FE between the third transmission path and the first terminal.
A switching element for switching between a second transmission path having T and an inductor provided between the second terminal and the third terminal, wherein the first transmission path that is off and the second transmission path that is on And the inductor, or the first transmission path that is on and the second transmission path that is off and the inductor are configured to exhibit a resonance effect.

【0018】本願の請求項7に係る半導体装置は、第1
端子,第2端子間の第1の伝送経路と、第3端子,前記
第1端子間の第2の伝送経路とを切り換えるチップスイ
ッチング素子と、前記第2端子と前記第3端子との間に
接続したチップインダクタとをプリント基板上に実装し
た構成を有することを特徴とする。
The semiconductor device according to claim 7 of the present application is the first
A chip switching element for switching between a first transmission path between the terminal and the second terminal and a second transmission path between the third terminal and the first terminal; and between the second terminal and the third terminal It is characterized in that it has a configuration in which the connected chip inductor is mounted on a printed circuit board.

【0019】[0019]

【発明の実施の形態】以下、本発明をその実施の形態を
示す図面に基づいて具体的に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be specifically described below with reference to the drawings showing the embodiments.

【0020】図1は、本発明のスイッチング素子を用い
た携帯電話用のアンテナスイッチの構成を示す回路図で
ある。このスイッチング素子には、アンテナ1から入力
される微弱な信号を増幅器(図示せず)に伝送するため
の、入出力端子RC,受信端子RX間の第1伝送経路
と、増幅器(図示せず)からの送信信号をアンテナ1に
伝送するための、送信端子TX,入出力端子RC間の第
2伝送経路とが存在する。第1伝送経路にはFET2と
FET3とが設けられ、第2伝送経路にはFET4とF
ET5とが設けられている。
FIG. 1 is a circuit diagram showing the configuration of an antenna switch for a mobile phone using the switching element of the present invention. The switching element includes a first transmission path between the input / output terminal RC and the reception terminal RX for transmitting a weak signal input from the antenna 1 to an amplifier (not shown), and an amplifier (not shown). There is a second transmission path between the transmission terminal TX and the input / output terminal RC for transmitting the transmission signal from the antenna 1 to the antenna 1. FET2 and FET3 are provided in the first transmission path, and FET4 and F are provided in the second transmission path.
And ET5 are provided.

【0021】第1伝送経路のFET2は入出力端子R
C,受信端子RX間に介装され、FET3は受信端子R
Xとグランドとの間に介装されている。FET2のゲー
トは抵抗R1を介して、制御用の電圧端子V2に接続さ
れ、FET3のゲートは抵抗R3を介して、制御用の電
圧端子V1に接続されている。一方、第2伝送経路のF
ET4は送信端子TX,入出力端子RC間に介装され、
FET5は送信端子TXとグランドとの間に介装されて
いる。FET4のゲートは抵抗R2を介して、制御用の
電圧端子V1に接続され、FET5のゲートは抵抗R4
を介して、制御用の電圧端子V2に接続されている。ま
た、受信端子RXと送信端子TXとの間には、第1,第
2伝送経路の何れの伝送経路外であって、第1,第2伝
送経路にまたがる態様にて、本発明の特徴部分であるイ
ンダクタ6が設けられている。
The FET 2 of the first transmission path has an input / output terminal R
It is interposed between C and the receiving terminal RX, and FET3 is the receiving terminal R
It is interposed between X and the ground. The gate of the FET2 is connected to the control voltage terminal V2 via the resistor R1, and the gate of the FET3 is connected to the control voltage terminal V1 via the resistor R3. On the other hand, F of the second transmission path
ET4 is interposed between the transmission terminal TX and the input / output terminal RC,
The FET 5 is interposed between the transmission terminal TX and the ground. The gate of the FET4 is connected to the control voltage terminal V1 via the resistor R2, and the gate of the FET5 is connected to the resistor R4.
Is connected to the control voltage terminal V2 via. Further, between the reception terminal RX and the transmission terminal TX, which is outside any of the first and second transmission paths and extends over the first and second transmission paths, the characteristic part of the present invention is provided. Is provided.

【0022】次に、動作について説明する。スイッチン
グ素子を構成するこれらの各FETは、制御用の電圧端
子V1,V2への印加ゲート電圧によりオン,オフが制
御される。電圧端子V1に0Vの電圧が印加されている
場合には、電圧端子V2には−3Vの電圧が印加され、
これとは逆に、電圧端子V1に−3Vの電圧が印加され
ている場合には、電圧端子V2には0Vの電圧が印加さ
れるようになっている。そして、−3Vの電圧がゲート
に印加されると各FETはオンとなり、0Vの電圧がゲ
ートに印加されると各FETはオフとなる。
Next, the operation will be described. Each of these FETs constituting the switching element is on / off controlled by the gate voltage applied to the control voltage terminals V1 and V2. When a voltage of 0V is applied to the voltage terminal V1, a voltage of -3V is applied to the voltage terminal V2,
On the contrary, when a voltage of -3V is applied to the voltage terminal V1, a voltage of 0V is applied to the voltage terminal V2. Then, when a voltage of -3V is applied to the gate, each FET is turned on, and when a voltage of 0V is applied to the gate, each FET is turned off.

【0023】アンテナ1が信号を受信した場合には、電
圧端子V1に0Vの電圧を印加し、電圧端子V2に−3
Vの電圧を印加する。そうすると、FET2,5はオ
ン、FET3,4はオフとなる。従って、アンテナ1に
て受信された信号は、入出力端子RCを介して第1伝送
経路に入って、第2伝送経路には入らない。そして、F
ET3はオフ状態であるので、その受信信号は受信端子
RXに達する。ここで、FET5をオンとしている理由
は、第2伝送経路に漏れて入った信号をグランドに流し
て送信端子TXに達することを防止するためである。
When the antenna 1 receives a signal, a voltage of 0 V is applied to the voltage terminal V1 and -3 is applied to the voltage terminal V2.
A voltage of V is applied. Then, the FETs 2 and 5 are turned on and the FETs 3 and 4 are turned off. Therefore, the signal received by the antenna 1 enters the first transmission path via the input / output terminal RC and does not enter the second transmission path. And F
Since ET3 is in the off state, its reception signal reaches the reception terminal RX. Here, the reason that the FET 5 is turned on is to prevent a signal leaking into the second transmission path from flowing to the ground and preventing it from reaching the transmission terminal TX.

【0024】アンテナ1に送信用の信号を伝送する場合
には、電圧端子V1に−3Vの電圧を印加し、電圧端子
V2に0Vの電圧を印加して、FET3,4をオン、F
ET2,5をオフとする。送信端子TXに入力された送
信信号は、FET2,5がオフ状態であるので、第2伝
送経路,入出力端子RCを経てアンテナ1に確実に供給
される。ここで、FET3をオンとしている理由は、第
1伝送経路に漏れて入った信号をグランドに流して受信
端子RXに達することを防止するためである。
When transmitting a signal for transmission to the antenna 1, a voltage of -3V is applied to the voltage terminal V1 and a voltage of 0V is applied to the voltage terminal V2 to turn on the FETs 3 and 4,
Turn off ET2,5. Since the FETs 2 and 5 are in the OFF state, the transmission signal input to the transmission terminal TX is reliably supplied to the antenna 1 via the second transmission path and the input / output terminal RC. Here, the reason that the FET 3 is turned on is to prevent the signal leaking into the first transmission path from flowing to the ground and preventing it from reaching the receiving terminal RX.

【0025】次に、インダクタ6を設けた本発明のスイ
ッチング素子の回路特性の詳細について説明する。
Next, the circuit characteristics of the switching element of the present invention provided with the inductor 6 will be described in detail.

【0026】図2は、前述した図1の簡略化した等価回
路(第1伝送経路がオン,第2伝送経路がオフ)を示
す。第1伝送経路は信号が導通するので抵抗Ronで表現
し、第2伝送経路は信号が遮断されるのでコンデンサC
off で表現する。ここで、図2における抵抗Ronは一般
的に数Ω程度と小さな値であるので、入出力端子RCと
受信端子RXとはほとんど等電位となる。よって、図2
の回路を更に図3に示すような回路に変形できる。図3
において、インダクタLとコンデンサCoff との共振作
用によって、その共振条件を満足する周波数にて、入出
力端子RC,送信端子TX間、及び、受信端子RX,送
信端子TX間における絶縁度が向上する。
FIG. 2 shows the simplified equivalent circuit of FIG. 1 described above (the first transmission path is on and the second transmission path is off). Since the signal is conducted through the first transmission path, it is represented by a resistor Ron, and the signal is cut off through the second transmission path, so that the capacitor C
Expressed as off. Here, the resistance Ron in FIG. 2 is generally a small value of about several Ω, so that the input / output terminal RC and the receiving terminal RX have almost the same potential. Therefore, FIG.
3 can be further modified into a circuit as shown in FIG. FIG.
In the above, due to the resonance action of the inductor L and the capacitor Coff, the insulation degree between the input / output terminal RC and the transmission terminal TX and between the reception terminal RX and the transmission terminal TX is improved at a frequency that satisfies the resonance condition.

【0027】次に、本発明のスイッチング素子をプリン
ト基板に実装する場合について説明する。図4は実装す
る基板11の平面図、図5は基板11にチップ状のスイッチ
ング素子20及びチップインダクタ(インダクタ素子)21
を実装した状態を示す図である。図4に示すように、基
板11の上面には、金膜からなる導体パターンが点在して
形成されている。この導体パターンは、基板11の中央に
存在するT字状のグランドパターン12と、このT字の柄
の部分を挟んで対称に基板11の辺縁まで延在する2個の
RFパターン13a, 13bと、このT字の柄と反対方向にT
字の傘から少し離れた位置から基板11の辺縁まで延在す
るRFパターン14と、このRFパターン14を挟んで対称
に設けられた2個の直流電源用のDCパターン15a, 15b
とから構成される。そして、グランドパターン12が形成
されているT字型領域には、数個のヴィアホール16が形
成されている。各ヴィアホール16の内壁及び基板11の下
面にもグランド用の金膜が形成されており、グランドパ
ターン12をなす金膜と基板11の下面の金膜とは、各ヴィ
アホール16内壁の金膜を介して電気的に接続されてい
る。
Next, a case where the switching element of the present invention is mounted on a printed board will be described. 4 is a plan view of the board 11 to be mounted, and FIG. 5 is a chip-shaped switching element 20 and a chip inductor (inductor element) 21 on the board 11.
It is a figure which shows the state which mounted. As shown in FIG. 4, conductive patterns made of a gold film are formed on the upper surface of the substrate 11 in a scattered manner. This conductor pattern has a T-shaped ground pattern 12 existing in the center of the substrate 11 and two RF patterns 13a and 13b symmetrically extending to the edges of the substrate 11 with the T-shaped handle portion sandwiched therebetween. And T in the opposite direction of this T-shaped handle
An RF pattern 14 extending from a position slightly apart from the U-shaped umbrella to the edge of the substrate 11, and two DC patterns 15a and 15b for DC power supply symmetrically provided with the RF pattern 14 sandwiched therebetween.
It is composed of Then, several via holes 16 are formed in the T-shaped region in which the ground pattern 12 is formed. A gold film for ground is also formed on the inner wall of each via hole 16 and the lower surface of the substrate 11, and the gold film forming the ground pattern 12 and the gold film on the lower surface of the substrate 11 are the gold film on the inner wall of each via hole 16. Are electrically connected via.

【0028】以上のような構成のプリント基板11上に、
前述したような回路構成を有して樹脂にて封止されてパ
ッケージ化されたチップ状のスイッチング素子20、及
び、同様にパッケージ化されたインダクタ6となるチッ
プインダクタ21が、半田等により実装されている(図5
参照)。スイッチング素子20は、電気的接続を取るため
の6本のピンを有しており、この6本のピンは、1本の
グランドピン22と3本のRFピン23a, 23b, 23c と2本
のDCピン24a, 24bとからなる。グランドピン22はグラ
ンドパターン12に接続されている。3本のRFピンのう
ちの1本のRFピン23a はRFパターン14に接続され、
残りの2本のRFピン23b, 23cはRFパターン13a, 13b
にそれぞれ接続されている。そして、RFパターン14が
入出力端子RCに相当し、RFパターン13a, 13bがそれ
ぞれ送信端子TX,受信端子RXに相当する。2本のD
Cピン24a, 24bは基板11のDCパターン15a, 15bにそれ
ぞれ接続されている。
On the printed circuit board 11 having the above structure,
A chip-shaped switching element 20 having the above-described circuit configuration and sealed with a resin and packaged, and a chip inductor 21 which is also a packaged inductor 6 are mounted by soldering or the like. (Fig. 5
reference). The switching element 20 has six pins for electrical connection, and these six pins are one ground pin 22 and three RF pins 23a, 23b, 23c and two. It consists of DC pins 24a and 24b. The ground pin 22 is connected to the ground pattern 12. One RF pin 23a of the three RF pins is connected to the RF pattern 14,
The remaining two RF pins 23b and 23c are RF patterns 13a and 13b.
Connected to each other. The RF pattern 14 corresponds to the input / output terminal RC, and the RF patterns 13a and 13b correspond to the transmission terminal TX and the reception terminal RX, respectively. Two D
The C pins 24a and 24b are connected to the DC patterns 15a and 15b of the substrate 11, respectively.

【0029】更に、チップインダクタ21は、その両端子
をRFパターン13a, 13bにそれぞれ接続させた態様でプ
リント基板11に実装されている。図6に示すように、チ
ップインダクタ21を付加しても、1個のスイッチング素
子20に対して1個のチップインダクタ21を付加するだけ
で良いので、実装面積はほとんど変わらず、全体の大き
さにあまり変化はなく、回路規模の大型化の虞はない。
Further, the chip inductor 21 is mounted on the printed circuit board 11 in a manner that both terminals thereof are connected to the RF patterns 13a and 13b, respectively. As shown in FIG. 6, even if the chip inductor 21 is added, it suffices to add one chip inductor 21 to one switching element 20, so that the mounting area remains almost unchanged and the overall size is reduced. Does not change so much, and there is no fear of increasing the circuit scale.

【0030】本発明に使用するインダクタに必要なイン
ダクタンスは22nH程度である。これはインダクタ成分
としては大きな値であり、スイッチング素子に組み込ま
せて同一のチップ上に作成することは困難である。よっ
て、インダクタもチップ状にして、チップ状のスイッチ
ング素子に外付けする構成とする。
The inductance required for the inductor used in the present invention is about 22 nH. This is a large value as an inductor component, and it is difficult to incorporate it into a switching element and create it on the same chip. Therefore, the inductor is also formed in a chip shape and externally attached to the chip-shaped switching element.

【0031】次に、インダクタ6の配設の有無における
特性比較について説明する。図6はインダクタ6を設け
ない従来例(図14参照)における特性、図7はインダク
タ6を設けた本発明例(図1参照)における特性を示
す。図6,図7において、実線aは入出力端子RC,送
信端子TX間のアイソレーション、破線bは受信端子R
X,送信端子TX間のアイソレーション、一点鎖線cは
挿入損失をそれぞれ表している。図7に示す本発明例で
は、 1.6GHz付近でアイソレーション特性が改善され
ていることがわかる。また、このときの挿入損失は劣化
していない。
Next, a comparison of characteristics with and without the inductor 6 will be described. FIG. 6 shows the characteristics in the conventional example (see FIG. 14) in which the inductor 6 is not provided, and FIG. 7 shows the characteristics in the example of the present invention in which the inductor 6 is provided (see FIG. 1). 6 and 7, the solid line a is the isolation between the input / output terminal RC and the transmission terminal TX, and the broken line b is the reception terminal R.
The isolation between X and the transmission terminal TX and the alternate long and short dash line c represent the insertion loss. In the example of the present invention shown in FIG. 7, it can be seen that the isolation characteristic is improved in the vicinity of 1.6 GHz. Further, the insertion loss at this time is not deteriorated.

【0032】SPDTスイッチング素子の従来例と本発
明例とにおける各端子間のアイソレーション特性の差異
について、図8〜図12を参照して以下に詳述する。
Differences in isolation characteristics between terminals between the conventional example of the SPDT switching element and the example of the present invention will be described in detail below with reference to FIGS.

【0033】図8(a)は、最も簡単なスイッチ回路の
第2端子と第3端子との間にインダクタを取り付けた本
発明の回路構成を示し、図8(b)は、その第1FET
がオン、第2FETがオフの場合の等価回路を示す。ス
イッチ等の測定系は通常50Ω系を用いる。つまりこれ
は、測定装置,ケーブルはインピーダンスが50Ωである
ものを使用するということである。例えば図8(b)に
おいて、第1端子,第2端子,第3端子を、それぞれ上
述の入出力端子RC,受信端子RX,送信端子TXと設
定してスイッチを設計する場合、アンテナ,受信部,送
信部は何れも50Ωのインピーダンスに置き換えて考える
ことができる。
FIG. 8A shows a circuit configuration of the present invention in which an inductor is attached between the second terminal and the third terminal of the simplest switch circuit, and FIG. 8B shows the first FET thereof.
Shows an equivalent circuit when is ON and the second FET is OFF. A 50Ω system is normally used for the measurement system such as switches. In other words, this means that the measuring device and cable have an impedance of 50Ω. For example, in FIG. 8B, when the switch is designed by setting the first terminal, the second terminal, and the third terminal as the above-mentioned input / output terminal RC, reception terminal RX, and transmission terminal TX, respectively, an antenna and a reception unit , The transmitter can be considered by replacing it with an impedance of 50Ω.

【0034】第2,第3端子間のアイソレーションは、
図8(c)のように第1端子に50Ωが接続された場合の
第2,第3端子間の絶縁度である。この場合の回路は図
8(e)のように変形できる。また、第1,第3端子間
のアイソレーションは、図8(d)のように第2端子に
50Ωが接続された場合の第1,第3端子間の絶縁度であ
る。この場合の回路は図8(f)のように変形できる。
図8(e),(f)において、コイルLとコンデンサC
off とによって共振回路を構成でき、図8(e)の場合
では第2,第3端子を、図8(f)の場合では第1,第
3端子を分離できる。
The isolation between the second and third terminals is
It is the degree of insulation between the second and third terminals when 50Ω is connected to the first terminal as shown in FIG. 8 (c). The circuit in this case can be modified as shown in FIG. Also, the isolation between the first and third terminals is as shown in FIG.
It is the insulation between the first and third terminals when 50Ω is connected. The circuit in this case can be modified as shown in FIG.
8 (e) and 8 (f), the coil L and the capacitor C are shown.
A resonance circuit can be configured by off and the second and third terminals can be separated in the case of FIG. 8 (e), and the first and third terminals can be separated in the case of FIG. 8 (f).

【0035】図8(e),図8(f)を比較すると、コ
イルLとコンデンサCoff との位置が異なっており、こ
の位置の違いがアイソレーション特性に反映される。図
9は、Ron= 7.5Ω,Coff = 0.174pF,L=22nH
とした場合の第2,第3端子間のアイソレーション(図
中○−○のe)と第1,第3端子間のアイソレーション
(図中□−□のf)との計算例を示している。図9に示
すように、共振点を分けることができる。
Comparing FIGS. 8 (e) and 8 (f), the positions of the coil L and the capacitor Coff are different, and this difference in position is reflected in the isolation characteristic. In FIG. 9, Ron = 7.5Ω, Coff = 0.174pF, L = 22nH
The calculation example of the isolation between the 2nd and 3rd terminals (e of ○-○ in the figure) and the isolation between the 1st and 3rd terminals (f of □-□ in the figure) There is. As shown in FIG. 9, the resonance points can be separated.

【0036】この場合、図8(f)の回路における共振
点f1は図8(e)の回路における共振点e1より高く
なる。従って高周波側では、第1,第3端子間のアイソ
レーションを第2,第3端子間のそれより高くできる。
このように、周波数帯域の違いにより、第1,第3端子
間のアイソレーションと第2,第3端子間のアイソレー
ションとの大小関係を変えることが可能である。このこ
とは、図7に示す本発明例のアイソレーション特性のグ
ラフに見られている。
In this case, the resonance point f1 in the circuit of FIG. 8 (f) becomes higher than the resonance point e1 in the circuit of FIG. 8 (e). Therefore, on the high frequency side, the isolation between the first and third terminals can be made higher than that between the second and third terminals.
As described above, it is possible to change the magnitude relationship between the isolation between the first and third terminals and the isolation between the second and third terminals depending on the difference in the frequency band. This is seen in the graph of the isolation characteristic of the example of the present invention shown in FIG.

【0037】一方、第2,第3端子間にインダクタを接
続しない場合(従来例)を考えると、第1,第3端子間
はCoff だけで信号を減衰させるが、第2,第3端子間
では、Coff とRonとによって信号を減衰させるので、
Ronがある分だけ、第2,第3端子間の方が必ずアイソ
レーション特性が良くなる。このことは、図6の従来例
のアイソレーション特性のグラフに見られている。
On the other hand, considering the case where the inductor is not connected between the second and third terminals (conventional example), the signal is attenuated only by Coff between the first and third terminals, but between the second and third terminals. Then, since the signal is attenuated by Coff and Ron,
Due to the presence of Ron, the isolation characteristic between the second and third terminals is always better. This is seen in the graph of the isolation characteristic of the conventional example of FIG.

【0038】次に、アイソレーション特性を求めるため
の計算について示す。図8(e),(f)の回路に信号
源(内部抵抗50Ω)と負荷(抵抗50Ω)とが接続された
場合の回路を図10(a),(b)に示す。図10(a),
(b)のA−B−Cで構成する△形回路を、図11に示す
ようにして、Y形回路に変えた場合を図12に示す。ここ
で、図12におけるZa,Zb,Zc は以下のように表され
る。 Za =(Zab・Zca)/(Zab+Zbc+Zca) Zb =(Zab・Zbc)/(Zab+Zbc+Zca) Zc =(Zca・Zbc)/(Zab+Zbc+Zca) また、図8(e)の回路では、Zab=jωL,Zca=R
on,Zbc=1/(jωCoff)であり、図8(f)の回路
では、Zab=1/(jωCoff),Zca=Ron,Zbc=j
ωLである。
Next, the calculation for obtaining the isolation characteristic will be described. Circuits in the case where a signal source (internal resistance 50Ω) and a load (resistance 50Ω) are connected to the circuits of FIGS. 8 (e) and 8 (f) are shown in FIGS. 10 (a) and 10 (b). Figure 10 (a),
FIG. 12 shows a case where the Δ type circuit constituted by ABC of (b) is changed to a Y type circuit as shown in FIG. Here, Za, Zb, and Zc in FIG. 12 are expressed as follows. Za = (Zab.Zca) / (Zab + Zbc + Zca) Zb = (Zab.Zbc) / (Zab + Zbc + Zca) Zc = (Zca.Zbc) / (Zab + Zbc + Zca) Further, in the circuit of FIG. 8 (e), Zab = j.omega.L, Zca = R
on, Zbc = 1 / (jωCoff), and in the circuit of FIG. 8 (f), Zab = 1 / (jωCoff), Zca = Ron, Zbc = j
ωL.

【0039】図12の回路における全体のインピーダンス
Zは、次のようになる。 Z=100 +Za +Zc −(50+Zc)2 /(100 +Zb +
Zc) 図8(e)の回路と図8(f)の回路とにおいて共振点
が違ってくることは、上記計算で、最もZが大きくなる
点が異なることからわかる。
The overall impedance Z in the circuit of FIG. 12 is as follows. Z = 100 + Za + Zc- (50 + Zc) 2 / (100 + Zb +
Zc) The fact that the resonance point differs between the circuit of FIG. 8 (e) and the circuit of FIG. 8 (f) can be seen from the difference in the point where Z becomes the largest in the above calculation.

【0040】以上のように、従来例では端子間のアイソ
レーションの大小関係は、使用周波数とは無関係に常に
一定であるが、本発明例ではその大小関係を、使用周波
数に関連付けて変えることができる。よって、特に高い
アイソレーションが要求される端子間にて高アイソレー
ションが得られるように周波数を設定できる等、本発明
例に見られる上述したようなアイソレーション特性を有
効に利用できる。以下、この適用例について説明する。
As described above, in the conventional example, the magnitude relation of the isolation between the terminals is always constant irrespective of the used frequency, but in the present invention example, the magnitude relation can be changed in association with the used frequency. it can. Therefore, it is possible to effectively use the isolation characteristics as described in the example of the present invention, such as setting the frequency so that high isolation can be obtained between the terminals that require particularly high isolation. Hereinafter, this application example will be described.

【0041】前述したようなアンテナスイッチに本発明
のスイッチング素子を用いる場合(図1参照)、送信端
子TX側(パワーアンプ側)の信号が受信端子RX側に
漏れない必要がある。この場合、送信端子TX,受信端
子RX間での高いアイソレーションが要求されるため、
送信端子TX,受信端子RX間で最も高いアイソレーシ
ョンが得られるようにインダクタ6を取り付ける。
When the switching element of the present invention is used in the antenna switch as described above (see FIG. 1), it is necessary that the signal on the transmission terminal TX side (power amplifier side) does not leak to the reception terminal RX side. In this case, since high isolation between the transmission terminal TX and the reception terminal RX is required,
The inductor 6 is attached so that the highest isolation can be obtained between the transmission terminal TX and the reception terminal RX.

【0042】図13は、本発明のスイッチング素子を用い
たデュアルシンセサイザの構成を示す。この構成は、P
HSシステムの親機または基地局に採用される構成であ
る。2つの第1,第2シンセサイザ(発振器)31,32の
発振周波数がわずかに違っており、両者をスイッチで切
り替えるシステムである。この場合、2つの第1,第2
シンセサイザ(発振器)31,32間で高アイソレーション
を得る必要がある。このシステムの第2〜第5スイッチ
34〜37は、前述の図8で示した第1,第3端子間に相当
するアイソレーションが高いことが要求され、第1スイ
ッチ33では第2,第3端子間のアイソレーションが高い
ことが要求される。この場合、各スイッチ33〜37におい
て、それぞれに適したインダクタンスを有するインダク
タを設けることにより、全体として取り付けない場合よ
りも、高いアイソレーションが得られる。
FIG. 13 shows the structure of a dual synthesizer using the switching element of the present invention. This configuration is
This is a configuration adopted in the base unit or base station of the HS system. The oscillation frequencies of the two first and second synthesizers (oscillators) 31 and 32 are slightly different, and it is a system that switches both of them with a switch. In this case, the two first and second
It is necessary to obtain high isolation between the synthesizers (oscillators) 31 and 32. Second to fifth switches of this system
34 to 37 are required to have high isolation corresponding to the first and third terminals shown in FIG. 8, and the first switch 33 has high isolation between the second and third terminals. Required. In this case, by providing an inductor having an inductance suitable for each of the switches 33 to 37, higher isolation can be obtained as compared with the case where the switches are not attached as a whole.

【0043】なお、携帯電話等におけるSPDTスイッ
チに使用される素子としてはMESFETが望ましい。
この理由について以下に説明する。ダイオードを用いた
スイッチでは、オン状態において順方向電流を流すため
にバイアス電流が必要であり、低消費電力化の流れに適
応できない。バイポーラトランジスタを用いたスイッチ
では、ベース電流によってコレクタ電流を制御するの
で、切り換えを制御する電流(ベース電流)が信号電流
に影響を与えて好ましくない。MOSFETを用いたス
イッチでは、携帯電話で使用するGHz帯域での動作を
行えない。これらに対して、MESFETを用いたスイ
ッチでは、大きな電力を消費しない、切り換えを電圧に
て制御するのでバイポーラトランジスタのような問題は
ない、GHz帯域での動作が可能であるという利点があ
り、SPDTスイッチにはMESFETが使用されるこ
とが多い。
Note that MESFET is desirable as an element used for the SPDT switch in a mobile phone or the like.
The reason will be described below. A switch using a diode requires a bias current in order to pass a forward current in an ON state, and cannot adapt to the trend of low power consumption. In a switch using a bipolar transistor, the collector current is controlled by the base current, and therefore the current for controlling switching (base current) affects the signal current, which is not preferable. A switch using a MOSFET cannot operate in the GHz band used in mobile phones. On the other hand, the switch using the MESFET has advantages that it does not consume a large amount of power, that switching is controlled by voltage, there is no problem like a bipolar transistor, and that operation in the GHz band is possible. MESFET is often used for the switch.

【0044】[0044]

【発明の効果】以上のように本発明のスイッチング素子
では、信号の伝送経路外にインダクタを設けて共振回路
を構成するようにしたので、規模が小さい回路構成に
て、挿入損失を劣化させることなく高いアイソレーショ
ン特性を得ることができる。
As described above, in the switching element of the present invention, the inductor is provided outside the signal transmission path to configure the resonance circuit, so that the insertion loss is deteriorated in the circuit configuration of a small scale. It is possible to obtain high isolation characteristics.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のスイッチング素子を用いたアンテナス
イッチの構成を示す回路図である。
FIG. 1 is a circuit diagram showing a configuration of an antenna switch using a switching element of the present invention.

【図2】図1の簡略化した等価回路図である。FIG. 2 is a simplified equivalent circuit diagram of FIG.

【図3】図2の回路を変形した回路図である。FIG. 3 is a circuit diagram obtained by modifying the circuit of FIG.

【図4】本発明のスイッチング素子を実装する基板を示
す平面図である。
FIG. 4 is a plan view showing a substrate on which a switching element of the present invention is mounted.

【図5】本発明のスイッチング素子を基板に実装した状
態を示す図である。
FIG. 5 is a diagram showing a state in which the switching element of the present invention is mounted on a substrate.

【図6】従来例のスイッチング素子における特性(アイ
ソレーション,挿入損失)を示すグラフである。
FIG. 6 is a graph showing characteristics (isolation, insertion loss) in a switching element of a conventional example.

【図7】本発明のスイッチング素子における特性(アイ
ソレーション,挿入損失)を示すグラフである。
FIG. 7 is a graph showing characteristics (isolation, insertion loss) in the switching element of the present invention.

【図8】各端子間のアイソレーションの大小関係を説明
するための回路図である。
FIG. 8 is a circuit diagram for explaining a magnitude relation of isolation between terminals.

【図9】各端子間のアイソレーションの計算結果を示す
グラフである。
FIG. 9 is a graph showing a calculation result of isolation between terminals.

【図10】図8の回路に信号源と負荷とを接続した回路
図である。
10 is a circuit diagram in which a signal source and a load are connected to the circuit of FIG.

【図11】△形回路とY形回路との関連を示す回路図で
ある。
FIG. 11 is a circuit diagram showing a relationship between a Δ-type circuit and a Y-type circuit.

【図12】図10の回路を変形した回路図である。FIG. 12 is a circuit diagram obtained by modifying the circuit of FIG.

【図13】本発明のスイッチング素子を用いたローカル
スイッチの構成図である。
FIG. 13 is a configuration diagram of a local switch using the switching element of the present invention.

【図14】従来のFETスイッチング素子の構成を示す
回路図である。
FIG. 14 is a circuit diagram showing a configuration of a conventional FET switching element.

【図15】共振作用を利用して高アイソレーション化を
図る従来技術の一例を示す図である。
FIG. 15 is a diagram showing an example of a conventional technique for achieving high isolation by utilizing a resonance effect.

【図16】共振作用を利用して高アイソレーション化を
図る従来技術の他の例を示す図である。
FIG. 16 is a diagram showing another example of a conventional technique for achieving high isolation by utilizing a resonance effect.

【符号の説明】[Explanation of symbols]

1 アンテナ 2,3,4,5 FET 6 インダクタ 11 基板 20 スイッチング素子 21 チップインダクタ RC 入出力端子(第1端子) RX 受信端子(第2端子) TX 送信端子(第3端子) 1 antenna 2, 3, 4, 5 FET 6 inductor 11 substrate 20 switching element 21 chip inductor RC input / output terminal (first terminal) RX receiving terminal (second terminal) TX transmitting terminal (third terminal)

───────────────────────────────────────────────────── フロントページの続き (72)発明者 澤井 徹郎 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 原田 八十雄 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tetsuro Sawai 2-5-5 Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. 5-5, Sanyo Electric Co., Ltd.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 第1端子,第2端子間の第1の伝送経路
と、第3端子,前記第1端子間の第2の伝送経路とを切
り換えるスイッチング素子において、前記第2端子と前
記第3端子との間に設けたインダクタを備えることを特
徴とするスイッチング素子。
1. A switching element that switches between a first transmission path between a first terminal and a second terminal and a second transmission path between a third terminal and the first terminal, wherein the second terminal and the A switching element comprising an inductor provided between the three terminals.
【請求項2】 アンテナにて受信された受信信号を入出
力端子を介して受信端子に伝送する第1の伝送経路と、
送信端子からの送信信号を前記入出力端子を介して前記
アンテナに伝送する第2の伝送経路とを切り換えるスイ
ッチング素子において、前記受信端子と前記送信端子と
の間に設けたインダクタを備えることを特徴とするスイ
ッチング素子。
2. A first transmission path for transmitting a reception signal received by an antenna to a reception terminal via an input / output terminal,
A switching element for switching between a second transmission path for transmitting a transmission signal from a transmission terminal to the antenna via the input / output terminal, comprising an inductor provided between the reception terminal and the transmission terminal. And a switching element.
【請求項3】 前記第2,第3端子間より前記第1,第
3端子間のアイソレーションが高くなるように、前記イ
ンダクタの大きさを設定してあることを特徴とする請求
項1記載のスイッチング素子。
3. The size of the inductor is set such that the isolation between the first and third terminals is higher than the isolation between the second and third terminals. Switching element.
【請求項4】 前記インダクタはチップインダクタであ
ることを特徴とする請求項1,2または3記載のスイッ
チング素子。
4. The switching element according to claim 1, wherein the inductor is a chip inductor.
【請求項5】 複数のFETを有することを特徴とする
請求項1,2,3または4記載のスイッチング素子。
5. The switching element according to claim 1, comprising a plurality of FETs.
【請求項6】 第1端子,第2端子間にあってFETを
有する第1の伝送経路と、第3端子,前記第1端子間に
あってFETを有する第2の伝送経路とを切り換えるス
イッチング素子において、前記第2端子と前記第3端子
との間に設けたインダクタを備え、オフである前記第1
の伝送経路とオンである前記第2の伝送経路と前記イン
ダクタ、または、オンである前記第1の伝送経路とオフ
である前記第2の伝送経路と前記インダクタとにより共
振作用を示すように構成したことを特徴とするスイッチ
ング素子。
6. A switching element for switching between a first transmission path having a FET between a first terminal and a second terminal and a second transmission path having a FET between a third terminal and the first terminal, wherein: The first terminal which is off and includes an inductor provided between the second terminal and the third terminal.
And a second transmission path that is turned on and the inductor, or a first transmission path that is turned on and the second transmission path that is turned off and the inductor are configured to exhibit resonance action. A switching element characterized by the above.
【請求項7】 第1端子,第2端子間の第1の伝送経路
と、第3端子,前記第1端子間の第2の伝送経路とを切
り換えるチップスイッチング素子と、前記第2端子と前
記第3端子との間に接続したチップインダクタとをプリ
ント基板上に実装した構成を有することを特徴とする半
導体装置。
7. A chip switching element for switching between a first transmission path between the first terminal and the second terminal and a second transmission path between the third terminal and the first terminal, the second terminal and the A semiconductor device having a structure in which a chip inductor connected between a third terminal and the third terminal is mounted on a printed circuit board.
JP26135795A 1995-10-09 1995-10-09 Semiconductor device Expired - Fee Related JP3630797B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26135795A JP3630797B2 (en) 1995-10-09 1995-10-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26135795A JP3630797B2 (en) 1995-10-09 1995-10-09 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH09107203A true JPH09107203A (en) 1997-04-22
JP3630797B2 JP3630797B2 (en) 2005-03-23

Family

ID=17360725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26135795A Expired - Fee Related JP3630797B2 (en) 1995-10-09 1995-10-09 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3630797B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002096175A1 (en) * 2001-05-24 2002-11-28 Matsushita Electric Industrial Co., Ltd. Portable power amplifier
US6967517B2 (en) 2002-06-20 2005-11-22 Matsushita Electric Industrial Co., Ltd. Switching device
WO2006035531A1 (en) * 2004-09-27 2006-04-06 Murata Manufacturing Co., Ltd. High frequency signal switching circuit
CN104733809A (en) * 2013-12-24 2015-06-24 株式会社村田制作所 Switching Circuit And Semiconductor Module
JP2017037970A (en) * 2015-08-10 2017-02-16 株式会社村田製作所 High frequency module
KR102045497B1 (en) * 2018-05-25 2019-11-18 한국과학기술원 Dpdt switch circuit including shared matching network
US10756727B2 (en) 2013-12-24 2020-08-25 Murata Manufacturing Co., Ltd. Switching circuit and high-frequency module
US12113523B2 (en) 2022-09-21 2024-10-08 Kabushiki Kaisha Toshiba High frequency switch and semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8909169B2 (en) 2013-03-07 2014-12-09 Microchip Technology Incorporated Optimizing isolation and insertion loss of a radio frequency single pole-double-throw switch

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002096175A1 (en) * 2001-05-24 2002-11-28 Matsushita Electric Industrial Co., Ltd. Portable power amplifier
US7133705B2 (en) 2001-05-24 2006-11-07 Matsushita Electric Industrial Co., Ltd. Portable power amplifier
US6967517B2 (en) 2002-06-20 2005-11-22 Matsushita Electric Industrial Co., Ltd. Switching device
WO2006035531A1 (en) * 2004-09-27 2006-04-06 Murata Manufacturing Co., Ltd. High frequency signal switching circuit
DE112005002018B4 (en) * 2004-09-27 2010-11-25 Murata Manufacturing Co., Ltd., Nagaokakyo RF signal switching circuit
CN104733809A (en) * 2013-12-24 2015-06-24 株式会社村田制作所 Switching Circuit And Semiconductor Module
US10756727B2 (en) 2013-12-24 2020-08-25 Murata Manufacturing Co., Ltd. Switching circuit and high-frequency module
US10778211B2 (en) 2013-12-24 2020-09-15 Murata Manufacturing Co., Ltd Switching circuit and semiconductor module
JP2017037970A (en) * 2015-08-10 2017-02-16 株式会社村田製作所 High frequency module
US10651884B2 (en) 2015-08-10 2020-05-12 Murata Manufacturing Co., Ltd. Radio-frequency module with switch IC having a ground electrode for isolating between a common terminal and selection terminals
KR102045497B1 (en) * 2018-05-25 2019-11-18 한국과학기술원 Dpdt switch circuit including shared matching network
US12113523B2 (en) 2022-09-21 2024-10-08 Kabushiki Kaisha Toshiba High frequency switch and semiconductor device

Also Published As

Publication number Publication date
JP3630797B2 (en) 2005-03-23

Similar Documents

Publication Publication Date Title
JP3616343B2 (en) High frequency switch circuit and communication terminal device using the same
US6255994B1 (en) Inverted-F antenna and radio communication system equipped therewith
TW567662B (en) Electronic component and wireless communication system
US6009314A (en) Monolithic high frequency antenna switch
US5485130A (en) Microwave switch circuit and an antenna apparatus
US5148062A (en) Simplified phase shifter circuit
JPH11274804A (en) High frequency switch
US7423499B2 (en) High-frequency switching apparatus
JPH08288791A (en) Attenuator unit, step attenuator having the same, and electronic device having the step attenuator
US6242990B1 (en) Quadrature phase shift keyed/bi-phase shift keyed modulator
US7253513B2 (en) High-frequency switch device and electronic device using the same
JP3630797B2 (en) Semiconductor device
JP3163918B2 (en) High frequency switch
JPH1155156A (en) Antenna switch semiconductor integrated circuit
JP2002043911A (en) Semiconductor switch circuit and semiconductor device
US6680533B1 (en) Semiconductor device with suppressed RF interference
KR100582621B1 (en) Switching circuit device
JP4170184B2 (en) Semiconductor circuit device
JPH10150395A (en) Switch circuit and switch and wireless device
JPH09321829A (en) Transmission line changeover switching circuit
JP4005394B2 (en) Semiconductor switch circuit
KR100677793B1 (en) Highly adaptive assembly using flip chip and microelectromechanical techniques on low loss substrates
JP4029169B2 (en) High frequency switch circuit
US6998933B1 (en) Millimeter wave switch
JP3702190B2 (en) Compound semiconductor switch circuit device

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041215

LAPS Cancellation because of no payment of annual fees