JPH0895611A

JPH0895611A - プログラマブルコントローラおよびその保守ツール

Info

Publication number: JPH0895611A
Application number: JP6257289A
Authority: JP
Inventors: Kazuo Abe; 一夫阿部
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1994-09-28
Filing date: 1994-09-28
Publication date: 1996-04-12

Abstract

(57)【要約】【構成】条件メモリ部７は、データメモリ部９の演算
用データと模擬用データのいずれのデータを用いて演算
処理するか、演算処理結果を書込禁止するか否かを模擬
実行情報として予め設定し、保守伝送部８は、模擬実行
のために保守ツール１０から入力された模擬用データを
データメモリ部９の模擬用メモリへ格納する一方、模擬
実行情報を条件メモリ部７へ格納する。データメモリ部
９は、演算用メモリと、この演算用メモリとビットアド
レスが対応する模擬用メモリとからなっている。主制御
部８は制御プログラムがデータの書込み命令で、かつ、
条件メモリ部の対応するビットアドレスが模擬実行のと
きデータの書込みを禁止する。【効果】デバック時間の短縮を図る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、監視や制御のためのプ
ログラマブルコントローラの制御プログラムをデバック
するのに好適なプログラマブルコントローラおよびその
保守ツールに関する。

【０００２】

【従来の技術】図１５に従来のプログラマブルコントロ
ーラのブロック構成図を示す。

【０００３】図において、プログラマブルコントローラ
１は、主制御部２と外部入出力部３とプログラム格納部
４とデータメモリ部５とから構成され、データ線６によ
って接続されている。

【０００４】主制御部２は、演算処理部としてのマイク
ロプロセッサを備え、プログラム格納部４に格納された
制御プログラムに従ってデータメモリ部５の演算用デー
タを用いて演算処理を実行してその結果をデータメモリ
部５へ格納する。

【０００５】外部入出力部３は、プラントのデータを取
り込みデータメモリ部５へ格納する一方、データメモリ
部５へ格納されたデータをプラントへ出力するインター
フェースである。

【０００６】プログラム格納部４は、後述する保守ツー
ルにより作成された制御プログラムを格納する。データ
メモリ部５は、演算用のデータを格納する。

【０００７】上記したプログラマブルコントローラ１で
は、図１６に示す制御プログラムによる処理が実行さ
れ、まず、外部入出力部３を介してプラントから取込ま
れたデータがデータメモリ部５の指定されたビットアド
レスへ順次格納される（Ｓ１）。

【０００８】次に、プログラム格納部４から制御プログ
ラムが順次取出され（Ｓ２）、命令コードに従ってデー
タメモリ部５へ格納されたデータを用いて演算処理が順
次実行され、演算処理された結果がデータメモリ部５の
指定されたビットアドレスへ格納される（Ｓ３，Ｓ
４）。

【０００９】全ての制御プログラムの命令の処理が終了
すると、データメモリ部５の内容が外部入出力部３から
プラントへ出力される（Ｓ５）。これによって、プラン
ト機器の制御がプログラマブルコントローラ１によって
される。上記処理は、所定周期で繰り返し実行される。

【００１０】例えば、制御プログラムの一部分が図１７
に示すものとすると、主制御部２は、命令Ｐ１で外部入
力データに対応するデータメモリ部５のビットアドレス
「０００１」と「０００２」のＡＮＤ（論理積）を演算
出力し、その結果をビットアドレス「０００６」へ格納
する。

【００１１】次に、主制御部２は命令Ｐ２で外部入力デ
ータに対応するデータメモリ部５のビットアドレス「０
００３」と「０００４」のＯＲ（論理和）を演算し、そ
の結果をビットアドレス「０００７」へ格納する。

【００１２】さらに、命令Ｐ３でビットアドレス「００
０６」と「０００７」と外部入力データに対応する「０
００５」とのＯＲ（論理和）を演算し、その結果をビッ
トアドレス「０００８」へ格納する。

【００１３】そして、主制御部２はビットアドレス「０
００８」のデータに応じて命令Ｐ４でオンディレイタイ
マを動作または不動作させる。制御プログラムは、この
ような演算処理が多数組合せられた多数の処理ステップ
からなり、大規模で、かつ、複雑な構成となっている。

【００１４】ところで、プログラマブルコントローラ１
が用いる制御プログラムは外部の図示省略するプログラ
ム作成装置によって作成されて伝送手段によってプログ
ラマブルコントローラ１のプログラム格納部４に格納さ
れる。このとき、作成された制御プログラムに誤りがな
いように、いわゆるデバックが、従来、次のように実行
されていた。

【００１５】まず、プログラマブルコントローラ１に設
ける外部入出力部３との接続部にプラントを模擬するス
イッチや電圧発生器等を接続し、また、表示灯やブザー
等を接続して外部入出力部３を介してデータメモリ部５
へ外部入出力データを格納していた。また、プログラマ
ブルコントローラ１と図示省略する保守ツールを接続し
て、保守ツールから外部入出力部３をバイパスさせて外
部入出力部３からのデータに相当する模擬用データを格
納していた。

【００１６】そして、データメモリ部５に格納された外
部入出力データと模擬用データとを用いて制御プログラ
ムのデバックが実行されていた。

【００１７】

【発明が解決しようとする課題】しかしながら、上記し
た従来のプログラマブルコントローラ１では、デバック
のために煩雑な手間と多大の時間を要し、効率が大変悪
いという問題がある。

【００１８】まず、第１に、デバックのために模擬用デ
ータを全ての処理ステップについて設定することができ
ないという問題がある。

【００１９】一般に、制御プログラムは、外部入力デー
タを用いて第一段の処理がされた後にその演算の結果デ
ータを用いて次段の条件判定や演算処理がされるという
多数の処理ステップから構成されている。

【００２０】このような場合に、外部入出力部３から入
力可能な外部入力データに対応するビットアドレスでは
模擬用データの設定が容易にできるが、演算処理結果に
対応するビットアドレスへの模擬用データの設定は簡単
ではなかった。

【００２１】これを簡単な例で説明すると、図１７に示
す制御プログラムでは、外部入力データに対応するビッ
トアドレス「０００１」，「０００２」，「０００
３」，「０００４」，「０００５」のビットの内容は、
外部入出力部３から任意に設定することができるが、命
令Ｐ３による演算出力であるビットアドレス「０００
８」のビットの内容を任意に設定することができなかっ
た。

【００２２】この場合、従来、強制的に模擬のためビッ
トアドレス「０００８」を「１」にしようとすると、前
段の処理ステップの内容に応じて、例えば、ビットアド
レス「０００５」を「１」あるいは、命令Ｐ１または命
令Ｐ２のビットアドレス「０００６」，「０００７」の
いずれかが「１」となるようにビットアドレス「０００
１」「０００２」若しくはビットアドレス「０００３」
「０００４」のビットの内容を設定する手間を要した。

【００２３】このような模擬データの設定作業は、制御
プログラムのアルゴリズムが大規模で複雑となると、デ
バックのための模擬データの設定に多大な時間を要する
という問題があった。

【００２４】また、第２に、プログラマブルコントロー
ラ１をデバックするとき専用の保守ツールや専用の各種
試験器が占有され、上記のようにデバックに多くの時間
を要するとその間次のプログラマブルコントローラ１の
デバックに移ることができず、生産効率が悪いという問
題があった。

【００２５】また、第３に、図１７で説明した制御プロ
グラムでは、命令Ｐ３のビットアドレス「０００８」へ
ビット「１」を設定しても、一度演算すれば更新されて
ビットアドレス「０００８」がビット「０」となってし
まうことがあり再び設定し直す必要があった。

【００２６】また、第４に、デバック作業は、例えば、
１ケ月に亘ることもあり、その間にプログラマブルコン
トローラ１の電源を切る必要となる場合も少なくない。
この場合に、データメモリ部５はメモリのバックアップ
がされていないため、電源を切れば、次の日に再度デバ
ックのための模擬データを設定し直す手間を要するとい
う問題があった。

【００２７】そこで、本発明は、簡単で、かつ、短時間
にしかも効率的に、デバックのための模擬用データを設
定可能とするプログラマブルコントローラおよびその保
守ツールを提供することを目的とする。

【００２８】

【課題を解決するための手段】請求項１の発明は、プラ
ントデータを取込みプラントへデータを出力する外部入
出力部と、演算処理のための制御専門言語による制御プ
ログラムを格納するプログラム格納部と、演算用データ
とその演算結果データを格納する演算用メモリと制御プ
ログラムの動作模擬をする模擬用データを格納する演算
用メモリとビットアドレスが対応して設けられる模擬用
メモリとからなるデータメモリ部と、演算用メモリと模
擬用メモリのそれぞれにビットアドレスが対応して設け
られビットアドレス毎にいずれの演算用メモリまたは模
擬用メモリのデータを取出すか、あるいはデータの書込
みを禁止する情報を模擬実行情報として予め設定する条
件メモリ部と、保守ツールから入力された動作模擬のた
めの模擬用データを模擬用メモリへ格納する一方、模擬
実行情報を条件メモリ部へ格納する保守伝送部と、演算
用メモリの演算用データを用いて制御プログラムによっ
て演算を実行し、その演算結果データを演算用メモリへ
格納する一方、制御プログラムがデータ取出し命令で、
かつ、条件メモリ部の対応するビットアドレスが模擬実
行のとき模擬用メモリの模擬用データを取出して制御プ
ログラムによって演算し、制御プログラムがデータの書
込み命令で、かつ、条件メモリ部の対応するビットアド
レスが模擬実行のときデータの書込みを禁止する主制御
部とを設けるようにしたものである。

【００２９】請求項２の発明は、制御プログラムを画面
に表示する表示部と、オペレータが情報を入力する入力
部と、制御プログラムを格納するプログラム格納部と、
模擬用データを設定する模擬データ設定部と、設定され
た模擬用データと模擬実行情報とをプログラマブルコン
トローラへ伝送する伝送部と、入力部を介してプログラ
ム格納部から制御プログラムを取り出して、表示部へ表
示すると共に、表示された制御プログラムに基づいて入
力部から入力された模擬用データと模擬実行情報とを模
擬データ設定部へ設定し、この模擬データ設定部に設定
された模擬データと模擬実行情報とを伝送部へ渡す制御
部とを設けるようにしたものである。

【００３０】請求項３の発明は、請求項２記載のプログ
ラマブルコントローラの保守ツールにおいて、プログラ
マブルコントローラに設定された模擬実行のためのデー
タを格納する模擬データ保存部を設け、要求により模擬
実行のためのデータを伝送部を介して取込んで模擬デー
タ保存部へ格納する一方、この模擬データ保存部に格納
されたデータを取出しプログラマブルコントローラへ設
定するように伝送部へ出力する手段を制御部に設けるよ
うにしたものである。

【００３１】請求項４の発明は、請求項２または請求項
３記載のプログラマブルコントローラの保守ツールにお
いて、模擬用データと模擬実行によって得られる演算結
果データを予め想定してデータベースに登録する模擬デ
ータ登録部を設け、この模擬データ登録部に登録された
模擬用データを順次プログラマブルコントローラへ設定
して制御プログラムの模擬実行によって得られた演算結
果データと想定した演算結果データとから制御プログラ
ムの検証をする手段を制御部に設けるようにしたもので
ある。

【００３２】

【作用】請求項１の発明によれば、制御プログラムがデ
ータの取出し命令で、かつ、条件メモリ部の対応するビ
ットアドレスが模擬実行でないとき、演算用メモリのデ
ータを用いて命令の実行がされる。また、制御プログラ
ムがデータ取出し命令で、かつ、条件メモリ部の対応す
るビットアドレスが模擬実行のとき、模擬用メモリのデ
ータを用いて命令の実行がされる。一方、制御プログラ
ムがデータの書込み命令で、かつ、条件メモリ部の対応
するビットアドレスが模擬実行でないとき、演算用メモ
リへデータの書込みが実行される。また、制御プログラ
ムがデータ書込み命令で、かつ、条件メモリ部の対応す
るビットアドレスの模擬実行のとき、データの書込みが
禁止される。これによって、予め条件メモリ部の所定の
ビットアドレスに模擬実行を設定すれば制御プログラム
の命令がデータの取出しのとき、模擬用メモリのデータ
が用いられ、データの書込みのときは、書込み禁止され
る。従って、制御プログラムの前の処理でされた結果に
より所定のビットアドレスのデータが上書きされること
がなく、任意のビットアドレスに模擬データを設定で
き、デバック時間の大幅な短縮が図られる。

【００３３】請求項２の発明によれば、表示部に表示さ
れる制御プログラムを見ながら任意のビットアドレスに
模擬用データを設定することができるからデバック時間
の短縮が図れる。

【００３４】請求項３の発明によれば、必要なときプロ
グラマブルコントローラの模擬用データを保守ツールへ
取込み保存し、デバック時に再びプログラマブルコント
ローラへ設定するようにしたからデバックが即座に開始
することができ、デバック作業が効率的となる。

【００３５】請求項４の発明によれば、予め保守ツール
に模擬用データを登録しておき、順次模擬用データをプ
ログラマブルコントローラへ設定してデバックするため
にデバック時間の短縮が図られる。

【００３６】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。

【００３７】図１は、本発明の第１実施例を示すプログ
ラマブルコントローラのブロック構成図であり、従来例
を示す図１５と同一符号は同一部分または相当部分を示
し、図１において、図１５と異なる点は、条件メモリ部
７と保守伝送部８を追設すると共に、データメモリ部５
の構成を異にしデータメモリ部９として保守ツール１０
を接続している。

【００３８】ここで、条件メモリ部７は、データメモリ
部９に格納される演算用データと模擬用データのいずれ
のデータを用いて演算処理するか、あるいは、演算処理
結果を書込禁止するか否かを模擬実行情報として予め設
定するものである。

【００３９】保守伝送部８は、模擬実行のために保守ツ
ール１０から入力された模擬用データをデータメモリ部
９の模擬用メモリへ格納する一方、模擬実行情報を条件
メモリ部７へ格納するものである。

【００４０】データメモリ部９は、演算用データを格納
する演算用メモリと、この演算用メモリとビットアドレ
スが対応して模擬用データを格納する模擬用メモリとか
らなっている。

【００４１】次に、デバックに先立って保守ツール１０
とプログラマブルコントローラ１Ａとが接続される。そ
して、保守ツール１０からオペレータの操作によりデー
タメモリ部９の模擬用メモリのビットアドレスに模擬デ
ータが格納され、条件メモリ部７の対応するビットアド
レスに模擬実行情報が格納される。

【００４２】すなわち、データメモリ部９は、図２に示
すように、ビットアドレス０〜ｎに対してビット「１」
または「０」を格納するエリアを有する演算用メモリ９
ａと、この演算用メモリ９ａと同一のアドレス空間とし
てビットアドレスが対応する模擬用メモリを設け、ビッ
トアドレス０〜ｎに対してビット「１」または「０」の
模擬データを格納するエリアを有している。

【００４３】また、条件メモリ部７は、図３に示すよう
に、保守ツール１０の演算用メモリ９ａおよび模擬用メ
モリ９ｂと同一アドレス空間としてビットアドレスが対
応してビットアドレス０〜ｎに対してビット「１」また
は「０」を格納するようになっている。

【００４４】上記構成のプログラマブルコントローラ１
Ａへ模擬データを設定するとき、データメモリ部９の模
擬用メモリ９ｂのビットアドレスへ模擬用データを設定
すると共に、模擬実行情報として条件メモリ部７の模擬
用メモリ９ｂに対応するビットアドレスに「１」とし模
擬実行を設定する。

【００４５】例えば、図１７で説明した制御プログラム
の場合、図４に示すように命令Ｐ１，Ｐ２，Ｐ３，Ｐ４
に対応して処理ステップ毎に命令ＡＮＤ，ＯＵＴ等とビ
ットアドレスが記述されている。ビットアドレス「００
０８」にビット「０」を模擬設定するとき、保守ツール
１０から保守伝送部８を介してデータメモリ部９の模擬
用メモリ９ｂのビットアドレス「０００８」にビット
「０」を設定し、さらに、条件メモリ部７の同じビット
アドレス「０００８」にビット「１」を設定しておく。

【００４６】次に、プログラマブルコントローラ１Ａを
デバックするとき、図５に示す手順により処理がされ、
外部入出力部３を介してデータがデータメモリ部９の演
算用メモリ９ａへ格納される（Ｓ１１）。

【００４７】続いて、図６に示す如く、命令コードとビ
ットアドレスとからなる制御プログラムの処理ステップ
５０の１行がプログラム格納部４から取り出される（Ｓ
１２）。

【００４８】このとき、取り出された制御プログラムの
命令が書込みでないとき、命令の中のビットアドレスが
取出され、条件メモリ部７から対応するビットアドレス
の模擬実行か否かの情報が取り出される（Ｓ１３〜Ｓ１
６）。

【００４９】ここで、模擬実行でない、つまり、条件ビ
ット＝１でないとき、演算用メモリ９ａからデータを取
り出して命令コードに従った演算がされる（Ｓ１７〜Ｓ
１９）。また、模擬実行、つまり、条件ビット＝１のと
き模擬用メモリに予め設定されたデータが取出され命令
コードに従った演算がされる（Ｓ１７，Ｓ１９，Ｓ２
０）。

【００５０】一方、判断Ｓ１４の処理で制御プログラム
の命令が書込みのとき、命令の中のビットアドレスが取
出され条件メモリ部７から対応するビットアドレスから
模擬実行か否かの情報が取り出される。

【００５１】ここで、模擬実行、つまり、条件ビット＝
１のときデータの書込みがされず、次の処理に移行し、
模擬実行でない、つまり、条件ビット＝１でないとき、
演算用メモリ９ａへデータが書き込まれる（Ｓ２１〜Ｓ
２４）。

【００５２】例えば、図１７で説明すると、処理Ｓ１２
でビットアドレス「０００８」の命令は「ＯＵＴ」書込
みである。このため、判断Ｓ１４で処理Ｓ２１，Ｓ２２
へ移行する。これにより、条件メモリ部７について取り
出されたビットアドレスに対応するビット情報が取り出
される（Ｓ２２）。

【００５３】ここで、条件メモリ部７のビットアドレス
「０００８」がビット「１」とすると、データの書込み
が禁止され、次の処理に移行する（Ｓ２３）。次の処理
に移行するとプログラム格納部４から次の命令「ＴＳ
Ｗ」が取り出される（Ｓ１２）。これは、書込み命令で
ないから命令の中からビットアドレス「０００８」が取
り出される（Ｓ１３〜Ｓ１５）。

【００５４】続いて、条件メモリ部７のビットアドレス
「０００８」にはビット「１」が設定されている。これ
により、模擬用メモリ９ｂからビット「０」が取り出さ
れる（Ｓ１６〜Ｓ２０）。命令コードに従って処理がさ
れ、ビット「０」の実行のためオンディレイタイマが不
動作の状態となる。

【００５５】全ての制御プログラムの処理が終了する
と、データメモリ部９の内容が外部へ出力される（Ｓ２
５）。

【００５６】このように、データメモリ部９の模擬用メ
モリ９ｂの任意のビットアドレスのビット内容を設定
し、これをデバック時に模擬用データとして実行するか
条件メモリ部７へ設定することができる。

【００５７】この結果、プログラマブルコントローラ１
Ａは、図１７のビットアドレス「０００８」のような場
合、前段の演算処理によって模擬用データの内容が書換
えられることがなく、任意の処理ステップについて実行
条件に左右されない模擬用データの設定ができ、デバッ
ク作業の効率化が図られる。

【００５８】次に、本発明の第２実施例を図７を参照し
て説明する。

【００５９】図７は、本発明に適用する保守ツールのブ
ロック構成図を示し、保守ツール１０は、表示部１１と
入力部１２とプログラム格納部１３と模擬データ設定部
１４と伝送部１５と制御部１６とからなっている。

【００６０】ここで、表示部１１は、制御プログラム等
を表示するものである。入力部１２はオペレータが表示
部１１の表示に従って情報を入力するものである。

【００６１】プログラム格納部１３は、プログラマブル
コントローラ１Ａのプログラム格納部４に格納されてい
る制御プログラムと同じプログラムを格納する。模擬デ
ータ設定部１４は、模擬用データを設定する。

【００６２】伝送部１５は、模擬データ設定部１４によ
って設定された模擬データと模擬実行情報とをプログラ
マブルコントローラ１Ａへ伝送する。制御部１６は、入
力部１２を介してプログラム格納部１３から制御プログ
ラムを取出し表示部１１へ表示すると共に、表示された
制御プログラムに基づいて入力部１２によって模擬デー
タと模擬実行情報とを模擬データ設定部１４へ設定し、
設定された模擬データと模擬実行情報を伝送部１５へ渡
す。

【００６３】以上のように構成される保守ツール１０
は、具体的に図８に示すような外観となっており、本体
部１７に図７に示すプログラム格納部１３と模擬データ
設定部１４と伝送部１５と制御部１６とが内装され、表
示部１１には、前面に表示画面１１ａを有して、入力部
１２としてキーホード１２ａとマウス１２ｂを備えてい
る。

【００６４】上記する保守ツール１０では、図９に示す
手順により処理がされ、まず、オペレータがキーホード
１２ａからデバックの模擬データ設定のための要求をす
ると、制御部１６がプログラム格納部１３から制御プロ
グラムの一部を取出す。そして、制御部１６が表示部１
１の表示画面１１ａに図１０に示すように制御プログラ
ムを図をもって表示する（Ｓ３１）。この表示画面５１
には、図１７に示す制御プログラムの一部分が表示さ
れ、プログラマブルコントローラ１Ａのデータメモリ部
９の演算用メモリ９ａの対応するビットアドレスに各ビ
ット内容（１）または（０）が表示されている。

【００６５】この状態で、命令Ｐ３のビットアドレス
「０００８」へ模擬データを設定するとき、オペレータ
がキーホード１２ａまたはマウス１２ｂを用いて表示画
面５１上の「０００８」の表示部分を特定して選択する
（Ｓ３２）。これに応じて、制御部１６は表示部１１の
表示画面５１の「０００８」へ模擬用データを入力する
キー入力の促す模擬用設定ウィンドウが図１１に示すよ
うに表示される（Ｓ３３）。この表示画面５２の模擬用
設定ウィンドウ５２ａは、「命令」「ビットアドレス」
５２ａ１と模擬用データのビット内容を設定するエリア
５２ａ２と模擬実行を設定するエリア５２ａ３となって
いる。

【００６６】ここで、オペレータがキーホード１２ａま
たはマウス１２ｂによりビットアドレス「０００８」へ
ビット「０」を模擬データとして設定入力する。さら
に、模擬実行情報として「実行」のエリア５２ａ３をマ
ウス１２ｂ等で選択する（Ｓ３４）。

【００６７】こうして設定された模擬データと模擬実行
情報とが模擬データ設定部１４から伝送部１５へ渡さ
れ、保守ツール１０からプログラマブルコントローラ１
Ａの保守伝送部８へ伝送される（Ｓ３５，Ｓ３６）。

【００６８】これにより、プログラマブルコントローラ
１Ａでは、図２で説明したデータメモリ部９の模擬用メ
モリ９ｂのビットアドレス「０００８」にビット「０」
を設定し、さらに図３で説明した条件メモリ部７のビッ
トアドレス「０００８」にビット「１」を設定する。

【００６９】この結果設定されたビットアドレス「００
０８」のビットは、前段の演算結果に無関係にビット
「１」として模擬することができる。

【００７０】このように、保守ツール１０に表示される
表示画面１１ａの制御プログラムの図を見ながら入力部
１２からの操作によって簡単に短時間に模擬データと模
擬実行情報を設定できるからデバックの効率を向上させ
ることができる。

【００７１】次に、本発明の第３実施例を図１２を参照
して説明する。

【００７２】図示する保守ツール２０は、表示部１１と
入力部１２とプログラム格納部１３と模擬データ設定部
１４と伝送部１５と制御部２１と模擬データ保存部２２
とからなっている。

【００７３】ここで、表示部１１は、制御プログラムを
図式化して表示するものである。入力部１２は、オペレ
ータが表示部１１に表示された制御プログラムに従って
情報を入力するものである。

【００７４】プログラム格納部１３は、プログラマブル
コントローラ１Ａの制御プログラムと同じ制御プログラ
ムを格納するものである。模擬データ設定部１４は模擬
用データを設定するものである。模擬データ保存部２２
は、プログラマブルコントローラ１Ａのデータメモリ部
９と条件メモリ部７との内容を格納するものである。伝
送部１５は、プログラマブルコントローラ１Ａと保守ツ
ール２０との間でデータ伝送するものである。

【００７５】制御部２１は、要求によりプログラマブル
コントローラ１Ａのデータメモリ部９と条件メモリ部７
の内容を読出し模擬データ保存部２２へ格納すると共
に、模擬データ保存部２２へ格納されたデータを取出し
プログラマブルコントローラ１Ａのデータメモリ部９と
条件メモリ部７へデータを設定するものである。

【００７６】以上の構成で、デバックのとき、保守ツー
ル２０にプログラマブルコントローラ１Ａを接続し、模
擬用データが作成され、模擬データ設定部１４によって
伝送部１５を介してプログラマブルコントローラ１Ａへ
伝送される。次に、入力部１２から要求があると、制御
部２１がプログラマブルコントローラ１Ａの条件メモリ
部７とデータメモリ部のデータの伝送要求を伝送部１５
を介してプログラマブルコントローラ１Ａの保守伝送部
へ出力する。

【００７７】これに対して、プログラマブルコントロー
ラ１Ａの保守伝送部がデータメモリ部と条件メモリ部の
データを保守ツール２０の伝送部１５へ伝送する。伝送
された上記データは制御部２１により模擬データ保存部
２２へ格納される。

【００７８】また、入力部１２から要求があると、模擬
データ保存部２２に保存されたデータを伝送部１５を介
してプログラマブルコントローラ１Ａへ伝送する。プロ
グラマブルコントローラ１Ａの保守伝送部はデータをデ
ータメモリ部と条件メモリ部へ設定する。

【００７９】例えば、デバックのための模擬データと模
擬実行情報の設定やデバック作業が遅れ次の日に持ち越
すようなとき、一般に、プログラマブルコントローラ１
Ａの電源が切られるためにプログラマブルコントローラ
１Ａのデータメモリ部と条件メモリ部の内容を伝送部１
５を介して読み出して模擬データ保存部２２へ保存す
る。

【００８０】次の日になると、プログラマブルコントロ
ーラ１Ａの電源投入後に保守ツール２０から前日保存さ
れたデータをデータ伝送部１５を介してプログラマブル
コントローラ１Ａへ伝送し、データメモリ部と条件メモ
リ部へデータを格納する。

【００８１】これにより、プログラマブルコントローラ
１Ａのデータメモリ部と条件メモリ部の内容が直ちに電
源遮断前の状態に復元される。従って、即座にデバック
の作業を実行することができる。

【００８２】このようにプログラマブルコントローラ１
Ａのデータメモリ部と条件メモリ部との内容を保守ツー
ル２０が保存し、復元するためにデバック時の中断また
は再開が容易にできデバックの効率が向上する。特に、
大規模の制御プログラムを保存するプログラマブルコン
トローラのデバックでは、１ケ月もの長期に亘るものが
あり、デバック作業は中断や再開の繰り返しの連続的作
業であるため模擬用データが確実に保存できれば作業能
率が一層向上する。

【００８３】次に、本発明の第４実施例を図１３を参照
して説明する。

【００８４】図示する保守ツール３０は、表示部１１と
入力部１２とプログラム格納部１３と模擬データ設定部
１４と伝送部１５と制御部３１と模擬データ登録部３２
とからなっている。

【００８５】ここで、模擬データ登録部３２は、予め実
行しようとする模擬用データを作成して内部のファイル
に格納しておくものである。

【００８６】以上の構成で、保守ツール３０では、模擬
データ登録部３２によってデバック対象の制御プログラ
ムの部分について予め複数の模擬用データを作成して模
擬用ファイルへ格納しておく。

【００８７】例えば、図１７に示すような制御プログラ
ムでは、ビットアドレス「０００８」のビットが「１」
となる条件を想定する。この場合、ビットアドレス「０
００６」または「０００７」あるいはビットアドレス
「０００８」のいずれかがビット「１」となるときであ
る。

【００８８】この制御プログラムの一部分をデバックす
るために保守ツール３０のみによって図１４に示す如く
のケース１〜ケース８を想定し、ビットアドレス「００
０５」「０００６」「０００７」にビットを設定すると
共に、期待結果データとしてビットアドレス「０００
８」にビットを設定した模擬用データを作成し、模擬デ
ータファイルに格納しておく。

【００８９】次に、プログラマブルコントローラ１Ａと
保守ツール３０とを接続したとき、制御部３１によって
模擬データ登録部３２の模擬データファイルから模擬用
データが取出され伝送部１５を介して伝送される。プロ
グラマブルコントローラ１Ａでは、模擬用データが条件
メモリ部とデータメモリ部へ格納される。

【００９０】そして、プログラマブルコントローラ１Ａ
で制御プログラムにより処理が実行される。その後に保
守ツール３０がプログラマブルコントローラ１Ａの処理
結果を取込み期待結果データとの比較をして検証する。
これを模擬データファイルの最後の模擬用データまで順
次実行する。

【００９１】例えば、図１４の例では、ケース１から開
始してケース８まで順次模擬用データを設定し、処理実
行し、結果の検証がされる。これによって、デバック作
業が効率的に行われる。

【００９２】

【発明の効果】以上説明したように請求項１の発明によ
れば、予め条件メモリ部の所定のビットアドレスに模擬
実行を設定すれば制御プログラムの命令がデータの取出
しのとき、模擬用メモリのデータが用いられ、データの
書込みのときは、書込み禁止される。従って、制御プロ
グラムの前の処理でされた結果により所定のビットアド
レスのデータが上書きされることがなく、任意のビット
アドレスに模擬データを設定でき、デバック時間の短縮
が図られる。

【００９３】請求項２の発明によれば、表示部に表示さ
れる制御プログラムを見ながら任意のビットアドレスに
模擬用データを設定することができるからデバック時間
の短縮が図れる。

【００９４】請求項３の発明によれば、必要なときプロ
グラマブルコントローラの模擬用データを保守ツールへ
取込み保存し、デバック時に再びプログラマブルコント
ローラへ設定するようにしたからデバックが即座に開始
することができ、デバック作業が効率的となる。

【００９５】請求項４の発明によれば、予め保守ツール
に模擬用データを登録しておき、順次模擬用データをプ
ログラマブルコントローラへ設定してデバックするため
にデバック時間の短縮が図られる。

【図面の簡単な説明】

【図１】本発明の第１実施例を示すプログラマブルコン
トローラの構成図である。

【図２】図１に備えるデータメモリ部のファイル構成図
である。

【図３】図１に備える条件メモリ部のファイル構成図で
ある。

【図４】制御プログラムの一例を示す説明図である。

【図５】図１のプログラマブルコントローラの処理手順
を示すフローチャートである。

【図６】制御プログラムの１行を示す説明図である。

【図７】本発明の第２実施例を示す保守ツールの構成図
である。

【図８】図７の保守ツールの外観図である。

【図９】図７の保守ツールの処理手順を示すフローチャ
ートである。

【図１０】図７に備える表示部の表示画面の第１の例を
示す説明図である。

【図１１】図７に備える表示部の表示画面の第２の例を
示す説明図である。

【図１２】本発明の第３実施例を示す保守ツールの構成
図である。

【図１３】本発明の第４実施例を示す保守ツールの構成
図である。

【図１４】図１３の模擬データ登録部に備える模擬デー
タファイルを示す説明図である。

【図１５】従来例を示すプログラマブルコントローラの
構成図である。

【図１６】図１５の処理手順を示すフローチャートであ
る。

【図１７】制御プログラムの一例を示す説明図である。

【符号の説明】

１プログラマブルコントローラ２主制御部３外部入出力部４プログラム格納部７条件メモリ部８保守伝送部９データメモリ部１０，２０保守ツール１１表示部１２入力部１３プログラム格納部１４模擬データ設定部１５伝送部１６，２１，３１制御部２２模擬データ保存部３２模擬データ登録部

Claims

【特許請求の範囲】

【請求項１】プラントデータを取込みプラントへデー
タを出力する外部入出力部と、演算処理のための制御専門言語による制御プログラムを
格納するプログラム格納部と、演算用データとその演算結果データを格納する演算用メ
モリと前記制御プログラムの動作模擬をする模擬用デー
タを格納し前記演算用メモリとビットアドレスが対応し
て設けられる模擬用メモリとからなるデータメモリ部
と、前記演算用メモリと前記模擬用メモリのそれぞれにビッ
トアドレスが対応して設けられビットアドレス毎にいず
れの前記演算用メモリまたは前記模擬用メモリのデータ
を取出すか、あるいは、データの書込みを禁止する情報
を模擬実行情報として予め設定する条件メモリ部と、保守ツールから入力された動作模擬のための前記模擬用
データを前記模擬用メモリへ格納する一方、前記模擬実
行情報を前記条件メモリ部へ格納する保守伝送部と、前記演算用メモリの演算用データを用いて制御プログラ
ムによって演算を実行し、その演算結果データを前記演
算用メモリへ格納する一方、制御プログラムがデータ取
出し命令で、かつ、前記条件メモリ部の対応するビット
アドレスが模擬実行のとき前記模擬用メモリの模擬用デ
ータを取出して制御プログラムによって演算し、制御プ
ログラムがデータの書込み命令で、かつ、前記条件メモ
リ部の対応するビットアドレスが模擬実行のときデータ
の書込みを禁止する主制御部とを備えたことを特徴とす
るプログラマブルコントローラ。
【請求項２】制御プログラムを画面に表示する表示部
と、オペレータが情報を入力する入力部と、前記制御プログラムを格納するプログラム格納部と、模擬用データを設定する模擬データ設定部と、設定された模擬用データと模擬実行情報とをプログラマ
ブルコントローラへ伝送する伝送部と、前記入力部を介して前記プログラム格納部から制御プロ
グラムを取り出して、前記表示部へ表示すると共に、表
示された制御プログラムに基づいて入力部から入力され
た模擬用データと模擬実行情報とを前記模擬データ設定
部へ設定し、この模擬データ設定部に設定された模擬デ
ータと模擬実行情報とを前記伝送部へ渡す制御部とを備
えたことを特徴とするプログラマブルコントローラの保
守ツール。
【請求項３】前記プログラマブルコントローラに設定
された模擬実行のためのデータを格納する模擬データ保
存部を設け、要求により前記模擬実行のためのデータを
前記伝送部を介して取込んで前記模擬データ保存部へ格
納する一方、この模擬データ保存部に格納された前記デ
ータを取出し前記プログラマブルコントローラへ設定す
るように前記伝送部へ出力する手段を前記制御部に設け
ることを特徴とする請求項２記載のプログラマブルコン
トローラの保守ツール。
【請求項４】模擬用データと模擬実行によって得られ
る演算結果データを予め想定してデータベースに登録す
る模擬データ登録部を設け、この模擬データ登録部に登
録された模擬用データを順次前記プログラマブルコント
ローラへ設定して制御プログラムの模擬実行によって得
られた演算結果データと前記想定した演算結果データと
から制御プログラムの検証をする手段を前記制御部に設
けたことを特徴とする請求項２または請求項３記載のプ
ログラマブルコントローラの保守ツール。